CN105575319B - Asg驱动电路、平板传感器以及电子装置 - Google Patents

Abstract

一种ASG驱动电路、平板传感器以及电子装置。所述ASG驱动电路包括：多个第一ASG移位寄存器和多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接对应行的扫描线以为所述扫描线提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔。本发明提高了尺寸较小的ASG驱动电路栅驱动信号读取的准确性。

Description

ASG驱动电路、平板传感器以及电子装置

技术领域

本发明涉及平板传感器技术领域，尤其涉及一种ASG(Amorphous Silicon Gate，非晶硅栅极)驱动电路、平板传感器以及电子装置。

背景技术

平板传感器是一种将入射光按照光强转换为电信号的装置，入射光可以是X光、可见光或者红外光。入射光照射物体后经物体反射或者透射后，会发生吸收、散射以及反射等作用，由于物体不同区域的结构不同，所以经过不同区域的光强不同，最后通过平板传感器对光强的表达，形成一个与物体表面或者内部结构相应的灰阶图，以便于对物体进行分析。由于平板传感器可有效地对物体进行无损检测，所以在医疗、安检、工业无损探测等领域都得到了广泛的发展和应用。

参考图1所示，平板传感器包括多条扫描线11(Scan Line或者Gate Line)和多条数据线12(Data Line)，扫描线11和数据线12按照X轴和Y轴交错排列形成一个像素阵列，像素阵列包括多个像素单元，每个像素单元包括：一个光电二极管13和一个TFT 14(薄膜晶体管)，光电二极管用于将可见光转换为电荷，TFT 14用于控制像素单元的开和关，每行像素单元的TFT 14的栅极连接至同一条扫描线，每列像素单元的TFT的漏极连接至同一数据线，扫描线由栅极驱动电路15(Gate Driver Circuit)控制，数据线由读出芯片16(Read OutIC)控制。

目前平板传感器的栅极驱动电路普遍采用多晶硅栅极驱动电路，该驱动电路通过FOG(Film On Glass,芯片在薄膜上)或者COG(Chip On Glass，芯片在玻璃上)等方式绑定在平板传感器，实现平板传感器与栅极驱动电路的电连接和导通。

具体地，当多晶硅栅极驱动电路通过FOG方式绑定在平板传感器上时，先将多晶硅栅极驱动电路封装在一个柔性导电薄膜上，形成一个COF(Chip On Film，芯片在薄膜上的封装)模块，再通过热压合的工艺方式并以各向异性导电胶(ACF，anisotropic conductivefilm)作为连接介质将COF模块绑定到平板传感器裸露的导电衬垫上；当多晶硅栅极驱动电路通过COG方式绑定在平板传感器上时，直接将硅晶栅极驱动电路的导电凸块与玻璃上裸露导电衬底连接起来，也是以各向异性导电胶作为连接介质，此绑定方法避免了器件之间以线或者引脚作为连结，也避免了由此引起的一系列问题，如材料成本、封装成本以及信号传输过程中电阻过大等，因此COG方式较FOG方式的应用更为普遍。

参考图2所示，当多晶硅栅极驱动电路通过COG方式绑定在平板传感器上时，栅极驱动电路15与柔性电路板23电连接以将信号输入至该柔性电路板23，平板传感器的外围布线24呈扇形分布。由于COG绑定时为了防止绑定机台压到像素阵列22区域，所以要求栅极驱动电路15离像素阵列22有一定的距离；而柔性电路板23也是通过压合工艺绑定到平板传感器上，所以柔性线路板23距离栅极驱动电路15也需一定距离；栅极驱动电路15和柔性电路板23自身也有一定的尺寸；因此平板传感器的外围部分(即从像素阵列外围到平板传感器切割线25)总共宽12～15mm。

对于尺寸较大的平板传感器来说，12～15mm的外围部分对其不会产生影响。但是对于中小尺寸的平板传感器，如只有几十条或者几百条扫描线，12～15mm的外围部分则会对其产生较大的影响，例如因外围部分空间太大因而不能满足机械尺寸的需要以致不能满足应用。另外，外围部分较大对于小尺寸的平板传感器(如：像素阵列22区域宽度只有几厘米)来说，采用FOG或者COG绑定方式难度较大，不容易对位和压合，因此增加了生产难度，降低了良率；而且采用多晶硅栅极驱动电路会导致外围电路太大，从而导致整个平板传感器太大，不能满足机械要求。

为了减小栅极驱动电路的尺寸，可以考虑采用尺寸较小的ASG驱动电路。参考图3所示，现有技术中ASG驱动电路包括：

初始信号提供单元31，用于为第一个移位寄存器提供开启控制信号；

结束信号提供单元32，用于为最后一个移位寄存器提供关闭控制信号；

第一时钟信号提供单元33，用于提供第一时钟信号；

第二时钟信号提供单元34，用于提供第二时钟信号，所述第二时钟信号和所述第一时钟信号反向；

n个级联的移位寄存器，第i个移位寄存器Stage i包括：开启控制端STPi、关闭控制端ENDi、第一时钟信号输入端CK1i、第二时钟信号输入端CK2i和输出端OUTi，n≥i≥1，其中：奇数行移位寄存器的第一时钟信号输入端均连接第一时钟信号提供单元33，奇数行移位寄存器的第二时钟信号输入端均连接第二时钟信号提供单元34，偶数行移位寄存器的第二时钟信号输入端均连接第一时钟信号提供单元33，偶数行移位寄存器的第一时钟信号输入端均连接第二时钟信号提供单元34，每个移位寄存器的输出端分别连接前一个移位寄存器的关闭控制端、后一个移位寄存器的开启控制端以及对应行的扫描线(即栅极)，第一个移位寄存器的开启控制端STP1连接初始信号提供单元31，最后一个移位寄存器的关闭控制端ENDn连接结束信号提供单元32。

结合参考图4所示，第一时钟信号提供单元提供第一时钟信号CK1且第二时钟信号提供单元提供第二时钟信号CK2，当初始信号提供单元提供的STP信号传输至第一级移位寄存器时，第一级移位寄存器将输出第一行栅驱动信号G1，第一行栅驱动信号G1将打开第一行TFT以把对应的第一行源端信号进行写入，同时第一行栅驱动信号G1将触发下一级移位寄存器打开并进行工作；当第二级移位寄存器开始工作时，则输出第二行栅驱动信号G2，第二行栅驱动信号G2反馈到上一级移位寄存器并将其关断，依次类推，直至最后一级移位寄存器由结束信号提供单元提供的END信号进行关断。此时，一行信号读取的时间Line Time等于每行栅驱动信号(如：第一行栅驱动信号G1)的时长。

但是，在现有技术的栅极驱动电路中，ASG驱动电路是由非晶硅TFT形成，所以存在一定的延时，即上一行TFT关闭的下降沿和下一行TFT开启的上升沿可能存在重叠的时间，这样会造成上一行的TFT还没有关闭，下一行的TFT已经开启，由于平板传感器是读出信号，所以不允许此现象存在，否则导致信号读取有误，因此限制了ASG驱动电路在平板传感器中的应用。

发明内容

本发明解决的问题是提供一种ASG驱动电路、平板传感器以及电子装置，在减小平板传感器的尺寸的前提下，可以提高ASG驱动电路栅驱动信号读取的准确性。

为解决上述问题，本发明提供一种ASG驱动电路，包括：多个第一ASG移位寄存器和多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接对应行的扫描线以为所述扫描线提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔。

可选的，所述第一ASG移位寄存器为与其级联的前一个所述第二ASG移位寄存器提供关闭控制信号，为与其级联的后一个所述第二ASG移位寄存器提供开启控制信号；所述第二ASG移位寄存器为与其级联的前一个所述第一ASG移位寄存器提供关闭控制信号，为与其级联的后一个所述第一ASG移位寄存器提供开启控制信号。

可选的，所述第一ASG移位寄存器与所述第二ASG移位寄存器的结构相同。

可选的，所述栅驱动信号的时长大于或等于所述时间间隔的时长。

为解决上述问题，本发明还提供了一种平板传感器，包括上述的ASG驱动电路。

可选的，所述ASG驱动电路集成在所述平板传感器上。

可选的，所述ASG驱动电路位于所述平板传感器的同侧。

为解决上述问题，本发明还提供了一种包括上述平板传感器的电子装置。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的ASG驱动电路在多个第一ASG移位寄存器的基础上，增加了多个第二ASG移位寄存器，并使第一ASG移位寄存器与第二ASG移位寄存器分别交替级联，第一ASG移位寄存器为对应行的扫描线提供栅驱动信号，第二ASG移位寄存器为与其级联的两个第一ASG移位寄存器的栅驱动信号提供时间间隔，从而可以严格区分相邻两行的TFT上一行关闭的下降沿和下一行打开的上升沿，避免了ASG驱动电路的延迟产生的串扰问题，可以有效地控制每行扫描线的输出时间段，且可以根据需要调节相邻两行TFT打开的时间间隔，最终提高了尺寸较小的ASG驱动电路栅驱动信号读取的准确性。

进一步，所述第一ASG移位寄存器与所述第二ASG移位寄存器的结构相同，从而既可以提高ASG驱动电路的稳定性，又可以简化制作的工艺步骤，降低了成本。

进一步，所述栅驱动信号的时长大于所述时间间隔的时长，从而可以缩短一行信号读取的时间Line Time，提高栅驱动信号的读取效率。

本发明提供的平板传感器采用了上述的尺寸小且栅驱动信号读取准确的ASG驱动电路，从而具有结构紧凑、机械尺寸小、可靠性高的优点，尤其适用于中小尺寸的平板传感器。

进一步，所述ASG驱动电路集成在平板传感器上，从而ASG驱动电路可以直接在形成平板传感器的工艺过程中同时实现，因此不需要通过绑定方式实现，最终可以降低生产难度，提高良率。

进一步，所述ASG驱动电路位于平板传感器的同侧，从而可以解决信号读取时奇数行与偶数行可能存在的差异，进一步提高信号读取的准确性。

本发明提供的电子装置采用了上述的平板传感器，从而相应具有结构紧凑、机械尺寸小、可靠性高的优点，尤其适用于中小尺寸的电子装置。

附图说明

图1是平板传感器的结构示意图；

图2是现有技术中COG绑定方式的结构示意图；

图3是现有技术中ASG驱动电路的结构示意图；

图4是图3所示的ASG驱动电路的工作时序图；

图5是本发明实施例提供的ASG驱动电路的结构示意图；

图6是图5所示的ASG驱动电路的一种工作时序图；

图7是图5所示的ASG驱动电路的另一种工作时序图。

具体实施方式

正如背景技术部分所述，多晶硅栅极驱动电路具有尺寸大的缺点，当应用到平板传感器时，会相应增加平板传感器的体积，因此不适用于中小尺寸平板传感器。此外，多晶硅栅极驱动电路需要通过FOG或COG等方式绑定在平板传感器上，具有生产难度大、良率低等缺点。虽然ASG驱动电路的尺寸比较小，但是现有的ASG驱动电路不能严格区分相邻两行的TFT上一行关闭的下降沿和下一行打开的上升沿的问题，因此不能保证平板传感器读取信号的准确性。

针对上述问题，本发明提出可以通过在相邻两个栅驱动信号之间增加时间间隔的方式来严格区分相邻两行的TFT上一行关闭的下降沿和下一行打开的上升沿，因此本发明提供了一种ASG驱动电路，包括：多个第一ASG移位寄存器和多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接栅极，所述第一ASG移位寄存器为所述栅极提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔，从而避免了ASG驱动电路的延迟产生的串扰问题，可以有效地控制每行扫描线的输出时间段，且可以根据需要调节相邻两行TFT打开的时间间隔，最终使得采用此电路作为驱动电路的平板传感器具有结构紧凑、机械尺寸小、可靠性高的优点，尤其适用于中小尺寸的平板传感器。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图5所示，本实施例提供了一种ASG驱动电路，包括：

第一时钟信号提供单元310，用于提供第一时钟信号；

第二时钟信号提供单元320，用于提供第二时钟信号，所述第二时钟信号和所述第一时钟信号反向；

初始信号提供单元330，用于提供开启控制信号；

结束信号提供单元340，用于提供关闭控制信号；

多个第一ASG移位寄存器以及多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接栅极，所述第一ASG移位寄存器为所述栅极提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔。

本实施例中通过增加多个第二ASG移位寄存器，从而可以严格区分相邻两行第一ASG移位寄存器的TFT上一行关闭的下降沿和下一行打开的上升沿。

为了简单起见，图5所示的ASG驱动电路中包括三个第一ASG移位寄存器Stage11、Stage12和Stage13以及三个第二ASG移位寄存器Stage21、Stage22和Stage23，但其不限制本发明的保护范围。

第一个第一ASG移位寄存器Stage11包括：第一时钟信号输入端CK11、第二时钟信号输入端CK21、第一开启控制端STP11、第一关闭控制端END11和第一输出端OUT11，其中：第一时钟信号输入端CK11连接第一时钟信号提供单元310以接收第一时钟信号，第二时钟信号输入端CK21连接第二时钟信号提供单元320以接收第二时钟信号，第一开启控制端STP11连接初始信号提供单元330以接收初始开启控制信号，第一关闭控制端END11连接第一个第二ASG移位寄存器的第二输出端OUT21以接收关闭控制信号，第一输出端OUT11连接第一行扫描线以输出栅驱动信号且连接第一个第二ASG移位寄存器的第二开启控制端STP21以输出开启控制信号。

第一个第二ASG移位寄存器Stage21包括：第三时钟信号输入端CK31、第四时钟信号输入端CK41、第二开启控制端STP21、第二关闭控制端END21和第二输出端OUT21，其中：第三时钟信号输入端CK31连接第二时钟信号提供单元320以接收第二时钟信号，第四时钟信号输入端CK41连接第一时钟信号提供单元310以接收第一时钟信号，第二开启控制端STP21连接第一个第一ASG移位寄存器的第一输出端OUT11以接收开启控制信号，第二关闭控制端END21连接第二个第一ASG移位寄存器的第一输出端OUT12以接收关闭控制信号，第二输出端OUT21连接第一个第一ASG移位寄存器的第一关闭控制端END11以发送关闭控制信号且连接第二个第一ASG移位寄存器的第一开启控制端END12以发送开启控制信号。

第二个第一ASG移位寄存器Stage12包括：第一时钟信号输入端CK12、第二时钟信号输入端CK22、第一开启控制端STP12、第一关闭控制端END12和第一输出端OUT12，其中：第一时钟信号输入端CK12连接第一时钟信号提供单元310以接收第一时钟信号，第二时钟信号输入端CK22连接第二时钟信号提供单元320以接收第二时钟信号，第一开启控制端STP12连接第一个第二ASG移位寄存器的第二输出端OUT21以接收开启控制信号，第一关闭控制端END12连接第二个第二ASG移位寄存器的第二输出端OUT22以接收关闭控制信号，第一输出端OUT12连接第二行扫描线以输出栅驱动信号且连接第二个第二ASG移位寄存器的第二开启控制端STP22以发送开启控制信号且连接第一个第二ASG移位寄存器的第二关闭控制端END21以发送关闭控制信号。

第二个第二ASG移位寄存器Stage22包括：第三时钟信号输入端CK32、第四时钟信号输入端CK42、第二开启控制端STP22、第二关闭控制端END22和第二输出端OUT22，其中：第三时钟信号输入端CK32连接第二时钟信号提供单元320以接收第二时钟信号，第四时钟信号输入端CK42连接第一时钟信号提供单元310以接收第一时钟信号，第二开启控制端STP22连接第二个第一ASG移位寄存器的第一输出端OUT12以接收开启控制信号，第二关闭控制端END22连接第三个第一ASG移位寄存器的第一输出端OUT13以接收关闭控制信号，第二输出端OUT22连接第二个第一ASG移位寄存器的第一关闭控制端END12以发送关闭控制信号且连接第三个第一ASG移位寄存器的第一开启控制端STP13以发送开启控制信号。

第三个第一ASG移位寄存器Stage13包括：第一时钟信号输入端CK13、第二时钟信号输入端CK23、第一开启控制端STP13、第一关闭控制端END13和第一输出端OUT13，其中：第一时钟信号输入端CK13连接第一时钟信号提供单元310以接收第一时钟信号，第二时钟信号输入端CK23连接第二时钟信号提供单元320以接收第二时钟信号，第一开启控制端STP13连接第二个第二ASG移位寄存器的第二输出端OUT22以接收开启控制信号，第一关闭控制端END13连接第三个第二ASG移位寄存器的第二输出端OUT23以接收关闭控制信号，第一输出端OUT13连接第三行扫描线以输出栅驱动信号且连接第二个第二ASG移位寄存器的第二关闭控制端END22以发送关闭控制信号且连接第三个第二ASG移位寄存器的第二开启控制端STP23以发送开启控制信号。

第三个第二ASG移位寄存器Stage23包括：第三时钟信号输入端CK33、第四时钟信号输入端CK43、第二开启控制端STP23、第二关闭控制端END23和第二输出端OUT23，其中：第三时钟信号输入端CK33连接第二时钟信号提供单元320以接收第二时钟信号，第四时钟信号输入端CK43连接第一时钟信号提供单元310以接收第一时钟信号，第二开启控制端STP23连接第三个第一ASG移位寄存器的第一输出端OUT13以接收开启控制信号，第二关闭控制端END23连接结束信号提供单元340以接收关闭控制信号，第二输出端OUT连接第三个第一ASG移位寄存器的第一关闭控制端以发送关闭控制信号。

本实施例中第一ASG移位寄存器与第二ASG移位寄存器的结构可以相同，从而既可以提高ASG驱动电路的稳定性，又可以简化制作的工艺步骤，降低了成本。

所述第一ASG移位寄存器和第二ASG移位寄存器具体可以采用多种不同的结构，其对于本领域技术人员是熟知的，在此不再赘述。

需要说明的是，在本发明的其它实施例中，所述第一ASG移位寄存器与第二ASG移位寄存器的结构也可以不同，只要所述第一ASG移位寄存器和所述第二ASG移位寄存器能实现移位寄存器的功能都在本发明的保护范围之内。

图6和图7是本实施例提供的ASG驱动电路的两种不同的工作时序图，其中：第一时钟信号提供单元提供第一时钟信号CK1且第二时钟信号提供单元提供第二时钟信号CK2，当初始信号提供单元提供的初始开启控制信号STP传输至第一个第一ASG移位寄存器时，第一个第一ASG移位寄存器将输出第一行栅驱动信号G11，第一行栅驱动信号G11将打开第一行TFT以把对应的第一行源端信号进行写入，同时第一行栅驱动信号G11将触发第一个第二ASG移位寄存器打开并进行工作；当第一个第二ASG移位寄存器开始工作时，则输出第一时间间隔信号G21，第一间隔信号G21反馈到第一个第一ASG移位寄存器并将其关断，同时第一时间间隔信号G21将触发第二个第一ASG移位寄存器打开并进行工作；依次类推，直至第三个第二ASG移位寄存器由结束信号提供单元提供的关闭控制信号END进行关断。

本实施例中一行信号读取的时间Line Time等于一行栅驱动信号(如：第一行栅驱动信号G11)和一时间间隔信号(如：第一时间间隔信号G21)的时长之和。

本实施例中所述栅驱动信号的时长可以大于或等于所述时间间隔的时长，从而可以缩短一行信号读取的时间Line Time，提高栅驱动信号的读取效率。

具体地，所述时间间隔的时长可以大于或等于30μs，如：30μs、50μs、100μs或150μs等；所述栅驱动信号的时长可以大于或等于200μs，如：200μs、250μs、300μs或500μs等。

图6中，第一时钟信号CK1上升沿的时长和下降沿的时长相同，从而栅驱动信号的时长等于时间间隔信号的时长；图7中，第一时钟信号CK1上升沿的时长大于下降沿的时长，从而栅驱动信号的时长大于时间间隔信号的时长，因此，通过控制第一时钟信号CK1就可以根据需要来调节上一行TFT关闭和下一行TFT打开的时间间隔。

相应的，本发明实施例还提供了一种平板传感器，包括：ASG驱动电路和像素阵列，其中：像素阵列包括呈阵列分别的多个像素单元，每个像素单元可以包括一个光电二极管和一个TFT，光电二极管用于将可见光转换为电荷，TFT用于控制像素单元的开和关，每行像素单元的TFT的栅极连接至同一条扫描线，每列像素单元的TFT的漏极连接至同一数据线，ASG驱动电路用于驱动像素阵列，所述ASG驱动电路包括：多个第一ASG移位寄存器和多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接对应行的扫描线以为所述扫描线提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔。

所述ASG驱动电路的具体结构可以参考上述实施例，在此不再赘述。

所述ASG驱动电路可以直接在形成平板传感器的工艺过程中同时实现，也就是说ASG驱动电路可以直接集成在平板传感器上，因此不需要通过绑定方式(包括COG或FOG)实现。ASG驱动电路尺寸较小(通常小于5mm)，从而使得ASG驱动电路尤其适用于中小型平板传感器，而且所述ASG驱动电路解决了现有ASG驱动电路不能严格区分相邻两行的TFT上一行关闭的下降和下一行打开的上升沿的问题，能够保证读取信号的准确性。

针对小尺寸的平板传感器，采用ASG驱动电路进行驱动时，在不增加工艺的前提下，将ASG驱动电路直接集成在平板传感器上，这样扫描线不需要在外围进行布线，且ASG驱动电路本身尺寸较小，此部分在扫描线方向仅需占用小于5mm的空间，极大程度地减小了平板传感器的机械尺寸，因此，采用此ASG驱动电路实现了一种结构更紧凑、机械尺寸更小、可靠性更高的平板传感器。

本实施例中所述ASG驱动电路可以位于平板传感器的同侧，从而可以解决信号读取时奇数行与偶数行可能存在的差异，进一步提高信号读取的准确性。

需要说明的是，在本发明的其它实施例中，所述ASG驱动电路也可以分布在平板传感器的两侧，其不限制本发明的保护范围。

本实施例的平板传感器由于采用了上述的ASG驱动电路，不仅可以有效地控制每行扫描线的输出时间段，严格区分相邻两行的TFT上一行关闭的下降沿和下一行打开的上升沿，避免了ASG驱动电路的延迟产生的串扰问题，可以根据需要调节相邻两行TFT打开的时间间隔；而且，将ASG驱动电路集成在平板传感器上，扫描线不需要在外围布线，再加上ASG驱动电路本身尺寸较小，此部分在扫描线方向所占的空间一般小于5mm的空间，最终使得平板传感器具有结构紧凑、机械尺寸小、可靠性高的优点，尤其适用于中小尺寸的平板传感器。

相应的，本发明实施例还提供了一种包括上述平板传感器的电子装置，在此不再赘述。

本实施例的电子装置由于采用了上述的平板传感器，也具有结构紧凑、机械尺寸小和可靠性高的优点。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种ASG驱动电路，其特征在于，包括：多个第一ASG移位寄存器和多个第二ASG移位寄存器，所述第一ASG移位寄存器和所述第二ASG移位寄存器分别交替级联；仅所述第一ASG移位寄存器连接对应行的扫描线以为所述扫描线提供栅驱动信号，所述第二ASG移位寄存器为与其级联的两个所述第一ASG移位寄存器的栅驱动信号提供时间间隔；所述栅驱动信号的时长大于或等于所述时间间隔的时长。

2.如权利要求1所述的ASG驱动电路，其特征在于，所述第一ASG移位寄存器为与其级联的前一个所述第二ASG移位寄存器提供关闭控制信号，为与其级联的后一个所述第二ASG移位寄存器提供开启控制信号；所述第二ASG移位寄存器为与其级联的前一个所述第一ASG移位寄存器提供关闭控制信号，为与其级联的后一个所述第一ASG移位寄存器提供开启控制信号。

3.如权利要求2所述的ASG驱动电路，其特征在于，所述第一ASG移位寄存器包括：第一开启控制端、第一关闭控制端和第一输出端，所述第二ASG移位寄存器包括：第二开启控制端、第二关闭控制端和第二输出端，所述第一开启控制端从与其级联的前一个所述第二输出端接收开启控制信号，所述第一关闭控制端向与其级联的后一个所述第二输出端接收关闭控制信号，所述第一输出端向与其级联的前一个所述第二关闭控制端发送关闭控制信号，所述第一输出端向与其级联的后一个所述第二开启控制端发送开启控制信号，所述第一输出端向对应行的扫描线发送栅驱动信号，所述第二开启控制端从与其级联的前一个所述第一输出端接收开启控制信号，所述第二关闭控制端从与其级联的后一个所述第一输出端接收关闭控制信号，所述第二输出端向与其级联的前一个所述第一关闭控制端发送关闭控制信号，所述第二输出端向与其级联的后一个所述第一开启控制端发送开启控制信号。

4.如权利要求3所述的ASG驱动电路，其特征在于，还包括：

初始信号提供单元，用于向第一个所述第一ASG移位寄存器的第一开启控制端发送开启控制信号；

结束信号提供单元，用于向最后一个所述第二ASG移位寄存器的第二关闭控制端发送关闭控制信号。

5.如权利要求3所述的ASG驱动电路，其特征在于，所述第一ASG移位寄存器还包括：第一时钟信号输入端和第二时钟信号输入端，所述第二ASG移位寄存器还包括：第三时钟信号输入端和第四时钟信号输入端；所述ASG驱动电路还包括：

第一时钟信号提供单元，用于为所述第一时钟信号输入端和所述第四时钟信号输入端提供第一时钟信号；

第二时钟信号提供单元，用于为所述第二时钟信号输入端和所述第三时钟信号输入端提供第二时钟信号；

所述第一时钟信号与所述第二时钟信号反向。

6.如权利要求1所述的ASG驱动电路，其特征在于，所述第一ASG移位寄存器与所述第二ASG移位寄存器的结构相同。

7.如权利要求1所述的ASG驱动电路，其特征在于，所述时间间隔的时长大于或等于30μs，所述栅驱动信号的时长大于或等于200μs。

8.一种平板传感器，其特征在于，包括如权利要求1至7中任一项所述的ASG驱动电路。

9.如权利要求8所述的平板传感器，其特征在于，所述ASG驱动电路集成在所述平板传感器上。

10.如权利要求8所述的平板传感器，其特征在于，所述ASG驱动电路位于所述平板传感器的同侧。

11.一种电子装置，其特征在于，包括如权利要求8至10中任一项所述的平板传感器。