CN104282646B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104282646B
CN104282646B CN201410306691.8A CN201410306691A CN104282646B CN 104282646 B CN104282646 B CN 104282646B CN 201410306691 A CN201410306691 A CN 201410306691A CN 104282646 B CN104282646 B CN 104282646B
Authority
CN
China
Prior art keywords
support section
semiconductor devices
seal
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410306691.8A
Other languages
English (en)
Other versions
CN104282646A (zh
Inventor
船津胜彦
佐藤幸弘
谷藤雄
谷藤雄一
宇野友彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104282646A publication Critical patent/CN104282646A/zh
Application granted granted Critical
Publication of CN104282646B publication Critical patent/CN104282646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体器件，包括第一芯片安装部分、布置在第一芯片安装部分之上的第一半导体芯片、形成在第一半导体芯片的表面中的第一焊盘、用作外部耦合端子的第一引线、将第一焊盘和第一引线电耦合的第一传导构件以及密封体，该密封体密封第一芯片安装部分的一部分、第一半导体芯片、第一引线的一部分和第一传导构件。第一传导构件包括第一板状部分和与第一板状部分一体地形成的第一支撑部分。第一支撑部分的末端从密封体暴露，并且第一支撑部分形成有第一弯曲部分。

Description

半导体器件
相关申请的相交引用
包括说明书、说明书附图和说明书摘要的于2013年7月1日提交的第2013-138155号日本专利申请的公开内容通过整体引用而并入本文。
技术领域
本发明涉及一种半导体器件，以及一种在应用于例如包括功率MOSFET(金属氧化物半导体场效应晶体管)的半导体器件时有效的技术。
背景技术
已经在第2007-266218号日本待审专利申请公开文本(专利文献1)中描述了一种使用如下金属板框架的半导体器件的制造技术，在该金属板框架中以矩阵形式布置用于通过悬置部分支撑金属板的多个区域。
已经在第2010-67755号日本待审专利申请公开文本(专利文献2)中描述了一种半导体器件的制造技术，在该半导体器件中，每个个体金属板被安装于半导体芯片之上。
已经在第2002-83918号日本待审专利申请公开文本(专利文献3)中描述了如下技术，在该技术中以矩阵形式组装多个半导体芯片安装部分以配置单元框架组件，并且向引线框架基部提供单元框架组件。这时，在引线框架中形成了通过去除每个单元框架的背侧并且至少更薄形成待切割的部分而获得的支撑条、比引线框架基部的厚度更薄形成的连结条和比引线框架基部的厚度更薄形成的边界部分。
[现有技术文献]
[专利文献1]第2007-266218号日本待审专利申请公开文本
[专利文献2]第2010-67755号日本待审专利申请公开文本
[专利文献3]第2002-83918号日本待审专利申请公开文本
发明内容
例如，半导体器件由半导体芯片和封装形成，该半导体芯片形成有半导体元件(比如MOSFET)，该封装被形成以便覆盖半导体芯片。例如在用于包括在承载大电流的应用中使用的功率MSOFET的半导体器件的封装结构之中，有具有以下结构的已知封装结构，在该结构中，为了减少导通电阻，半导体芯片和引线通过板状形状的金属板(下文称为夹具)而不是金属接线相互耦合。
作为一种使用这样的夹具的半导体器件的制造技术，例如已知如下技术，在该技术中，半导体芯片被分别安装于在引线框架中形成的多个芯片安装部分之上，并且随后每个个体夹具被安装于个体半导体芯片之上。然而这一技术的组件可加工性低，因为必须每两个或者更多半导体芯片安装个体夹具。
因此已知如下技术，在该技术中，夹具通过使用夹具框架被共同地安装于多个半导体芯片之上，在该夹具框架中以矩阵形式布置用于通过悬置引线支撑夹具的多个区域。根据该技术，有可能提高组件可加工性，因为夹具可以共同地被安装于半导体芯片之上。
然而在后续步骤中，在已经密封半导体芯片之后通过切割密封体来将半导体器件制成个体件。由于此时在切割密封体的步骤中也切割支撑夹具的悬置引线，所以悬置引线的末端从个体密封体的侧表面暴露。这意味着潮气渗透路径形成于每个密封体的侧表面中，因此导致半导体器件的可靠性下降。因此需要一些改进以提高半导体器件的可靠性。
本发明的其它目的和新颖特征将从本说明书的描述和附图中变得清楚。
根据本发明的一个方面，提供了根据一个实施例的半导体器件，该半导体器件具有从半导体芯片顶部安装在引线之上的第一传导构件，并且在该半导体器件中，第一传导构件包括第一板状部分和与第一板状部分一体地形成的第一支撑部分。这时，第一支撑部分的末端从密封体暴露，并且第一支撑部分形成有第一弯曲部分。
根据该一个实施例，有可能改进半导体器件的可靠性。
附图说明
图1示出根据第一实施例的半导体器件的安装配置；
图2是沿着图1的线A-A切割的截面图；
图3示出根据第一实施例的第一修改的半导体器件的安装配置；
图4示出根据第一实施例的第二修改的半导体器件的安装配置；
图5示出根据第一实施例的第三修改的半导体器件的安装配置；
图6示出根据第一实施例的第四修改的半导体器件的安装配置；
图7示出根据第一实施例的第五修改的半导体器件的安装配置；
图8示出根据第二实施例的半导体器件的安装配置；
图9示出根据第二实施例的第一修改的半导体器件的安装配置；
图10示出根据第二实施例的第二修改的半导体器件的安装配置；
图11示出沿着图10的线A-A切割的截面图；
图12示出根据第三实施例的半导体器件的安装配置；
图13是沿着图12的线A-A切割的示出配置示例的截面图；
图14是沿着图12的线A-A切割的示出配置示例的截面图；
图15是沿着图12的线A-A切割的示出配置示例的截面图；
图16示出根据第三实施例的第一修改的半导体器件的安装配置；
图17示出根据第三实施例的第二修改的半导体器件的安装配置；
图18是沿着图17的线A-A切割的截面图；
图19示出降压DC/DC转换器的电路配置；
图20示出根据第四实施例的半导体器件的安装配置；
图21是根据第四实施例的半导体器件的如从它的下表面所见的平面图；
图22是示出根据第四实施例的半导体器件的内部配置的图；
图23A是示出引线框架的典型总体配置的图，图23B是以放大形式示出图23A中所示引线框架的一部分的图，并且图23C是以进一步放大形式示出图23B中所示引线框架的一部分的图。
图24A是示出夹具框架的典型总体配置的图，图24B是以放大形式示出夹具框架的一部分的图；
图25是图示根据第四实施例的半导体器件的制造步骤的平面图；
图26是示出在图25之后的半导体器件的制造步骤的平面图；
图27是示出在图26之后的半导体器件的制造步骤的平面图；
图28是示出在图27之后的半导体器件的制造步骤的平面图；
图29是在步骤28之后的半导体器件的制造步骤，其中图29A是示出制造工艺的平面图，并且图29B是以放大形式示出图29A的部分区域的平面图；
图30示出在图29之后的半导体器件的制造步骤；
图31是在图30之后的半导体器件的制造步骤，其中图31A是示出制造步骤的平面图，并且图31B是示出制造步骤的侧视图；
图32是在图31之后的半导体器件的制造步骤，其中图32A是示出制造步骤的平面图，图32B是示出制造步骤的侧视图，并且图32C是示出制造步骤的个体件的形式的半导体器件的平面图；
图33是示出现有技术紧接在执行切分步骤之前的配置的图；
图34是沿着图33的线A-A切割的截面图；
图35示出紧接在根据第四实施例的半导体器件的制造工艺中执行切分步骤之前的配置；
图36是沿着图35的线A-A切割的图示配置示例的截面图；
图37是沿着图35的线A-A切割的示出配置示例的截面图；
图38是沿着图35的线A-A切割的描绘配置示例的截面图；
图39是示出从密封体的侧表面暴露的引线和支撑部分的布置的示例的侧视图，其中图39A是示出理想引线和支撑部分的侧表面形状的图，其中未生成在切分步骤中的下陷，并且图39B是示出实际引线和支撑部分的侧表面形状的图，其中生成在切分步骤中的下陷；
图40是示出从密封体的侧表面暴露的引线和支撑部分的布置的示例的侧视图，其中图40A是示出理想引线和支撑部分的侧表面形状的图，其中未生成在切分步骤中的下陷，并且图40B是示出实际引线和支撑部分的侧表面形状的图，其中生成在切分步骤中的下陷；
图41示出其中使支撑部分的厚度变薄的配置示例；并且
图42示出其中使支撑部分的厚度变薄的配置示例。
具体实施方式
无论何时境况在以下实施例中为了方便而需要这样，将通过被划分成多个部分或者实施例来描述本发明。然而除非具体另外指明，则它们并非互不相关。一个实施例与一些或者所有其它实施例的修改、细节和补充说明有关。
在以下实施例中参照元件等的数目(包括件数、数值、数量、范围等)时，除非另有具体指明和在原理上明确地限于具体数目，其数目不限于具体数目并且可以大于或者小于或者等于具体数目。
还无需赘言，除非另有具体指明和在原理上视为明确地必需，在以下实施例中运用的部件(包括元件或者因素步骤等)并非总是必需的。
相似地，在以下实施例中参照部件等的形状、位置关系等时，除非另有具体指明和在原理上并非视为明确地这样，它们将包括与它们的形状等基本上类似或者相似的形状、位置关系等。这甚至相似地应用于以上描述的数值和范围。
相同附图标记在原则上分别附于所有附图中的相同构件用于描述实施例，并且将省略其重复描述。附带提一点，为了图示清楚，即使平面图也可以有影线。
第一实施例
<根据第一实施例的半导体器件的安装配置>
图1是示出根据第一实施例的半导体器件PK1的安装配置的视图。在图1中，根据本实施例的半导体器件PK1首先具有密封体MR。
密封体MR例如具有上表面，位于与上表面相对的一侧上的下表面、如在它的厚度方向上所见的那样定位于上与下表面之间的第一侧表面、与第一侧表面相对的第二侧表面、与第一和第二侧表面相交的第三侧表面以及与第一和第二侧表面相交并且与第三侧表面相对的第四侧表面。
在图1中，在它的中心区域中示出如从密封体MR的上表面经过内部所见的图。也在图1中，在中心区域以上的一侧上的区域中示出如从密封体MR的侧表面SD1所见的侧视图。在中心区域以下的一侧上的区域中示出如从密封体MR的侧表面SD2所见的侧视图。另外，在图1中，在中心区域的左区域中示出如从密封体MR的侧表面SD3所见的侧视图，并且在中心区域的右区域中示出如从密封体MR的侧表面SD4所见的侧视图。
如图1中所示，根据本实施例的半导体器件PK1具有芯片安装部分TAB。用作外部耦合端子的引线LD3与芯片安装部分TAB一体地形成。然后，半导体芯片CHP设置于芯片安装部分TAB之上。半导体芯片CHP形成有例如功率MOSFET。源极焊盘SP和栅极焊盘GP形成于半导体芯片CHP的表面中。
这里，在半导体芯片CHP中形成的功率MOSFET的源极区域被电耦合到源极焊盘SP，并且功率MOSFET的栅极电极被耦合到栅极焊盘GP。附带提一点，虽然在图1中未示出，但是例如在根据本实施例的半导体器件PK1中，半导体芯片CHP的背表面用作漏极电极，并且半导体芯片CHP的漏极电极被电耦合到漏极电极。因此半导体芯片CHP的背表面设置于其之上的芯片安装部分TAB也用作漏极电极。
然后，用作外部耦合端子的引线LD1和LD2远离在根据本实施例的半导体器件PK1中的芯片安装部分TAB设置。在半导体芯片CHP的表面中形成的栅极焊盘GP和引线LD2通过金属接线W相互耦合。金属接线W例如由金接线、铜接线或者铝接线组成。
在半导体芯片CHP的表面中形成的源极焊盘SP以及引线LD1例如通过由传导构件组成的夹具CLP相互耦合。采用在平面区域中大的夹具CLP来减少导通电阻，这考虑到大电流在半导体芯片CHP的源极焊盘SP与引线LD1之间流动。夹具CLP由作为主体部分的板状部分PLT、支撑部分SU1和支撑部分SU2组成。这时，支撑部分SU1具有弯曲部分BD1并且从耦合到板状部分PLT的部分在x方向上延伸。随后，支撑部分SU1延伸而在弯曲部分BD1处在y方向上改变它的方向，并且到达密封体MR的侧表面SD1。另外，支撑部分SU2具有弯曲部分BD2并且从耦合到板状部分PLT的部分在x方向上延伸。随后，支撑部分SU2延伸而在弯曲部分BD2处在y方向上改变它的方向，并且到达密封体MR的侧表面SD1。
附带提一点，在根据本实施例的半导体器件PK1中，配置了夹具CLP的一部分的支撑部分SU1和支撑部分SU2被布置以便如在平面图中所见与半导体芯片CHP重叠。另外，在根据本实施例的半导体器件PK1中，在支撑部分SU1中包括的弯曲部分BD1被形成以便具体如在平面图中所见与半导体芯片CHP重叠。类似地，在支撑部分SU2中包括的弯曲部分BD2被形成以便如在平面图中所见与半导体芯片CHP重叠。
接着在图1中，在中心区域的上区域中示出如从密封体MR的侧表面SD1所见的侧视图。理解在侧视图中，引线LD1、作为夹具CLP的部件的支撑部分SU1的末端和作为夹具CLP的部件的支撑部分SU2的末端从密封体MR的侧表面SD1暴露。
另一方面，在图1中，在中心区域的下区域中示出如从与密封体MR的侧表面SD1相对的侧表面SD2所见的侧视图。理解在侧视图中，引线LD2和LD3从密封体MR的侧表面SD2暴露。
另外，在图1中，在中心区域的左区域中示出如从密封体MR的侧表面SD3所见的侧视图，并且在中心区域的右区域中示出从密封体MR的侧表面SD4所见的侧视图。理解在这些侧视图中，密封体MR的侧表面SD3和SD4都由密封体MR覆盖。
在以上描述之后，图2是沿着图1的线A-A切割的截面图。如图2中所示，在根据本实施例的半导体器件PK1中，半导体芯片CHP通过在它们之间穿插的高熔点焊剂HS1被安装于芯片安装部分TAB之上。夹具CLP通过在它们之间穿插的高熔点焊剂HS2被安装于半导体芯片CHP之上。理解密封体MR被形成以便覆盖这些部件，但是芯片安装部分TAB的背表面从密封体MR暴露。也就是说，在本实施例中，密封体MR密封芯片安装部分TAB的一部分、半导体芯片CHP、引线LD1至LD3的一部分和由传导构件构成的芯片CLP。
在本实施例中，从减少导通电阻的视角来看，除了银膏之外的焊剂用于在芯片安装部分TAB与半导体芯片CHP之间的耦合和在半导体芯片CHP与夹具CLP之间的耦合。也就是说，银膏被配置为在热固树脂中分布银填充物，并且导电率和导热率比作为金属材料的焊剂更低。从这一点，例如在需要减少导通电阻的功率半导体领域中使用的半导体器件PK1中使用导电率大于银膏的焊剂。因此减少了半导体器件PK1的导通电阻。
然而在已经将根据本发明的半导体器件PK1作为产品完成之后，它被安装于电路板(安装衬底)之上。在这一情况下，焊剂用于将半导体器件PK1耦合到安装衬底。在通过焊剂耦合它们的情况下，因为熔化焊剂以相互耦合它们，所以需要热处理(回流)。
这里，在用于在半导体器件PK1与安装衬底之间的耦合的焊剂以及在以上半导体器件PK1以内使用的焊剂为相同材料时，也通过对在半导体器件PK1与安装衬底之间的耦合施加的热处理(回流)来熔化在半导体器件PK1以内使用的焊剂。在这一情况下，可能出现由于熔化焊剂所致的体积膨胀而在密封半导体器件PK1的树脂中引起裂缝以及引起熔化的焊剂向外泄漏的故障。
根据上文，在本实施例中，高熔点焊剂HS1和高熔点焊剂HS2用于在芯片安装部分与半导体芯片之间的耦合以及在半导体芯片CHP与夹具CLP之间的耦合。在这一情况下，在半导体器件PK1以内使用的高熔点焊剂HS1和高熔点焊剂HS2未被在耦合半导体器件PK1和安装衬底时施加的回流所熔化。因此有可能防止由于熔化高熔点焊剂HS1和高熔点焊剂HS2所致的体积膨胀而在密封半导体器件PK1的树脂中引起裂缝以及引起熔化的焊剂向外泄漏的故障。
这里，作为用于在半导体器件PK1与安装衬底之间的耦合的焊剂，使用熔点约为220℃的以Sn(锡)-银(Ag)和-铜(Cu)为代表的焊剂。在回流时，加热半导体器件PK1至约260℃。因此例如在本说明书中提到的高熔点焊剂旨在于是即使被加热至约260℃、仍然未熔化的焊剂。作为典型示例，例如引用熔点为300℃或者更高而回流温度约为350℃并且包含90wt.％或者更多Pb的焊剂。
附带提一点，在本实施例中，例如存在耦合芯片安装部分TAB和半导体芯片CHP的高熔点焊剂HS1，并且存在用于在半导体芯片CHP与夹具CLP之间的耦合的高熔点焊剂HS2。基本上，在本实施例中，假设以上提到的高熔点焊剂HS1和HS2为相同材料成分，但是也可以例如由互不相同的材料成分组成。
另外，本实施例中，例如使用高熔点焊剂HS1和高熔点焊剂HS2，但是不限于此。取代高熔点焊剂HS1和高熔点焊剂HS2，也可以使用银膏。然而希望在减少导通电阻方面，使用高熔点焊剂HS1和高熔点焊剂HS2而不是银膏。
<在第一实施例中的特征>
如以上描述的那样配置根据本实施例的半导体器件PK1。以下将描述其特征点。在图1中，在本实施例中的特征点存在于支撑部分SU1设置有弯曲部分BD1并且支撑部分SU2设置有弯曲部分BD2。
例如如图1中所示，支撑部分SU1的末端在根据本实施例的半导体器件PK1中从密封体MR的侧表面SD1暴露。因此顾虑的是暴露的区域变成潮气渗透路径的入口。就这一点，由于支撑部分SU1在本实施例中具有弯曲部分BD1，所以有可能增加路径的长度，该路径到达半导体芯片CHP的源极焊盘SP。也就是说，根据本实施例，即使在潮气从支撑部分SU1的从密封体MR的侧表面SD1暴露的末端入侵时，也有可能通过在支撑部分SU1中形成弯曲部分BD1来增加它的进入路径的长度，该进入路径到达半导体芯片CHP的源极焊盘SP。这意味着从支撑部分SU1的从密封体MR的侧表面SD1暴露的末端渗透的潮气可能难以到达源极焊盘SP之上。作为结果，根据本实施例，有可能抑制由于向半导体器件PK1中渗透的潮气所致的可靠性下降。换而言之，根据本实施例，可以提高半导体器件PK1的可靠性。
为了减小包括功率MOSFET的半导体器件的导通电阻并且由此提高它例如在功率半导体领域中的性能，半导体芯片和引线通过夹具电耦合，该夹具是板状传导构件。例如，作为一种用于使用夹具来制造半导体器件的技术，考虑半导体芯片被分别安装于在引线框架中形成的多个芯片安装部分中，并且随后个体夹具被分别安装于个体半导体芯片芯片之上。然而在本技术中，必须每个半导体芯片安装个体夹具。因此组件可加工性低，并且需要提高组件可加工性。
因此已经讨论了如下技术，在该技术中，夹具通过使用引线框架来共同地安装于多个半导体芯片之上，在该夹具框架中以矩阵形式布置通过悬置引线支撑夹具的多个区域。这是因为根据这一技术，可以提高组件可加工性，因为夹具可以被共同地安装于半导体芯片之上。
然而作为本发明人的考察结果，在后续过程中密封半导体芯片，并且随后切割每个密封体以将半导体器件制作为个体件。这时，由于在切割密封体的过程中也切割支撑夹具的悬置引线，所以悬置引线的末端从个体化的密封体的侧表面被暴露。
作为结果，潮气渗透路径被形成于每个密封体的侧表面中。因此为了保证半导体器件的可靠性，即使在使用夹具框架的技术中仍有改进空间。也就是说，使用夹具是优选的，因为改进组件可加工性，但是可以认为在保证半导体器件的可靠性时有提高空间。
例如在潮气从其中每个悬置引线的末端被暴露的暴露区域入侵时，潮气沿着悬置引线进入半导体器件以内。最终，潮气到达在每个半导体芯片的表面中形成的源极焊盘之上。例如在这一情况下，潮气从源极焊盘粘附到有半导体芯片安装于其上的芯片安装部分。这时，由于芯片安装部分用作漏极电极，所以芯片安装部分与源极焊盘的电势处于不同的电势。因而漏电流在源极焊盘与芯片安装部分(漏极电极)之间流动而潮气被穿插于它们之间。另外，也有短路电流流动的顾虑。也就是说，理解有必要抑制潮气向半导体器件中渗透，而观点在于提高半导体器件的可靠性。
因此在根据图1中所示本实施例的半导体器件PK1中，夹具CLP由作为主体部分的板状部分PLT、支撑部分SU1和支撑部分SU2组成。支撑部分SU1和SU2中的每个支撑部分是形成夹具框架的悬置引线的构件。也就是说，在本实施例中，已经采用如下制造技术，该制造技术使用夹具框架，在该夹具框架中以矩阵形式布置已经通过悬置引线支撑夹具的多个区域。
然后作为用于采用本制造技术的前提，在本实施例中，弯曲部分BD1被形成于支撑部分SU1中，并且弯曲部分BD2被形成于支撑部分SU2中。因此例如在聚焦于支撑部分SU1时，可以设置支撑部分SU1的长度比其中以线性形式形成支撑部分SU1的情况更长。
这意味着根据本实施例，有可能使如下距离变长，从支撑部分SU1的从密封体MR暴露的末端渗透的潮气行进该距离以到达在半导体芯片CHP的表面中形成的源极焊盘SP。
也就是说，根据本实施例的技术思想旨在于，在支撑部分SU1的末端从密封体MR暴露的假设下增加支撑部分SUP1本身的长度尽可能多，并且阻止潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP。作为结果，根据本实施例，即使支撑部分SU1的末端从密封体MR的侧表面暴露，仍然可以通过基于在支撑部分SU1中形成的弯曲部分BD1增加支撑部分SU1的长度，来减少潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP的概率。
根据上文，根据本实施例，有可能抑制由于潮气在源极焊盘SP和芯片安装部分TAB之上粘附所致的漏电流增加。因此有可能抑制半导体器件PK1的可靠性下降。也就是说，根据本实施例，有可能阻止潮气向半导体器件PK1中渗透，这易于在使用夹具框架时出现，而又通过使用夹具框架来实现组件可加工性提高。换而言之，根据本实施例，可以在实现组件可加工性提高之时也提高半导体器件PK1的可靠性。
<第一修改>
接着将描述第一修改。图3是示出根据本修改的半导体器件PK1的安装配置的视图。根据图3中所示本修改的半导体器件PK1在配置上与根据图1中所示第一实施例的半导体器件PK1基本上相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在图3中，即使在本修改中，夹具CLP仍然由板状部分PLT、支撑部分SU1和支撑部分SU2组成。支撑部分SU1具有弯曲部分BD1，并且支撑部分SU2具有弯曲部分BD2。这时，本修改的特征存在于例如在聚焦于支撑部分SU1时，在支撑部分SU1中形成的弯曲部分BD1被布置以便如在如图3中所示平面图中所见未与半导体芯片CHP重叠。类似地，在聚焦于支撑部分SU2时，在支撑部分SU2中形成的弯曲部分BD2被布置以便如在平面图中所见未与半导体芯片CHP重叠。
因此根据本修改，有可能保持在支撑部分SU1中形成的弯曲部分BD1和在支撑部分SU2中形成的弯曲部分BD2与半导体芯片CHP远离。作为结果，根据本修改，特别有可能防止潮气粘附到在源极焊盘SP上为代表的半导体芯片CHP上。
以下将描述这一原因。即使在本修改中仍然与第一实施例一样，基本技术思想存在于可以通过向支撑部分SU1提供弯曲部分BD1和向支撑部分SU2提供弯曲部分BD2来增加支撑部分SU1和SU2的长度。因此即使在本修改中，仍然有可能通过增加潮气传送路径(渗透路径)来抑制潮气在半导体芯片CHP上停留。也就是说，向支撑部分SU1提供弯曲部分BD1的有用性存在于有可能如已经在第一实施例中描述的那样通过增加支撑部分SU1的长度来阻止潮气以支撑部分SU1为渗透路径到达半导体芯片CHP的源极焊盘SP。
就这一点而言，本发明人甚至已经发现向支撑部分SU1提供弯曲部分BD1的另一有用性。例如在潮气从支撑部分SU1的从密封体M暴露的末端入侵时，向半导体器件PK1中渗透的潮气视为首沿着支撑部分SU1在y方向上入侵。随后，已经到达弯曲部分BD1的潮气视为在x方向上转弯并且沿着支撑部分SU1进一步入侵。这时，认为由于潮气的渗透方向在弯曲部分BD1处被改变90°，所以潮气易于在弯曲部分BD1本身中停留。也就是说，认为由于潮气在支撑部分SU1具有弯曲部分BD1时在弯曲部分BD1中停留，所以减少经过支撑部分SU1到达上至在半导体芯片CHP的表面中形成的源极焊盘SP的潮气量。即在本修改中，已经关注如下事实，其中除了潮气的渗透路径通过形成弯曲部分BD1而变长之外，潮气还易于在弯曲部分BD1中停留。另外，本修改的特征在于例如在如图3中所示平面图中所见未与半导体芯片CHP重叠这样的位置处布置潮气易于停留的弯曲部分BD1。在这一情况下，由于弯曲部分BD1即使潮气在弯曲部分BD1中停留、仍然如图3中所示平面图中所见与半导体芯片CHP远离，所以有可能抑制已经在弯曲部分BD1中停留的潮气粘附到半导体芯片CHP上。具体由于在半导体芯片CHP的表面中形成的源极焊盘SP和弯曲部分BD1相互远离，所以有可能有效抑制潮气粘附到源极焊盘SP。
因此在本修改中，使用通过向支撑部分SU1提供弯曲部分BD1而获得的两个机制来有效地抑制将向半导体器件PK1中渗透的潮气粘附到半导体芯片CHP上。也就是说，本修改利用第一机制和第二机制，该第一机制为可以通过提供弯曲部分BD1来使到达上至在半导体芯片的表面中形成的源极焊盘SP的潮气的渗透路径更长，该第二机制为弯曲部分BD1本身被布置为如在平面图中所见未与半导体芯片CHP重叠而又关注潮气易于在弯曲部分BD1本身中停留的事实。作为结果，根据本修改，以上描述的第一和第二机制的协同效果实现明显减少潮气粘附到在半导体芯片的表面中形成的源极焊盘SP上的可能性，特别是即使在支撑部分SU1的末端从密封体MR的侧表面暴露并且这样的暴露区域用作潮气向半导体器件PK1中渗透的入口时。因此即使在本修改中，仍然有可能通过使用具有支撑部分SU1和支撑部分SU2的夹具CLP的制造技术来实现提高组件可加工性并且也抑制以潮气向半导体器件PK1中渗透为基础的半导体器件PK1的可靠性下降，这是由于采用该制造技术而担心的。也就是说，即使在本修改中，仍然可以兼容地实现组件可加工性提高和半导体器件PK1的可靠性提高。
附带提一点，在本修改的配置中，有如下情况，在该情况下，例如作为弯曲部分BD1和弯曲部分BD2与如图3中所示半导体芯片CHP远离布置的结果，引线LD1和支撑部分SU1以及引线LD1和支撑部分SU2被布置以便在平面图中未相互重叠。
<第二修改>
将随后描述第二修改。图4是示出根据本修改的半导体器件PK1的安装配置的视图。根据图4中所示本修改的半导体器件PK1与所示图1中根据第一实施例的半导体器件PK1配置相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在图4中，即使在本修改中，夹具CLP仍然由板状部分PLT、支撑部分SU1和支撑部分SU2组成。支撑部分SU1具有弯曲部分BD1，并且支撑部分SU2具有弯曲部分BD2。这时，本修改的特征存在于不仅弯曲部分BD1和BD2而且全部支撑部分SU1和SU2被布置以便如在平面图中所见未与芯片安装部分TAB重叠。因此根据本修改，特别有可能有效地防止潮气粘附到在源极焊盘SP上为典型的半导体芯片CHP上。
以下将描述这一原因。即使在本修改中仍然与第一实施例一样，基本技术思想存在于可以通过向支撑部分SU1提供弯曲部分BD1和向支撑部分SU2提供弯曲部分BD2来增加支撑部分SU1和SU2的长度。因此即使在本修改中，仍然有可能通过增加潮气传送路径(渗透路径)来抑制潮气在半导体芯片CHP上停留。
也即使在本修改中，其中潮气易于停留的弯曲部分BD1被布置于如在图4中所示平面图中所见未与半导体芯片CHP重叠的位置。在这一情况下，由于弯曲部分BD2如在平面图中所见与半导体芯片CHP远离，所以即使潮气在弯曲部分PD1中停留，也有可能抑制在弯曲部分BD1中停留的潮气粘附到半导体芯片CHP上。
然后，本修改的特征进一步在于包括弯曲部分BD1的整个支撑部分SU1和包括弯曲部分BD2的整个支撑部分SU2被布置以便如在平面图中所见未与芯片安装部分TAB重叠。例如在支撑部分SU1的从密封体MR的侧表面暴露的末端用作潮气渗透路径时，渗透的潮气视为沿着支撑部分SU1向半导体器件PK1中行进。这意味着支撑部分SU1本身用作潮气主渗透路径。因此可以认为可以通过保持半导体芯片CHP与用作用于潮气的主渗透路径的支撑部分SU1远离来减少潮气将粘附到半导体芯片CHP上的可能性。
在本修改中，关注这一视角，并且进一步如图4中所示，包括弯曲部分BD1的整个支撑部分SU1和包括弯曲部分BD2的整个支撑部分SU2被布置以便如在平面图中所见未与芯片安装部分TAB重叠。在这一情况下，考虑在平面图中在芯片安装部分TAB中包括半导体芯片CHP，本修改也可以特征在于包括弯曲部分BD1的整个支撑部分SU1和包括弯曲部分BD2的整个支撑部分SU2被布置以便如在平面图中所见未与半导体芯片CHP重叠。因此根据本修改，不仅其中潮气易于停留的弯曲部分BD1和BD2而且各自用作用于潮气的主渗透路径的整个支撑部分SU1和SU2可以与半导体芯片CHP分离，由此使得有可能有效地抑制潮气粘附到半导体芯片CHP上。
也就是说，本修改利用第一机制、第二机制和第三机制，该第一机制为可以通过提供弯曲部分BD1来使到达上至在半导体芯片的表面中形成的源极焊盘SP的潮气的渗透路径更长，该第二机制为弯曲部分BD1本身被布置为如在平面图中所见未与半导体芯片CHP重叠而又关注潮气易于在弯曲部分BD1本身中停留的事实，该第三机制为整个支撑部分SU1被设置为未与半导体芯片CHP重叠而又关注支撑部分SU1用作主潮气渗透路径的实施。作为结果，根据本修改，以上描述的第一、第二和第三机制的协同效果实现明显减少潮气粘附到在半导体芯片的表面中形成的源极焊盘SP上的可能性，特别是即使在支撑部分SU1的末端从密封体MR的侧表面被暴露并且这样的暴露区域用作潮气向半导体器件PK1中渗透的入口时。因此即使在本修改中，仍然有可能通过使用具有支撑部分SU1和支撑部分SU2的夹具CLP的制造技术来实现提高组件可加工性并且也抑制以潮气向半导体器件PK1中渗透为基础的半导体器件PK1的可靠性下降，这是由于采用该制造技术而担心的。也就是说，即使在本修改中，仍然可以兼容地实现组件可加工性提高和半导体器件PK1的可靠性提高。
<第三实施例>
接着将描述第三修改。图5是示出根据本修改的半导体器件PK1的安装配置的视图。根据图5中所示本修改的半导体器件PK1在配置上与根据图1中所示第一实施例的半导体器件PK1基本上相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在图5中，在根据本修改的半导体器件PK1中，具有弯曲部分BD1的支撑部分SU1的末端从密封体MR的侧表面SD1暴露，而具有弯曲部分BD2的支撑部分的末端从与密封体MR的侧表面SD1相对的侧表面SD2暴露。也就是说，在例如根据如图1中所示第一实施例的半导体器件PK1中，支撑部分SU1的末端和支撑部分SU2的末端已经被配置以便从密封体MR的侧表面一起暴露。另一方面，在例如根据如图5中所示本修改的半导体器件PK1中，支撑部分SU1的末端从密封体MR的侧表面SD1暴露，而支撑部分SU2的末端从密封体MR的侧表面SD2暴露。因此除了图1中所示第一实施例的配置之外第一实施例中的技术思想还可以被实现为图5中所示第三修改的配置。
具体在根据图5中所示本修改的半导体器件PK1中，可以明显减少从支撑部分SU2的从密封体MR的侧表面SD2暴露的末端渗透的潮气到达上至半导体芯片CHP的可能性，这是因为可以增加支撑部分SU2的长度。
另外，在本修改中，均从密封体MR暴露的、支撑部分SU1的末端和支撑部分SU2的末端可以被配置为从密封体MR的单独侧表面(侧表面SD1和侧表面SD2)暴露。这意味着从一个侧表面暴露的末端数目可以限于一个。换而言之，它意味着均从侧表面暴露的、支撑部分SU1的末端和支撑部分SU2的末端可以被分布到互不相同的侧表面。因此根据本修改，潮气渗透入口被形成于密封体MR的多个侧表面中，但是可以减少局部渗透大量潮气的可能性，这是因为在每个侧表面处的渗透入口的区域变小。也就是说，由于支撑部分SU1的末端和支撑部分SU2的末端在根据图1中所示第一实施例的半导体器件PK1的配置中从相同侧表面SD1暴露，所以与潮气从另一侧表面SD2渗透比较存在将从侧表面SD1渗透大量潮气的可能性。另一方面，在根据图5中所示本修改的半导体器件PK1的配置中，支撑部分SU1的末端从侧表面SD1暴露，而支撑部分SU2的末端从侧表面SD2被暴露。因此有可能分布潮气从侧表面SD1和SD2二者渗透的可能性并且阻止大量潮气从具体侧表面渗透。例如从这一观点来看，在明显的是潮气在每个侧表面被渗透的概率不同时，如在根据图1中所示第一实施例的半导体器件PK1中那样从潮气渗透概率低的侧表面暴露支撑部分SU1的末端和支撑部分SU2的末端的配置是有用的。另一方面，例如在潮气渗透概率在每个侧表面处相同或者未知时，如在根据图5中所示本修改的半导体器件PK1中那样分布潮气将被渗透的可能性的风险并且减少潮气从每个个体侧表面的渗透数量的配置是有用的。
即使在以这一方式配置的本修改中，仍然有可能通过使用具有支撑部分SU1和SU2的夹具CLP的制造技术来实现提高组件可加工性。另外，也有可能抑制以潮气向半导体器件PK1中渗透为基础的半导体器件PK1的可靠性下降，这是由于采用该制造技术而担心的。也就是说，即使在本修改中，仍然可以兼容地实现组件可加工性提高和半导体器件PK1的可靠性提高。
<第四修改>
将随后描述第四修改。图6是示出根据本修改的半导体器件PK1的安装配置的视图。根据图6中所示本修改的半导体器件PK1与根据图1中所示第一实施例的半导体器件PK1配置相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在根据如图6中所示本修改的半导体器件PK1中，具有弯曲部分BD1的支撑部分SU1的末端从密封体MR的侧表面SD1暴露，而具有弯曲部分BD2的支撑部分SU2的末端从与密封体MR的侧表面SD1相交的侧表面SD3被暴露。因此除了图1中所示第一实施例的配置之外在第一实施例中的技术思想也可以被实现为图6中所示第四修改的配置。
即使在本修改中，仍然有可能通过使用具有支撑部分SU1和SU2的夹具CLP的制造技术来实现提高组件可加工性。也有可能抑制以潮气向半导体器件PK1中渗透为基础的半导体器件PK1的可靠性下降，这是由于采用该制造技术而担心的。也就是说，即使在本修改中，仍然可以兼容地实现组件可加工性提高和半导体器件PK1的可靠性提高。
<第五修改>
将随后描述第五修改。图7是示出根据本修改的半导体器件PK1的安装配置的视图。根据图7中所示本修改的半导体器件PK1与根据图1中所示第一实施例的半导体器件PK1配置相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在根据如图7中所示本修改的半导体器件PK1中，具有弯曲部分BD1的支撑部分SU1的末端从密封体MR的侧表面SD1暴露，而具有弯曲部分BD2的支撑部分SU2的末端从与密封体MR的侧表面SD1相交的侧表面SD4被暴露。因此除了图1中所示第一实施例的配置之外在第一实施例中的技术思想也可以被实现为图7中所示第五修改的配置。
这里，在第一实施例和第一至第四修改中，支撑部分SU1和支撑部分SU2被布置以便未干扰耦合栅极焊盘GP与引线LD2的金属接线W。换而言之，在第一实施例和第一至第四修改中，支撑部分SU1和支撑部分SU2被布置以便如在平面图中所见未与金属接线W重叠。
在以这一方式布置支撑部分SU1和支撑部分SU2时，有可能避免在夹具CLP与金属接线W之间的短路故障。从避免短路故障的视角来看，这因此可以视为希望的布置。然而在第一实施例中的技术思想不限于第一实施例和第一至第四修改中所示布置并且可以甚至应用于例如如下情况，在该情况下，支撑部分SU2和金属接线W被布置以便如在图7中所示第五修改中那样如在平面图中所见相交。也就是说，也考虑如下情况，在该情况下，支撑部分SU2和金属接线W必须根据对布局布置等的限制而被布置以便如图7中所示平面图中所见相交。然而即使在这一情况下，仍然可以通过形成金属接线以便横跨支撑部分SU2并且避免在支撑部分SU2与金属接线W之间的直接接触来避免短路故障。
即使在以这一方式配置的第五修改中，仍然有可能通过使用具有支撑部分SU1和SU2的夹具CLP的制造技术来实现提高组件可加工性。也有可能抑制以潮气向半导体器件PK1中渗透为基础的半导体器件PK1的可靠性下降，这是由于采用该制造技术而担心的。也就是说，即使在本修改中，仍然可以兼容地实现组件可加工性提高和半导体器件PK1的可靠性提高。具体如从第五修改清楚的那样。理解可以实现在第一实施例中的技术思想而未受支撑夹具CLP的支撑部分SU1和SU2的部件布置所影响。
第二实施例
虽然第一实施例已经描述了如下示例，在这些示例中的每个示例中向支撑部分提供一个弯曲部分，但是第二实施例将说明如下示例，在这些示例中的每个示例中相对于每个支撑部分提供多个弯曲部分。
图8是示出根据第二实施例的半导体器件PK1的安装配置的视图。根据图8中所示第本实施例的半导体器件PK1与根据图1中所示第一实施例的半导体器件PK1基本上配置相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
即使在根据如图8中所示第二实施例的半导体器件PK1中，夹具CLP仍然由板状部分PLT、支撑部分SU1和支撑部分SU2组成。这时，在根据如图8中所示第二实施例的半导体器件PK1中，支撑部分SU1形成有两个弯曲部分BD1A和BD1B，并且支撑部分SU2也形成有两个弯曲部分BD2A和BD2B。这是根据第二实施例的特征点。然后在第二实施例中，支撑部分SU1的末端从密封体MR的侧表面SD4暴露，而支撑部分SU2的末端从与密封体MR的侧表面SD4相对的侧表面SD3暴露。
例如在关注支撑部分SU1时，与其中支撑部分SU1具有线性形状的情况或者其中支撑部分SU1如在第一实施例中那样具有单个弯曲部分BD1的情况比较，可以增加支撑部分SU1的长度，因为支撑部分SU1在第二实施例中形成有弯曲部分BD1A和BD1B。根据第二实施例，这意味着与其中支撑部分SU1具有线性形状的情况和其中提供单个弯曲部分BD1的情况比较可以增加如下距离，从支撑部分SU1的从密封体MR暴露的末端渗透的潮气行进该距离以到达在半导体芯片CHP的表面中形成的源极焊盘SP。
也就是说，与在第一实施例中的技术思想一样，在第二实施例中的技术思想旨在于，在支撑部分SU1的末端从密封体MR的侧表面暴露的假设下增加支撑部分SUP1的长度尽可能多，并且阻止潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP。随后，在第二实施例中，已经基于在第一实施例中的技术思想从增加支撑部分SU1的长度的视角进行进一步设计。具体而言，在第二实施例中，支撑部分SU1具有多个弯曲部分BD1A和BD1B以进一步增加支撑部分SU1本身的长度。作为结果，根据第二实施例，即使支撑部分SU1的末端从密封体MR的侧表面暴露，仍然可以随着由于形成具有两个弯曲部分BD1A和BD1B的支撑部分SU1而增加支撑部分SU1的长度来进一步减少潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP的概率。
根据上文，即使根据第二实施例，也有可能抑制由于潮气在源极焊盘SP和芯片安装部分TAB之上粘附所致的漏电流增加。因此有可能抑制半导体器件PK1的可靠性下降。也就是说，根据本实施例，有可能阻止潮气向半导体器件PK1中渗透，这易于在使用夹具框架时出现，而又通过使用夹具框架来实现组件可加工性提高。换而言之，根据本实施例，可以在实现组件可加工性提高之时也提高半导体器件PK1的可靠性。
<第一修改>
接着将描述第一修改。图9是示出根据本修改的半导体器件PK1的安装配置的视图。根据图9中所示本修改的半导体器件PK1在配置上与根据图8中所示第二实施例的半导体器件PK1基本上相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
例如以如图8中所示的方式配置根据第二实施例的半导体器件PK1，支撑部分SU1的末端从密封体MR的侧表面SD4暴露，而支撑部分SU2的末端从与密封体MR的侧表面SD4相对的侧表面SD3暴露。另一方面，在例如根据如图9中所示本修改的半导体器件PK1中，具有两个弯曲部分BD1A和BD1B的支撑部分SU1从密封体MR的侧表面SD4暴露，而具有两个弯曲部分BD2A和BD2B的支撑部分SU2的末端从与密封体MR的侧表面SD4相交的侧表面SD2暴露。因此即使根据第一修改的半导体器件PK1的配置仍然可以实现在第二实施例中的技术思想。
<第二修改>
在根据图8中所示第二实施例的半导体器件PK1和根据图9中所示第一修改的半导体器件PK1中，已经描述如下示例，在这些示例中，向支撑部分SU1提供的弯曲部分BD1A和BD1B在与半导体芯片CHP的表面平行的平面内方向上被弯曲。第二修改将说明如下示例，在该示例中，向支撑部分SU1提供的弯曲部分BD1A和BD1B在与半导体芯片CHP的表面相交的平面外方向上被弯曲。
图10是示出根据第二修改的半导体器件PK1的安装配置的视图。根据图10中所示本修改的半导体器件PK1在配置上与根据图8中所示第二实施例的半导体器件PK1基本上相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在图10中，即使在根据第二修改的半导体器件PK1中，夹具CLP仍然由板状部分PLT以及支撑部分SU1和SU2组成。然而如从图10所见的那样，支撑部分SU1和SU2均以线性形式形成并且看来没有弯曲部分。这是因为在第二修改中，支撑部分SU1具有在与平面内方向(xy平面)相交的平面外方向(密封体MR的竖直方向)上弯曲的弯曲部分而未提供在与半导体芯片CHP的表面平行的平面内方向(xy平面)上弯曲的弯曲部分。也就是说，在本修改中，在图10中未图示向支撑部分SU1和SU2提供的弯曲部分。
因此将使用以下所示附图来描述在密封体MR的竖直方向上弯曲的弯曲部分。图11是沿着图10的线A-A切割的截面图。如图11中所示，在根据第二修改的半导体器件PK1中，夹具CLP被设置于芯片安装部分TAB以上，并且作为夹具CLP的部件的支撑部分SU1形成有在密封体MR的竖直方向上弯曲的弯曲部分BD1A和BD1B。类似地，支撑部分SU2也形成有在密封体MR的竖直方向上弯曲的弯曲部分BD2A和BD2B。在这一情况下，如从图11清楚的那样，支撑部分SU1的从密封体MR暴露的末端的如从芯片安装部分TAB所见的高度大于板状部分PLT的从芯片安装部分TAB的高度。换而言之，也可以认为支撑部分SU1的从密封体MR暴露的末端的如从密封体MR的底表面所见的高度变得大于板状部分PLT的如从密封体MR的底表面所见的高度。
即使在其中以这一方式配置本修改的情况下，仍然有可能随着由于形成具有弯曲部分BD1A和BD1B的支撑部分SU1以及形成具有弯曲部分BD2A和BD2B的支撑部分SU2而增加支撑部分SU1的长度和支撑部分SU2的长度，以进一步减少潮气到达在半导体芯片CHP的表面中形成的源极焊盘的概率。也就是说，理解在第二实施例中的技术思想不限于其中弯曲部分如在图8中所示第二实施例和图9中所示第一修改中那样在平面内方向(xy平面)中被弯曲的情况，而是可以甚至应用于其中如在图11中所示第二修改中那样提供在平面外(密封体MR的竖直方向)中弯曲的弯曲部分的情况。
根据上文，即使第二修改仍然可以抑制由于潮气在源极焊盘SP和芯片安装部分TAB之上粘附所致的漏电流增加，该第二修改是举例说明根据第二实施例的技术思想的实施方式的示例。因此有可能抑制半导体器件PK1的可靠性下降。也就是说，即使根据第二修改，仍然有可能阻止潮气向半导体器件PK1中渗透，这变得易于在使用夹具框架时出现，而又通过使用夹具框架来实现组件可加工性提高。换而言之，根据第二修改，也可以在实现组件可加工性提高之时也提高半导体器件PK1的可靠性。
附带提一点，作为本修改特有的优点，可以提到由于均从密封体MR暴露的、支撑部分SU1的末端的高度和支撑部分SU2的末端的高度变得更大，所以潮气变得难以从暴露的末端渗透。
第三实施例
在第一和第二实施例中，已经描述通过向支撑部分提供弯曲部分并且使潮气上至半导体芯片的渗透路径更长来增加支撑部分的长度的技术思想。然而第三实施例将说明如下示例，在该示例中也与之组合用于阻止潮气向半导体器件中渗透的另一技术思想。这一技术思想旨在于尽可能多地减少支撑部分的从密封体暴露的末端的面积。换而言之，也可以认为本技术思想旨在于使在密封体中存在的潮气渗透入口尽可能小。
以下将进行半导体器件的配置示例的描述，在该半导体器件中体现在第三实施例中的技术思想。图12是示出根据第三实施例的半导体器件PK1的安装配置的视图。根据图12中所示第三实施例的半导体器件PK1与根据图1中所示第一实施例的半导体器件PK1基本上配置相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
在图12中，第三实施例的特征存在于从在上区域中所示密封体MR的侧表面SD1暴露的支撑部分SU1和SU2中的每个支撑部分的厚度(密封体MR在竖直方向上的厚度)变得更薄。因此根据第三实施例，有可能减少支撑部分SU1的从密封体MR暴露的末端的面积和支撑部分SU2的从密封体MR暴露的末端的面积。这意味着潮气的渗透入口变得更窄。因此根据第三实施例的半导体器件PK1，有可能减少潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP的概率。
具体而言，根据第三实施例，体现支撑部分SU1具有弯曲部分BD1以由此产生潮气上至半导体芯片CHP的渗透路径这样的技术思想和体现减少支撑部分SU1的从密封体MR暴露的末端的面积尽可能多这样的技术思想的协同效果实现了进一步减少潮气到达在半导体芯片CHP的表面中形成的源极焊盘SP的概率。
根据上文，即使根据第三实施例，仍然有可能抑制由于潮气在源极焊盘SP和芯片安装部分TAB之上粘附所致的漏电流增加。因此有可能抑制半导体器件PK1的可靠性下降。也就是说，根据第三实施例，有可能阻止潮气向半导体器件PK1中渗透，这变得易于在使用夹具框架时出现，而又通过使用夹具框架来实现组件可加工性提高。换而言之，根据第三实施例，可以在实现组件可加工性提高之时也提高半导体器件PK1的可靠性。
以下将参照截面图具体描述配置示例，在这些配置示例中的每个配置示例中减少支撑部分SU1的从密封体MR暴露的末端的面积。
图13是沿着图12的线A-A切割的示出配置示例的截面图。如图13中所示，夹具CLP由板状部分PLT、支撑部分SU1和支撑部分SU2组成。这时如图13中所示在支撑部分SU1的厚度和支撑部分SU2的厚度取为T1并且板状部分PLT的厚度取为T2时，实现T1<T2。也就是说，支撑部分SU1的厚度和支撑部分SU2的厚度比板状部分PLT的厚度更薄。因此有可能减少均从密封体MR暴露的、支撑部分SU1的末端的面积和支撑部分SU2的末端的面积。具体而言，在图13中，T1<T2由如下结构实现，在该结构中，支撑部分SU1的上表面、支撑部分SU2的上表面和板状部分PLT的上表面变得相互齐平，并且支撑部分SU1的下表面和支撑部分SU2的下表面变得高于板状部分PLT的下表面。作为一种用于形成这样的形状的方法，考虑一种用于从支撑部分SU1的下表面侧和支撑部分SU2的下表面侧执行半蚀刻的方法。
在上文之后，图14是沿着图12的线A-A切割的示出配置示例的截面图。如图14中所示，夹具CLP由板状部分PLT、支撑部分SU1和支撑部分SU2组成。这时如图14中所示在支撑部分SU1的厚度和支撑部分SU2的厚度取为T1并且板状部分PLT的厚度取为T2时，实现T1<T2。也就是说，支撑部分SU1的厚度和支撑部分SU2的厚度比板状部分PLT的厚度更薄。因此有可能减少均从密封体MR暴露的、支撑部分SU1的末端和支撑部分SU2的末端的面积。具体而言，在图14中，T1<T2由如下结构实现，在该结构中，支撑部分SU1的下表面、支撑部分SU2的下表面和板状部分PLT的下表面变得相互齐平，并且支撑部分SU1的上表面和支撑部分SU2的上表面变得低于板状部分PLT的上表面。作为一种用于形成这样的形状的方法，考虑一种用于从支撑部分SU1的上表面侧和支撑部分SU2的上表面侧执行半蚀刻的方法。
接着，图15是沿着图12的线A-A切割的示出配置示例的截面图。如图15中所示，夹具CLP由板状部分PLT、支撑部分SU1和支撑部分SU2组成。这时，如图15中所示，支撑部分SU1和支撑部分SU2分别含有具有厚度T1的第一部分和具有比厚度T1更厚的厚度T2的第二部分。板状部分PLT的厚度变成T2。另外，在图15中所示配置示例中，其厚度较薄的第一部分而非其厚度较厚的第二部分被形成于支撑部分SU1末端侧上。因此有可能减少均从密封体MR暴露的、支撑部分SU1的末端和支撑部分SU2的末端的面积。另外，在图15中所示结构中，支撑部分SU1形成有基于第一和第二部分的凹和凸形状。因此也可以获得使得难以沿着支撑部分SU1渗透潮气的效果。也就是说，由于形成凸形状的支撑部分SU1的第二部分用作用于阻止潮气在图15中所示结构中渗透的挡水器，所以有可能减少均从密封体MR暴露的、支撑部分SU1的末端和支撑部分SU2的末端的面积，并且也获得在图15中所示结构的情况下易于向半导体器件PK1中渗透潮气的效果。
附带提一点，在图15中，支撑部分SU1的上表面、支撑部分SU2的上表面和板状部分PLT的上表面相互齐平，并且凹和凸形状被形成于支撑部分SU1的下表面和支撑部分SU2的下表面中。作为一种用于形成这样的形状的方法，考虑一种用于从支撑部分SU1的下表面侧和支撑部分SU2的下表面侧执行半蚀刻而又用掩模覆盖用于形成第二部分的部分的方法。
<第一修改>
将随后描述第一修改。图16是示出根据第一修改的半导体器件PK1的安装配置的视图。根据图16中所示本修改的半导体器件PK1在配置上与根据图12中所示第三实施例的半导体器件PK1基本上相似。因此将集中于在它们之间的不同来描述半导体器件PK1。
例如在根据第三实施例的半导体器件PK1中，通过使如图12中所示支撑部分SU1的厚度更薄来减少支撑部分SU1的从密封体MR的侧表面SD1暴露的末端的面积。对照而言，在根据本修改的半导体器件PK1中，例如在聚焦于支撑部分SU1时，支撑部分SU1的末端从图16的上区域中所示密封体MR的侧表面SD1暴露，但是支撑部分SU1的暴露的末端的在x方向上的宽度变小。因此即使在本修改中，也可以减少支撑部分SU1的从密封体MR的侧表面SD1暴露的末端的面积。
也就是说，图12中所示第三实施例和图16中所示本修改在减少支撑部分SU1的从密封体MR暴露的末端的面积这一意义上是共同的。然而它们互不相同在于在图12中所示第三实施例中，通过使支撑部分SU1的厚度更薄来减少末端的面积，而在图16中所示本修改中，通过使支撑部分SU1的x方向宽度更小来减少末端的面积。
即使通过根据这样的第一修改的半导体器件PK1的配置，仍然可以实现使支撑部分SU1的从密封体MR暴露的末端的面积尽可能小的技术思想，换而言之可以实现使在密封体MR中存在的潮气渗透入口尽可能小的技术思想。
<第二修改>
第三实施例已经描述如下配置示例，在该配置示例中，例如如图12中所示，支撑部分SU1具有弯曲部分BD1以由此增加支撑部分SU1的长度并且使潮气上至半导体芯片CHP的渗透路径的长度更长这样的技术思想和支撑部分SU1的厚度被设置成更薄以由此使支撑部分SU1的从密封体MR暴露的末端的面积尽可能小这样的技术思想被组合在一起。可以认为本配置示例是鉴于阻止潮气向半导体器件PK1中渗透而希望的配置。然而认为即使体现使支撑部分SU1的从密封体MR暴露的末端的面积可能小的技术思想的配置仍然获得在阻止潮气向半导体器件PK1中渗透中的优良性。因此在第二修改中，将进行如下配置示例的描述，在该配置示例中仅体现使支撑部分SU1的从密封体MR暴露的末端的面积尽可能小这样的技术思想。
图17是示出根据第二修改的半导体器件PK1的安装配置的视图。在图17中，夹具CLP由板状部分PLT、支撑部分SU1和支撑部分SU2形成。支撑部分SU1和SU2未具有弯曲部分而以线性形状来形成。如图17中所示，支撑部分SU1的末端从密封体MR的侧表面SD4暴露，并且支撑部分SU2的末端从与密封体MR的侧表面SD4相对的侧表面SD3被暴露。这时，在本修改中，支撑部分SU1的末端的厚度和支撑部分SU2的末端的厚度变薄。具体而言，图18是沿着图17的线A-A切割的截面图。理解如图18中所示，支撑部分SU1的厚度(T1)和支撑部分SU2的厚度(T1)比板状部分PLT的厚度(T2)更薄。从这一观点理解已经体现根据本修改的配置使支撑部分SU1的从密封体MR暴露的末端的面积尽可能小这样的技术思想，换而言之使在密封体MR中存在的潮气渗透入口尽可能小这样的技术思想。即使在以这一方式配置的本修改中，仍然有可能阻止潮气向半导体器件PK1中渗透。
第四实施例
第四实施例将说明如下示例，在该示例中，在第一实施例中的技术思想例如应用于充当DC/DC转换器的部件的半导体器件。
<DC/DC转换器的电路配置和操作>
图19是示出降压DC/DC转换器的电路配置的视图。如图19中所示，在降压DC/DC转换器中，高压侧MOS晶体管QH和低压侧MOS晶体管QL被串联耦合于输入端子TE1与接地GND之间。然后，电感器L和负载RL被串联耦合于在高压侧MOS晶体管QH与低压侧MOS晶体管QL之间提供的节点NA与接地GND之间。电容器C被并联耦合到负载RL。
另外，高压侧MOS晶体管QH的栅极电极和低压侧MOS晶体管QL的栅极电极被耦合到控制电路CC。高压侧MOS晶体管QH的导通/关断和低压侧MOS晶体管QL的导通/关断由控制电路CC控制。具体而言，控制电路CC在接通高压侧MOS晶体管时控制低压侧MOS晶体管QL被关断并且在关断高压侧MOS晶体管QH时控制低压侧MOS晶体管QL被接通。
这里例如在高压侧MOS晶体管QH被接通并且低压侧MOS晶体管QL被关断时，电流从输入端子TE1经过高压侧MOS晶体管QH和电感器L流向负载RL。随后，在高压侧MOS晶体管QH被关断并且低压侧MOS晶体管QL被接通时，高压侧MOS晶体管QH先被关断，从而从输入端子TE1经由高压侧MOS晶体管QH和电感器L流向负载RL的电流被切断。也就是说，流过电感器L的电流被切断。然而在电流被减少(切断)时，电感器L试图维持流过它的电流。由于低压侧MOS晶体管QL这时被接通，所以电流从接地GND经过低压侧MOS晶体管QL和电感器L流向负载RL。随后，高压侧MOS晶体管QH再次被接通并且低压侧MOS晶体管QL被关断。通过重复这样的操作，在图19中所示降压DC/DC转换器中，低于输入电压Vin的输出电压Vout在输入电压Vin被输入到输入端子TE1时在负载RL两端被输出。
以下将通过重复以上描述的切换操作来简要地进行对为何在输入电压Vin被输入到输入端子TE1时低于输入电压Vin的输出电压Vout在负载RL两端被输出的原因的描述。附带提一点，在下文中流经电感器L的电流将被处理为未被中断。
首先，高压侧MOS晶体管QH将通过控制电路CC的控制在导通时段TON和关断时段TOFF期间被切换操作。切换频率在这一情况下变成f＝1/(TON+TOFF)。
这里例如在图19中，与负载RL并联插入的电容器C具有防止输出电压Vout在短时间内大量变化的功能。也就是说，由于在图19中所示降压DC/DC转换器中与负载RL并联插入具有相对大的电容的电容器C，所以在输出电压Vout中包括的脉动电压变成比在稳态中的输出电压Vout更小的值。因此可以忽略输出电压Vout在切换操作的一个周期期间的波动。
先考虑在高压侧MOS晶体管QH被接通时。由于这时假设输出电压Vout在一个周期内未变化，所以向电感器L施加的电压可以取为在(Vin–Vout)恒定。作为结果，在电感器L的电感取为L1时，在导通时段TON期间的电流增加ΔIon由等式(1)给出：
ΔIon＝(Vin–Vout)/L1×TON ...(1)
接着考虑在高压侧MOS晶体管QH被关断时。由于低压侧MOS晶体管QL在这一情况下被接通，所以向电感器L施加的电压变成0–Vout＝-Vout。因此在关断时段TOFF期间的电流增加ΔIOFF由等式(2)给出：
ΔIOFF＝-Vlout/L1×TOFF ...(2)
这时，在达到稳态时，流过电感器L的电流在切换操作的一个周期期间未增加或者减少。换而言之，在流过电感器L的电流在一个周期期间增加或者减少时，它意味着尚未达到稳态。因而在稳态中建立等式(3)。
ΔION+ΔIOFF＝0 ...(3)
在等式(3)中代入等式(1)的关系和等式(2)的关系可以产生以下所示等式(4)：
Vout＝Vin×TON/(TON+TOFF) ...(4)
由于在等式(4)中TON≥0并且TOFF≥0，所以得出Vout<Vin。也就是说，发现图19中所示降压DC/DC转换器是输出比输入电压Vin更低的输出电压Vout的电路。从等式(4)得出在控制电路CC通过控制切换操作来改变导通时段TON和关断时段TOFF时，可以获得低于输入电压Vin的可选输出电压Vout。如果具体控制导通时段TON和关断时段TOFF恒定，则可以获得恒定输出电压Vout。
根据如以上描述的图19中所示降压DC/DC转换器，理解高压侧MOS晶体管QH的导通/关断和低压侧MOS晶体管QL的导通/关断由控制电路CC控制以由此实现输出低于输入电压Vin的输出电压Vout。
<根据第四实施例的半导体器件的安装配置>
将在以上描述的DC/DC转换器中包括的控制电路CC、低压侧MOS晶体管QL和高压侧MOS晶体管QH例如制作成作为一体封装的半导体器件的产品。由于一体封装的半导体器件是如下半导体器件，该半导体器件配置DC/DC转换器的一部分，因为它未包括图19中所示电感器L和电容器C，但是为了方便，它也可以称为配置DC/DC转换器的半导体器件。
半导体器件由半导体芯片和被形成以便覆盖半导体芯片的封装形成，该半导体芯片形成有半导体元件，比如MOSFET(金属氧化物半导体场效应晶体管)等。封装具有(1)相互电耦合在半导体芯片中形成的半导体元件和外部电路的功能以及(2)保护半导体芯片免受外部环境(比如环境湿度和温度)影响并且防止振动、由于撞击所致的损坏和半导体芯片的特性退化的功能。另外，封装具有(3)使对半导体芯片的操纵更容易的功能和(4)辐射在操作半导体芯片时生成的热并且最大限度地表现半导体元件的功能等的功能二者。
作为用于半导体器件的封装结构，已知有各种类型，如比如BGA(球栅阵列)封装、QFP(四侧扁平封装)封装、QFN(四侧扁平无引脚封装)封装等。在这样的各种封装类型之中，在QFN封装中安装配置形成以上描述的DC/DC转换器的一部分的半导体器件。因此以下将描述由配置DC/DC转换器的一部分的QFN封装组成的半导体器件的安装配置。
图20是示出根据第四实施例的半导体器件PK2的安装配置的视图。在图20中，在它的中心所示附图是半导体器件PK2的如从它的上表面(表面)所见的平面图，并且分别在四侧上示出侧视图。如图20中所示，根据第四实施例的半导体器件PK2由以矩阵形式成形的密封体MR覆盖。理解如从侧视图可见，引线LD在半导体器件PK2的侧表面上从密封体MR暴露。
密封体具有如在平面图中所见的矩形形状(例如四边形形状)并且包括上表面、与上表面相对的下表面以及在上与下表面之间布置的多个侧表面(四个侧表面)。具体如图20中所示，理解在四个侧表面分别称为SD1至SD4时，引线LD在侧表面SD1至SD4中从密封体MR暴露。另外，在第四实施例中，支撑部分SU1(L)、SU2(L)、SU1(H)和SU2(H)的末端也从半导体器件PK2的侧表面暴露。具体描述，支撑部分SU1(H)从侧表面SD1暴露。另外，支撑部分SU2(L)和SU2(H)从侧表面SD3暴露，并且支撑部分SD1(L)从侧表面SD4被暴露。
接着图21是根据第四实施例的半导体器件PK2的如从它的下表面(背表面)所见的平面图。如图21中所示，半导体器件PK2的背表面也由密封体MR覆盖，但是芯片安装部分TAB(L)、芯片安装部分TAB(H)和芯片安装部分TAB(C)的部分(背表面)从密封体MR暴露。芯片安装部分TAB(L)、芯片安装部分TAB(H)和芯片安装部分TAB(C)的部分以这一方式从半导体器件PK2的背表面暴露，由此使得有可能增强半导体器件PK2的辐射效率。另外，多个背部端子BTE在半导体器件PK2的以矩阵形式成形的外围区域(外围部分)中被暴露。背部端子BTE配置引线LD的部分。
随后将描述半导体器件PK2的内部结构。图22是示出根据第四实施例的半导体器件PK2的内部配置的视图。在图22中，在它的中心所示附图是半导体器件PK2的内部的通过密封体MR所见的如从上表面侧所见的平面图。分别在四侧上示出截面图。
在图22的中心中所示附图中，例如主要由硅组成的低压侧MOS芯片CHP(L)被安装于芯片安装部分TAB(L)之上。然后，例如由铝膜组成的源极焊盘SP(L)和栅极焊盘GP(L)被形成于低压侧MOS芯片CHP(L)的表面中。附带提一点，为了通过高熔点焊剂HS2将稍后将描述的低压侧MOS夹具CLP(L)电耦合到源极焊盘SP(L)上，镍(Ni)-金(Au)膜在本文中被形成于源极焊盘SP(L)之上。
引线LD被布置于芯片安装部分TAB(L)以外的部分中。引线LD、低压侧MOS芯片CHP(L)和源极焊盘SP(L)通过低压侧MOS夹具CLP(L)相互电耦合。也就是说，例如由钢材料组成的低压侧MOS夹具(L)被安装于低压侧MOS芯片CHP(L)的源极焊盘SP(L)之上。低压侧MOS夹具CLP(L)的末端被耦合到它的对应引线LD。具体描述，在位于图22的低压侧上的截面图中所示，低压侧MOS芯片CHP(L)通过在它们之间穿插的高熔点焊剂HS1被安装于芯片安装部分TAB(L)之上。低压侧MOS夹具CLP(L)被安装以便通过在它们之间穿插的高熔点焊剂HS2从低压侧MOS芯片CHP(L)上方横跨在引线LD之上。
接着，在图22的中心所示附图中，主要由硅组成的高压侧MOS芯片CHP(H)被安装于芯片安装部分TAB(H)之上。然后，例如由铝膜组成的源极焊盘SP(H)和栅极焊盘GP(H)被形成于高压侧MOS芯片CHP(H)的表面中。附带提一点，为了通过高熔点焊剂HS2将稍后将描述的高压侧MOS夹具CLP(H)电耦合到源极焊盘SP(H)上，镍(Ni)-金(Au)膜在本文中被形成于源极焊盘SP(H)之上。
芯片安装部分TAB(L)与芯片安装部分TAB(H)相邻设置。芯片安装部分TAB(L)和高压侧MOS芯片CHP(H)的源极焊盘SP(H)通过高压侧MOS夹具CLP(H)相互电耦合。也就是说，例如由钢材料组成的高压侧MOS夹具CLP(H)被安装于高压侧MOS芯片CHP(H)的源极焊盘SP(H)之上。高压侧MOS夹具CLP(H)的末端被耦合到芯片安装部分TAB(L)。具体描述，如在位于图22的左侧上的截面图中所示，高压侧MOS芯片CHP(H)通过在它们之间穿插的高熔点焊剂HS1被安装于芯片安装部分TAB(H)之上。高压侧MOS夹具CLP(H)被安装以便通过在它们之间穿插的高熔点焊剂HS2从高压侧MOS芯片CHP(H)上方横跨在芯片安装部分TAB(L)之上。
在上文之后，例如主要由硅组成的驱动器IC芯片CHP(C)在图22的中心所示附图中被安装于它的对应芯片安装部分TAB(C)之上。具体描述，如在位于图22的右侧或者高压侧上的截面图中所示，驱动器IC芯片CHP(C)通过高熔点焊剂HS1被安装于芯片安装部分TAB(C)之上。图19中所示控制电路CC形成于驱动器IC芯片CHP(C)以内。然后，各自例如由铝膜组成的焊盘PD被形成于驱动器IC芯片CHP(C)的表面中。引线LD被布置于芯片安装部分TAB(C)以外的部分中。在驱动器IC芯片CHP(C)的表面中形成的引线LD和焊盘PD通过例如各自由金接线组成的金属接线W相互电耦合。另外如图22中所示，在低压侧IC芯片CHP(C)中形成的栅极焊盘GP(L)和在驱动器IC芯片CHP(C)中形成的焊盘PD通过金属接线W相互耦合。类似地，在高压侧MOS芯片CHP(H)中形成的栅极焊盘GP(H)和在驱动器IC芯片CHP(C)中形成的焊盘PD通过金属接线W相互耦合。
将进行关于如下情况的描述，在该情况下，根据以这一方式配置的第四实施例的半导体器件PK2配置DC/DC转换器的部分。在图22的中心所示附图中，图19中所示低压侧MOS晶体管QL(切换场效应晶体管)被形成于在芯片安装部分TAB(L)之上安装的低压侧MOS芯片CHP(L)以内。然后，源极焊盘SP(L)被形成于低压侧MOS芯片CHP(L)的表面中，但是被电耦合到它的在低压侧MOS芯片CHP(L)以内形成的低压侧MOS晶体管QL的对应源极区域。此外，栅极焊盘GP(L)被形成于低压侧MOS芯片CHP(L)的表面中。栅极焊盘GP(L)被电耦合到它的在低压侧MOS芯片CHP(L)以内形成的低压侧MOS晶体管QL的对应栅极电极。另外，低压侧MOS芯片CHP(L)的背表面用作低压侧MOS晶体管QL的漏极区域(漏极电极)。
类似地，在图22的中心所示附图中，图19中所示高压侧MOS晶体管QH(切换场效应晶体管)被形成于在芯片安装部分TAB(H)之上安装的高压侧MOS芯片CHP(H)以内。然后，源极焊盘SP(H)被形成于高压侧MOS芯片CHP(H)的表面中，但是被电耦合到它的在高压侧MOS芯片CHP(H)以内形成的高压侧MOS晶体管QH的对应源极区域。此外，栅极焊盘GP(H)被形成于高压侧MOS芯片CHP(H)的表面中。栅极焊盘GP(H)被电耦合到它的在高压侧MOS芯片CHP(H)以内形成的高压侧MOS晶体管QH的对应栅极电极。另外，高压侧MOS芯片CHP(H)的背表面用作高压侧MOS晶体管QH的漏极区域(漏极电极)。
这里如图22中所示，低压侧MOS芯片CHP(L)的背表面(漏极电极)被电耦合到芯片安装部分TAB(L)。然后芯片安装部分TAB(L)和在高压侧MOS芯片CHP(H)中形成的源极焊盘SP(H)通过高压侧MOS夹具CLP(H)相互耦合。出于这一原因，理解低压侧MOS芯片CHP(L)和漏极电极和高压侧MOS芯片CHP(H)的源极焊盘SP(H)被相互电耦合，从而实现图19中所示在高压侧MOS晶体管QH与低压侧MOS晶体管QL之间的串联耦合。
在低压侧MOS芯片CHP(L)的表面中形成的源极焊盘SP(L)通过低压侧MOS夹具CLP(L)被电耦合到对应引线LD。因此图19中所示低压侧MOS晶体管QL的源极区域可以通过将电耦合到低压侧MOS夹具CLP(L)的对应引线D耦合到接地来被耦合到接地GND。
另一方面，高压侧MOS夹具CHP(H)的背表面(漏极电极)经由高熔点焊剂HS1被电耦合到芯片安装部分TAB(H)。因此图19中所示高压侧MOS晶体管QH的漏极区域(漏极电极)可以通过将芯片安装部分TAB(H)电耦合到输入端子TE1来被耦合到输入端子TE1。理解根据图22中所示第四实施例的半导体器件PK2用以上描述的方式配置DC/DC转换器的部分。
<第四实施例的特征>
接着将描述第四实施例的特征。
在本实施例中，如图22中所示，低压侧MOS夹具CLP(L)具有支撑部分SU1(L)和支撑部分SU2(L)。然后，支撑部分SU1(L)具有弯曲部分，并且支撑部分SU2(L)也具有弯曲部分。因此即使在本实施例中，仍然有可能增加如下距离，通过从密封体MR暴露的、支撑部分SU1(L)的末端或者支撑部分SU2(L)的末端渗透的潮气行进该距离以到达在低压侧MOS芯片CHP(L)的表面中形成的源极焊盘SP(L)。作为结果，根据本实施例，即使支撑部分SU1(L)的末端或者支撑部分SU2(L)的末端从密封体MR的侧表面暴露，仍然可以通过基于在支撑部分SU1(L)或者SU2(L)中形成弯曲部分增加支撑部分SU1(L)或者支撑部分SU2(L)的长度来减少潮气到达在低压侧MOS芯片CHP(L)的表面中形成的源极焊盘SP(L)的概率。
类似地，高压侧MOS夹具CLP(H)具有支撑部分SU1(H)和支撑部分SU2(H)。然后，支撑部分SU1(H)具有弯曲部分，并且支撑部分SU2(H)也具有弯曲部分。因此即使在本实施例中，仍然有可能增加如下距离，通过从密封体MR暴露的、支撑部分SU1(H)的末端或者支撑部分SU2(H)的末端渗透的潮气行进该距离以到达在高压侧MOS芯片CHP(H)的表面中形成的源极焊盘SP(H)。作为结果，根据本实施例，即使支撑部分SU1(H)的末端或者支撑部分SU2(H)的末端从密封体MR的侧表面暴露，仍然可以通过基于在支撑部分SU1(H)或者SU2(H)中形成弯曲部分增加支撑部分SU1(H)或者支撑部分SU2(H)的长度来减少潮气到达在高压侧MOS芯片CHP(H)的表面中形成的源极焊盘SP(H)的概率。
这里，第四实施例包括特征点在于支撑部分SU1(L)和支撑部分SU2(L)(这些支撑部分用作低压侧MOS夹具CLP(L)的部件)中的每个支撑部分的布置位置以及支撑部分SU1(H)和支撑部分SU2(H)(这些支撑部分用作高压侧MOS夹具CLP(H)的部件)中的每个支撑部分的布置位置。也就是说，如图22中所示，由于多个半导体芯片在根据第四实施例的半导体器件PK2中被设置于一个封装中，所以有关于它们的部件的布局的限制。至于这一点，已经进行对支撑部分SU1(L)和SU2(L)的布置位置以及支撑部分SU1(H)和SU2(H)的布置位置的设计而又考虑关于其布局的限制。
具体描述，如图22中所示，先以如下方式布置支撑低压侧MOS夹具CLP(L)的支撑部分SU1(L)和SU2(L)，使得其末端从相互相对的侧表面暴露。这旨在于考虑允许充分支撑低压侧MOS夹具CLP(L)，因为低压侧MOS夹具CLP(L)的大小与低压侧MOS芯片CHP(L)的大小对应增加。先以这一方式确定支撑部分SU1(L)和SU2(L)的布置。
在上文之后，有必要确定支撑高压侧MOS夹具CLP(H)的支撑部分SU1(H)和SU2(H)中的每个支撑部分的布置位置。这时，从稳定地支撑高压侧MOS夹具CLP(H)的视角来看，希望与支撑低压侧MOS夹具CLP(L)的支撑部分SU1(L)和SU2(L)一样也以这样的方式布置支撑部分SU1(H)和支撑部分SU2(H)，使得其末端从相互相对的侧表面暴露。
然而如从图22可见，在纸面上在高压侧MOS夹具CLP(H)的右手侧上的区域中，设置驱动器IC芯片CHP(C)并且设置多个金属接线W。低压侧MOS夹具CLP(L)被设置于在纸面上在高压侧MOS夹具CLP(H)以下的一侧上的区域中。因此由于有必要布置这些部件以便未相互干扰，所以变得难以与支撑低压侧MOS夹具CLP(L)的支撑部分SU1(L)和SU2(L)一样以这样的方式布置支撑高压侧MOS夹具CLP(H)的支撑部分SU1(H)和SU2(H)，使得其末端从相互相对的侧表面被暴露。
因此在第四实施例中，如图22中所示，以如下方式布置支撑高压侧MOS夹具CLP(H)的支撑部分SU1(H)和SU2(H)，使得其末端从相互相交的侧表面被暴露。在这一情况下，用于支撑高压侧MOS夹具CLP(H)的强度视为较弱，但是高压侧MOS夹具CLP(H)的大小小于低压侧MOS夹具CLP(L)的大小，因此使得有可能如以上描述的那样即使在这样的布置位置仍然充分支撑它们。根据上文，在第四实施例中，支撑低压侧MOS夹具CLP(L)的支撑部分SU1(L)和SU2(L)以及支撑高压侧MOS夹具CLP(H)的支撑部分SU1(H)和SU2(H)分别设置有弯曲部分，并且被带到如图22中所示这样的部件布置。因此根据第四实施例的半导体器件PK2，支撑部分SU1(L)、SU2(L)、SU1(H)和SU2(H)可以分别在布局布置的限制之下具有弯曲部分。因而根据第四实施例，有可能提高半导体器件PK2的可靠性。
<用于制造根据第四实施例的半导体器件的方法>
如以上描述的那样配置根据第四实施例的半导体器件PK2。以下将参照附图描述一种用于制造该半导体器件PK2的方法。
1.基材(引线框架和夹具框架)提供步骤
先如图23中所示提供引线框架LF1。在图23A中示出引线框架LF1的典型总体配置，并且在图23B中以放大形式示出图23A中所示引线框架LF1的部分。另外，在图23C中以进一步放大的形式示出图23B中所示引线框架LF1的部分。
理解如图23C中所示，在第四实施例中的引线框架LF1包括以矩阵形式(在X和Y方向上)布置的多个产品区域PR，每个产品区域具有芯片安装部分TAB(C)、芯片安装部分TAB(H)、芯片安装部分TAB(L)和引线LD。
另外，在第四实施例中，提供如图24中所示这样的夹具框架CLF。本实施例的特征在于使用夹具框架CLF。在图24A中示出夹具框架CLF的典型总体配置。在图24B中以放大形式示出夹具框架CLF的部分。如图24B中所示，夹具框架CLF包括各自具有高压侧MOS夹具CLP(H)和低压侧MOS夹具CLP(L)的多个单元区域UR。以矩阵形式布置单元区域UR。附带提一点，高压侧MOS夹具CLP(H)和低压侧MOS夹具CLP(L)分别例如由以铜为材料成分的金属板组成。
以下将描述图24A和24B中所示夹具框架CLF的具体配置。例如如图24B中所示，以矩阵形式布置的单元区域UR分别形成有高压侧MOS夹具CLP(H)和低压侧MOS夹具CLP(L)。然后单元区域UR中的每个单元区域UR具有框架单元FU，并且高压侧MOS夹具CLP(H)在框架单元FU上被支撑部分SU1(H)和SU2(H)支撑，这些支撑部分是悬置引线。类似地，在每个单元区域UR中，低压侧MOS夹具CLP(L)在框架单元FU上被支撑部分SU1(L)和SU2(L)支撑，这些支撑部分是悬置引线。这时，支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)例如分别形成有多个弯曲部分。支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)的部分可以通过被预先给予半蚀刻来被配置为厚度比其它部分更薄。这里例如以上描述的部分的表面侧可以被给予半蚀刻，或者其背表面可以被给予半蚀刻。另外例如以上描述的部分可以被配置为比支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)的其它部分更接近地与框架单元FU的侧部耦合的部分。
在第四实施例中的夹具框架CLF中，单元区域UR被设置以便如图24A和24B中所示在X和Y方向上被布置。也就是说，在本实施例中的夹具框架CLF形成有沿着X和Y方向在矩阵中的单元区域UR。例如在本实施例中的夹具框架CLF中，单元区域UR在X方向上以第一规定的间隔(第一节距)被布置并且在Y方向上以第二规定的节距(第二节距)被布置。
现在在聚焦于图23A至23C中所示引线框架LF1时，例如如图23C中所示，在引线框架LF1中形成的产品区域PR被设置以便在X和Y方向上被布置。也就是说，图23A至23C中所示引线框架LF1被形成有沿着X和Y方向在矩阵中的产品区域PR。例如在引线框架LF1中，产品区域PR在X方向上以第一规定的间距(第一节距)被布置并且在Y方向上以第二规定的间距(第二节距)被布置。
也就是说，在第四实施例中，在引线框架LF1中形成的产品区域PR的在X方向上的布置节距和在夹具框架CLF中形成的单元区域UR的在X方向上的布置节距变得相互相等。另外，在引线框架LF1中形成的产品区域PR的在Y方向上的布置节距和在夹具框架CLF中形成的单元区域UR的在Y方向上的布置节距变得相互相等。
这里，在夹具框架CLF中形成的高压侧MOS夹具CLP(H)和低压侧MOS夹具CLP(L)的在X方向(第一方向)和与X方向垂直的Y方向(第二方向)上的布置节距取为第一和第二节距。
在这一情况下，在引线框架LF1中形成的芯片安装部分(芯片安装部分TAB(C)、芯片安装部分TAB(H)和芯片安装部分TAB(L))的在X和Y方向上的布置节距也变成第一和第二节距。
作为结果，在第四实施例中，在引线框架LF中形成的产品区域PR和在夹具框架CLF中形成的单元区域UR可以分别被布置以便如在平面图中所见相互重叠。更具体描述，例如图23C中所示芯片安装部分TAB(H)和图24B中所示高压侧MOS夹具CLP(H)可以被布置以便在平面中相互重叠。另外，图23C中所示芯片安装部分TAB(L)和图24B中所示低压侧MOS夹具CLP(L)可以被布置以便在平面中相互重叠。
2.芯片安装步骤
接着如图25中所示，高熔点焊剂(高熔点焊膏)HS1被供应到在引线框架LF1中形成的相应产品区域PR中的芯片安装部分TAB(C)、芯片安装部分TAB(H)和芯片安装部分TAB(L)上。具体而言，例如高熔点焊剂HS1通过使用焊剂印刷方法来被印刷到芯片安装部分TAB(C)、芯片安装部分TAB(H)和芯片安装部分TAB(L)上。
这里引用的高熔点焊剂HS1旨在于即使它被加热至约260℃、仍然未熔化的焊剂。可以例如提到熔点约为300℃而回流温度约为350℃并且包含90wt％或者更多Pb(铅)的焊剂。
附带提一点，这里已经描述通过焊剂印刷方法向芯片安装部分TAB(C)、芯片安装部分TAB(H)和芯片安装部分TAB(L)上供应高熔点焊剂HS1的方法，但是不限于此。例如可以提供在注射器中包含的高熔点焊剂HS1，并且高熔点焊剂HS1从附着到注射器的顶端的涂覆喷嘴被涂敷和供应到芯片安装部分TAB(C)、芯片安装部分TAB(H)和芯片安装部分TAB(L)上。然而最好使用焊剂印刷方法，因为高熔点焊剂HS1可以使用焊剂掩模被一次供应到多点，因此使得有可能缩短本步骤的工作小时。
在上文之后，如图26中所示，驱动器IC芯片CHP(C)被安装(布置)于它的在引线框架LF1中形成的产品区域PR中的每个产品区域PR中的对应芯片安装部分TAB(C)中。然后，高压侧MOS芯片CHP(H)被安装于它的对应芯片安装部分TAB(H)之上，并且随后低压侧MOS芯片CHP(L)被安装于它的对应芯片安装部分TAB(L)之上。附带提一点，驱动器IC芯片CHP(C)、高压侧MOS芯片CHP(H)和低压侧MOS芯片CHP(L)的安装顺序不限于此，而是也可以被适当改变。
3、电耦合步骤
随后如图27中所示，高熔点焊剂(高熔点焊膏)HS2被供应到在引线框架LF1中形成的产品区域PR中的每个产品区域PR中的高压侧MOS芯片CHP(H)上。随后，高熔点焊剂HS2被供应到低压侧MOS芯片CHP(L)上。具体描述，高熔点焊剂HS2被供应到在高压侧MOS芯片CHP(H)中形成的源极焊盘(未示出)上，并且高熔点焊剂HS2被供应到在低压侧MOS芯片CHP(L)中形成的源极焊盘(未示出)上。另外如图27中所示，高熔点焊剂HS2被甚至供应到芯片安装部分TAB(L)的部分区域和每个引线的部分区域上。
具体而言，高熔点焊剂HS2例如通过使用涂覆方法来被涂敷到高压侧MOS芯片CHP(H)、低压侧MOS芯片CHP(L)、芯片安装部分TAB(L)的部分区域和引线的部分区域上。这时形成的高熔点焊剂HS2可以是与以上提到的高熔点焊剂HS1相同的材料成分或者可以是不同材料成分。
随后如图28中所示，夹具框架CLF被设置成位置固定专用夹具。具体而言，如图28中所示，在夹具框架CLF中形成的开口OP2被进一步插入到定位销中，在引线框架LF1中限定的开口OP1被插入于该定位销中。因此根据第四实施例，夹具框架CLF可以被布置以便被叠置于引线框架LF1之上。也就是说，可以如以上描述的那样通过将在引线框架LF1中形成的开口OP1和在夹具框架CLF中形成的开口OP2插入到在专用夹具中提供的定位销中，来在平面中叠置在引线框架LF1中形成的产品区域PR中的每个产品区域和在夹具框架CLF中形成的单元区域UR中的每个单元区域。这时，在在引线框架LF1之上叠置夹具框架CLF时，在支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)中形成的弯曲部分被形成以便例如如在平面图中所见未与高压侧MOS芯片CHP(H)和低压侧MOS芯片CHP(L)中重叠。
根据第四实施例，可以通过在引线框架LF1之上简单地叠置夹具框架CLF来在平面中叠置产品区域PR中的每个产品区域和单元区域UR中的每个单元区域。这意味着在单元区域UR中分别形成的高压侧MOS夹具CHP(H)可以一次被安装于在产品区域PR中分别形成的高压侧MOS芯片CHP(H)之上。类似地，这意味着在单元区域UR中分别形成的低压侧MOS夹具CLP(L)可以一次被安装于在产品区域PR中分别形成的低压侧MOS芯片CHP(L)之上。作为结果，根据第四实施例，与其中高压侧MOS夹具CLP(H)和低压侧MOS夹具CLP(L)被分别个体安装于高压侧MOS芯片CHP(H)和低压侧MOS芯片CHP(L)之上的情况比较，有可能简化制造步骤。因此根据第四实施例，有可能减少半导体器件PK的制造成本。
随后对高熔点焊剂(高熔点焊剂HS1、高熔点焊剂HS2)执行回流。具体而言，例如在约350℃的温度(第一温度)加热包括高熔点焊剂的引线框架LF1。因此熔化高熔点焊剂，从而每个高压侧MOS芯片CHP(H)和芯片安装部分TAB(H)的背表面(漏极电极)以及每个低压侧MOS芯片CHP(L)和芯片安装部分TAB(L)的背表面(漏极电极)被分别相互电耦合。另外，高压侧MOS夹具CLP(H)、高压侧MOS芯片CHP(H)的表面的源极焊盘以及低压侧MOS夹具CLP(L)、低压侧MOS芯片CHP(L)的表面的源极焊盘和被供应有参考电势的引线被相互电耦合。
附带提一点，在本实施例中，例如通过一次回流来一次执行在每个芯片与每个夹具之间的耦合，但是回流可以被划分成多次。也就是说，在安装每个芯片之后，执行第一回流，并且在安装每个夹具之后，可以执行第二回流。然而即使在如以上描述的那样在安装每个芯片之后连续执行安装每个芯片之后，仍然可以执行回流，因为回流次数可以产生一次。因此有可能缩短步骤。
随后执行助熔剂清理以去除在高熔点焊剂中包含的助熔剂。然后在后续步骤中执行的接线键合步骤中改进每个接线的键合特性方面，向引线框架LF1的表面给予等离子体处理以由此清理引线框架LF1的表面。
附带提一点，可以不执行等离子体处理。也就是说，在助熔剂清理步骤中，在使得无碍于提供它的后续接线键合的程度上维持清理引线框架LF1的表面时，可以省略等离子体处理步骤。
随后如图29A和29B中所示执行接线键合步骤。图29A是示出在执行接线键合步骤时的引线框架LF1的视图。然而在图29A中，省略在执行实际接线键合步骤时的部件(接线)。在图29B中示出部件(接线)，该图是图29A中所示一个产品区域PR的放大视图。
在图29B中，理解在驱动器IC芯片CHP(C)和多个引线LD中形成的多个焊盘PD通过多个金属接线W耦合。另外如图29B中所示，在高压侧IC芯片CHP(C)中形成的栅极焊盘GP(H)和在驱动器IC芯片CHP(C)中形成的焊盘PD通过金属接线W相互耦合。类似地，在低压侧MOS芯片CHP(L)中形成的栅极焊盘GP(L)和在驱动器IC芯片CHP(C)中形成的焊盘PD通过金属接线W相互耦合。因此根据第四实施例，理解在高压侧MOS芯片CHP(H)中形成的高压侧MOS晶体管QH(参照图19)和在低压侧MOS芯片CHP(L)中形成的低压侧MOS晶体管QL(参照图19)由在驱动器IC芯片CHP(C)中形成的控制电路CC(参照图19)电控制。
4.密封(模制)步骤
接着如图30中所示，用树脂来共同地模制在引线框架LF1中形成的产品区域，以由此形成密封体MR。换而言之，用树脂来共同地密封在引线框架LF1中的产品区域PR，以便覆盖图29B中所示驱动器IC芯片CHP(C)、高压侧MOS芯片CHP(H)和低压侧MOS芯片CHP(L)，以由此形成密封体MR。
这时，密封体MR被形成为例如具有上表面、在与上表面相对的一侧上的下表面、如在其厚度方向上所见的那样位于上表面与下表面之间的第一侧表面、与第一侧表面相对的第二侧表面、与第一侧表面和第二侧表面相交的第三侧表面以及与第一侧表面和第二侧表面相交并且与第三侧表面相对的第四侧表面。
在第四实施例中，作为一种用于用树脂密封半导体芯片的技术，已经采用一种用于在腔中包含多个产品区域PR并且用树脂共同地密封它们的称为“所谓MAP模制技术(MAP：矩阵阵列封装：批量模制技术)”的技术。根据MAP模制技术，由于不必每个产品区域PR提供树脂注入路径，所以可以密集地布置产品区域PR。因此根据MAP模制技术，有可能提高获取的产品数目。因而有可能实现减少产品成本。
5.外部镀制步骤
随后作为导体膜的镀制膜(焊剂膜)被形成于芯片安装部分TAB(C)、芯片安装部分TAB(H)、芯片安装部分TAB(L)和引线LD的从密封体MR的背表面暴露的部分的表面中。附带提一点，在这一步骤中形成的镀制膜由基本上不含铅(Pb)并且例如仅为锡(Sn)或者锡-铋(Sn-Bi)等的所谓无铅焊剂(焊剂材料)组成。这里，无铅焊剂意味着包含0.1wt％或者更少的铅含量的焊剂。在RoHS(有害物质限制)指引的基础上定义这一铅含量。
6.标记步骤
在上文之后，比如产品名称、型号等之类的信息(标记)被形成于密封体MR的表面中。附带提一点，作为一种用于形成标记的方法，可以使用一种用于根据印刷系统印刷的方法或者一种用于通过用激光照射密封体的表面来雕刻的方法。
7.个体化步骤
接着如图31A和31B中所示，切分带DT被粘贴到密封体MR的表面。然后如图32A和32B中所示，每产品区域PR切割密封体MR(封装切分)。具体而言，通过切分刀片切割用于分割在引线框架LF1中形成的产品区域PR的分割区域(边界区域)，该切分刀片是旋转的盘状切割刀片以由此个体化相应产品区域PR。因而可以例如获得根据比如图32C中所示第四实施例的半导体器件PK2。这时切割了在夹具框架CLF中形成的支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)。作为结果，例如如图20中所示，支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)的末端从半导体器件PK2的侧表面被暴露。
随后通过特性检查来选择被带入个体件中的个体半导体器件PK2，从而封装和装运被判断为无缺陷的每个半导体器件PK2。有可能用以上描述的方式制造根据第四实施例的半导体器件PK2。
<在切分步骤中的效用>
在第四实施例中，支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)已经分别形成有弯曲部分。作为结果，它在切分步骤中具有在改进半导体器件的可靠性方面的效用。
以下将在与其中在它们的对应支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)中未形成弯曲部分的现有技术比较之时描述这一点。
图33是紧接在执行切分步骤之前的现有技术的视图。理解在具体如图33中所示现有技术中，高压侧MOS夹具CLP(H)的板状部分PLT(H)被其中未形成弯曲部分的支撑部分SU1(H)和SU2(H)支撑，并且低压侧MOS夹具CLP(L)的板状部分PLT(L)被其中未形成弯曲部分的支撑部分SU1(L)和SU2(L)支撑。图34是沿着图33的线A-A切割的截面图并且示出其中执行切分步骤的状态。
例如在图34中现有技术中，抵靠支撑高压侧MOS夹具CLP(H)的支撑部分SU2(H)而按压切分刀片DB，以由此切割支撑部分SU2(H)。这时通过抵靠支撑部分SU2(H)而按压切分刀片DB来弯折支撑部分SU2(H)。这里在现有技术中，由于未在支撑部分SU2(H)处提供弯曲部分的事实，而向板状部分PLT(H)直接施加了抵靠支撑部分SU2(H)而按压切分刀片DB所引起的力。因此在现有技术中，板状部分PLT(H)变得易于从高压侧MOS芯片CHP(H)剥离。也就是说，在现有技术中，例如由于在支撑部分SU2(H)未提供弯曲部分的事实而变得易于向在板状部分PLT(H)与高压侧MOS芯片CHP(H)之间的结施加损坏。
另一方面，根据第四实施例，它具有以下所示效用。图35是示出在根据第四实施例的半导体器件的制造工艺中紧接在执行切分步骤之前的配置的视图。具体如图35中所示，在第四实施例中，理解高压侧MOS夹具CLP(H)的板状部分PLT(H)由形成有多个弯曲部分的支撑部分SU1(H)和SU2(H)支撑，并且低压侧MOS夹具CLP(L)的板状部分PLT(L)由形成有多个弯曲部分的支撑部分SU1(L)和SU2(L)支撑。图36是沿着图35的线A-A切割的截面图并且示出其中执行切分步骤的状态。
如图36中所示，在第四实施例中，例如即使抵靠支撑高压侧MOS夹具CLP(H)的支撑部分SU2(H)而按压切分刀片DB，与以上描述的现有技术比较仍然可以减少向板状部分PLT(H)施加的通过抵靠支撑部分SU2(H)而按压切分刀片DB所引起的力，这是因为向支撑部分SU2(H)提供了弯曲部分。因此在第四实施例中的切分步骤中，板状部分PLT(H)变得难以从高压侧MOS芯片CHP(H)剥离。也就是说，例如在第四实施例中，由于向支撑部分SU2(H)提供弯曲部分而有可能减少向在板状部分PLT(H)与高压侧MOS芯片CHP(H)之间的结施加的损坏。因此根据第四实施例，由于弯曲部分分别形成于支撑部分SU1(H)、SU2(H)、SU1(L)和SU2(L)中而变得难以在切分步骤中引起用作产品的半导体器件的故障。作为结果，根据第四实施例的制造半导体器件的方法，可以实现产量提高。
另外，图37是沿着图35的线A-A切割的截面图并且是示出其中使支撑部分SU2(H)的厚度变薄的视图。在如图37中所示使支撑部分SU2(H)厚度变薄时，支撑部分SU2(H)变得更易于变形，并且通过抵靠支撑部分SU2(H)而按压切分刀片BF所引起的力被支撑部分SU2(H)的变形所吸收。因此即使在如图37中所示配置支撑部分SU2(H)时，也有可能减少向在板状PLT(H)与高压侧MOS芯片CHP(H)之间的结施加的损坏。
另外，图38是沿着图35的线A-A切割的截面图并且是示出其中使支撑部分SU2(H)的一部分的厚度变薄的切分步骤的视图。即使在图38中，支撑部分SU2(H)通过使支撑部分SU2(H)的被带入与切分刀片DB接触的部分的厚度更薄而变得易于变形。通过替考支撑部分SU2(H)而按压切分刀片DB所引起的力被支撑部分SU2(H)的变形所吸收。因此即使在如图38中所示配置支撑部分SU2(H)时，仍然有可能减少向在板状部分PLT(H)与高压侧MOS芯片CHP(H)之间的结施加的损坏。
<考虑切分步骤的支撑部分布置>
最后将进行关于考虑切分步骤的支撑部分布置示例的描述。图39是示出在根据第四实施例的半导体器件PK2中的从密封体MR的侧表面暴露的每个引线LD和支撑部分SU1的布置示例的侧视图。具体而言，图39A是示出其中在切分步骤中未生成下陷时的理想引线LD和支撑部分SU1的侧表面形状的视图，并且图38是示出在在切分步骤中生成下陷时的实际引线LD和支撑部分SU1的侧表面形状的视图。
首先，如图39A中所示，引线LD的末端和支撑部分SU1的末端从密封体MR的侧表面暴露。这时，引线LD和支撑部分SU1被布置以便如从密封体MR的上表面侧所见在平面图中相互重叠。即使这样的布置仍然视为其中在切分步骤中未生成下陷时未引起问题。
然而在切分步骤中，通过切分刀片来切割引线LD和支撑部分SU1，但是下陷可以由于切分刀片在其切割时的旋转而出现在引线LD的末端和支撑部分SU1的末端中。现在如图39B中所示，在引线LD和支撑部分SU1被布置以便如从密封体MR的上表面侧所见的那样在平面图中相互重叠时，有在引线LD中生成的下陷SD将接触支撑部分SU1的风险。
这里如图39A中所示，即使在其中引线LD和支撑部分SU1被布置以便如从密封体MR的上表面侧所见在平面视图中相互重叠的布置示例中，由于下陷所致的短路故障视为未变成现实，其中在引线LD与支撑部分SU1之间的竖直距离较大。因此在第四实施例中，可以采用如下布置示例，在该布置示例中，引线LD和支撑部分SU1被布置以便如从密封体MR的上表面侧所见在平面图中在竖直方向上相互重叠。
然而考虑有将在切分步骤中生成下陷的可能性，在引线LD与支撑部分SU1之间的竖直距离较小时有将在引线LD与支撑部分SU1之间引起短路故障的可能性。因此，特别是在引线LD与支撑部分SU1之间的竖直距离在图39A中所示布置示例中较小时，从改进半导体器件PK2的可靠性的视角来看有改进空间。
图40是示出在根据第四实施例的半导体器件PK2中从密封体MR的侧表面暴露的每个引线LD和支撑部分SU1的另一布置示例的侧视图。具体而言，图40A是示出其中在切分步骤中未生成下陷时的理想引线LD和支撑部分SU1的侧表面形状的视图，并且图40B是示出其中在切分步骤中生成下陷时的实际引线LD和支撑部分SU1的侧表面形状的视图。
如图40A中所示，在根据第四实施例的半导体器件PK2中，引线LD和支撑部分SU1也可以被布置以便如从密封体MR的上表面侧所见在平面图中未相互重叠。在这一情况下，有可能避免由于引线LD和支撑部分SU1被布置以便如图40B中所示如从密封体MR的上表面侧所见在平面图中未相互重叠所致的在引线LD中生成的下陷SD与支撑部分SU1的接触。也就是说，在避免在切分步骤中生成下陷而引起的短路故障并且增强半导体器件PK2的可靠性方面，可以认为图40中所示布置示例比图39中所示布置示例更合乎需要。
附带提一点，图41是图示如下配置示例的视图，在该配置示例中在图40的布置的如下前提下使支撑部分SU1的厚度变薄，该前提为每个引线LD和支撑部分SU1在如从密封体MR的上表面侧所见在平面图中未相互重叠。由于每个引线LD和支撑部分SU1被布置以便即使在图41中所示配置示例中仍然与图40中所示配置示例一样未相互重叠，所以即使在切分步骤中的下陷SD出现时仍然有可能避免在引线LD与支撑部分SU1之间的短路故障。
然而由于通过在图41中从支撑部分SU1的表面侧(上侧)执行半蚀刻来使支撑部分SU1的厚度变薄，所以如图41中所示在加长在引线LD中生成的下陷SD与支撑部分SU1之间的距离并且进一步减少在引线LD与支撑部分SU1之间的短路故障方面有进一步改进空间，但是也可以在第四实施例中采用图41中所示配置示例。
接着，图42是示出另一配置示例的视图，在该另一配置示例中在图40的布置的如下前提下使支撑部分SU1的厚度变薄，该前提为引线LD和支撑部分SU1在如从密封体MR的上表面侧所见在平面图中未相互重叠。由于每个引线LE和支撑部分SU1被布置以便即使在图42中所示配置示例中仍然与图40中所示配置示例一样在密封体MR的竖直方向上未相互重叠，所以即使在切分步骤中的下陷出现时仍然有可能避免在引线LD与支撑部分SU1之间的短路故障。
另外由于通过在图42中从支撑部分SU1的背表面侧(下侧)执行半蚀刻来使支撑部分SU1的厚度变薄，所以有可能加长在引线LD中生成的下陷SD与支撑部分SU1之间的距离并且进一步减少在引线LD与支撑部分SU1之间的短路故障。
附带提一点，已经描述图41和42中所示配置示例，在这些配置示例中使支撑部分SU1的厚度变薄，但是进一步也可以设置支撑部分SU1的宽度(在纸面的水平方向上的宽度)小于引线LD的宽度。由于在这一情况下有可能不仅减少支撑部分SU1的厚度而且减少它的宽度，所以即使在切分步骤中生成下陷SD时仍然有可能进一步减少在引线LD与支撑部分SU1之间的短路故障的可能性。
虽然已经基于优选实施例具体描述本发明人以上实现的本发明，但是本发明不限于以上参照的实施例。无需赘言，可以在未脱离其主旨的范围内对其进行各种改变。
以上实施例包括以下实施方式：
(附录1)
一种用于制造半导体器件的方法，包括以下步骤：
(a)提供具有以矩阵形式布置的多个第一区域的引线框架，每个第一区域具有芯片安装部分和引线，
(b)在所述芯片安装部分的上表面之上安装半导体芯片，
(c)提供具有以矩阵形式布置的多个第二区域的夹具框架，所述多个第二区域中的每个第二区域具有导体板、框架单元和第一悬置引线，并且在所述多个第二区域中的每个第二区域中，所述半导体板在所述框架单元上由所述第一悬置引线支撑，
(d)在所述引线框架之上叠置所述夹具框架，以便在所述半导体芯片的第一焊盘之上放置所述导体板，以由此从所述半导体芯片的所述第一焊盘顶部在所述引线之上安装所述导体板，
(e)在所述步骤(d)之后，共同地密封在所述引线框架中存在的所述第一区域以便覆盖所述半导体芯片，以由此形成密封体，并且
(f)在所述步骤(e)之后，切割在所述引线框架中存在的所述第一区域的边界区域并且切割在所述夹具框架中存在的所述第一悬置引线，并且
其中所述第一悬置引线中的每个第一悬置引线形成有第一弯曲部分。
(附录2)
在根据附录1的用于制造半导体器件的方法中，所述第一弯曲部分在所述夹具框架在所述步骤(d)中被叠置于所述引线框架之上时在平面图中未与所述半导体芯片重叠。
(附录3)
在根据附录1的用于制造半导体器件的方法中，在所述步骤(c)中提供的所述夹具框架中存在的所述第一悬置引线形成有多个所述第一弯曲部分。
(附录4)
在根据附录1的用于制造半导体器件的方法中，在所述步骤(c)中提供的所述夹具框架中存在的所述第一悬置引线的一部分被半蚀刻。
(附录5)
在根据附录4的用于制造半导体器件的方法中，所述第一悬置引线的所述一部分的表面侧被半蚀刻。
(附录6)
在根据附录4的用于制造半导体器件的方法中，所述第一悬置引线的所述一部分的背表面侧被半蚀刻。
(附录7)
在根据附录4的用于制造半导体器件的方法中，所述第一悬置引线的所述一部分是比所述第一悬置引线的其它部分更接近与所述框架单元耦合的侧部的部分。
(附录8)
在根据附录1的用于制造半导体器件的方法中，在所述步骤(e)中形成的所述密封体包括：
上表面，
在与所述上表面相对的一侧上的下表面，
在其厚度方向上位于所述上表面与所述下表面之间的第一侧表面，
与所述第一侧表面相对的第二侧表面，
与所述第一侧表面和所述第二侧表面相交的第三侧表面，以及
与所述第一侧表面和所述第二侧表面相交并且与所述第三侧表面相对的第四侧表面，并且
在所述步骤(f)之后，所述第一悬置引线的末端从所述密封体的所述第一侧表面暴露。
(附录9)
在根据附录8的用于制造半导体器件的方法中，在所述框架单元上支撑所述导体板并且具有第二弯曲部分的第二悬置引线还被设置于在所述步骤(c)中提供的所述夹具框架的所述第二区域中的每个第二区域中，并且
在所述步骤(f)之后，所述第二悬置引线的末端从所述密封体的所述第二侧表面暴露。
(附录10)
在根据附录8的用于制造半导体器件的方法中，在所述框架单元上支撑所述导体板并且具有第二弯曲部分的第二悬置引线还被设置于在所述步骤(c)中提供的所述夹具框架的所述第二区域中的每个第二区域中，并且在所述步骤(f)之后，所述第二悬置引线的末端从所述密封体的所述第三侧表面暴露。

Claims (18)

1.一种半导体器件，包括：
(a)第一芯片安装部分；
(b)布置在所述第一芯片安装部分之上的第一半导体芯片；
(c)形成在所述第一半导体芯片的表面中的第一焊盘；
(d)用作外部耦合端子的第一引线；
(e)将所述第一焊盘和所述第一引线相互电耦合的第一传导构件；以及
(f)密封体，所述密封体密封所述第一芯片安装部分的一部分、所述第一半导体芯片、所述第一引线的一部分和所述第一传导构件，
其中所述第一传导构件包括：
(g1)第一板状部分；以及
(g2)与所述第一板状部分一体地形成的第一支撑部分，
其中所述第一支撑部分的末端从所述密封体暴露，并且
其中所述第一支撑部分形成有第一弯曲部分，
其中所述密封体包括：
上表面；
在与所述上表面相对的一侧上的下表面；
在其厚度方向上位于所述上表面与所述下表面之间的第一侧表面；
与所述第一侧表面相对的第二侧表面；
与所述第一侧表面和所述第二侧表面相交的第三侧表面；以及
与所述第一侧表面和所述第二侧表面相交并且与所述第三侧表面相对的第四侧表面，并且
其中所述第一支撑部分的末端从所述密封体的所述第一侧表面露出，
所述半导体器件还包括充当外部耦合端子的第二引线，
其中所述第二引线从所述密封体的所述第一侧表面露出，并且
其中在平面视角中所述第一支撑部分与所述第二引线不重叠。
2.根据权利要求1所述的半导体器件，其中所述第一弯曲部分被布置于在平面图中未与所述第一半导体芯片重叠的位置处。
3.根据权利要求1所述的半导体器件，其中所述第一弯曲部分在与所述第一半导体芯片的表面平行的平面内方向上被弯曲。
4.根据权利要求1所述的半导体器件，其中所述第一弯曲部分在与所述第一半导体芯片的表面相交的平面外方向上被弯曲。
5.根据权利要求4所述的半导体器件，其中所述第一支撑部分的所述末端的从所述第一芯片安装部分的第一高度大于所述第一板状部分的从所述第一芯片安装部分的第二高度。
6.根据权利要求1所述的半导体器件，其中所述第一支撑部分形成有多个所述第一弯曲部分。
7.根据权利要求1所述的半导体器件，其中所述第一支撑部分的厚度比所述第一板状部分的厚度更薄。
8.根据权利要求1所述的半导体器件，其中所述第一支撑部分形成有：
(h1)具有第一厚度的第一部分；以及
(h2)比所述第一厚度更厚的第二部分。
9.根据权利要求8所述的半导体器件，其中所述第一部分形成于所述第一支撑部分的与所述第二部分不同的末端侧上。
10.根据权利要求1所述的半导体器件，还包括：
(i)在所述第一半导体芯片的表面中形成的第二焊盘；
(j)用作外部耦合端子的第三引线；以及
(k)耦合所述第二焊盘与所述第三引线的金属接线；并且
其中所述金属接线被形成以便未与所述第一支撑部分接触。
11.根据权利要求1所述的半导体器件，
其中所述第一传导构件还包括与所述第一板状部分一体地形成的第二支撑部分，
其中所述第二支撑部分的末端从所述密封体的所述第一侧表面暴露，并且
其中所述第二支撑部分形成有第二弯曲部分。
12.根据权利要求1所述的半导体器件，
其中所述第一传导构件还包括与所述第一板状部分一体地形成的第二支撑部分，
其中所述第二支撑部分的末端从所述密封体的所述第二侧表面暴露，并且
其中所述第二支撑部分形成有第二弯曲部分。
13.根据权利要求1所述的半导体器件，
其中所述第一传导构件还包括与所述第一板状部分一体地形成的第二支撑部分，
其中所述第二支撑部分的末端从所述密封体的所述第三侧表面暴露，并且
其中所述第二支撑部分形成有第二弯曲部分。
14.根据权利要求1所述的半导体器件，
其中所述第一传导构件还包括与所述第一板状部分一体地形成的第二支撑部分，
其中所述第二支撑部分的末端从所述密封体的所述第四侧表面暴露，并且
其中所述第二支撑部分形成有第二弯曲部分。
15.根据权利要求1所述的半导体器件，
还包括用作外部耦合端子的第三引线，
其中所述第三引线从所述密封体的所述第一侧表面暴露，并且
其中所述第一支撑部分如在平面图中所见与所述第三引线重叠。
16.根据权利要求1所述的半导体器件，其中所述第一支撑部分的从所述密封体的所述第一侧表面暴露的末端的厚度小于从所述密封体的所述第一侧表面暴露的所述第二引线的厚度。
17.根据权利要求1所述的半导体器件，其中所述第一支撑部分的从所述密封体的所述第一侧表面暴露的末端的宽度小于从所述密封体的所述第一侧表面暴露的所述第二引线的宽度。
18.根据权利要求12所述的半导体器件，还包括：
(l)第二芯片安装部分；
(m)布置在所述第二芯片安装部分之上的第二半导体芯片；
(n)形成在所述第二半导体芯片的表面中的第三焊盘；以及
(o)将所述第三焊盘和所述第一芯片安装部分相互电耦合的第二传导构件，
其中所述密封体还密封所述第二芯片安装部分的一部分、所述第二半导体芯片和所述第二传导构件，
其中所述第二传导构件包括：
(p1)第二板状部分；
(p2)与所述第二板状部分一体地形成的第三支撑部分；以及
(p3)与所述第二板状部分一体地形成的第四支撑部分，
其中所述第三支撑部分的末端和所述第四支撑部分的末端分别从所述密封体的相互相交的侧表面暴露，
其中所述第三支撑部分形成有第三弯曲部分，并且
其中所述第四支撑部分形成有第四弯曲部分。
CN201410306691.8A 2013-07-01 2014-06-30 半导体器件 Active CN104282646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-138155 2013-07-01
JP2013138155A JP6147588B2 (ja) 2013-07-01 2013-07-01 半導体装置

Publications (2)

Publication Number Publication Date
CN104282646A CN104282646A (zh) 2015-01-14
CN104282646B true CN104282646B (zh) 2018-01-16

Family

ID=52114792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410306691.8A Active CN104282646B (zh) 2013-07-01 2014-06-30 半导体器件

Country Status (4)

Country Link
US (2) US9214412B2 (zh)
JP (1) JP6147588B2 (zh)
CN (1) CN104282646B (zh)
HK (1) HK1202705A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606555B (zh) * 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
CN104936377A (zh) * 2015-06-10 2015-09-23 宁波萨瑞通讯有限公司 一种印制电路板
EP3648159B1 (en) * 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
US11532541B2 (en) 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
DE102020108114A1 (de) 2020-03-24 2021-09-30 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656250A (zh) * 2008-08-07 2010-02-24 万国半导体股份有限公司 具有立体匹配互连板的紧密封装半导体芯片

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263143A (ja) * 1985-05-16 1986-11-21 Toshiba Corp 半導体装置
JPS6286843A (ja) * 1985-10-14 1987-04-21 Akita Denshi Kk 樹脂封止型半導体装置用リ−ドフレ−ム
JPS6337641A (ja) * 1986-07-31 1988-02-18 Nitto Electric Ind Co Ltd リ−ドフレ−ム
JPH01204460A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd 半導体装置用リードフレーム
JPH02137251A (ja) * 1988-11-17 1990-05-25 Nec Corp 半導体装置
JP3547704B2 (ja) 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
US6700186B2 (en) 2000-12-21 2004-03-02 Mitsui High-Tec, Inc. Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP4327636B2 (ja) * 2004-03-25 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその組立方法
JP4454357B2 (ja) * 2004-03-26 2010-04-21 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
JP5401059B2 (ja) * 2008-08-28 2014-01-29 新電元工業株式会社 半導体装置、端子用リードフレーム、接続子用フレーム、及び、半導体装置の製造方法
JP5107839B2 (ja) 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US20130009300A1 (en) * 2010-03-31 2013-01-10 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
CN104603943B (zh) * 2012-09-24 2017-07-04 瑞萨电子株式会社 半导体器件的制造方法以及半导体器件
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656250A (zh) * 2008-08-07 2010-02-24 万国半导体股份有限公司 具有立体匹配互连板的紧密封装半导体芯片

Also Published As

Publication number Publication date
US20150001699A1 (en) 2015-01-01
CN104282646A (zh) 2015-01-14
HK1202705A1 (zh) 2015-10-02
JP2015012235A (ja) 2015-01-19
US9362238B2 (en) 2016-06-07
JP6147588B2 (ja) 2017-06-14
US20160043042A1 (en) 2016-02-11
US9214412B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
CN104282646B (zh) 半导体器件
US9704844B2 (en) Method of manufacturing semiconductor device
US8367481B2 (en) Four MOSFET full bridge module
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
CN101136380B (zh) 具有多条散热通道的半导体封装结构及其制造方法
US8023279B2 (en) FLMP buck converter with a molded capacitor and a method of the same
US9029995B2 (en) Semiconductor device and method of manufacturing the same
CN105264659B (zh) 半导体装置
KR20100070292A (ko) 고전압, 고전력 어플리케이션들을 위한 격리된 히트 싱크를 가지는 리드없는 전력 쿼드 플랫 반도체 다이 패키지들, 그를 사용한 시스템들, 및 그 제조방법
TW200537669A (en) Semiconductor package including passive component
JP2010238979A (ja) 半導体装置およびその製造方法
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN104103534B (zh) 半导体器件制造方法
CN106024773B (zh) 包括多层级载体的化合物半导体装置
JP2019169512A (ja) 半導体パッケージ
JP2012209604A (ja) 半導体装置
KR20090109463A (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1202705

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1202705

Country of ref document: HK