CN104282633A - 半导体封装件及制法与半导体结构暨半导体基板及制法 - Google Patents

半导体封装件及制法与半导体结构暨半导体基板及制法 Download PDF

Info

Publication number
CN104282633A
CN104282633A CN201310308308.8A CN201310308308A CN104282633A CN 104282633 A CN104282633 A CN 104282633A CN 201310308308 A CN201310308308 A CN 201310308308A CN 104282633 A CN104282633 A CN 104282633A
Authority
CN
China
Prior art keywords
semiconductor
recess
making
active surface
stopper section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310308308.8A
Other languages
English (en)
Inventor
林长甫
姚进财
庄旻锦
刘科宏
黄富堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104282633A publication Critical patent/CN104282633A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

一种半导体封装件及制法与半导体结构暨半导体基板及制法，该半导体封装件包括：封装基板、以其主动面覆晶结合至该封装基板上的半导体组件、形成于该半导体组件的边缘的止挡部、形成于该主动面及止挡部上的绝缘层、以及形成于该封装基板与该绝缘层之间的封装材，其中，该绝缘层具有位于该止挡部上的凹部，使该绝缘层成为不连续结构，且该凹部朝向该封装基板，所以于信赖性测试时，若发生分层情况，该绝缘层的裂开部分至多裂至该凹部处，而不会裂至该主动面的主要区域。

Description

半导体封装件及制法与半导体结构暨半导体基板及制法
技术领域
本发明涉及一种半导体封装件，尤指一种覆晶式半导体封装件及其制法。
先前技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。为满足半导体装置的高积集度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wire bonding)的半导体封装技术外，也可藉由覆晶(Flipchip)方式，以提升布线密度。现有覆晶方式的芯片制程中，是将晶圆（由多个芯片所构成）沿切割道切割以获取多个芯片，其中，于切割前，于芯片表面上形成聚酰亚胺(Polyimide,PI)材的钝化层（passivationlayer），而由于钝化层不易裁切，所以切割道上不会形成钝化层，以避免切刀耗损。
如图1A所示，现有覆晶式半导体封装件1包括：一封装基板14、一半导体组件10、一绝缘层12、以及形成于该封装基板14与该绝缘层12之间的封装材15。该半导体组件10具有相对的主动面10a与非主动面10b，该主动面10a上具有多个电极垫100及位于边缘处的密封部（seal ring）101（如图1B所示），并以该主动面10a覆晶结合至该封装基板14上，且该绝缘层12形成于该主动面10a上并外露该些电极垫100，使该些电极垫100能藉由多个导电组件16电性连接该封装基板14，又该封装材15覆盖该半导体组件10与该绝缘层12的侧面。
然而，现有半导体封装件1中，当该半导体组件10于信赖性测试过程中，在该半导体组件10的四个角落的应力较大，所以该封装材15与该半导体组件10之间容易发生分层（delam），且裂缝沿着该半导体组件10与该绝缘层12之间向内延伸至该主动面10a的电极垫100，如图1B所示的绝缘层12’（虚线处），导致产品良率降低。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明的主要目的为提供一种半导体封装件及其制法与半导体结构暨半导体基板及其制法，能提高产品良率。
本发明的半导体基板的制法，其包括：提供一基板本体，该基板本体由多个半导体组件与切割部所构成，各该半导体组件具有相对的主动面与非主动面，且各该半导体组件周围的区域定义为该切割部；形成绝缘层于该基板本体上，以覆盖该些半导体组件及该切割部；以及形成多个凹部于该绝缘层上。
本发明还提供一种半导体基板，其包括：一基板本体，其由多个半导体组件与切割部所构成，各该半导体组件具有相对的主动面与非主动面，且各该半导体组件周围的区域定义为该切割部；以及绝缘层，其形成于该基板本体上，以覆盖该些半导体组件及该切割部，且该绝缘层具有多个凹部。
前述半导体基板及其制法中，还包括形成多个切割槽于对应该切割部的绝缘层上，且该切割槽的宽度大于该凹部的宽度。例如，该切割部上具有两个该凹部，且该切割槽位于该两凹部之间。
前述半导体基板及其制法中，该凹部位于该主动面上，例如，该凹部位于该主动面上、或者该切割槽位于任二相邻的该半导体组件上的凹部之间。
前述半导体基板及其制法中，该凹部位于该切割部上，例如，该凹部外露该切割部、或者该凹部延伸至该切割部中。
本发明还提供一种半导体封装件的制法，其包括：提供一半导体结构，该半导体结构包含半导体组件、止挡部及绝缘层，该半导体组件具有相对的主动面与非主动面，该主动面上具有多个电极垫，且该止挡部形成于该半导体组件的边缘，而该绝缘层形成于该主动面及止挡部上并外露该些电极垫，又该绝缘层具有至少一凹部；将该半导体结构以其主动面结合至一封装基板上；以及形成封装材于该封装基板与该绝缘层之间。
前述半导体封装件的制法中，该半导体结构的制程包括：提供一基板本体，该基板本体由该些半导体组件与切割部所构成，且各该半导体组件周围的区域定义为该切割部；形成该绝缘层于该基板本体上，以覆盖该些半导体组件及该切割部；形成该些凹部于该绝缘层上，且于该切割部上的绝缘层上具有至少二该凹部；沿该切割部进行切割，以分离各该半导体组件，且该半导体组件边缘上具有部分该切割部，以令该半导体组件边缘上的切割部作为该止挡部。
前述的两种制法中，该些凹部以激光方式形成的或以曝光、显影方式形成。
本发明又提供一种半导体封装件，包括：封装基板；半导体组件，其具有相对的主动面与非主动面，该主动面上具有多个电极垫，并以该主动面结合至该封装基板上；止挡部，其形成于该半导体组件的边缘；绝缘层，其形成于该主动面及止挡部上并外露该些电极垫，且该绝缘层具有至少一凹部；以及封装材，其形成于该封装基板与该绝缘层之间。
本发明另提供一种半导体结构，其包括：半导体组件，其具有相对的主动面与非主动面，该主动面上具有多个电极垫；止挡部，其形成于该半导体组件的边缘；以及绝缘层，其形成于该主动面及止挡部上并外露该些电极垫，且该绝缘层具有至少一凹部。
前述半导体封装件及其制法中，该凹部朝向该封装基板。
前述半导体封装件及其制法中，该些电极垫藉由导电组件电性连接该封装基板。
前述半导体封装件及其制法与半导体结构中，该止挡部为半导体材质，例如，该止挡部与该半导体组件为一体成形的构造。
前述半导体封装件及其制法与半导体结构中，该凹部位于该主动面上，例如，该凹部外露该主动面。
前述半导体封装件及其制法与半导体结构中，该凹部位于该止挡部上，例如，该凹部外露该止挡部、或者该凹部延伸至该止挡部中。
另外，前述的构造与制法中，该凹部为连续线形或环形。
由上可知，本发明的构造与制法藉由该凹部的设计，使该止挡部上的绝缘层部分与该半导体组件上的绝缘层部分互为不连续结构，所以于信赖性测试时，若该封装材与半导体组件之间发生分层（delam）时，该绝缘层的裂缝仅会裂至该凹部，而不会延伸至该主动面布设电极垫之处，因而能提高产品良率。
附图说明
图1A为现有半导体封装件的剖视示意图；其中，图1B为图1A的局部放大图；
图2A至图2D为本发明的半导体封装件的制法的剖视示意图；其中，图2B’为图2B的另一实施例，图2B”为本发明的半导体基板的底视示意图，图2E为图2D的局部放大图，图2E’及图2E”为图2E的其它实施例；以及
图3A及图3B为图2B”的其它实施例。
符号说明
1,2                      半导体封装件
10,20                    半导体组件
10a,20a                  主动面
10b,20b                  非主动面
100,200                  电极垫
101,201                  密封部
12,12’,22,22’,22a,22b  绝缘层
14,24                    封装基板
15,25                    封装材
16,26                    导电组件
2a                       基板本体
2a’                     半导体基板
2b                       半导体结构
20c                      侧面
21                       切割部
220,220’,220”,320,320’凹部
221                      切割槽
222                      开孔
23                       止挡部
r,w                      宽度
S                        切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶面”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的半导体结构2b的制法的剖面示意图。
图2B”为本发明的半导体基板2a’的底视示意图。
图2A至图2D为本发明的半导体封装件2的制法的剖面示意图。
如图2A所示，提供一基板本体2a，该基板本体2a由多个半导体组件20与切割部21所构成，且各该半导体组件20周围的区域定义为该切割部21。
于本实施例中，该基板本体2a例如为硅晶圆，且各该半导体组件20具有相对的主动面20a与非主动面20b，该主动面20a上具有多个电极垫200。
此外，该半导体组件20的主动面20a于近边缘处形成有一密封部（seal ring）201，如图2B”所示。
又，该切割部21未电性连接该半导体组件20。
如图2B所示，形成一绝缘层22于该基板本体2a上，以覆盖该些半导体组件20的主动面20a及该切割部21。接着，形成多个凹部220于该绝缘层22上，具体地，于该切割部21上的绝缘层22具有至少二该凹部220，且该凹部220外露该切割部21的部分表面。
于本实施例中，该绝缘层22为钝化层（passivation layer），其材质例如为聚酰亚胺(Polyimide,PI)、苯并环丁烯（Benezocy-clobutene,BCB）或聚对二唑苯（Polybenzoxazole,PBO），且藉由多个开孔222外露该些电极垫200。
此外，该些凹部220以激光方式或以曝光、显影方式形成，且该凹部220可为连续线形（如图3A所示的直线形凹部320）或环形（如图3B所示的沿该主动面20a内侧的环形凹部320’）。
又，于另一实施例中，该凹部220’也可位于该主动面20a上，以外露部分该主动面20a，如图2B’所示。
另外，如图2B所示，于进行切割作业时，沿该两凹部220之间的切割路径S进行切割。或者，如图2B”所示，于该两凹部220之间可选择性形成一宽度r大于该凹部220的宽度w的切割槽221（r＞w），以制成本发明所述的半导体基板2a’，所以于切割时，沿该切割槽221切割该基板本体2a，以分离各该半导体组件20。在此需说明，于图2B”、图3A、图3B中，省略该主动面20a上的绝缘层22，以显示该密封部201，且以斜线表示该切割槽221与该凹部220。
于本发明的半导体基板2a’的其它实施例中，当该凹部220’位于该主动面20a上时，该切割槽221位于任二相邻的该半导体组件20上的凹部220’之间。
如图2C所示，其为接续图2B的制程，进行切单制程，沿该切割路径S（或切割槽221）切割该切割部21，以分离各该半导体组件20，且该半导体组件20边缘上具有部分该切割部21，以令该半导体组件20边缘上的切割部21作为止挡部23，使该凹部220位于该止挡部23上。
于本实施例中，该半导体组件20、止挡部23及绝缘层22构成一半导体结构2b，且该半导体组件20定义有接合该主动面20a与非主动面20b的侧面20c，使该止挡部23定义为形成于该半导体组件20的侧面20c上。
此外，该止挡部23为半导体材质，且该止挡部23与该半导体组件20为一体成形的构造，也就是该止挡部23为由该半导体组件20的侧面20c向外延伸的结构。
又，该凹部220外露该止挡部23。
如图2D所示，将该半导体结构2b以其主动面20a覆晶结合至一封装基板24上，令该绝缘层22的凹部220朝向该封装基板24。接着，形成封装材25于该封装基板24与该绝缘层22之间。
于本实施例中，该些电极垫200藉由多个导电组件26电性连接该封装基板24，其中，该导电组件26的制程步骤可依需求作安排，例如，切单制程前或切单制程后。
此外，该封装材25为底胶（underfill）或封装胶体（moldingcompound）。
又，如图2E所示，该凹部220位于该密封部201的外围，例如，位于该止挡部23上。于其它实施例中，该凹部220’也可位于该密封部201的内侧，如图2E’所示的位于该主动面20a上。
另外，如图2E”所示，该凹部220”延伸至该止挡部23中。具体地，若以激光方式烧灼该绝缘层22，该凹部220”将烧灼至该硅板内部而产生粗糙面，所以将提升该封装材25与该止挡部23的结合力。因此，若以激光方式形成凹部220”，该凹部220”的较佳深度为延伸至该止挡部23中。
本发明的制法藉由该凹部220,220’的设计，以于切单后，每一半导体结构2b表面的绝缘层22具有凹部220,220’，且该凹部220,220’位于该止挡部23上或该主动面20a上（或该密封部201之外或之内），使该止挡部23上的绝缘层22a部分与该半导体组件20上的绝缘层22b部分互为不连续结构（如图2E及图2E’所示），所以于进行覆晶封装制程时，能使该封装材25包覆该半导体组件20上的绝缘层22b的侧面。因此，于信赖性测试时，若该封装材25与半导体结构2b之间发生分层（delam）时，如图2E所示的绝缘层22’（虚线处），裂缝将裂至该凹部220,220’即停止，而不会向内延伸至该半导体组件20的主动面20a的主要区域（如该电极垫200的位置）。
本发明的半导体基板2a’包括：由多个半导体组件20所构成的一基板本体2a、以及形成于该基板本体2a上的一绝缘层22。
所述的基板本体2a的各该半导体组件20具有相对的主动面20a与非主动面20b，且各该半导体组件20周围的区域定义为切割部21。
所述的绝缘层22覆盖该些半导体组件20及该些切割部21，且具有多个凹部220。
于一实施例中，该绝缘层22还具有对应该切割部21的多个切割槽221，且该切割槽221的宽度r大于该凹部220的宽度w。例如，该切割部21上具有两个该凹部220，且该切割槽221位于该两凹部220之间。或者，该凹部220’,320,320’位于该主动面20a上，该切割槽221位于任二相邻的该半导体组件20上的凹部220’之间。
本发明的半导体结构2b包括：一半导体组件20、一止挡部23以及一绝缘层22。
此外，本发明的半导体封装件2包括：一半导体结构2b、一封装基板24以及一封装材25。
所述的半导体组件20具有相对的主动面20a与非主动面20b，该主动面20a上具有多个电极垫200，并以该主动面20a覆晶结合至该封装基板24上，且该些电极垫200藉由多个导电组件26电性连接该封装基板24。
所述的止挡部23形成于该半导体组件20的边缘上，且该止挡部23为半导体材质并与该半导体组件20为一体成形的构造。
所述的绝缘层22形成于该主动面20a及止挡部23上并外露该些电极垫200，该绝缘层22具有至少一凹部220,220’，且该凹部220,220’朝向该封装基板24。
所述的封装材25形成于该封装基板24与该主动面20a（或该绝缘层22）之间。
于一实施例中，该凹部220,220”位于该止挡部23上，例如，该凹部220外露该止挡部23、或者该凹部220”延伸至该止挡部23中。
于一实施例中，该凹部220’,320,320’位于该主动面20a上，例如，该凹部220’外露该主动面20a。
于一实施例中，该凹部320,320’可为连续线形或环形。
综上所述，本发明的半导体封装件及其制法，主要藉由该凹部的设计，使该绝缘层成为不连续结构，所以于信赖性测试时，若发生分层情况，该绝缘层的裂缝至多裂至该凹部的位置，而不会向内延伸至该半导体组件的主动面的电极垫，以达到提高产品良率的目的。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (58)

1.一种半导体基板，其包括：
一基板本体，其由多个半导体组件与切割部所构成，各该半导体组件具有相对的主动面与非主动面，且各该半导体组件周围的区域定义为该切割部；以及
绝缘层，其形成于该基板本体上，以覆盖该些半导体组件及该切割部，且该绝缘层具有多个凹部。
2.根据权利要求1所述的半导体基板，其特征在于，该绝缘层还具有对应该切割部的多个切割槽。
3.根据权利要求2所述的半导体基板，其特征在于，该切割槽的宽度大于该凹部的宽度。
4.根据权利要求2所述的半导体基板，其特征在于，该切割部上具有两个该凹部，且该切割槽位于该两凹部之间。
5.根据权利要求1所述的半导体基板，其特征在于，该凹部为连续线形或环形。
6.根据权利要求1所述的半导体基板，其特征在于，该凹部位于该主动面上。
7.根据权利要求6所述的半导体基板，其特征在于，该绝缘层还具有对应该切割部的多个切割槽，且该切割槽位于任二相邻的该半导体组件上的凹部之间。
8.根据权利要求6所述的半导体基板，其特征在于，该凹部外露该主动面。
9.根据权利要求1所述的半导体基板，其特征在于，该凹部位于该切割部上。
10.根据权利要求9所述的半导体基板，其特征在于，该凹部外露该切割部。
11.根据权利要求9所述的半导体基板，其特征在于，该凹部延伸至该切割部中。
12.一种半导体结构，其包括：
半导体组件，其具有相对的主动面与非主动面，该主动面上具有多个电极垫；
止挡部，其形成于该半导体组件的边缘；以及
绝缘层，其形成于该主动面及止挡部上并外露该些电极垫，且该绝缘层具有至少一凹部。
13.根据权利要求12所述的半导体结构，其特征在于，该止挡部与该半导体组件为一体成形的构造。
14.根据权利要求12所述的半导体结构，其特征在于，该止挡部为半导体材质。
15.根据权利要求12所述的半导体结构，其特征在于，该凹部为连续线形或环形。
16.根据权利要求12所述的半导体结构，其特征在于，该凹部位于该主动面上。
17.根据权利要求16所述的半导体结构，其特征在于，该凹部外露该主动面。
18.根据权利要求12所述的半导体结构，其特征在于，该凹部位于该止挡部上。
19.根据权利要求18所述的半导体结构，其特征在于，该凹部外露该止挡部。
20.根据权利要求18所述的半导体结构，其特征在于，该凹部延伸至该止挡部中。
21.一种半导体封装件，其包括：
封装基板；
半导体组件，其具有相对的主动面与非主动面，该主动面上具有多个电极垫，并以该主动面结合至该封装基板上；
止挡部，其形成于该半导体组件的边缘；
绝缘层，其形成于该主动面及止挡部上并外露该些电极垫，且该绝缘层具有至少一凹部；以及
封装材，其形成于该封装基板与该绝缘层之间。
22.根据权利要求21所述的半导体封装件，其特征在于，该些电极垫藉由导电组件电性连接该封装基板。
23.根据权利要求21所述的半导体封装件，其特征在于，该止挡部与该半导体组件为一体成形的构造。
24.根据权利要求21所述的半导体封装件，其特征在于，该止挡部为半导体材质。
25.根据权利要求21所述的半导体封装件，其特征在于，该凹部朝向该封装基板。
26.根据权利要求21所述的半导体封装件，其特征在于，该凹部为连续线形或环形。
27.根据权利要求21所述的半导体封装件，其特征在于，该凹部位于该主动面上。
28.根据权利要求27所述的半导体封装件，其特征在于，该凹部外露该主动面。
29.根据权利要求21所述的半导体封装件，其特征在于，该凹部位于该止挡部上。
30.根据权利要求29所述的半导体封装件，其特征在于，该凹部外露该止挡部。
31.根据权利要求29所述的半导体封装件，其特征在于，该凹部延伸至该止挡部中。
32.一种半导体基板的制法，其包括：
提供一基板本体，该基板本体由多个半导体组件与切割部所构成，各该半导体组件具有相对的主动面与非主动面，且各该半导体组件周围的区域定义为该切割部；
形成绝缘层于该基板本体上，以覆盖该些半导体组件及该切割部；以及
形成多个凹部于该绝缘层上。
33.根据权利要求32所述的半导体基板的制法，其特征在于，该制法还包括形成多个切割槽于对应该切割部的绝缘层上。
34.根据权利要求33所述的半导体基板的制法，其特征在于，该切割槽的宽度大于该凹部的宽度。
35.根据权利要求33所述的半导体基板的制法，其特征在于，该切割部上具有两个该凹部，且该切割槽位于该两凹部之间。
36.根据权利要求32所述的半导体基板的制法，其特征在于，该凹部为连续线形或环形。
37.根据权利要求32所述的半导体基板的制法，其特征在于，该凹部位于该主动面上。
38.根据权利要求37所述的半导体基板的制法，其特征在于，该绝缘层还具有对应该切割部的多个切割槽，且该切割槽位于任二相邻的该半导体组件上的凹部之间。
39.根据权利要求37所述的半导体基板的制法，其特征在于，该凹部外露该主动面。
40.根据权利要求32所述的半导体基板的制法，其特征在于，该凹部位于该切割部上。
41.根据权利要求40所述的半导体基板的制法，其特征在于，该凹部外露该切割部。
42.根据权利要求40所述的半导体基板的制法，其特征在于，该凹部延伸至该切割部中。
43.根据权利要求32所述的半导体基板的制法，其特征在于，该些凹部以激光方式形成。
44.根据权利要求32所述的半导体基板的制法，其特征在于，该些凹部以曝光、显影方式形成。
45.一种半导体封装件的制法，其包括：
提供一半导体结构，该半导体结构包含半导体组件、止挡部及绝缘层，该半导体组件具有相对的主动面与非主动面，该主动面上具有多个电极垫，且该止挡部形成于该半导体组件的边缘，而该绝缘层形成于该主动面及止挡部上并外露该些电极垫，又该绝缘层具有至少一凹部；
将该半导体结构以其主动面结合至一封装基板上；以及
形成封装材于该封装基板与该绝缘层之间。
46.根据权利要求45所述的半导体封装件的制法，其特征在于，该半导体结构的制程包括：
提供一基板本体，该基板本体由该些半导体组件与切割部所构成，且各该半导体组件周围的区域定义为该切割部；
形成该绝缘层于该基板本体上，以覆盖该些半导体组件及该切割部；
形成该些凹部于该绝缘层上；
沿该切割部进行切割，以分离各该半导体组件，且该半导体组件边缘上具有部分该切割部，以令该半导体组件边缘上的切割部作为该止挡部。
47.根据权利要求45所述的半导体封装件的制法，其特征在于，该止挡部与该半导体组件为一体成形的构造。
48.根据权利要求45所述的半导体封装件的制法，其特征在于，该止挡部为半导体材质。
49.根据权利要求45所述的半导体封装件的制法，其特征在于，该凹部朝向该封装基板。
50.根据权利要求45所述的半导体封装件的制法，其特征在于，该凹部为连续线形或环形。
51.根据权利要求45所述的半导体封装件的制法，其特征在于，该凹部位于该主动面上。
52.根据权利要求51所述的半导体封装件的制法，其特征在于，该凹部外露该主动面。
53.根据权利要求45所述的半导体封装件的制法，其特征在于，该凹部位于该止挡部上。
54.根据权利要求53所述的半导体封装件的制法，其特征在于，该凹部外露该止挡部。
55.根据权利要求53所述的半导体封装件的制法，其特征在于，该凹部延伸至该止挡部中。
56.根据权利要求45所述的半导体封装件的制法，其特征在于，该些凹部以激光方式形成。
57.根据权利要求45所述的半导体封装件的制法，其特征在于，该些凹部以曝光、显影方式形成。
58.根据权利要求45所述的半导体封装件的制法，其特征在于，该些电极垫藉由导电组件电性连接该封装基板。
CN201310308308.8A 2013-07-01 2013-07-22 半导体封装件及制法与半导体结构暨半导体基板及制法 Pending CN104282633A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102123429 2013-07-01
TW102123429A TWI514529B (zh) 2013-07-01 2013-07-01 半導體封裝件及其製法與半導體結構暨半導體基板及其製法

Publications (1)

Publication Number Publication Date
CN104282633A true CN104282633A (zh) 2015-01-14

Family

ID=52115982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310308308.8A Pending CN104282633A (zh) 2013-07-01 2013-07-22 半导体封装件及制法与半导体结构暨半导体基板及制法

Country Status (3)

Country Link
US (2) US20150004752A1 (zh)
CN (1) CN104282633A (zh)
TW (1) TWI514529B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896056A (zh) * 2018-09-13 2020-03-20 矽品精密工业股份有限公司 电子封装件及其制法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193382A (ja) * 2002-12-12 2004-07-08 Toshiba Corp 半導体ウェーハ及びその製造方法、半導体チップ
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP2007173325A (ja) * 2005-12-19 2007-07-05 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2008028113A (ja) * 2006-07-20 2008-02-07 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
TWI361482B (en) * 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
US7659145B2 (en) * 2008-07-14 2010-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming stepped-down RDL and recessed THV in peripheral region of the device
JP5442308B2 (ja) * 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8409926B2 (en) * 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
TW201142998A (en) * 2010-05-24 2011-12-01 Mediatek Inc System-in-package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896056A (zh) * 2018-09-13 2020-03-20 矽品精密工业股份有限公司 电子封装件及其制法
CN110896056B (zh) * 2018-09-13 2021-05-14 矽品精密工业股份有限公司 电子封装件及其制法

Also Published As

Publication number Publication date
US20170148679A1 (en) 2017-05-25
US20150004752A1 (en) 2015-01-01
TWI514529B (zh) 2015-12-21
TW201503301A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US9691739B2 (en) Semiconductor device and method of manufacturing same
US8461689B2 (en) Packaging structure having embedded semiconductor element
TWI548051B (zh) Semiconductor device
US10410941B2 (en) Wafer level semiconductor device with wettable flanks
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
KR20200038805A (ko) 반도체 패키지
US8304918B2 (en) Method for manufacturing electronic device and electronic device
JP6380946B2 (ja) 半導体装置および半導体装置の製造方法
US20080128864A1 (en) Semiconductor chip and method of producing the same
JP2011222738A (ja) 半導体装置の製造方法
TWI503933B (zh) 半導體封裝件及其製法
TW201507081A (zh) 晶片封裝體
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
CN104282633A (zh) 半导体封装件及制法与半导体结构暨半导体基板及制法
TWI556383B (zh) 封裝結構及其製法
TWI579994B (zh) 封裝結構
TWI552304B (zh) 堆疊式封裝件及其製法
TWI719006B (zh) 半導體裝置
US10833118B2 (en) Chip package and manufacturing method thereof
US8314501B2 (en) Semiconductor chip package structure, semiconductor chip and semiconductor chip group
TWI591759B (zh) 電子封裝件及其製法
TWI555167B (zh) 半導體封裝件及其製法
CN117690921A (zh) 电子封装构造及其制造方法
TW201320277A (zh) 半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150114

RJ01 Rejection of invention patent application after publication