CN104253126B - Esd保护电路、半导体装置、车载电子装置和系统 - Google Patents
Esd保护电路、半导体装置、车载电子装置和系统 Download PDFInfo
- Publication number
- CN104253126B CN104253126B CN201410305434.2A CN201410305434A CN104253126B CN 104253126 B CN104253126 B CN 104253126B CN 201410305434 A CN201410305434 A CN 201410305434A CN 104253126 B CN104253126 B CN 104253126B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- connection terminals
- external connection
- power mos
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 230000003071 parasitic effect Effects 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 26
- 238000010276 construction Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 20
- 230000005611 electricity Effects 0.000 description 14
- 238000012360 testing method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 101150017238 Magt1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000080 chela (arthropods) Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005474 detonation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及ESD保护电路、半导体装置、车载电子装置和系统。提供了一种ESD保护电路，包括：功率MOS晶体管，其设置在外部连接端子与参考电压端子之间；箝位电路，其设置在外部连接端子与功率MOS晶体管的栅极之间，并且将外部连接端子与功率MOS晶体管的栅极之间的电压箝位在预定值或更小；第一电阻性元件，其设置在功率MOS晶体管的栅极与源极之间；以及MOS晶体管，其与功率MOS晶体管串联设置并且具有彼此共同地连接的栅极和源极。
Description
技术领域
本发明涉及ESD保护电路、半导体装置、车载电子装置和车载电子系统，更具体地讲，涉及例如适于实现高精度ESD保护操作的ESD保护电路、半导体装置、车载电子装置和车载电子系统。
背景技术
近来，正在开发吸收ESD(静电放电；浪涌电压)从而防止受保护电路遭破坏的ESD保护电路。
在日本未审查专利申请公开No.2000-77537中公开了相关技术。日本未审查专利申请公开No.2000-77537中公开的浪涌保护电路包括功率MOSFET、控制功率MOSFET的导通/截止的栅极驱动电路、设置在功率MOSFET的漏极和栅极之间并且当浪涌电压被施加到功率MOSFET的漏极时造成击穿的齐纳二极管组、以及设置在功率MOSFET的栅极和栅极驱动电路之间并且防止电流从功率MOSFET的栅极流向栅极驱动电路的电阻性元件(参见日本未审查专利申请公开No.2000-77537的图13)。在这个浪涌保护电路中，当浪涌电压被施加到功率MOSFET的漏极并且齐纳二极管组造成击穿时，功率MOSFET的栅极电压增大并且功率MOSFET导通，使得浪涌电压被吸收。
另外，日本未审查专利申请公开No.2002-324842公开了一种CMOS保护电路，该CMOS保护电路包括作为保护元件的NMOS晶体管，这些NMOS晶体管每个均具有连接到输入/输出端子的漏极并且每个均具有连接到接地端子的栅极和源极(参见日本未审查专利申请公开No.2002-324842的图7)。
发明内容
在日本未审查专利申请公开No.2000-77537中公开的浪涌保护电路中，在正常操作期间传输到功率MOSFET的漏极的EMI噪声会通过形成在功率MOSFET的栅极和漏极之间的寄生电容被传输到功率MOSFET的栅极。这造成了功率MOSFET无意间导通，进而浪涌保护电路不能实现高精度ESD保护操作的问题。
当设置在功率MOSFET的栅极和栅极驱动电路之间的电阻性元件的电阻值减小以避免由于EMI噪声而导致发生故障时，EMI噪声的影响减小，但施加浪涌电压时功率MOSFET的栅极电压缓慢上升(反应缓慢)，从而使得难以实现充分的ESD保护操作。
因此，日本未审查专利申请公开No.2000-77537中公开的浪涌保护电路的问题在于，难以在抑制由于EMI噪声的影响而导致出现故障的同时实现高精度ESD保护操作。从说明书的描述和附图，将清楚待解决的其它问题和新颖特征。
本发明的第一方面是一种包括被设置到外部连接端子的ESD保护电路的半导体装置。ESD保护电路包括：功率MOS晶体管；箝位电路，其将外部连接端子和功率MOS晶体管的栅极之间的电压箝位在预定值或更小；第一电阻性元件，其设置在功率MOS晶体管的栅极和源极之间；以及MOS晶体管，其与功率MOS晶体管串联设置并且具有彼此共同地连接的栅极和源极。
本发明的第二方面是一种车载电子装置，该车载电子装置包括形成在基板上的半导体装置和算术处理单元。半导体装置包括被设置到外部连接端子的ESD保护电路。ESD保护电路包括：功率MOS晶体管；箝位电路，其将外部连接端子和功率MOS晶体管的栅极之间的电压箝位在预定值或更小；电阻性元件，其设置在功率MOS晶体管的栅极和源极之间；以及MOS晶体管，其与功率MOS晶体管串联设置并且具有彼此共同地连接的栅极和源极。
本发明的第三方面是一种车载电子系统，该车载电子系统包括半导体装置和受控装置。该半导体装置包括ESD保护电路，该ESD保护电路被设置到与受控装置连接的外部连接端子。ESD保护电路包括：功率MOS晶体管；箝位电路，其将外部连接端子和功率MOS晶体管的栅极之间的电压箝位在预定值或更小；电阻性元件，其设置在功率MOS晶体管的栅极和源极之间；以及MOS晶体管，其与功率MOS晶体管串联设置并且具有彼此共同地连接的栅极和源极。
本发明的第四方面是一种ESD保护电路，该ESD保护电路包括：功率MOS晶体管，其具有高击穿电压并且设置在外部连接端子和参考电压端子之间；箝位电路，其设置在外部连接端子和功率MOS晶体管的栅极之间，并且将外部连接端子和功率MOS晶体管的栅极之间的电压箝位在预定值或更小；第一电阻性元件，其设置在功率MOS晶体管的栅极和源极之间；以及MOS晶体管，其与功率MOS晶体管串联设置并且具有彼此共同地连接的栅极和源极。
根据本发明的第一方面至第四方面，可以提供能够在抑制由于EMI噪声的影响而出现故障的同时实现针对具有高击穿电压的受保护电路的高精度ESD保护操作的ESD保护电路、半导体装置、车载电子装置和电子系统。
附图说明
根据以下结合附图对某些实施例的描述，将更清楚以上和其它方面、优点和特征，其中：
图1是示出根据第一实施例的ESD保护电路的构造示例的示图；
图2A是示出单个保护块100的构造示例的示图；
图2B是示出单个保护块100的操作特性的曲线图；
图3A是示出单个保护块200的构造示例的示图；
图3B是示出单个保护块200的操作特性的曲线图；
图4是示出根据第一实施例的ESD保护电路的操作特性的曲线图；
图5是示出根据第一实施例的ESD保护电路的修改示例的示图；
图6是示出根据第二实施例的ESD保护电路的构造示例的示图；
图7是示出根据第二实施例的ESD保护电路的操作特性的曲线图；
图8A是示出功率MOS晶体管的构造示例的示图；
图8B是示出功率MOS晶体管的操作特性的曲线图；
图9是用于说明根据第二实施例的ESD保护电路的效果的曲线图；
图10是示出根据第二实施例的ESD保护电路的修改示例的示图；
图11是示出根据第三实施例的ESD保护系统的构造示例的示图；
图12是示出根据第三实施例的ESD保护系统的修改示例的示图；
图13是示出根据第四实施例的ESD保护系统的构造示例的示图；
图14是示出根据第四实施例的ESD保护系统的修改示例的示图；
图15是示出根据第五实施例的电子系统的框图。
具体实施方式
下文中，将参照附图描述实施例。附图是以简化方式绘制的，因此不应该基于附图狭义地解释本发明的实施例的技术范围。用相同的参考标号表示相同的组件，省略对其的重复描述。
在下面的实施例中，根据需要，为了方便起见，通过参照数个部分或数个实施例进行说明，但这些部分或实施例是相互相关的，并且彼此间是其中一个是其它部分或实施例的一部分或全部的修改示例、应用示例、详细说明、补充说明等这样的关系，除非另外指明。另外，在下面的实施例中，当提到多个元件(包括多个项、数值、数量、范围等)等时，除了明确指示数量应该是特定提到的数量，或者理论上清楚的是该数量应该限于特定提到的数量的情况之外，该数量不限于该特定数量，并且可以是大于或小于所提到的数量。
另外，在下面的实施例中，除了清楚地指示特定元件是不可缺少，或者理论上清楚的是该特定元件是不可缺少的的情况之外，构成元件(包括操作步骤等)不一定是不可缺少的。类似地，在下面的实施例中，当提到构成元件的形状、位置关系等时，它们包括基本上类似或近似的形状等，除了明确指示或理论上清楚并非如此的情况之外。对于上述值(包括多个项、数值、数量、范围等)等，也是适用的。
<第一实施例>
将描述根据第一实施例的ESD保护电路。根据第一实施例的ESD保护电路包括功率MOS晶体管、箝位电路、第一电阻性元件和双极晶体管。功率MOS晶体管设置在外部输入端子和参考电压端子之间。箝位电路将外部输入端子的电压箝位在预定值或更小。第一电阻性元件设置在功率MOS晶体管的栅极和源极之间。双极晶体管与功率MOS晶体管串联设置并且具有彼此连接的基极和发射极。用这种构造，根据第一实施例的ESD保护电路可以在抑制由于EMI噪声的影响而导致出现故障的同时，实现针对具有高击穿电压的受保护电路的高精度ESD保护操作。以下，将对此进行详细描述。
(根据第一实施例的ESD保护电路10的构造)
图1是示出根据第一实施例的ESD保护电路10的构造示例的示图。图1还示出作为ESD保护电路10的保护目标的受保护电路20。
ESD保护电路10和受保护电路20并联设置在外部输入端子(外部连接端子)IN和参考电压端子(下文中，被称为参考电压端子VSS)之间，外部输入端子IN被外部地供应有输入电压，参考电压端子被供应有参考电压VSS。
ESD保护电路10吸收被施加到外部输入端子IN的ESD(浪涌电压)，从而保护具有高击穿电压的受保护电路20免受ESD影响。调节ESD保护电路10，以当外部输入端子IN的电压值大于受保护电路20的最大额定值并且达到比受保护电路20的击穿电压小的预定电压值时，箝位外部输入端子IND的电压。第一实施例示出受保护电路20的最大额定值是40V并且受保护电路20的击穿电压是大约65V的情况。具有在ESD保护电路10的保护操作范围内的击穿电压的电路被称为高击穿电压电路。
ESD保护电路10包括保护块100和保护块200。保护块100包括功率MOS晶体管101、箝位电路102、电阻性元件(第一电阻性元件)103和齐纳二极管105。保护块200包括MOS晶体管201。
用agH代表ESD保护电路10的高电压端子，用agL代表ESD保护电路10的低电压端子。用aH代表保护块100的高电压端子，用aL代表保护块100的低电压端子。用gH代表保护块200的高电压端子，用gL代表保护块200的低电压端子。在下面的描述中，这些端子可以被缩写。
保护块100和保护块200在ESD保护电路10的高电压端子agH和低电压端子agL之间串联连接。更具体地讲，ESD保护电路10将外部输入端子IN连接到高电压端子agH，并且将参考电压端子VSS连接到低电压端子agL。保护块100将高电压端子aH连接到ESD保护电路10的高电压端子agH，并且将低电压端子aL连接到保护块200的高电压端子gH。保护块200将低电压端子gL连接到ESD保护电路10的低电压端子agL。
功率MOS晶体管101例如是N沟道型功率MOS晶体管，并且设置在外部输入端子IN和参考电压端子VSS之间。更具体地讲，功率MOS晶体管101具有(通过保护块100的高电压端子aH和ESD保护电路10的高电压端子agH)连接到外部输入端子IN的漏极和(通过保护块100的低电压端子aL)连接到节点N1的源极。在功率MOS晶体管101的栅极和漏极之间形成寄生电容元件104。
箝位电路102设置在功率MOS晶体管101的栅极和外部输入端子IN之间。更具体地讲，箝位电路102包括串联连接的多个齐纳二极管。箝位电路102的阳极侧连接到功率MOS晶体管101的栅极，箝位电路102的阴极侧(通过保护块100的高电压端子aH和ESD保护电路10的高电压端子agH)连接到外部输入端子IN。
箝位电路102将被施加到外部输入端子IN的高电压箝位在预定值或更小。更具体地讲，当外部输入端子IN的电压增大并且功率MOS晶体管101的栅极和漏极之间的电压大于箝位电压(预定值)时，箝位电路102造成击穿。此时，流过电阻性元件103的击穿电流造成电压降。结果，功率MOS晶体管101的栅极和源极之间的电压增大并且功率MOS晶体管101导通。因此，外部输入端子IN的电压被箝位在预定值附近并且不再增大。这样防止了过电压被施加到受保护电路20(设定保护操作状态)。
电阻性元件103设置在功率MOS晶体管101的栅极和源极之间。电阻性元件103允许在箝位电路102没有造成击穿的状态(非保护操作状态)下，功率MOS晶体管101的栅极电压被偏置于源极电压。这样防止了功率MOS晶体管101在非保护操作状态下无意间导通。
电阻性元件103具有相对高的电阻值。因此，由于特定电流值下的电压降(电流值×电阻值)可以增大，因此当箝位电路102由于施加ESD而造成击穿时，例如，功率MOS晶体管101的栅极和源极之间的电压可以快速增大，以导通功率MOS晶体管101。
齐纳二极管105与电阻性元件103并联地设置在功率MOS晶体管101的栅极和源极之间。齐纳二极管105将功率MOS晶体管101的栅极和源极之间的电压箝位在预定值或更小。更具体地，当功率MOS晶体管101的栅极电压增大并且功率MOS晶体管101的栅极和源极之间的电压大于预定值时，齐纳二极管105造成击穿。这样防止了功率MOS晶体管101的栅极电压过度增大，并且防止了功率MOS晶体管101的栅极绝缘膜和电阻性元件103遭破坏并且由于过电压而造成故障。如果功率MOS晶体管101的栅极绝缘膜和电阻性元件103对于假定的ESD电压和时间(分布)具有足够的耐受性，则齐纳二极管105不是必要的。
MOS晶体管201例如是N沟道型MOS晶体管，并且与功率MOS晶体管101串联设置。更具体地讲，MOS晶体管201具有(通过保护块200的低电压端子gL和ESD保护电路10的低电压端子agL)连接到参考电压端子VSS的栅极和源极以及(通过保护块200的高电压端子gH)连接到节点N1的漏极。
在MOS晶体管201处形成NPN型寄生双极晶体管202。寄生双极晶体管202具有连接到MOS晶体管201的背栅的基极、连接到MOS晶体管201的漏极的集电极、连接到MOS晶体管201的源极的发射极。实际上，寄生双极晶体管202的基极和发射极通过在MOS晶体管201处形成的寄生电阻连接。
接下来，将描述ESD保护电路10的操作。首先，将描述单个保护块100和单个保护块200的操作，以将它与根据第一实施例的ESD保护电路10的操作进行比较。
(单个保护块100的操作)
图2A是示出单个保护块100的构造示例的示图。图2A中示出的保护块100具有如上所述的构造。在图2A的示例中，保护块100的高电压端子aH被供应有电压Va，保护块100的低电压端子aL被供应有参考电压VSS(地电压)。
图2B是示出图2A中示出的单个保护块100的操作特性的曲线图。注意的是，图2B中示出的“ESD操作”指示被施加到高电压端子aH的瞬时高电压Va(对应于ESD)和流过保护块100的电流Ia之间的关系，图2B中示出的“正常操作”指示被施加到高电压端子aH的温和波动电压Va(对应于在正常操作期间被供应到外部输入端子IN的输入电压)和流过保护块100的电流Ia之间的关系。能够说ESD保护是高速操作(电压的大变化速率＝电压的大高频分量)并且正常操作是低速操作(电压的小变化速率＝电压的小高频分量)。
首先，将描述ESD操作。在ESD操作中，当功率MOS晶体管101的漏极电压开始上升时，其高频分量通过寄生电容元件104流向电阻性元件103，从而造成电压降。因此，功率MOS晶体管101的栅极和源极之间的电压也开始上升。结果，功率MOS晶体管101的导通电阻开始下降，使得电流开始在功率MOS晶体管101的源极和漏极之间流动。
当功率MOS晶体管101的漏极电压进一步增大并且功率MOS晶体管101的栅极和漏极之间的电压大于箝位电路102的箝位电压(在这个示例中，在50V附近)时，箝位电路102造成击穿。因此，流过电阻性元件103的击穿电流造成电压降，使得功率MOS晶体管101的栅极和源极之间的电压进一步快速增大。结果，功率MOS晶体管101的导通电阻进一步减小，使得在功率MOS晶体管101的源极和漏极之间流动大电流。换句话讲，ESD电流被功率MOS晶体管101吸收。
接下来，将描述正常操作。在正常操作中，即使当功率MOS晶体管101的漏极电压开始上升时，高频分量也小，因为电压波动比ESD操作期间的电压波动更平稳，因此几乎没有电流流过寄生电容元件104。因此，没有电流流过电阻性元件103，使得功率MOS晶体管101的栅极和源极之间的电压被保持于0V。因此，由于功率MOS晶体管101被保持于截止状态，因此在功率MOS晶体管101的源极和漏极之间没有电流流动。
当功率MOS晶体管101的漏极电压进一步增大并且功率MOS晶体管101的栅极和漏极之间的电压大于箝位电路102的箝位电压(在这个示例中，在50V附近)时，箝位电路102造成击穿。因此，流过电阻性元件103的击穿电流造成电压降，使得功率MOS晶体管101的栅极和源极之间的电压快速增大。结果，功率MOS晶体管101导通，在功率MOS晶体管101的源极和漏极之间流动大电流。换句话讲，在正常操作期间产生的过电压被功率MOS晶体管101箝位。
现在，将描述在正常操作期间，当EMI噪声被施加到高电压端子aH时，单个保护块100的操作。EMI噪声的电压值比ESD噪声的电压值小，但近似于ESD噪声，EMI噪声包括多个高频分量。在这种情况下，被传输到功率MOS晶体管101的漏极的EMI噪声的高频分量流过寄生电容元件104和电阻性元件103并且造成电阻性元件103中的电压降。因此，高频分量被传输到功率MOS晶体管101的栅极。这样造成功率MOS晶体管101无意间导通，从而造成不能实现高精度ESD保护操作的问题。
当电阻性元件103的电阻值减小从而电压降的值减小以避免由于EMI噪声而发生故障时，EMI噪声的影响减小，但施加ESD时功率MOS晶体管101的栅极电压缓慢上升(缓慢响应)，从而使得难以实现充分的ESD保护操作。因此，减小电阻性元件103的电阻值的度量具有限制。
以此方式，在单个保护块100中，当电阻性元件103的电阻值增大时，EMI噪声耐受性减小，并且当电阻性元件103的电阻值减小时，ESD耐受性减小。换句话讲，在单个保护块100中，EMI噪声耐受性和ESD耐受性是折衷的关系，这难以同时满足EMI噪声耐受性和ESD耐受性。因为伴随着功率MOS晶体管的阈值电压减小和其源极的长度减小，由在功率MOS晶体管的栅极和漏极之间形成的寄生电容元件导致的功率MOS晶体管的栅极和漏极之间的电压敏感性增大，所以这种问题变得更明显。
(单个保护块200的操作)
图3A是示出单个保护块200的构造示例的示图。图3A中示出的保护块200具有如上所述的构造。在图3A的示例中，保护块200的高电压端子gH被供应有电压Vg，保护块200的低电压端子gL被供应有参考电压VSS(地电压)。
图3B是示出图3A中示出的单个保护块200的操作特性的曲线图。注意的是，图3B中示出的“ESD操作”指示被施加到高电压端子gH的瞬时高电压Vg(对应于ESD)和流过保护块200的电流Ig之间的关系，图3B中示出的“正常操作”指示被施加到高电压端子gH的温和波动电压Vg(对应于在正常操作期间被供应到外部输入端子IN的输入电压)和流过保护块200的电流Ig之间的关系。
如图3B中所示，在ESD操作中单个保护块200表现出的操作特性与其在正常操作中表现出的操作特性类似。具体地讲，直到MOS晶体管201的漏极电压达到触发电压(在这个示例中，大约12.5V)，MOS晶体管201保持截止状态(高阻抗)，因此在MOS晶体管201的源极和漏极之间没有电流流动。当MOS晶体管201的漏极电压达到触发电压时，寄生双极晶体管202在MOS晶体管201造成击穿之后进行操作，使得出现快回(snap-back)现象。这样造成电流在MOS晶体管201的源极和漏极之间流动。
在这种情况下，即使当EMI噪声被施加到高电压端子gH时，在MOS晶体管201的源极和漏极之间也没有电流流动，直到MOS晶体管201的漏极电压达到触发电压为止。换句话讲，MOS晶体管201由于EMI噪声而无意间导通。
然而，在这种情况下，由于单个保护块200是针对低击穿电压(在这个示例中，大约12.5V)使用的，因此单个保护块200不能保护设置在受保护电路20中的高击穿电压的功率MOS晶体管免受ESD影响。
因此，根据第一实施例的ESD保护电路10使用保护块100和保护块200的组合，从而在抑制由于EMI噪声的影响而出现故障的同时，实现针对高击穿电压的受保护电路20的高精度ESD保护操作。
(根据第一实施例的ESD保护电路10的操作)
以下，将参照图4描述图1中示出的ESD保护电路10的操作。图4是示出ESD保护电路10的操作特性的曲线图。注意的是，图4中示出的“ESD操作”指示被施加到外部输入端子IN的瞬时高电压Vag(对应于ESD)和流过ESD保护电路10的电流Iag之间的关系，图4中示出的“正常操作”指示在正常操作期间被供应到外部输入端子IN的输入电压Vag和流过ESD保护电路10的电流Iag之间的关系。
首先，将描述ESD操作。在ESD操作中，当功率MOS晶体管101的漏极电压根据外部输入端子IN的电压增大而开始上升时，功率MOS晶体管101的栅极电压由于寄生电容元件104的影响也开始上升。然而，MOS晶体管201保持在截止状态(高阻抗)，直到MOS晶体管201的漏极电压达到触发电压(在这个示例中，大约25V)。因此，没有电流流过电阻性元件103并且不出现电压降，使得功率MOS晶体管101的栅极和源极之间的电压保持于0V并且功率MOS晶体管101不导通。由于功率MOS晶体管101处于截止状态并且MOS晶体管201也处于截止状态，因此在这个时段期间没有电流流过ESD保护电路10。
当外部输入端子IN的电压进一步增大并且MOS晶体管201的漏极电压达到触发电压时，MOS晶体管201造成击穿。此后，当寄生双极晶体管202操作时，出现快回现象，使得电流开始流过保护块200。然后，伴随着外部输入端子IN的电压增大，由于高频分量而产生的电流流过寄生电容元件104和电阻性元件103。结果，功率MOS晶体管101的栅极和源极之间的电压由于电阻性元件103的电压降而增大，从而造成电流流过ESD保护电路10。
当外部输入端子IN的电压进一步增大并且功率MOS晶体管101的漏极电压进一步增大时，功率MOS晶体管101的栅极和漏极之间的电压变得大于箝位电路102的箝位电压。此时，箝位电路102造成击穿并且击穿电流流过电阻性元件103。因此，功率MOS晶体管101的栅极和源极之间的电压进一步快速增大。结果，功率MOS晶体管101的导通电阻进一步减小，使得大电流(ESD保护电流)流过ESD保护电路10。换句话讲，ESD电流被ESD保护电路10吸收。
接下来，将描述正常操作。在正常操作中，即使当功率MOS晶体管101的漏极电压根据外部输入端子IN的电压增大而开始上升时，因为电压波动比ESD操作期间的电压波动平稳，所以高频分量也小，因此几乎没有电流流过寄生电容元件104。因此，没有电流流过电阻性元件103，使得功率MOS晶体管101的栅极和源极之间的电压保持在0V。因此，由于功率MOS晶体管101保持在截止状态，因此没有电流流过ESD保护电路10。
当外部输入端子IN的电压进一步增大并且功率MOS晶体管101的漏极电压进一步增大时，功率MOS晶体管101的栅极和漏极之间的电压变得大于箝位电路102的箝位电压。此时，箝位电路102造成击穿。然后，MOS晶体管201的漏极电压快速增大并且超过MOS晶体管201的触发电压，使得保护块200导通。结果，箝位电路102的击穿电流流过电阻性元件103。因此，功率MOS晶体管101的栅极和源极之间的电压快速增大，使得功率MOS晶体管101导通。由于功率MOS晶体管101和MOS晶体管201导通，因此大电流流过ESD保护电路10。换句话讲，在正常操作期间产生的过电流被ESD保护电路10吸收。
现在，将描述在正常操作期间当EMI噪声被施加到外部输入端子IN时ESD保护电路10的操作。在这种情况下，被传输到功率MOS晶体管101的漏极的EMI噪声通过寄生电容元件104被传输到功率MOS晶体管101的栅极。然而，由于MOS晶体管201保持高阻抗，因此没有电流流过ESD保护电路10。换句话讲，没有电流由于EMI噪声而无意间流过ESD保护电路10。
保护电路10的ESD保护电压(大电流流过ESD保护电路10的电压)是箝位电路102的箝位电压和功率MOS晶体管101的触发电压之和。在这个示例中，箝位电路102的箝位电压和MOS晶体管201的触发电压之和是大约50V。
以此方式，根据第一实施例的ESD保护电路10使用保护块100和保护块200的组合，从而在抑制由于EMI噪声的影响而出现故障的同时，实现针对高击穿电压的受保护电路20的高精度ESD保护操作。换句话讲，根据第一实施例的ESD保护电路可以同时满足EMI噪声耐受性和ESD耐受性。
ESD保护电路10可以直接设置有双极晶体管，而非设置有MOS晶体管201，该双极晶体管具有与寄生双极晶体管202的导电类型和连接关系相同的导电类型和连接关系。
如图5中所示，ESD保护电路10还可以包括与保护块200并联连接的电阻性元件(第二电阻性元件)R1。这样使得可以稳定节点N1的初始偏置。
<第二实施例>
图6是示出根据第二实施例的ESD保护电路10a的构造示例的示图。图6还示出作为ESD保护电路10a的保护目标的受保护电路20。与图1中示出的ESD保护电路10不同，图6中示出的ESD保护电路10a包括保护块100中的保护块200。
更具体地讲，设置在保护块200中的MOS晶体管201的栅极和源极连接到功率MOS晶体管101的漏极，MOS晶体管201的漏极连接到外部输入端子IN。
在MOS晶体管201中，形成寄生双极晶体管202。寄生双极晶体管202具有与MOS晶体管201的背栅连接的基极、与MOS晶体管201的漏极连接的集电极、与MOS晶体管201的源极连接的发射极。MOS晶体管201的基极和发射极通过在MOS晶体管201处形成的寄生电阻连接。
图6中示出的ESD保护电路10a的其它组件与图1中示出的ESD保护电路10的其它组件类似，所以省略对其的描述。
(根据第二实施例的ESD保护电路10a的操作)
接下来，参照图7，将描述图6中示出的ESD保护电路10a的操作。图7是示出ESD保护电路10a的操作特性的曲线图。图7中示出的虚线代表在ESD操作期间功率MOS晶体管101的漏极电压和流过ESD保护电路10a的电流Iag之间的关系。
首先，将描述ESD操作。在ESD操作中，即使当外部输入端子IN的电压增大时，也没有电流流过ESD保护电路10a，因为MOS晶体管201保持截止状态(高阻抗)，直到MOS晶体管201的漏极电压达到触发电压(在这个示例中，大约25V)。
当外部输入端子IN的电压进一步增大并且MOS晶体管201的漏极电压达到触发电压时，MOS晶体管201造成击穿。此后，当寄生双极晶体管202操作时，出现快回现象，使得电流开始流过保护块200。然后，电流流过寄生电容元件104和电阻性元件103，使得功率MOS晶体管101的栅极和源极之间的电压由于电阻性元件103的电压降而开始上升。结果，电流开始流过ESD保护电路10a。
当外部输入端子IN的电压进一步增大并且外部输入端子IN和功率MOS晶体管101的栅极之间的电压大于箝位电路102的箝位电压(在这个示例中，在50V附近)时，箝位电路102造成击穿并且击穿电流流过电阻性元件103。因此，功率MOS晶体管101的栅极和源极之间的电压进一步快速增大。结果，功率MOS晶体管101的导通电阻进一步减小，使得大电流(ESD保护电流)流过ESD保护电路10a。换句话讲，ESD电流被ESD保护电路10a吸收。
现在，参照图7，清楚的是，功率MOS晶体管101的漏极电压(用虚线指示)比外部输入端子IN的电压Vag低与MOS晶体管201的电压降对应的量。以下，将简要描述ESD保护电路10a中以上的有利效果。
图8A是示出单个功率MOS晶体管的构造示例的示图。在图8A的示例中，功率MOS晶体管具有被供应有电压Vds的源极、被供应有参考电压VSS(地电压)的漏极、被供应有可变电压Vgate的栅极。
图8B是示出图8A中示出的单个功率MOS晶体管的操作特性的曲线图。如图8B中所示，功率MOS晶体管的特征是，随着栅极电压Vgate增大，源极和漏极之间的击穿电压减小并且漏极电流Ids增大。
在图6中示出的ESD保护电路10a中，功率MOS晶体管101的漏极电压被抑制成低于图1中示出的ESD保护电路10的漏极电压。因此，如图9中所示，在ESD保护电路10a中，功率MOS晶体管101的栅极电压可以增大，从而增大漏极电流，不同于ESD保护电路10中。换句话讲，可以有效地吸收ESD电流。
返回图7，现在，将描述正常操作。在正常操作中，即使当外部输入端子IN的电压增大时，也没有电流流过ESD保护电路10a，因为功率MOS晶体管101保持在截止状态(高阻抗)，直到外部输入端子IN和功率MOS晶体管101的栅极之间的电压大于箝位电路102的箝位电压(在这个示例中，在50V附近)为止。
当外部输入端子IN的电压进一步增大并且外部输入端子IN和功率MOS晶体管101的栅极之间的电压大于箝位电路102的箝位电压(在这个示例中，在50V附近)时，箝位电路102造成击穿。因此，功率MOS晶体管101的栅极电压快速增大。结果，功率MOS晶体管101导通并且MOS晶体管201瞬间导通，使得大电流流过ESD保护电路10a。换句话讲，在正常操作期间产生的大电流被ESD保护电路10a吸收。此时，由于MOS晶体管201瞬间导通，因此没有由于快回操作而使箝位电压出现波动。
现在，将描述在正常操作期间当EMI噪声被施加到外部输入端子IN时ESD保护电路10的操作。在这种情况下，同样地，MOS晶体管201保持高阻抗，所以没有电流流过ESD保护电路10a。换句话讲，没有电流由于EMI噪声而无意间流过ESD保护电路10a。
以此方式，根据第二实施例的ESD保护电路10a可以提供与根据第一实施例的ESD保护电路10的有利效果相同的有利效果或者比ESD保护电路10的有利效果更多的有利效果。
ESD保护电路10a可以直接设置有双极晶体管，而非设置有MOS晶体管201，该双极晶体管具有与寄生双极晶体管202的导电类型和连接关系相同的导电类型和连接关系。
如图10中所示，ESD保护电路10a还可以包括与保护块200并联连接的电阻性元件(第二电阻性元件)R1。这样使得可以稳定节点N1的初始偏置。
(在ESD保护操作期间的ESD保护电路10的电压和ESD保护电路10a的电压之差)
首先，参照图2A和图2B，将描述单个保护块100在ESD保护操作期间的操作特性。假设用Vds1表示高电压端子aH在ESD保护操作期间的电压Va的值，用Vc表示箝位电路102的箝位电压，用Vgs表示功率MOS晶体管101的栅极和源极之间的电压，在ESD保护操作期间保持Vds1＝Vc+Vgs的关系。此时，假设用Ids1表示流过保护块100的电流，主要通过Vgs和Ids1的特性确定在ESD保护操作期间相对于电流变化的电压变化量(Rds1)。
接下来，参照图3A和图3B，将描述单个保护块200在ESD保护操作期间的操作特性。假设用Vds2表示高电压端子gH在ESD保护操作期间的电压Vg的值，用Vh表示保持电压，用Ids2表示电流，在ESD保护操作期间保持Vds2＝Vh+Rds2×Ids2。此时，通过在寄生双极晶体管202的基极和发射极之间形成的寄生电阻确定在ESD保护操作期间相对于电流变化的电压变化量(Rds2)。
现在，参照图1和图4，将描述ESD保护电路10在ESD保护操作期间的操作特性。在ESD保护电路10中，假设用Vag1表示外部输入端子IN在ESD保护操作期间的电压Vag的值，保持下面的表达式(1)。
Vag1＝Vds1+Vds2
＝Vc+Vgs+Vh+Rds2×Ids2…(1)
另一方面，在图6中示出的ESD保护电路10a中，假设用Vag2表示外部输入端子IN在ESD保护操作期间的电压Vag的值，在箝位期间保持Vag2＝Vc+Vgs的关系，如单个保护块100的情况中一样。此时，假设用Ids2表示流过ESD保护电路10a的电流，主要通过Vgs和Iag2的特性确定在ESD保护操作期间相对于电流变化的电压变化量。换句话讲，ESD保护电路10a的ESD保护电压Vag2的电流依赖性小于ESD保护电路10的ESD保护电压Vag1的电流依赖性。因此，相比于ESD保护电压Vag1的情况，可以更容易地调节ESD保护电压Vag2。
<第三实施例>
图11是示出根据第三实施例的ESD保护系统1的构造示例的示图。图11中示出的ESD保护系统1包括为多个受保护电路共同提供的ESD保护电路10。以下，将对此进行详细描述。
图11中示出的ESD保护系统1包括ESD保护电路10、二极管(第一二极管)D11至D13和二极管(第二二极管)D21至D23。图11还示出作为受保护电路的多个I/O块20-1至20-3。在这种情况下，ESD保护电路10和二极管D11至D13用于正ESD保护。二极管D21至D23用于负ESD保护。
I/O块20-1至20-3分别设置在外部输入端子IN1至IN3和参考电压端子VSS之间。ESD保护电路10与I/O块20-1至20-3并联设置在外部输入端子IN1至IN3和参考电压端子VSS之间。
二极管D11至D13分别设置在外部输入端子IN1至IN3和ESD保护电路10之间。更具体地讲，二极管D11至D13具有分别与外部输入端子IN1至IN3连接的阳极和均匀设置在ESD保护电路10中的功率MOS晶体管101和箝位电路102连接的阴极。
二极管D21至D23分别设置在外部输入端子IN1至IN3和参考电压端子VSS之间。更具体地讲，二极管D21至D23具有每个均连接到参考电压端子VSS的阳极，并且具有分别连接到外部输入端子IN1至IN3的阴极。
在考虑到二极管D11至D13的正向方向上的电压降的量以及MOS晶体管201的触发电压的情况下，设定箝位电路102的箝位电压的值。
通过上述构造，图11中示出的ESD保护系统1可以通过使用一个ESD保护电路10来保护多个I/O块20-1至20-3免受ESD影响。
在这种情况下，现在，将研究在为各受保护电路安装ESD保护电路的情况下的经济效益和如第三实施例中一样在为多个受保护电路安装一个ESD保护电路的情况下的经济效益。在ESD保护操作状态下，二极管D11至D13中的每一个的两端之间的电压的值基本上等于各二极管的正向方向上的电压降VH(在硅二极管的情况下，大约VF＝0.7V)。另外，电流流动的时间段短。因此，不需要使用非常大的二极管。另一方面，ESD保护电路10的两端之间的电压比二极管D11至D13的两端之间的电压高几十倍(在这个示例中，50V或更大)。因此，为了防止ESD保护电路10由于ESD保护操作而击穿，必须充分增大功率MOS晶体管和MOS晶体管的大小。因此，相比于分别为多个I/O块20-1至20-3提供多个ESD保护电路的情况，图11中示出的ESD保护系统1可以进一步抑制电路大小的增大。
尽管第三实施例示出ESD保护系统1包括ESD保护电路10的情况，但ESD保护系统1的构造不限于此。如图12中所示，ESD保护系统1可以包括ESD保护电路10a，而非ESD保护电路10。在这种情况下，二极管D11至D13的阴极均连接到设置在ESD保护电路10a中的MOS晶体管201的漏极(寄生双极晶体管202的集电极)。设置在ESD保护系统1中的ESD保护电路(10、10a)还可以包括与保护块200并联连接的电阻性元件R1。
<第四实施例>
图13是示出根据第四实施例的ESD保护系统1a的构造示例的示图。相比于ESD保护系统1，图13中示出的ESD保护系统1a还包括二极管(第三二极管)D31至D33。
二极管D31至D33分别设置在外部输入端子IN1至IN3和设置在ESD保护电路10中的箝位电路102之间。更具体地讲，二极管D31至D33具有分别与外部输入端子IN1至IN3连接的阳极，并且具有均连接到设置在ESD保护电路10中的箝位电路102的阴极。
二极管D11至D13的阳极分别连接到外部输入端子IN1至IN3，二极管D11至D13的阴极均只连接到设置在ESD保护电路10中的功率MOS晶体管101的漏极。
图13中示出的ESD保护系统1a的其它组件与图11中示出的ESD保护系统1的其它组件类似，所以省略其描述。
图13中示出的ESD保护系统1a将大ESD电流流过的路径(二极管D11至D13侧的路径)与箝位电路102的感测线(二极管D31至D33侧的路径)分开。这样允许图13中示出的ESD保护系统1a通过ESD保护电路10实现高精度ESD保护操作，而没有大电流流过的二极管D11至D13的电压降的影响，并且没有其布线电阻的影响。
流过二极管D31至D33的电流比流过二极管D11至D13的电流小得多。因此，二极管D31至D33中的每一个的元件大小极其小。
尽管第四实施例示出ESD保护系统1a包括ESD保护电路10的情况，但ESD保护系统1a的构造不限于此。如图14中所示，ESD保护系统1a可以包括ESD保护电路10a，而非ESD保护电路10。在这种情况下，二极管D11至D13的阴极每个均连接到设置在ESD保护电路10a中的MOS晶体管201的漏极(寄生双极晶体管202的集电极)。设置在ESD保护系统1a中的ESD保护电路(10、10a)还可以包括与保护块200并联连接的电阻性元件R1。
以此方式，根据上述第一实施例至第四实施例的ESD保护电路使用保护块100和200的组合，从而在抑制由于EMI噪声的影响而出现故障的同时，实现针对高击穿电压的受保护电路的高精度ESD保护操作。
注意的是，根据上述第一实施例至第四实施例的ESD保护电路被应用于汽车中安装的ECU(发动机控制单元)内的半导体装置的一部分。ECU模块内的半导体装置是利用数个通道控制气囊单元、利用数个通道控制传感器单元等的装置。半导体装置通过线束线(harness line)连接到气囊单元、传感器单元等。因此，此半导体装置易受通过线束线传输的EMI噪声影响。因此，通过将根据上述实施例的ESD保护电路应用于此半导体装置的一部分，可以保护装置不受传输的EMI噪声影响。
<第五实施例>
第五实施例示出应用ESD保护电路10和10a和ESD保护系统1和1a的示例。
图15是示出应用ESD保护电路10的车载电子系统30的框图。这里，以示例方式示出气囊系统。实际上，作为ESD保护电路10的替代，还可以应用ESD保护电路10a或ESD保护系统1或1a。
如图15中所示，车载电子系统30包括ECU模块(车载电子装置)300、发电机401、电池402、碰撞传感器单元(受控装置)403和404、气囊单元(受控装置)405和406、线束400。ECU模块300、发电机401和电池402通过线束400彼此连接。ECU模块300和受控装置(例如，受ECU模块300控制的外部装置，诸如，碰撞传感器单元403和404和气囊单元405和406)通过线束400彼此连接。线束400包括一束电导线409至413。现在，将描述碰撞传感器单元403和气囊单元405用于驾驶座并且碰撞传感器单元404和气囊单元406用于前排乘员座椅的示例。
ECU模块300例如是电子控制单元，并且包括形成在半导体基板上的半导体芯片(半导体装置)301、MCU(算术处理单元)302、连接器C0至C8。
半导体芯片301包括电源310、逻辑单元311、IF单元312、电爆驱动器313和314、分别对应于I/O块320至328的多个ESD保护电路10、多个外部连接端子T0至T8。I/O块320设置在电源310中；I/O块321至324设置在IF单元312中；I/O块325和326设置在电爆驱动器313中；I/O块327和328设置在电爆驱动器314中。逻辑单元311和其外围电路(IF单元312和电爆驱动器313和314)也被简称为控制单元。
电池402由发电机401充电，并且通过线束400(具体地讲，电导线409)、连接器C0和外部连接端子T0向电源310供应电力。电源310在输入级的I/O块320接收从外部供应的电力，并且转变该电力以驱动半导体装置301。I/O块320和外部连接端子T0之间的线设置有保护电路10。
碰撞传感器单元403是检测车辆的碰撞的单元。碰撞传感器单元403通过线束400(具体地讲，电导线410)将检测结果传输到IF单元312、连接器C1和C2、外部连接端子T1和T2。IF单元312在输入级的I/O块321和322从碰撞传感器单元403接收检测结果(通信信号；第一信息)，将接收到的检测结果转换成逻辑信号，将逻辑信号传递到逻辑单元311。I/O块321和外部连接端子T1之间的线和I/O块322和外部连接端子T2之间的线每个均设置有保护电路10。
类似地，碰撞传感器单元404是检测车辆的碰撞的单元。碰撞传感器单元404通过线束400(具体地讲，电导线411)将检测结果传输到IF单元312、连接器C3和C4、外部连接端子T3和T4。IF单元312在输入级的I/O块323和324从碰撞传感器单元404接收检测结果(通信信号；第一信息)，将接收到的检测结果转换成逻辑信号，将逻辑信号传递到逻辑单元311。I/O块323和外部连接端子T3之间的线和I/O块324和外部连接端子T4之间的线每个均设置有保护电路10。
逻辑单元311基于碰撞传感器单元403和404的检测结果将控制信号(第二信息)输出到气囊单元405和406。具体地讲，当碰撞传感器单元403和404检测车辆的碰撞时，逻辑单元311输出用于膨胀(扩大)气囊单元405和406的气囊的控制信号。在这种情况下，逻辑单元311例如将碰撞传感器单元403和404的检测结果或其中间信号输出到MCU 302。在从逻辑单元311接收到信号时，MCU 302执行算术处理并且将处理结果传输到逻辑单元311。
在从逻辑单元311接收到控制信号时，电爆驱动器313致使电流通过外部连接端子T5和T6、连接器C5和C6、线束400(具体地讲，电导线412)流向气囊单元405的引爆器407。结果，用作触发装置的引爆器407操作，并且气囊单元405的气囊扩张。电爆驱动器313还包括故障诊断功能，用于诊断外部连接端子T5和T6的接地故障和电源故障。当诊断出已经出现故障时，电爆驱动器313将故障信息发送到MCU 302，MCU 302执行即使当检测到车辆的碰撞时也不传输将在半导体装置301中形成的控制信号的算术处理。这样防止了气囊单元405的气囊扩张。电爆驱动器313包括用作向引爆器407供应电流的中介物的I/O块325和326。在I/O块325和外部连接端子T5之间的线和在I/O块326和外部连接端子T6之间的线每个均设置有保护电路10。
在从逻辑单元311接收到控制信号时，电爆驱动器314致使电流通过外部连接端子T7和T8、连接器C7和C8、线束400(具体地讲，电导线413)流向气囊单元406的引爆器408。结果，用作触发装置的引爆器408操作，并且气囊单元406的气囊扩张。电爆驱动器314还包括故障诊断功能，用于诊断外部连接端子T7和T8的接地故障和电源故障。当诊断出已经出现故障时，电爆驱动器314将故障信息发送到MCU 302，MCU 302执行即使当检测到车辆的碰撞时也不传输将在半导体装置301中形成的控制信号的算术处理。这样防止了气囊单元406的气囊扩张。电爆驱动器314包括用作向引爆器408供应电流的中介物的I/O块327和328。I/O块327和外部连接端子T7之间的线和I/O块328和外部连接端子T8之间的线每个均设置有保护电路10。
在车载电子系统30中，主要在发电机401中产生EMI噪声。发电机401中产生的EMI噪声通过电导线409被供应到外部连接端子T0，被传输到与电导线409一起构成线束400的其它电导线401至413，被供应到外部连接端子T1至T8。也就是说，EMI噪声可以被供应到与线束400连接的外部连接端子T0至T8中的任一个。因此，半导体装置301的外部连接端子T0至T8需要耐受EMI噪声。具体地，随着车辆机动化的发展，另一种电子系统中产生的EMI噪声通过平行延伸的线束传输。因此，越来越需要半导体装置的各外部连接端子耐受EMI噪声。换句话讲，被提供到半导体装置的各外部连接端子的ESD保护电路10需要实现高精度ESD保护操作，而没有由于EMI噪声的影响而出现任何故障。
如果外部连接端子T1至T4分别设置有具有对EMI噪声的低耐受性的ESD保护电路，则由于从线束400接收的EMI噪声的影响，导致在这些ESD保护电路中出现故障。因此，ESD保护电路的操作电流被添加到来自碰撞传感器单元403和404的通信信号，这样会导致难以正确传输通信信号。
如果外部连接端子T5至T8分别设置有对EMI噪声的耐受性低的ESD保护电路，则由于从线束400接收的EMI噪声的影响，导致在这些ESD保护电路中出现故障。这些ESD保护电路的操作电流的影响会禁止电爆驱动器313和314正常执行故障诊断。这样会导致难以在车辆碰撞时扩张气囊单元405和407的气囊。
因此，在车载电子系统30中，外部连接端子T0至T8分别设置有每个均具有对EMI噪声的高耐受性的ESD保护电路10。这样允许车载电子系统30实现高精度ESD保护操作，而没有由于EMI噪声的影响而造成任何故障，从而使得可以以高精度控制气囊的开合。
尽管第五实施例示出车载电子系统30是气囊系统的示例，但车载电子系统30的构造不限于此。车载电子系统30可以是当车辆接近障碍物时执行刹车控制、发动机控制等的另一种电子系统。
注意的是，近年来，功率MOS晶体管的阈值电压的减小使得难以在确保耐受EMI噪声的同时实现ESD保护操作。为了避免这种问题，一般的考虑是，在用于ESD保护的各功率MOS晶体管中，对ESD噪声的耐受性是通过增大源极长度从而降低栅极电压敏感度来确保的，或者是通过减小栅极和源极之间的阻抗从而更缓慢地响应于栅极电压来确保的，并且通过增大功率PMOS晶体管的大小来确保对ESD噪声的耐受性。然而，这样导致电路大小增加。另一方面，根据上述实施例的ESD保护电路不必增加功率MOS晶体管的大小，使得电路大小的增加可以被抑制。
虽然以上已经详细描述了本发明的发明人提出的本发明的实施例，但本发明不限于上述实施例。在不脱离本发明的主旨的情况下，可以按各种方式修改本发明。
例如，在根据上述实施例的半导体装置中，可以颠倒半导体基板、半导体层、扩散层(扩散区)等的导电类型(p型或n型)。因此，当n型和p型的导电类型中的一个被定义为第一导电类型并且另一个导电类型被定义为第二导电类型时，第一导电类型可以是p型并且第二导电类型可以是n型。相反，第一导电类型可以是n型并且第二导电类型可以是p型。
本领域的技术人员可以根据需要组合第一实施例至第五实施例。
虽然已经依据数个实施例描述了本发明，但本领域的技术人员将认识到，在所附权利要求书的精神和范围内，可以用各种修改形式实践本发明，本发明不限于上述的示例。
另外，权利要求书的范围不受上述实施例的限制。
此外，注意到，申请人的意图是涵盖所有权利要求组成的等同形式，即使之后在审查期间经过修改。
Claims (18)
1.一种半导体装置，包括：
第一外部连接端子，所述第一外部连接端子从第一受控装置接收第一信息；
第二外部连接端子，所述第二外部连接端子将第二信息输出到第二受控装置；
控制单元，所述控制单元基于所述第一信息产生所述第二信息；以及
ESD保护电路，所述ESD保护电路被分别提供到至少所述第一外部连接端子和所述第二外部连接端子，其中，
所述ESD保护电路每个均包括：
功率MOS晶体管，所述功率MOS晶体管设置在所述第一外部连接端子或所述第二外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述第一外部连接端子或所述第二外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述第一外部连接端子或所述第二外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
电阻性元件，所述电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极。
2.根据权利要求1所述的半导体装置，其中，
所述控制单元包括逻辑单元和外围电路，
所述逻辑单元对输入逻辑信号执行算术处理，并且输出所述第二信息，并且
所述外围电路将所述第一信息转换成所述逻辑信号并且将所述逻辑信号传递到所述逻辑单元，并且通过所述第二外部连接端子将从所述逻辑单元接收到的所述第二信息输出到外部。
3.根据权利要求2所述的半导体装置，其中，
所述外围电路包括IF单元和电爆驱动器，
所述IF单元在输入级的I/O块处接收所述第一信息，将接收到的所述第一信息转换成所述逻辑信号，将所述逻辑信号传递到所述逻辑单元，并且
所述电爆驱动器通过所述第二外部连接端子将从所述逻辑单元接收到的所述第二信息输出到外部。
4.根据权利要求1所述的半导体装置，其中，形成有寄生双极晶体管，所述寄生双极晶体管具有分别与所述MOS晶体管的漏极、背栅和源极对应的集电极、基极和发射极。
5.一种车载电子装置，包括：
半导体装置；以及
算术处理单元，所述算术处理单元从所述半导体装置接收信号，对所述信号执行算术处理，并且将处理结果传输到所述半导体装置，所述半导体装置和所述算术处理单元形成在基板上，其中，
所述半导体装置包括：
第一外部连接端子，所述第一外部连接端子从第一受控装置接收第一信息；
第二外部连接端子，所述第二外部连接端子将第二信息输出到第二受控装置；
控制单元，所述控制单元基于所述第一信息产生所述第二信息；以及
ESD保护电路，所述ESD保护电路被分别提供到至少所述第一外部连接端子和所述第二外部连接端子，并且
所述ESD保护电路每个均包括：
功率MOS晶体管，所述功率MOS晶体管设置在所述第一外部连接端子或所述第二外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述第一外部连接端子或所述第二外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述第一外部连接端子或所述第二外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
电阻性元件，所述电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极。
6.根据权利要求5所述的车载电子装置，其中，形成有寄生双极晶体管，所述寄生双极晶体管具有分别与所述MOS晶体管的漏极、背栅和源极对应的集电极、基极和发射极。
7.一种车载电子系统，包括：
半导体装置；
电池，所述电池为所述半导体装置供应电力；以及
受控装置，所述受控装置将信号传输到所述半导体装置并且从所述半导体装置接收信号，其中，
所述半导体装置包括：
第一外部连接端子，所述第一外部连接端子通过线束连接到所述电池；
第二外部连接端子，所述第二外部连接端子通过所述线束连接到所述受控装置；
电源，所述电源通过转变从所述电池供应到所述第一外部连接端子的电力来产生电源电压；
控制单元，所述控制单元通过所述第二外部连接端子将信号传输到所述受控装置并且从所述受控装置接收信号；以及
ESD保护电路，所述ESD保护电路被提供到所述第二外部连接端子，并且
所述ESD保护电路包括：
功率MOS晶体管，所述功率MOS晶体管设置在所述第二外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述第二外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述第二外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
电阻性元件，所述电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极。
8.根据权利要求7所述的车载电子系统，进一步包括：
第一受控装置和第二受控装置，所述第一受控装置和所述第二受控装置每个均用作所述受控装置；以及
第一ESD保护电路和第二ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路每个均用作所述ESD保护电路，所述第一ESD保护电路和所述第二ESD保护电路被分别提供到所述第一受控装置和所述第二受控装置，
其中，所述第一受控装置是检测车辆的碰撞的碰撞传感器单元，并且
其中，所述第二受控装置是安装有气囊的气囊单元，基于所述碰撞传感器单元的检测结果来控制所述气囊的开合。
9.根据权利要求7所述的车载电子系统，其中，形成有寄生双极晶体管，所述寄生双极晶体管具有分别与所述MOS晶体管的漏极、背栅和源极对应的集电极、基极和发射极。
10.一种ESD保护电路，包括：
功率MOS晶体管，所述功率MOS晶体管设置在外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
第一电阻性元件，所述第一电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极，
其中，形成有寄生双极晶体管，所述寄生双极晶体管具有分别与所述MOS晶体管的漏极、背栅和源极对应的集电极、基极和发射极。
11.一种ESD保护电路，包括：
功率MOS晶体管，所述功率MOS晶体管设置在外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
第一电阻性元件，所述第一电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极，
其中，所述MOS晶体管设置在所述功率MOS晶体管的源极与所述参考电压端子之间。
12.一种ESD保护电路，包括：
功率MOS晶体管，所述功率MOS晶体管设置在外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
第一电阻性元件，所述第一电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；以及
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极，
其中，所述MOS晶体管设置在所述外部连接端子与所述功率MOS晶体管的漏极之间。
13.一种ESD保护电路，包括：
功率MOS晶体管，所述功率MOS晶体管设置在外部连接端子与参考电压端子之间；
箝位电路，所述箝位电路设置在所述外部连接端子与所述功率MOS晶体管的栅极之间，并且将所述外部连接端子与所述功率MOS晶体管的栅极之间的电压箝位在预定值或更小；
第一电阻性元件，所述第一电阻性元件设置在所述功率MOS晶体管的栅极与源极之间；
MOS晶体管，所述MOS晶体管与所述功率MOS晶体管串联设置，并且具有彼此共同地连接的栅极和源极；以及
第二电阻性元件，所述第二电阻性元件被设置在所述MOS晶体管的源极与漏极之间。
14.一种半导体装置，包括：
根据权利要求12所述的ESD保护电路；以及
受保护电路，所述受保护电路被供应有所述外部连接端子的电压。
15.一种ESD保护系统，包括：
根据权利要求11所述的ESD保护电路，所述ESD保护电路被公共地设置到多个外部连接端子；
多个第一二极管，所述多个第一二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述功率MOS晶体管的漏极和所述箝位电路连接的阴极；以及
多个第二二极管，所述多个第二二极管具有分别与所述多个外部连接端子连接的阴极和每个均与所述参考电压端子连接的阳极。
16.一种ESD保护系统，包括：
根据权利要求11所述的ESD保护电路，所述ESD保护电路被公共地设置到多个外部连接端子；
多个第一二极管，所述多个第一二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述功率MOS晶体管的漏极连接的阴极；
多个第二二极管，所述多个第二二极管具有分别与所述多个外部连接端子连接的阴极和每个均与所述参考电压端子连接的阳极；以及
多个第三二极管，所述多个第三二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述箝位电路连接的阴极。
17.一种ESD保护系统，包括：
根据权利要求12所述的ESD保护电路，所述ESD保护电路被公共地设置到多个外部连接端子；
多个第一二极管，所述多个第一二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述功率MOS晶体管的漏极和所述箝位电路连接的阴极；以及
多个第二二极管，所述多个第二二极管具有分别与所述多个外部连接端子连接的阴极和每个均与所述参考电压端子连接的阳极。
18.一种ESD保护系统，包括：
根据权利要求12所述的ESD保护电路，所述ESD保护电路被公共地设置到多个外部连接端子；
多个第一二极管，所述多个第一二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述功率MOS晶体管的漏极连接的阴极；
多个第二二极管，所述多个第二二极管具有分别与所述多个外部连接端子连接的阴极和每个均与所述参考电压端子连接的阳极；以及
多个第三二极管，所述多个第三二极管具有分别与所述多个外部连接端子连接的阳极和每个均与所述箝位电路连接的阴极。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-136087 | 2013-06-28 | ||
| JP2013136087 | 2013-06-28 | ||
| JP2014065602A JP6315786B2 (ja) | 2013-06-28 | 2014-03-27 | Ｅｓｄ保護回路、半導体装置、車載用電子装置及び車載用電子システム |
| JP2014-065602 | 2014-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253126A CN104253126A (zh) | 2014-12-31 |
| CN104253126B true CN104253126B (zh) | 2018-11-20 |
Family
ID=50980217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410305434.2A Active CN104253126B (zh) | 2013-06-28 | 2014-06-30 | Esd保护电路、半导体装置、车载电子装置和系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9640525B2 (zh) |
| EP (1) | EP2819168B1 (zh) |
| JP (1) | JP6315786B2 (zh) |
| CN (1) | CN104253126B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6315786B2 (ja) * | 2013-06-28 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護回路、半導体装置、車載用電子装置及び車載用電子システム |
| CN104578034A (zh) * | 2015-01-06 | 2015-04-29 | 武汉新芯集成电路制造有限公司 | 静电保护电路 |
| JP6624912B2 (ja) * | 2015-02-05 | 2019-12-25 | エイブリック株式会社 | 半導体装置 |
| CN105870117B (zh) * | 2015-02-05 | 2020-09-25 | 艾普凌科有限公司 | 半导体装置 |
| JP6714824B2 (ja) * | 2016-02-23 | 2020-07-01 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
| CN107204611A (zh) * | 2016-03-16 | 2017-09-26 | 帝奥微电子有限公司 | 过压保护结构 |
| FR3059490B1 (fr) * | 2016-11-25 | 2018-11-16 | Exagan | Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection |
| JP2018139346A (ja) * | 2017-02-24 | 2018-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた電子制御システム |
| US10593661B2 (en) * | 2017-03-03 | 2020-03-17 | Texas Instruments Incorporated | Circuit overvoltage protection |
| TWI647909B (zh) * | 2018-01-19 | 2019-01-11 | 立積電子股份有限公司 | 開關裝置 |
| CN108321781A (zh) * | 2018-04-17 | 2018-07-24 | 江苏卓胜微电子股份有限公司 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
| US11296499B2 (en) * | 2018-10-31 | 2022-04-05 | Nxp B.V. | Discharge protection circuit and method for operating a discharge protection circuit |
| US11495960B2 (en) | 2019-03-07 | 2022-11-08 | Rohm Co., Ltd. | Semiconductor device |
| JP7222756B2 (ja) * | 2019-03-07 | 2023-02-15 | ローム株式会社 | 半導体装置 |
| DE102019107039B4 (de) * | 2019-03-19 | 2023-11-23 | Ledvance Gmbh | LED-Treiber mit gesteuertem Spannungsvervielfacher |
| JP7332320B2 (ja) * | 2019-04-02 | 2023-08-23 | ローム株式会社 | 半導体装置 |
| DE102019211727A1 (de) * | 2019-08-05 | 2021-02-11 | Audi Ag | Verfahren zum Betreiben eines elektrisch antreibbaren Kraftfahrzeugs sowie eine Vorrichtung hierzu |
| US11303115B2 (en) | 2019-10-04 | 2022-04-12 | Robert Bosch Gmbh | Electrostatic discharge mitigation for differential signal channels |
| JP2022180756A (ja) | 2021-05-25 | 2022-12-07 | セイコーエプソン株式会社 | Ｅｓｄ保護回路、半導体装置、電子機器 |
| US11695272B1 (en) * | 2021-12-30 | 2023-07-04 | Halo Microelectronics International | Surge protection apparatus |
| WO2023164919A1 (en) * | 2022-03-04 | 2023-09-07 | Innoscience (suzhou) Semiconductor Co., Ltd. | Terminal protection network and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593121A (zh) * | 2011-01-14 | 2012-07-18 | 半导体元件工业有限责任公司 | 半导体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064249A (en) * | 1997-06-20 | 2000-05-16 | Texas Instruments Incorporated | Lateral DMOS design for ESD protection |
| JP3255147B2 (ja) | 1998-06-19 | 2002-02-12 | 株式会社デンソー | 絶縁ゲート型トランジスタのサージ保護回路 |
| US6614633B1 (en) * | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
| JP3926975B2 (ja) * | 1999-09-22 | 2007-06-06 | 株式会社東芝 | スタック型ｍｏｓトランジスタ保護回路 |
| JP3729082B2 (ja) | 2001-04-25 | 2005-12-21 | 日本電信電話株式会社 | 半導体保護回路 |
| US20050275027A1 (en) * | 2003-09-09 | 2005-12-15 | Micrel, Incorporated | ESD protection for integrated circuits |
| DE102004035745A1 (de) * | 2004-07-23 | 2006-02-16 | Infineon Technologies Ag | Integrierter Schaltkreis |
| US20060028776A1 (en) * | 2004-08-09 | 2006-02-09 | Michael Stockinger | Electrostatic discharge protection for an integrated circuit |
| JP4857834B2 (ja) * | 2006-03-17 | 2012-01-18 | 株式会社デンソー | 入力保護回路 |
| US7542255B2 (en) * | 2006-03-16 | 2009-06-02 | Denso Corporation | Input protection circuit |
| JP4830838B2 (ja) * | 2006-12-19 | 2011-12-07 | 株式会社デンソー | 電気電子回路 |
| JP2010278188A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路装置 |
| KR101091126B1 (ko) | 2009-07-20 | 2011-12-09 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
| KR101043238B1 (ko) | 2009-11-25 | 2011-06-30 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
| US9013848B2 (en) * | 2012-09-27 | 2015-04-21 | Alpha And Omega Semiconductor Incorporated | Active clamp protection circuit for power semiconductor device for high frequency switching |
| US9076656B2 (en) * | 2013-05-02 | 2015-07-07 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) clamp circuit with high effective holding voltage |
| JP6315786B2 (ja) * | 2013-06-28 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護回路、半導体装置、車載用電子装置及び車載用電子システム |
| US9431384B2 (en) * | 2014-03-21 | 2016-08-30 | Texas Instruments Incorporated | Programmable ESD protection circuit |
-
2014
- 2014-03-27 JP JP2014065602A patent/JP6315786B2/ja active Active
- 2014-05-29 US US14/290,651 patent/US9640525B2/en active Active
- 2014-06-25 EP EP14173850.0A patent/EP2819168B1/en active Active
- 2014-06-30 CN CN201410305434.2A patent/CN104253126B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593121A (zh) * | 2011-01-14 | 2012-07-18 | 半导体元件工业有限责任公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2819168A1 (en) | 2014-12-31 |
| US20150002965A1 (en) | 2015-01-01 |
| CN104253126A (zh) | 2014-12-31 |
| JP6315786B2 (ja) | 2018-04-25 |
| US9640525B2 (en) | 2017-05-02 |
| JP2015029251A (ja) | 2015-02-12 |
| EP2819168B1 (en) | 2019-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104253126B (zh) | Esd保护电路、半导体装置、车载电子装置和系统 | |
| US8975940B2 (en) | Semiconductor device | |
| CN101436592B (zh) | 半导体集成电路 | |
| CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
| CN102738782B (zh) | 半导体集成电路的esd保护电路 | |
| US7869174B2 (en) | Semiconductor device with a plurality of power supply systems | |
| US10381827B2 (en) | Semiconductor integrated circuit device | |
| US8643990B2 (en) | Protection circuit | |
| JP5067786B2 (ja) | 電力用半導体装置 | |
| US8576526B2 (en) | Reduced current leakage in RC ESD clamps | |
| US8116052B2 (en) | Power supply control circuit including overvoltage protection circuit | |
| JP2010278188A (ja) | 半導体集積回路装置 | |
| US7675726B2 (en) | Device for protecting electronic modules in a multi-voltage on-board electrical system against short circuits | |
| US9545041B2 (en) | I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device | |
| EP2840608A2 (en) | A bias-insensitive trigger circuit for bigfet esd supply protection | |
| US20070177317A1 (en) | ESD protection circuit | |
| TWI296150B (en) | An analog input/output circuit with esd protection | |
| US20170093152A1 (en) | Esd detection circuit | |
| US11824349B2 (en) | Electrostatic discharge protection circuit | |
| US9154133B2 (en) | ESD robust level shifter | |
| US20180115156A1 (en) | Semiconductor integrated circuit and semiconductor device including the same | |
| US20050002141A1 (en) | Electrostatic discharge protection circuit | |
| KR101093623B1 (ko) | 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법 | |
| CN114242715B (zh) | 一种双向静电放电保护模块 | |
| CN112838849A (zh) | 输出管脚的静电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: Tokyo, Japan Applicant after: Renesas Electronics Corporation Address before: Kanagawa Applicant before: Renesas Electronics Corporation |
|
| COR | Change of bibliographic data | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |