JP6714824B2 - 静電気保護回路、半導体集積回路装置、及び、電子機器 - Google Patents
静電気保護回路、半導体集積回路装置、及び、電子機器 Download PDFInfo
- Publication number
- JP6714824B2 JP6714824B2 JP2016031696A JP2016031696A JP6714824B2 JP 6714824 B2 JP6714824 B2 JP 6714824B2 JP 2016031696 A JP2016031696 A JP 2016031696A JP 2016031696 A JP2016031696 A JP 2016031696A JP 6714824 B2 JP6714824 B2 JP 6714824B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- node
- circuit block
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000015556 catabolic process Effects 0.000 claims description 61
- 230000005611 electricity Effects 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 48
- 238000009792 diffusion process Methods 0.000 description 36
- 239000012535 impurity Substances 0.000 description 35
- 230000006378 damage Effects 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1及び図2は、本発明の一実施形態に係る半導体集積回路装置の構成例を示す回路図である。この半導体集積回路装置は、電源端子P1及びP2と、信号端子P3と、ダイオード1及び2と、電源配線3及び4と、本発明のいずれかの実施形態に係る静電気保護回路10と、内部回路20とを含んでいる。電源配線3及び4の各々は、抵抗成分を有している。また、内部回路20は、PチャネルMOSトランジスターQP20と、NチャネルMOSトランジスターQN20とを含んでいる。
VF+VW+VPC<VDMG ・・・(1)
ここで、VFはダイオード1の順方向電圧であり、VWは電源配線3の抵抗成分にサージ電流IESDが流れた際に発生する電圧であり、VPCは静電気保護回路10にサージ電流IESDが流れた際に発生する電圧である。
VF+VW+VPC<VDMG ・・・(2)
ここで、VFはダイオード2の順方向電圧であり、VWは電源配線4の抵抗成分にサージ電流IESDが流れた際に発生する電圧であり、VPCは静電気保護回路10にサージ電流IESDが流れた際に発生する電圧である。
図3は、本発明の第1の実施形態に係る静電気保護回路の構成例を示す回路図である。図3に示すように、第1の実施形態に係る静電気保護回路は、ノードN1とノードN2との間に直列に接続された複数の回路ブロック(例えば、放電回路又はクランプ回路)を含んでいる。複数の回路ブロックを直列に接続することにより、ホールド電圧を高く設定することが可能になる。
図6は、本発明の第2の実施形態に係る静電気保護回路の構成例を示す回路図である。第2の実施形態においては、図3に示す第1の実施形態に係る静電気保護回路において、回路ブロック11の替りに、回路ブロック13及び14が設けられている。その他の点に関しては、第2の実施形態は、第1の実施形態と同様でも良い。
図13は、本発明の第3の実施形態において用いられる回路ブロックの構成例を示す回路図である。第3の実施形態においては、図6に示す第2の実施形態に係る静電気保護回路において、回路ブロック13又は14の替りに、図13に示す回路ブロック15が用いられる。その他の点に関しては、第3の実施形態は、第2の実施形態と同様でも良い。
第4の実施形態においては、図6に示す第2の実施形態に係る静電気保護回路において、回路ブロック12のツェナートリガー・バイポーラトランジスターのトリガー電圧がホールド電圧よりも低く設定されている。その他の点に関しては、第4の実施形態は、第2の実施形態と同様でも良い。
図18は、本発明の第5の実施形態に係る静電気保護回路の構成例を示す回路図である。第5の実施形態においては、図6に示す第2の実施形態に係る静電気保護回路において、回路ブロック13及び14の替りに、回路ブロック16及び17が設けられている。その他の点に関しては、第5の実施形態は、第2の実施形態と同様でも良い。
第5の実施形態において用いられる回路ブロック12のバイポーラトランジスターは、サイリスターと比較してホールド電圧が高く、それに対して、ツェナーダイオードの降伏電圧を上げることには限界がある。即ち、イオンドーピングされていないバイポーラトランジスターよりもツェナーダイオードの降伏電圧を高くすることはできない。そこで、第6の実施形態においては、バイポーラトランジスターの替りにサイリスターが用いられる。
図27は、本発明の第7の実施形態に係る静電気保護回路の構成例を示す回路図である。第7の実施形態においては、図23に示す第6の実施形態に係る静電気保護回路において、回路ブロック16及び17の替りに、回路ブロック11及び12が設けられている。その他の点に関しては、第7の実施形態は、第6の実施形態と同様でも良い。
図28は、本発明の第8の実施形態において用いられる回路ブロックの構成例を示す回路図である。以上説明した実施形態に係る静電気保護回路において、回路ブロック11又は12の替りに、回路ブロック11aを用いても良い。
次に、本発明の一実施形態に係る電子機器について説明する。
図29は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。図29に示すように、電子機器110は、CPU120と、操作部130と、ROM(リードオンリー・メモリー)140と、RAM(ランダムアクセス・メモリー)150と、通信部160と、表示部170と、音声出力部180とを含んでも良い。
Claims (7)
- 第1の端子に第1のノードを介して接続されると共に、第2の端子に第2のノードを介して接続された静電気保護回路であって、
前記第1のノードと前記第2のノードとの間に直列に接続された複数の回路ブロックを備え、
前記複数の回路ブロックの内の少なくとも1つの回路ブロックが、トリガー電圧を設定するツェナーダイオードを含み、前記第1のノードの電位が前記第2のノードの電位よりも高くなって当該回路ブロックの両端間の電圧が前記ツェナーダイオードの降伏電圧に達したときに導通状態となり、
前記複数の回路ブロックの内の他の少なくとも1つの回路ブロックが、当該回路ブロックの一端に接続されたドレイン、及び、当該回路ブロックの他端に接続されたソース及びゲートを有し、前記第1のノードの電位が前記第2のノードの電位よりも高くなって当該回路ブロックの両端間の電圧がブレークダウン電圧に達すると放電電流を流すMOSトランジスターを含む、静電気保護回路。 - 前記ツェナーダイオードを含む回路ブロックが、
当該回路ブロックの一端に接続されたコレクター、及び、当該回路ブロックの他端に接続されたエミッターを有するバイポーラトランジスターと、
前記バイポーラトランジスターのベースとエミッターとの間に接続された抵抗素子と、をさらに含み、前記ツェナーダイオードが、前記バイポーラトランジスターのコレクターとベースとの間に接続され、前記第1のノードの電位が前記第2のノードの電位よりも高くなって当該回路ブロックの両端間の電圧が前記降伏電圧に達すると、前記抵抗素子又は前記バイポーラトランジスターのベースに電流を流す、請求項1記載の静電気保護回路。 - 前記ツェナーダイオードを含む回路ブロックが、
当該回路ブロックの一端に接続されたアノード、及び、当該回路ブロックの他端に接続されたカソードを有するサイリスターと、
前記サイリスターのカソード及びアノードの内の一方と前記サイリスターのゲートとの間に接続された抵抗素子と、
をさらに含み、前記ツェナーダイオードが、前記サイリスターのカソード及びアノードの内の他方と前記サイリスターのゲートとの間に接続され、前記第1のノードの電位が前記第2のノードの電位よりも高くなって当該回路ブロックの両端間の電圧が前記降伏電圧に達すると、前記抵抗素子又は前記サイリスターのゲートに電流を流す、請求項1記載の静電気保護回路。 - 前記複数の回路ブロックの内の他の少なくとも1つの回路ブロックが、当該回路ブロックの一端に接続されたコレクター、及び、当該回路ブロックの他端に接続されたエミッターを有し、前記第1のノードの電位が前記第2のノードの電位よりも高くなって当該回路ブロックの両端間の電圧がブレークダウン電圧に達すると放電電流を流すバイポーラトランジスターを含む、請求項1〜3のいずれか1項記載の静電気保護回路。
- 前記MOSトランジスターのドレイン又はソース、又は、前記バイポーラトランジスターのコレクターにおいて、コンタクトが接触する部分を含む所定の領域がシリサイド化され、その他の領域がシリサイド化されていない、請求項2または4に記載の静電気保護回路。
- 請求項1〜5のいずれか1項記載の静電気保護回路を備える半導体集積回路装置。
- 請求項6記載の半導体集積回路装置を備える電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031696A JP6714824B2 (ja) | 2016-02-23 | 2016-02-23 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
US15/420,636 US10396551B2 (en) | 2016-02-23 | 2017-01-31 | Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031696A JP6714824B2 (ja) | 2016-02-23 | 2016-02-23 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017152461A JP2017152461A (ja) | 2017-08-31 |
JP6714824B2 true JP6714824B2 (ja) | 2020-07-01 |
Family
ID=59630230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016031696A Active JP6714824B2 (ja) | 2016-02-23 | 2016-02-23 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10396551B2 (ja) |
JP (1) | JP6714824B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021022687A (ja) * | 2019-07-30 | 2021-02-18 | セイコーエプソン株式会社 | 静電気保護回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
US6501632B1 (en) * | 1999-08-06 | 2002-12-31 | Sarnoff Corporation | Apparatus for providing high performance electrostatic discharge protection |
JP3675303B2 (ja) * | 2000-05-31 | 2005-07-27 | セイコーエプソン株式会社 | 静電気保護回路が内蔵された半導体装置及びその製造方法 |
JP3422313B2 (ja) | 2000-06-08 | 2003-06-30 | セイコーエプソン株式会社 | 静電気保護回路が内蔵された半導体装置 |
JP3678156B2 (ja) * | 2001-03-01 | 2005-08-03 | 株式会社デンソー | 静電気保護回路 |
US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
US7763940B2 (en) * | 2004-12-15 | 2010-07-27 | Sofics Bvba | Device having a low-voltage trigger element |
US8120887B2 (en) * | 2007-02-28 | 2012-02-21 | Alpha & Omega Semiconductor, Ltd. | MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage |
US7701682B2 (en) * | 2008-01-31 | 2010-04-20 | Freescale Semiconductors, Inc. | Electrostatic discharge protection |
US8432651B2 (en) * | 2010-06-09 | 2013-04-30 | Analog Devices, Inc. | Apparatus and method for electronic systems reliability |
US20140167099A1 (en) * | 2011-03-10 | 2014-06-19 | Qpx Gmbh | Integrated circuit including silicon controlled rectifier |
JP2014120547A (ja) | 2012-12-14 | 2014-06-30 | Renesas Electronics Corp | Esd保護回路 |
JP2014132717A (ja) | 2013-01-07 | 2014-07-17 | Seiko Epson Corp | 静電気放電保護回路及び半導体回路装置 |
JP6315786B2 (ja) * | 2013-06-28 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | Esd保護回路、半導体装置、車載用電子装置及び車載用電子システム |
EP2822035A1 (en) * | 2013-07-01 | 2015-01-07 | Ams Ag | Electrostatic discharge protection circuit and method for electrostatic discharge protection |
JP6237183B2 (ja) | 2013-12-09 | 2017-11-29 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP6375618B2 (ja) | 2013-12-09 | 2018-08-22 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP6398649B2 (ja) | 2014-11-25 | 2018-10-03 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
-
2016
- 2016-02-23 JP JP2016031696A patent/JP6714824B2/ja active Active
-
2017
- 2017-01-31 US US15/420,636 patent/US10396551B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017152461A (ja) | 2017-08-31 |
US10396551B2 (en) | 2019-08-27 |
US20170244243A1 (en) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6714825B2 (ja) | 静電気保護回路、半導体集積回路装置、及び、電子機器 | |
US8164872B2 (en) | Power supply clamp circuit | |
US7154152B2 (en) | Semiconductor device | |
CN100502017C (zh) | 半导体集成电路器件 | |
JP4146672B2 (ja) | 静電気保護素子 | |
KR19990078148A (ko) | 반도체장치 | |
US6847059B2 (en) | Semiconductor input protection circuit | |
US10700053B2 (en) | Electrostatic protection element | |
US20030043517A1 (en) | Electro-static discharge protecting circuit | |
JPH07193195A (ja) | Cmos集積回路装置 | |
JP5764254B2 (ja) | 半導体装置 | |
JP6714824B2 (ja) | 静電気保護回路、半導体集積回路装置、及び、電子機器 | |
WO2010035374A1 (ja) | 半導体集積回路 | |
JP5241109B2 (ja) | 半導体集積回路装置 | |
US6833590B2 (en) | Semiconductor device | |
JP2019036647A (ja) | 静電気保護回路、半導体装置、及び、電子機器 | |
US6583475B2 (en) | Semiconductor device | |
JP2007227697A (ja) | 半導体装置および半導体集積装置 | |
US9711497B2 (en) | Semiconductor unit with proection circuit and electronic apparatus | |
US7723794B2 (en) | Load driving device | |
JP2020178061A (ja) | 静電気保護回路、半導体装置および電子機器 | |
JP4826043B2 (ja) | 入力保護回路 | |
JP2021022666A (ja) | 静電気保護回路 | |
JP2012169522A (ja) | 過電圧保護回路及び半導体集積回路 | |
JP2024101650A (ja) | ダイオード回路及び回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180906 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6714824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |