CN104253018B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104253018B
CN104253018B CN201410261080.6A CN201410261080A CN104253018B CN 104253018 B CN104253018 B CN 104253018B CN 201410261080 A CN201410261080 A CN 201410261080A CN 104253018 B CN104253018 B CN 104253018B
Authority
CN
China
Prior art keywords
semiconductor wafer
cyclic annular
splicing tape
semiconductor
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410261080.6A
Other languages
English (en)
Other versions
CN104253018A (zh
Inventor
田中阳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104253018A publication Critical patent/CN104253018A/zh
Application granted granted Critical
Publication of CN104253018B publication Critical patent/CN104253018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体装置的制造方法，能够减少用于去除半导体晶片的环状增强部时的工数，并能减少裂纹或碎片掉落。该半导体装置的制造方法将半导体晶片切割成多个半导体装置，该半导体晶片在背面的中央部具有厚度比外周部要薄的凹部，且在外周部具有环状增强部，在凹部中具有形成多个半导体装置的半导体元件区域、以及由半导体元件区域以外的凹部构成的剩余区域，该制造方法包括：用粘接带将半导体晶片的背面安装到切割架上的安装工序；将安装在切割架上的半导体晶片的背面载放到具有比其凹部要小的凸部的工作台上，并从半导体晶片的正面侧切断半导体元件形成区域来将多个半导体装置一个个切割出来的切断工序；使粘接带的粘接力下降的粘接力下降工序；将环状增强部从粘接带剥离的剥离工序；以及去除环状增强部和剩余区域的去除工序。

Description

半导体装置的制造方法
技术领域
本发明涉及使用背面具有圆形凹部的半导体晶片的半导体装置的制造方法。
背景技术
近年来，IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)要求具有高性能以及低成本，因此，半导体晶片变得越来越薄。例如半导体晶片的厚度需要薄至50μm～100μm左右，或是更薄的厚度。
半导体晶片的薄化是在半导体晶片的正面上形成了元件结构之后，对半导体晶片的背面进行研磨直至达到规定的厚度来实现的。
然而，薄化后的半导体晶片的机械强度会下降，因此，容易产生断裂或裂纹，难以对其进行搬运等处理。
由此，在半导体晶片的正面形成了元件结构之后，通过从半导体晶片的背面对位于半导体晶片中央部的元件结构部进行研磨，并使半导体晶片的外周部保留规定的宽度来构成增强部，能够提高半导体晶片的机械强度，减少半导体晶片的断裂或裂纹。
然后，在去除了半导体晶片的增强部之后，以各个元件结构为单位对半导体晶片进行切割，切断后得到一个个的半导体装置。
图18中示出了中央部被薄化而外周部成为增强部的半导体晶片。图18(a)是半导体晶片的俯视图，图18(b)是图18(a)的A-A’剖视图。
由图18(b)可知，在半导体晶片1背面的外周部形成有晶片的厚度较厚的环状增强部2，在半导体晶片1背面的中央部形成有晶片的厚度较薄的背面凹部3。
由图18(a)可知，背面凹部3中存在形成有半导体装置4的元件形成区域6，元件形成区域6中形成有芯片分割线7，用于切断元件形成区域6而得到一个个半导体装置4。背面凹部3中除元件形成区域6以外的区域为剩余区域5。
作为去除半导体晶片外周所形成的环状增强部的方法，可以用紫外线固化型粘接带将背面具有圆形凹部的半导体晶片与切割架粘贴在一起，并放置到卡盘台上，在切断了半导体晶片外周的环状增强部之后，使粘贴在环状增强部上的那部分粘接带的粘接力减弱，并在粘接带与环状增强部的边界处插入钩爪来去除环状增强部。(例如专利文献1)
还可以用紫外线固化型粘接带将背面具有凹部的半导体晶片与切割架粘贴在一起，并放置到与背面凹部相嵌合的卡盘台上，沿着晶片上的分区线进行切割，从而将晶片上的器件区域切断，环状增强部维持环状状态，使粘贴在环状增强部上的那部分粘接带的粘接力减弱，从而去除环状增强部。(例如专利文献2)
还可以用紫外线固化型粘接带将背面具有凹部的半导体晶片与切割架粘贴在一起，然后进行切割，使晶片上的器件区域一个个分割开来，而环状增强部则处于未被分割的状态，通过使环状增强部的粘接带的粘接力减弱，并将切割架放置到与背面凹部相嵌合的工作台上，使工作台上下移动来从粘接带去除环状增强部。(例如专利文献3)
现有专利文献
专利文献
专利文献1：日本专利特开2011-61137号公报
专利文献2：日本专利特开2010-62375号公报
专利文献3：日本专利特开2011-210858号公报
发明内容
发明所要解决的技术问题
然而，在预先切断并去除半导体晶片外周的环状增强部的情况下，需要耗费一定的工数来切断环状增强部。
另外，在去除环状增强部的工序中，当通过在半导体晶片与粘接带的边界处插入钩爪等来去除时，钩爪有可能与半导体晶片外周的环状增强部的侧面相接触，此时，环状增强部将与元件区域相接触，从而有可能产生裂纹。而且，在拿起环状增强部时，产生了裂纹的位置有可能掉落碎片。
本发明提供一种半导体装置的制造方法，能够减少用于去除半导体晶片外周的环状增强部的工数，并能减少裂纹或裂纹所产生的碎片掉落。
解决技术问题所采用的技术方案
一种半导体装置的制造方法，将半导体晶片分割成多个半导体装置，该半导体晶片在背面的中央部具有厚度比外周部要薄的凹部，且在外周部具有环状增强部，在凹部中具有形成多个半导体装置的半导体元件区域、以及由半导体元件区域以外的凹部构成的剩余区域，该制造方法包括：用粘接带将所述半导体晶片的背面安装到切割架上的安装工序；将安装在所述切割架上的所述半导体晶片的背面载放到具有比所述凹部要小的凸部的工作台上，并从所述半导体晶片的正面侧切断所述半导体元件形成区域，从而将所述多个半导体装置一个个切割出来的切断工序；使粘接带的粘接力下降的粘接力下降工序；将环状增强部从粘接带剥离的剥离工序；以及去除剩余区域的去除工序。
发明效果
本发明提供一种半导体装置的制造方法，能够减少用于去除半导体晶片的环状增强部时的工数，并能减少裂纹或碎片掉落。
附图说明
图1是表示本发明实施方式的流程图。
图2是表示本发明实施方式的切割架安装工序的剖视图。
图3是表示本发明实施方式中安装在切割架上的半导体晶片的俯视图与B-B’剖视图。
图4是表示本发明实施方式的切断工序的剖视图。
图5是表示本发明实施方式的切断工序后的半导体晶片的俯视图。
图6是表示本发明实施方式的粘接力下降工序的剖视图。
图7是表示本发明实施方式的剥离工序的剖视图。
图8是表示本发明实施方式的环状剥离治具的立体图。
图9是表示本发明实施方式的环状剥离治具的俯视图和C-C’剖视图。
图10是表示本发明实施方式的去除工序的剖视图。
图11是表示本发明实施方式的去除治具的立体图。
图12是表示本发明实施方式的扩张工序的剖视图。
图13是表示本发明实施方式的扩张工序的剖视图。
图14是表示本发明实施方式的扩张工序的剖视图。
图15是表示本发明实施方式的扩张工序的剖视图。
图16是表示本发明实施方式的扩张工序后的半导体装置的剖视图。
图17是表示本发明实施方式的剥离工序和去除工序的变形例的剖视图。
图18是表示半导体晶片的俯视图和A-A'剖视图。
具体实施方式
下面，参照附图，对本发明所涉及的半导体装置的制造方法的理想实施方式进行详细说明。
(实施方式)
图18中示出了中央部被薄化而外周部成为环状增强部2的半导体晶片1。图18(a)是半导体晶片1的俯视图，图18(b)是图18(a)的A-A’剖视图。
由图18(b)可知，在半导体晶片1背面的外周部形成有晶片的厚度较厚的环状增强部2，在半导体晶片1背面的中央部形成有晶片的厚度较薄的背面凹部3。
由图18(a)可知，背面凹部3中存在形成有半导体装置4的元件形成区域6，元件形成区域6中形成有芯片分割线7，用于切断元件形成区域6而得到一个个的半导体装置4。另外，背面凹部3中除元件形成区域6以外的区域为剩余区域5。
环状增强部2的厚度例如为100～725μm，背面凹部3的厚度例如为50～400μm。
背面凹部3通过从半导体晶片1的背面进行研磨至规定的厚度而形成，环状增强部2则与半导体晶片1的外周保留例如1.0～5.0mm左右的宽度不被研磨。
图1中示出本发明的流程图。通过对背面进行研磨而形成了背面凹部3和环状增强部2的图18所示的半导体晶片1在切割架安装工序101中，如后面的图2所示那样，通过粘接带13安装到切割架14上。安装在切割架14上的半导体晶片1在切断工序102中，如后面图4所示那样，沿着将半导体装置4一个个切割出来的芯片分割线7切断半导体芯片1的元件形成区域6，从而将元件形成区域6切割成一个个的半导体装置4。粘接带粘接力下降工序103中，如后面的图6所示那样，使切断后的半导体晶片1整个背面上的粘接带13的粘接力下降，在剥离工序104中，如后面的图7所示那样，将半导体晶片1的环状增强部2从粘接带13剥离。此外，在去除工序105中，如后面的图10所示那样，去除环状增强部2和剩余区域5。被分割成一个个的半导体装置4在扩张工序106中，如后面的图12那样相邻半导体装置4之间的间隔被增大。
图2中示出本发明的切割架安装工序102的剖视图。
如图2(a)所示，在具有上室43和下室44的真空腔40内，使粘接带13的粘贴面即半导体晶片1的背面凹部3朝上，将其放置到只有设置在橡胶片42上的半导体晶片1的外周部与之相接触的锪孔工作台41(日语：座繰ステージ)上。在所放置的半导体晶片1的上部设置粘贴了粘接带13的切割架14，将上室43和下室33一同抽真空45。此时，通过使用锪孔工作台41，从而无需与半导体晶片1的元件形成区域6相接触就能进行保持，从而能够防止半导体晶片1的正面受损。
接下来，如图2(b)所示，将下室44向大气开放46，将橡胶片42压向上室43一侧，使得粘接带13和半导体晶片1的环状增强部2紧贴在一起。
接下来，如图2(c)所示，将上室43向大气开放46，使得粘接带13和半导体晶片1的背面凹部3紧贴在一起。利用上室43和下室44的压差，将粘接带13粘贴在半导体晶片1的背面。
图3中示出了本发明的切割架安装工序101中，半导体晶片1通过粘接带13而安装在切割架14上的状态。图3(a)是俯视图，图3(b)是B-B’剖视图。
粘接带13沿着背面凹部3进行粘贴，因此，能够抑制后面图4的切断工序中使用的切削水进入半导体晶片1与粘接带13之间而导致粘接带13剥离的情况，进而能够抑制因粘接带13剥离导致半导体晶片1的固定变得不稳定而产生的裂纹。此时，粘接带13优选其粘接力能够在后续工序中降低的涂布有紫外线固化型粘接剂的粘接带。
图4中示出本发明的切断工序102的剖视图。于切割架安装工序101中安装到切割架14上的半导体晶片1被载放到凸型工作台11上，且通过真空吸附来固定，该凸型工作台11具有能与半导体晶片背面的背面凹部3相嵌合的凸形的多孔卡盘(未图示)。
载放在凸型工作台11上的半导体晶片1被切割刀20沿着芯片分割线7切断。此时，半导体晶片1的厚度较薄的背面凹部3被切断，环状增强部2与剩余区域5变成相连的状态。
通过使环状增强部2与剩余区域5连在一起，能够在去除工序105中以较少的工数去除环状增强部2与剩余区域5。另外，也可以用激光来进行切断。
图5中示出本发明的切断工序102之后的半导体晶片1。切断工序102之后的半导体晶片1被分成两部分，其中一部分是在切断工序102中将元件形成区域6一个个分割开来而得到的半导体装置4，另一部分是环状增强部2及剩余区域5。
图6中示出粘接力下降工序103的剖视图。利用紫外灯21从半导体晶片1的背面向涂布有紫外线固化型粘接剂的粘接带13照射紫外线，从而使半导体晶片1与粘接带13相接的面的粘接力下降。
通过对半导体晶片1的整个面照射紫外线来使其粘接力下降，能够容易地去除半导体晶片1的环状增强部2和剩余区域5，并且在去除了环状增强部2与剩余区域5之后拾取被分割成一个个的半导体装置4时，无需再次进行紫外线照射，从而能够减少工序。
图7中示出剥离工序104的剖视图。图7(a)中示出了经切断工序102切断并利用粘接带13粘贴在切割架14上的半导体晶片1的载放固定状态的剖视图，图7(b)中示出了用环状剥离治具31将半导体晶片1的环状增强部2从粘接带13剥离后的状态的剖视图。
如图7(a)所示，通过粘接带13粘贴在切割架14上的半导体晶片1被载放在保持工作台12上，该保持工作台12可以是与半导体晶片1的背面凹部3相嵌合，也可以是具有能够载放半导体晶片的元件形成区域6的大小，切割架14由切割架夹具15进行固定。
另外，保持工作台12具有多孔卡盘(未图示)，通过吸附来固定半导体晶片1的背面凹部3。
然后，如图7(b)所示，使半导体晶片1的中心与环状剥离治具31的中心一致，并使直径比半导体晶片1的外径要大但比切割架14的内径要小的环状剥离夹具31从半导体晶片1的正面侧开始下降，从而将粘接带13向下压。通过使环状剥离治具31下降来将粘接带13向下压，从而将半导体晶片1的环状增强部2从粘接带13剥离。
保持工作台12与切割架14水平放置时，沿垂直于保持工作台12的方向使环状剥离治具31下降来将粘接带13向下压。
此时，载放在保持工作台12上的剩余区域5不会从粘接带13剥离，处于和粘接带13相接的状态。
从而，即使环状增强部2从粘接带13剥离，与环状增强部2相连的剩余区域5也不会从粘接带13剥离，因此，剩余区域5不会接触到元件形成区域6，能够防止裂纹产生。
图8中示出环状剥离治具31的形状。图8(a)是在圆形的环状板52上呈环状地安装有多个销51的环状剥离治具31。通过使环状排列的多个销51从粘接带13的上面开始下降，来将环状增强部2从粘接带13剥离。通过等间隔地设置销51，能够使环状增强部2无倾斜地剥离。另外，销51的间隔越窄，数量越多，将粘接带13向下压的力就越分散，从而能够使环状增强部2受到的应力得到缓和。通过缓和应力，能够防止半导体晶片1的剩余区域5与元件形成区域6发生破损。
为了防止将粘接带13向下压的力集中在销的角度而导致粘接带13破损，销51的形状优选为圆柱状。
图8(b)是在圆形的环状板52上呈环状安装的多个销51上进一步安装圆形的环状板52，使得使粘接带13下降的那一个面的形状为圆形环状的环状剥离治具31。通过使与粘接带13相接的面为圆形环状，能够使环状剥离治具31下降时将粘接带13向下压的力分散，从而能够缓和环状增强部2受到的应力。
图8(c)所示的环状剥离治具31呈圆筒形，使粘接带13一面下降的那一个面为与图8(b)相同的圆形环状。因此，能够分散使环状剥离治具31下降时将粘接带13向下压的力，从而能够使环状增强部2受到的应力得到缓和。
通过图8(b)、图8(c)那样将粘接带13向下压的力分散，能够缓和环状增强部2所受到的应力，能够使环状增强部2无倾斜地剥离，从而能够防止半导体晶片1的元件形成区域6与剩余区域5因接触而破损，因此，对于环状剥离治具31的形状，其使粘接带13下降的那一个面优选为图8(b)、图8(c)所示的圆形环状。
环状剥离治具31的材质优选为金属或树脂。另外，在图8(b)、图8(c)的情况下，与粘接带13相接的面只要是与半导体晶片1的外形相同或相近的形状即可。
图9中示出图8(c)的环状剥离治具31的端部的形状。图9(a)中示出环状剥离治具31的外形，图9(b)～(d)中示出C-C’剖视图。
与粘接带13相接的那一个面可以是图9(b)所示的角状，也可以是图9(c)所示的对角部进行倒角后的形状，还可以是图9(d)所示的将角部加工成R形的形状。如图9(c)、图9(d)所示，通过采用倒角后的形状或加工成R形的形状，能够防止环状剥离治具31下降来将粘接带13向下压时粘接带13发生损坏。
将图9(b)～(d)所示的端部的形状用于图8(a)、图8(b)所示的与粘接带13相接的那个面的销51、以及圆形的环状板52的形状，也可以得到相同的效果。
图10中示出去除工序105的剖视图，图11中示出去除治具32的立体图。如图11所示，去除治具32呈圆筒形，具有吸附部33。为了吸住半导体晶片1的环状增强部2，吸附部33的外径优选为与环状增强部2的外径相等或在环状增强部2的外径以下。吸附部33的内径优选为大于元件形成区域6。
如图10(a)所示，从环状增强部2剥离了粘接带13之后，在使环状剥离治具31下降的状态下，使去除治具32下降，并利用去除治具32的吸附部33来吸住环状增强部2。此时，保持工作台12上，元件形成区域6的背面被保持工作台12吸住。
如图10(b)所示，通过使去除治具32上升，半导体晶片1的剩余区域5被抬起而去除。环状增强部2被环状剥离治具31从粘接带13剥离，剩余区域5则如图6所示那样用紫外灯21对其照射紫外线而使粘接带13的粘接力下降，因此，能够容易地去除环状增强部2和剩余区域5。
另外，由于去除治具32通过吸附部33吸住来去除环状增强部2和剩余区域5，因此，能够使半导体晶片1的剩余区域5和元件形成区域6不发生接触即被去除。
通过在不与元件形成区域6接触的情况下去除剩余区域5，能够抑制剩余区域5与元件区域6因接触而产生裂纹、碎片掉落、以及微粒掉落。
图12中示出扩张工序106的剖视图。图12中，在去除工序105中去除了环状增强区域2和剩余区域5之后，解除保持工作台12的真空吸附，在将环状剥离治具31压向粘接带13的状态下，将保持工作台12上升例如5～30mm左右，从而使切断工序102中被分割成一个个的元件形成区域6的半导体装置4之间的间隔得到扩张。
通过将半导体装置4之间的间隔扩张到一定程度，能够在从粘接带13取下半导体装置4时，抑制其半导体装置4的接触，从而防止半导体装置4产生裂纹。
图13和图14中示出了使用锁紧圈的扩张工序106的剖视图。如图13所示，在扩张半导体装置4之间的间隔时，可以在将环状剥离治具31压向粘接带13的状态下，用锁紧圈(grip ring)22a、22b锁紧粘接带13。锁紧圈22a与保持工作台12一起上升，然后嵌入固定在粘接带13上面的锁紧圈22b。此时，如图14所示，锁紧圈22b也可以从粘接带13的上面降下来。通过使用锁紧圈来扩张半导体装置4之间的间隔，能够保持半导体装置4之间的间隔得到扩张的状态。
另外，可以不使用图12～图14所示的环状剥离治具31，而是如图15所示的扩张工序106的剖视图那样使保持工作台12上升5～50mm，来扩张半导体装置4的间隔。通过将半导体装置4之间的间隔扩张到一定程度，能够在从粘接带13取下半导体装置4时，抑制其半导体装置4的接触，从而能防止半导体装置4产生裂纹。此时，也可以与图13、图14一样使用锁紧圈22a、22b。
图16中示出了将锁紧圈22a、22b外周的粘接带13切出并与切割架14分离后的状态。通过与切割架14分离，能够利用锁紧圈22a、22b来保持将半导体装置4的间隔扩张的状态。
利用真空钳或吸附筒夹等吸附治具34，将相邻间隔得到扩张后的半导体装置4从粘接带13上取下。从粘接带13取下后的半导体装置4被收纳在芯片支架或贴片装置的卷轴上，被移送到裸片焊接装置等芯片接合装置上进行规定的处理。
(实施方式的变形例)
图17是表示本发明实施方式的变形例的剖视图。图17(a)中示出在剥离工序104之前将去除夹具32吸附在环状增强部2上的状态，图17(b)示出在去除夹具32吸附在环状增强部2上的状态下用环状剥离治具32将粘接带13从环状增强部2剥离的状态。
本发明的实施方式是在剥离工序104中，将环状剥离治具31从半导体芯片1的上面压向粘接带13，在环状增强部2与粘接带13剥离后，在去除工序105中将具有吸附部33的去除治具32吸附在环状增强部2上，但如图17(a)所示在剥离工序104之前将去除治具32吸附到环状增强部2上之后，如图17(b)所示地将环状剥离治具31从半导体晶片1的上面压向粘接带13来将环状增强部2与粘接带13剥离也能得到相同的效果。
标号说明
1 半导体晶片
2 环状增强部
3 背面凹部
4 半导体装置
5 剩余区域
6 元件形成区域
7 芯片分割线
11 凸型工作台
12 保持工作台
13 粘接带
14 切割架
15 切割架夹具
20 切割刀
21 紫外灯
22a、22b 锁紧圈
31 环状剥离治具
32 去除治具
33 吸附部
34 吸附治具
40 真空腔
41 锪孔工作台
42 橡胶片
43 上室
44 下室
45 抽真空
46 向大气开放
51 销
52 环状板
101 切割架安装工序
102 切断工序
103 粘接带粘接力下降工序
104 剥离工序
105 去除工序
106 扩张工序

Claims (5)

1.一种半导体装置的制造方法，其特征在于，将包括以下结构的半导体晶片加以分割：
使所述半导体晶片背面的中央部的厚度比外周端部薄而形成的凹部；
形成在所述凹部外周的环状增强部；
在所述凹部中用分割线划分形成的多个半导体元件区域；以及
由除所述多个半导体元件区域以外的所述凹部构成的剩余区域，
所述半导体装置的制造方法依次实施以下工序：
用粘接带在所述半导体晶片的背面安装切割架的安装工序；
将安装在所述切割架上的所述半导体晶片的背面载放到具有比所述凹部要小的凸部的工作台上，并沿着所述分割线从所述半导体晶片的正面侧将所述多个半导体元件区域切断，从而将所述多个半导体元件区域一个个分割开来的切断工序；
从所述半导体晶片的背面侧使所述粘接带的粘接力下降的粘接力下降工序；
将所述半导体晶片的背面载放到比所述凹部要小但比所述多个半导体元件区域要大的保持工作台上，在所述半导体晶片与所述切割架之间，使环状剥离治具从所述半导体晶片的正面侧开始下降，将所述粘接带向下压，从而将所述环状增强部从所述粘接带剥离的剥离工序；以及
去除所述环状增强部及所述剩余区域的去除工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
还包括在实施了所述去除工序后，扩张所述粘接带从而将在所述切断工序中被分割成一个个的所述半导体元件区域之间的间隙扩大的扩张工序。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述剥离工序中使用的所述环状剥离治具的与所述粘接带相接的面为圆形环状。
4.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述去除工序中，在使所述环状剥离治具下降的状态下，从所述半导体晶片的正面侧吸附所述环状增强部来将其去除。
5.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述粘接力下降工序中，对所述半导体晶片的背面照射紫外线。
CN201410261080.6A 2013-06-25 2014-06-12 半导体装置的制造方法 Expired - Fee Related CN104253018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-132311 2013-06-25
JP2013132311A JP2015008191A (ja) 2013-06-25 2013-06-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104253018A CN104253018A (zh) 2014-12-31
CN104253018B true CN104253018B (zh) 2019-08-06

Family

ID=52187827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410261080.6A Expired - Fee Related CN104253018B (zh) 2013-06-25 2014-06-12 半导体装置的制造方法

Country Status (2)

Country Link
JP (1) JP2015008191A (zh)
CN (1) CN104253018B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6417236B2 (ja) * 2015-02-26 2018-10-31 株式会社ディスコ ウエーハの分割方法及びチャックテーブル
JP7034683B2 (ja) * 2017-11-29 2022-03-14 株式会社ディスコ 剥離装置
JP6959120B2 (ja) * 2017-12-05 2021-11-02 株式会社ディスコ 剥離装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731560A (zh) * 2004-08-05 2006-02-08 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
JP2012156344A (ja) * 2011-01-27 2012-08-16 Disco Abrasive Syst Ltd 環状凸部除去装置及び環状凸部除去方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731560A (zh) * 2004-08-05 2006-02-08 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
JP2012156344A (ja) * 2011-01-27 2012-08-16 Disco Abrasive Syst Ltd 環状凸部除去装置及び環状凸部除去方法

Also Published As

Publication number Publication date
JP2015008191A (ja) 2015-01-15
CN104253018A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
CN104253018B (zh) 半导体装置的制造方法
TW200539302A (en) Peeling device for chip detachment
WO2015056303A1 (ja) 半導体素子の製造方法、ウエハマウント装置
CN1536646A (zh) 半导体器件的制造方法
US8993413B2 (en) Method of manufacturing semiconductor device
TWI459452B (zh) A method of breaking the film attached to the back of the wafer, and a subsequent film
US20190189497A1 (en) Workpiece processing method
CN105190844A (zh) 半导体装置的制造方法
TW201540149A (zh) 用於分離晶片的設備和方法
US20080213977A1 (en) Vacuum expansion of integrated circuits at sort
JP4471565B2 (ja) 半導体ウエーハの分割方法
US20150056727A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
JP4869622B2 (ja) 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具
CN106312616A (zh) 夹具
JP2005057158A (ja) エキスパンド方法及びエキスパンド装置
CN106312615A (zh) 夹具
TW201511107A (zh) 半導體裝置之製造方法及半導體製造裝置
CN103117235A (zh) 等离子体辅助键合方法
JP6366223B2 (ja) 半導体チップのピックアップ装置
CN107785298B (zh) 晶圆临时键合的分离设备及方法
WO2014185446A1 (ja) 半導体チップのピックアップ装置
JP2013219245A (ja) 半導体装置の製造方法
JP4247670B2 (ja) エキスパンド方法及びエキスパンド装置
CN106449512B (zh) 用于超薄硅片加工的工艺夹具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190806