CN104247016A - 具有凹陷的合并鳍片和用于增强应力耦合的衬里的soi鳍片fet - Google Patents

具有凹陷的合并鳍片和用于增强应力耦合的衬里的soi鳍片fet Download PDF

Info

Publication number
CN104247016A
CN104247016A CN201280062604.8A CN201280062604A CN104247016A CN 104247016 A CN104247016 A CN 104247016A CN 201280062604 A CN201280062604 A CN 201280062604A CN 104247016 A CN104247016 A CN 104247016A
Authority
CN
China
Prior art keywords
extension
sidewall
silicide
spacer
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280062604.8A
Other languages
English (en)
Other versions
CN104247016B (zh
Inventor
V·S·巴斯克
卜惠明
E·莱奥班顿
T·E·斯坦德尔特
山下典洪
叶俊呈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104247016A publication Critical patent/CN104247016A/zh
Application granted granted Critical
Publication of CN104247016B publication Critical patent/CN104247016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

鳍片FET和用于制造具有凹陷的应力衬里的鳍片FET的方法。一种方法包括提供具有鳍片的SOI衬底，在所述鳍片上形成栅极，在所述栅极上形成偏移隔离物，外延生长膜以合并所述鳍片，在所述栅极周围沉积虚设隔离物，以及使得合并的外延膜凹陷。然后在所述凹陷的合并外延膜上形成硅化物，之后在鳍片FET上沉积应力衬里。通过使用凹陷合并外延工艺，可以形成具有垂直(即，垂直于衬底)硅化物的MOSFET。所述垂直硅化物改善了扩展电阻。

Description

具有凹陷的合并鳍片和用于增强应力耦合的衬里的SOI鳍片FET
技术领域
本发明总体上涉及在绝缘体上半导体(SOI)衬底上制作的非平面金属氧化物半导体场效应晶体管(MOSFET)，其中该MOSFET具有应力增强层。特别地，本发明涉及具有其中合并区域被凹陷的合并的源极漏极区域和布置在该鳍片FET的源极漏极区域和栅极叠层之上的应力调节层的鳍片FET。
背景技术
在T.Ghani等的在IEDM2003中的名称为“A90nm High VolumeManufacturing Logic Technology Featuring Novel45nm Gate LengthStrained Silicon CMOS Transistors”的文章中，公开了在nMOS器件中产生拉伸应力的氮化物层和在pMOS器件中产生压缩应力的凹陷SiGe源极漏极。该器件在体硅衬底上是平坦的。
在H.S.Yang等的在IEEE International Electronic Device Meeting2004中的名称为“Dual Stress Liner for High Performance sub-45nm GateLength SOI CMOS Manufacturing”的文章中，公开了使用双应力衬里(对于nMOS是拉伸应力，对于pMOS是压缩应力)在SOI衬底上构建的平面器件。
在IEDM2005中的名称为“Integration and Optimization of EmbeddedSiGe,Compressive and Tensile Stressed Liner Films,and StressMemorization in Advanced SOI CMOS Technologies”的文章中，M.Hortsmann公开了在部分耗尽的SOI(PD-SOI)CMOS平面衬底上的优化的4-路应力集成。嵌入式SiGe工艺和压缩应力衬里膜被用来在PMOS中引入压缩应变(PMOS“应力源”)。应力记忆工艺和拉伸应力衬里膜被用来在NMOS中引入拉伸应变(NMOS“应力源极”)。
Belyansky等在2009年12月13日提交的美国专利申请2009/0152638A1描述了一种互补金属氧化物半导体(CMOS)平面晶体管，其中pFET具有压缩氮化物应力层并且nFET具有拉伸氮化物层。此外，pFET和nFET氮化物层可以分别在顶上被加以压缩氧化物层和拉伸氧化物层。
在美国公开专利申请No.2006/0261411A1中，Hareland等公开了具有完全包围沟道(即，也在沟道下方)的应力膜的三栅器件。
在2007IEEE ICICDT07中出版的Atsushi Yagishita等的名称为“FinFET SRAM Process Technology for hp32nm Node and Beyond”的文章中，公开了鳍片FET的宽度减小使得电流驱动劣化并且导致寄生电阻高(增加源极漏极串联电阻)。这篇文章指出升高的源极漏极减小寄生电阻，降低S/D串联电阻并且提高驱动电流。这篇文章警告不要合并升高的源极漏极(即，外延合并工艺)，因为(1)这增加栅极与源极/漏极之间的电容，以及(2)这增加相邻nFET鳍片与pFET鳍片之间短路的机会。
在2006年10月的IEEE2006Symposium on VLSI Technology Digest ofTechnical Papers中的H.Shang的名称为“Investigation of FinFET devicesfor32nm Technologies and Beyond”的文章中，提出了鳍片FET源极/漏极(S/D)接触方案，其中后来可以通过选择性外延合并不具有大的S/D落着衬垫(landing pad)的单个鳍片。根据Shang，多栅MOSFET(例如鳍片FET和三栅FET)是32nm节点及以上节点的潜在候选器件。然而，Shang的关注包括在从器件的延伸和接触区域提供低串联电阻的同时形成窄且均匀的鳍片。此外，鳍片必须以精细的节距放置以有效利用布局面积。先前的演示使用大的S/D落着衬垫实现简化的接触方案，Shang所主张的这个方案不适用于实际的技术。Shang研究了隔离物形成、通过选择性Si外延升高的S/D(RSD)、硅化(silicidation)以及通过选择性外延合并的单个鳍片(没有大的S/D落着衬垫)的集成方案。Shang报告了在增加的寄生电容与减小的寄生电阻之间存在折衷。
在美国专利No.7,851,865B2中，Anderson公开了SOI上的鳍片FET，其中通过布置在外延层上的导电材料(硅化物)合并鳍片，该外延层又在该鳍片上方。注意，Anderson的外延层并不合并鳍片，而是硅化物合并鳍片。
在美国公开专利申请No.2008/0067613A1中，Anderson等公开了鳍片之间的捆绑(strapping)，这可能涉及一些升高的源极漏极高于其它源极漏极。
在IEDM2009中的H.Kawaski等的名称为“Challenges and Solutionsof鳍片FET Integration in an SRAM Cell and a Logic Circuit for22nmNode and Beyond”的文章中，公开了合并的菱形鳍片。
在IEDM2009中的S.Bangsaruntip等的名称为“High Performanceand High Uniform Gate-All-Around Silicon Nanowire MOSFETs withWire Size Dependent Scaling”的文章中，公开了具有悬置纳米线(而不是鳍片)的SOI衬底上的合并的源极漏极。
在美国公开专利申请No.US2008/0230852A1中，Yu公开了不同晶体管中的鳍片可以具有不同高度。
发明内容
本发明的目的是提供一种用于在SOI衬底上制造MOSFET的方法。该方法包括提供具有多个鳍片的衬底以及在所述衬底上形成栅极叠层。所述栅极叠层具有至少一个侧壁，在所述侧壁上形成偏移隔离物。在所述衬底上生长外延膜，所述外延膜合并所述鳍片以形成外延合并层。在所述栅极(以及所述偏移隔离物)的部分上形成在所述外延合并层上延伸的虚设隔离物。在形成虚设隔离物之后，除去所述外延合并层的至少一部分，这导致形成外延合并隔离物区域和外延合并侧壁。(可选地，外延合并层的一部分的去除导致凹陷，使得也形成了外延合并场区域。)随后，利用外延合并侧壁(以及所述外延合并场区域，当使用上述可选项时)形成硅化物。最后，在所述衬底上沉积应力衬里。
根据本发明的另一方面，提供了具有带有鳍片的SOI衬底的MOSFET。该SOI衬底包括绝缘体区域。该MOSFET也具有有着至少一个侧壁的栅极叠层。与所述侧壁相邻的是偏移隔离物，并且与所述偏移隔离物的至少一部分相邻的是虚设隔离物。该MOSFET也具有外延合并层，该外延合并层包括夹置在所述绝缘体区域之上与所述虚设隔离物之下的隔离物区域。在另一区域中，该MOSFET具有在所述绝缘体上方的场硅化物。应力衬里位于所述场硅化物上方，并且可选地可以同时位于所述MOSFET的其它区域(例如，栅极叠层)上方。
根据本发明的又一方面，一种MOSFET具有源极、漏极和将所述源极和漏极分开的栅极叠层。此外，存在位于所述栅极叠层下方的沟道。硅化物层位于所述源极和漏极上，使得所述硅化物层的一部分垂直于所述沟道。最后，所述MOSFET具有位于所述栅极叠层和所述衬底上方的应力衬里。
所述凹陷外延合并层的优点是衬里与沟道的更加紧密的靠近，使得与非凹陷3D器件相比，应力向着沟道的转移得到改善并且改善了器件性能。凹陷外延合并区域的另一个优点是在沟道的平面中形成了垂直硅化物，因此减小了扩展电阻。另一优点是，通过在源极/漏极离子注入之后形成虚设隔离物，保护栅极使其不受可能的硅化物侵蚀，从而最小化栅极短路的概率。在再一个优点中，由于PC-到-外延边缘电容降低，有效切换电容(Ceff)减小。
结合对附图的描述，本发明的其它特征和优点将变得显而易见，其中在所有图中相同的编号表示相同或相似的部分。
附图说明
图1是根据本发明实施例的制造MOSFET的方法的流程图；
图2示出了根据本发明实施例的方法的起点，其中提供了具有鳍片和栅极叠层的衬底。虚线表示另外在图2A和2B中示出的沿着y轴的横截面。
图2A示出了根据本发明实施例的方法的起点的横截面，其中提供了具有鳍片和栅极叠层的衬底。该沿着y轴的横截面随着其在栅极叠层下方行进跟随鳍片。
图2B示出了根据本发明实施例的方法的起点的横截面，其中提供了具有鳍片和栅极叠层的衬底。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图3A示出了根据本发明实施例在形成了偏移隔离物之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随鳍片。
图3B示出了根据本发明实施例在形成了偏移隔离物之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图4示出了根据本发明实施例中的方法步骤在形成了外延合并层之后的MOSFET的横截面。虚线表示进一步在图4A和4B中示出的沿着y轴的横截面。
图4A示出了根据本发明实施例在形成了外延合并层之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图4B示出了根据本发明实施例在形成了外延合并层之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图5A示出了根据本发明实施例在形成了虚设隔离物之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图5B示出了根据本发明实施例在形成了虚设隔离物之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图6A示出了根据本发明实施例在使得外延合并层凹陷之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图6B示出了根据本发明实施例在使得外延合并层凹陷之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图7A示出了根据本发明实施例在硅化之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图7B示出了根据本发明实施例在进行了硅化之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图8A示出了根据本发明实施例在应力衬里沉积之后的MOSFET的横截面。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图8B示出了根据本发明实施例在应力衬里沉积之后的MOSFET的横截面。根据本发明实施例该横截面沿着y轴穿过该栅极叠层。
图9A示出了根据本发明实施例制造的MOSFET，其中在形成场硅化物131时整个外延合并场区域128都被消耗了。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图9B示出了根据本发明实施例制造的MOSFET，其中在形成场硅化物131时整个外延合并场区域128都被消耗了。该横截面沿着y轴穿过该栅极叠层。
图10A示出了根据本发明实施例制造的MOSFET。该沿着y轴的横截面随着其在栅极叠层下方行进跟随合并的鳍片。
图10B示出了根据本发明实施例制造的MOSFET。该横截面沿着y轴穿过该栅极叠层。
具体实施方式
本发明的基本原理是通过使外延合并区域凹陷并且在该合并区域和栅极叠层之上形成应力衬里来制造高性能鳍片FET的方法。将结合图1-8描述该方法。本发明也包括一种鳍片FET结构，该鳍片FET结构具有凹陷的外延合并场区域、外延合并隔离物区域以及可选的垂直于衬底的垂直硅化物。除了前面的图，将结合图9-10进一步描述该结构。与以下实施例相结合地进行本发明的详细描述。请注意，附图标记仅仅是附图标记，因此不必将该方法限制为附图标记的数字顺序。
图1是根据本发明实施例制造具有凹陷的外延合并场区域的高性能鳍片FET的方法步骤的流程图。步骤10提供具有鳍片的衬底；步骤20形成栅极叠层；步骤30形成与该栅极叠层相邻的偏移隔离物；步骤40生长合并该鳍片以形成外延合并层的外延层；步骤50形成与该栅极叠层的至少一部分相邻的虚设隔离物；步骤60使该外延合并区域凹陷；步骤70是与该外延合并层形成硅化物；步骤80是沉积应力衬里膜。将在下文中详细讨论该步骤中的每一个。
通过提供图2中示出的衬底100开始制造具有凹陷的外延合并区域的高性能鳍片FET。该衬底可以是绝缘体上半导体衬底(SOI)。SOI衬底由三部分制成：底部体半导体部分、掩埋绝缘体部分(常常称为“BOX”)以及BOX顶上的半导体层。在本申请中，BOX顶上的半导体层已经被蚀刻成形成鳍片105。因此，在图2中，附图标记100包括该衬底的体半导体层和BOX。该衬底的绝缘体层上的半导体是鳍片105。
继续参考图2，典型地，BOX的绝缘层是氧化物，优选是二氧化硅。已经被蚀刻成形成鳍片105的绝缘体层上的半导体可以是硅、掺杂有常规的“n”或“p”掺杂剂的硅、硅锗(SiGe)、硅锗碳(SiGeC)、硅碳(SiC)、III-V半导体化合物(例如In1-xGaxAs、InP、GaAs)或其它变型。鳍片105的高度范围从约10nm到约80nm并且在其间变化，但是优选为约30nm。鳍片的宽度范围从约5nm到约50nm并且在其间变化，但是优选为约10-12nm。鳍片的节距范围从约30nm到约150nm并且在其间变化，但是优选为约40nm。
栅极叠层位于该衬底上。该栅极叠层包括两个部分：金属栅极115和高介电常数材料110。图2示出了使用常规图案化技术形成的具有金属栅极115和高介电常数膜110(此处称为“高k”)的SOI衬底100。
从图2中可以看出，该栅极叠层大致垂直于鳍片105行进并且与鳍片105交叉。虚线代表其中鳍片FET的横截面是沿着y轴截取的区域。例如，虚线A是沿着衬底100的y轴的横截面，其中它跟随鳍片105穿过鳍片105与栅极叠层的交叉处。在图2A中，横截面示出了衬底100、鳍片105、鳍片105上的高k110以及高k110上的金属栅115。可选地，存在留在金属栅极115上的硬掩模117材料。
图2的虚线“B'也是沿着衬底100的y轴的横截面，但是这次是在其中仅存在栅极叠层的区域中。图2B示出了该横截面。在图2B中，有衬底100、高k材料110和金属栅115。可选地，存在留在金属栅极115上的硬掩模117材料。
高k材料的例子包括但不限于诸如下述的金属氧化物：氧化铪、氧化硅铪、氧氮化硅铪、氧化镧、氧化铝镧、氧化锆、氧化硅锆、氧氮化硅锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅以及铌酸铅锌。高k材料还可以包括诸如镧和铝的掺杂剂。可以通过任何适当的工艺沉积该高k材料，该工艺包括但不限于：原子层沉积(ALD)、分子层沉积(MLD)、化学气相沉积(CVD)、等离子体增强的化学气相沉积(PECVD)、高密度等离子体化学气相沉积(HDPCVD)、快速热化学气相沉积(RTCVD)、原位基团辅助沉积、超高真空化学气相沉积(UHVCVD)、金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)、物理气相沉积、溅射、蒸镀、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积或这些方法的任何组合。优选地，该沉积方法是ALD。高k厚度的范围为从0.5到3nm，但是优选为10-20埃。
适当的金属栅极材料可以包括但不限于：掺杂多晶硅或非晶硅、锗、硅锗、金属(例如，钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金)、导电金属化合物材料(例如，氮化钽、氮化钛、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍)、碳纳米管、导电碳或者这些材料的任何适当组合。该导电材料还以包括在沉积期间或之后引入的掺杂剂。优选地，该金属栅极包括氮化钛的底层以及之后的多晶硅层。在多晶硅层顶上，可能存在硬掩模117。该硬掩模优选是，或者至少包含氧化硅(SiOx)，当然可以单独或组合使用各种绝缘材料。包含硅和氮的膜也适用作硬掩模。以上针对高k沉积描述的适当的工艺可用于形成该金属栅极。该金属栅极的厚度可以在10nm到100nm的范围内变化。在一个优选实施例中，该氮化钛的厚度为约10nm，并且多晶硅层的厚度为约40nm-50nm。所沉积的硬掩模117为约20nm，但是在蚀刻该栅极叠层之后可以为约0nm-10nm。
栅极叠层(高k110加上金属栅极115)的总体高度的范围为从10nm到100nm以上。优选总体栅极叠层高度超过鳍片约15nm-40nm。在优选实施例中，在步骤20，栅极叠层的总体高度为约50nm到约60nm，并且超过鳍片105的高度约20nm-30nm。
参考图3A和3B，与该栅极叠层相邻地形成偏移隔离物120。为了形成偏移隔离物120，在该衬底的整个表面上沉积膜，然后各向异性蚀刻该膜，各向异性的意思是水平表面蚀刻得比垂直表面更快。此外，鳍片的节距和高度允许鳍片的垂直侧壁蚀刻得比栅极叠层的垂直侧壁更快。因此，该隔离物材料留在该栅极叠层的侧壁上，而其很大程度地从其它表面被去除。结果，偏移隔离物120形成在栅极叠层的垂直侧壁上。
在图3A和3B中，横截面示出了栅极叠层的侧壁(即，金属栅极115和高k材料110的侧壁)；因此，可以在这些横截面中看到偏移隔离物120。偏移隔离物120与金属栅极115以及高k材料110的垂直侧壁相邻。一些残留的偏移隔离物材料120可以留在金属栅极的顶上或者任何剩余硬掩模材料117顶上，然而，在图中未示出残留材料。
沉积时，该偏移隔离物材料为约40埃到约80埃并且在其间的范围内变化，优选为60埃。在材料被蚀刻之后，该偏移隔离物在其最宽的点可以达到50埃。
偏移隔离物120可以由氧化硅、氮化硅、碳化硅、氧氮化硅、氮化硅碳形成，并且优选是氮化硅膜。可以使用各种技术(物理气相沉积、化学气相沉积和原子层沉积)沉积偏移隔离物120。通过利用氟基化学物质的反应离子蚀刻(RIE)蚀刻该偏移隔离物材料，该氟基化学物质例如是但不限于CH2F2、CHF3、CF4、NF3或者氟基化学物质的组合。
在形成了偏移隔离物120之后，可以进行延伸离子注入。通过以约7度的角度进行注入，之后进行退火，掺杂剂进入鳍片105并且可以在偏移隔离物120下方并且向着栅极叠层(图3C中未示出)下方的鳍片105延伸。一般的掺杂剂种类(species)包括用于p型掺杂的B或BF2种类以及用于n型掺杂的As或P，当然其它种类是可能的。在延伸注入之后，进行退火。退火温度可以从约800℃到约1080℃并且在其间变化。
形成外延合并层。最初，鳍片105是分立结构；然而，在鳍片105上生长与鳍片105相同的材料的外延膜。随着生长继续，鳍片变得越来越宽直到单个鳍片105长到一起。因此，合并的鳍片形成一个大的外延合并层105'。该生长工艺可以包括蚀刻成分，使得在鳍片105顶上的生长优先于在鳍片105的侧壁上的生长被去除。利用这种工艺，鳍片横向合并而不太多地垂直生长，如果有垂直生长的话。在外延合并步骤之后，金属栅极115高出外延合并层105'。
参考图4，外延合并层105'被示为大约与原始鳍片105高度相同，当然该高度可以变化只要外延合并层105'的顶部低于栅极叠层的顶部。尽管未被栅极叠层覆盖的鳍片105实际上很大程度上与外延合并层105'不可区分，但是为了参考的目的在图4中示出了它们。由于外延合并层105'仅形成在鳍片105的暴露部分上，鳍片105在栅极叠层(高k110和金属栅极115)下方的部分不能横向合并并且保留在栅极叠层下方。
在图4A中，横截面沿着y轴并且穿过鳍片105。即使合并工艺使得外延合并层105'很大程度上与鳍片105不可区分，只是为了参考的目的，横截面4A也标记了鳍片105。将不在栅极叠层下方的区域标记为外延合并层105'也是对的，因为它现在是外延合并区域的一部分。
在图4B中，该横截面也沿着y轴，但是这次穿过外延合并层105'而不是原始鳍片105。因此，该外延合并材料被标记为105'。
在形成了外延合并层105'之后，可以通过使用常规方法和材料用掺杂剂对该层进行注入，以形成晶体管的源极和漏极(此处S/D)。
参考图5A和5B，制造具有凹陷的外延合并区域的鳍片FET涉及形成虚设隔离物125。为了形成虚设隔离物125，在该衬底的整个表面上沉积膜，然后各向异性蚀刻该膜，各向异性的意思是水平表面蚀刻得比垂直表面更快。因此，该隔离物材料留在该偏移隔离物120的侧壁上，而其很大程度地从其它表面被去除。结果，虚设隔离物125与金属栅极115的垂直侧壁相邻地形成，金属栅极115的侧壁又被偏移隔离物120覆盖。
图5A和5BD横截面示出了栅极叠层的侧壁(即，金属栅极115和高k材料110的侧壁)；因此，可以在这些横截面中看到偏移隔离物125。虚设隔离物125与金属栅极115相邻，并且优选地，使得偏移隔离物120插入在虚设隔离物125与金属栅极115之间。注意，虚设隔离物125与高k材料110的垂直侧壁不相邻，因为外延合并层105'阻挡虚设隔离物125到达栅极叠层的底部。因此，在形成了虚设隔离物125之后，外延合并层105'的一部分暴露并且外延合并层105'的另一部分被虚设隔离物125覆盖。
一些残留的虚设隔离物材料125可以留在金属栅极的顶上或者任何剩余硬掩模材料117顶上。由于残留材料不是优选实施例，因此其在图中未示出。
沉积时，该虚设隔离物材料为约10nm到约50nm并且在其间的范围内变化，优选为40nm厚。在材料被蚀刻之后，该虚设隔离物在其最宽的点可以达到约25nm，并且优选在其最宽的点为约10nm到约15nm。
虚设隔离物125可以由氧化硅、氮化硅、碳化硅、氧氮化硅或者氮化硅碳膜形成，并且优选是氮化硅(SixNyHz)膜。可以使用包括物理气相沉积、化学气相沉积或原子层沉积在内的各种技术沉积虚设隔离物125。通过利用氟基化学物质的反应离子蚀刻(RIE)蚀刻该虚设隔离物材料，该氟基化学物质例如是但不限于CH2F2、CHF3、CF4以及氟基化学物质的组合。
参考图6A-B，制作具有凹陷的外延合并区域的鳍片FET涉及去除外延合并层105'的一部分以形成外延合并场区域128、外延合并侧壁127和外延合并区域129。外延合并场区域128是在凹陷蚀刻之后剩余的外延合并层105'的暴露部分。场区域128厚度可以变化。场区域128的厚度可以小至5nm，并且优选为约15nm到约20nm。
外延合并侧壁127是由于蚀刻了外延合并层105'的暴露部分而形成的，而外延合并层105'的在虚设隔离物125下方的部分被保护未被蚀刻。外延合并侧壁大致是垂直的(即，垂直于衬底),为约10nm到约25nm高并且在其间的范围内变化。
外延合并隔离物区域129是外延合并层105'的未被蚀刻的部分，因为它被虚设隔离物125保护。因此，外延合并隔离物区域具有大致等于鳍片105的高度的高度，鳍片105的高度近似等于原始外延合并层105'的高度。
在图6A和6B中，横截面示出了栅极叠层的侧壁(即，金属栅极115和高k材料110的侧壁)和虚设隔离物125；因此，可以在这些横截面中看到外延合并场区域128、外延合并侧壁127、以及外延合并隔离物区域129。因此，在使外延合并层105'凹陷之后，形成并且暴露外延合并场区域128和外延合并侧壁127，而外延合并隔离物区域129被虚设隔离物125覆盖。
制造具有凹陷的外延合并区域的鳍片FET涉及利用外延合并场区域128形成硅化物130层并且同时利用外延合并侧壁127形成侧壁硅化物131。
在图7A和7B中，横截面示出了栅极叠层的侧壁(即，金属栅极115和高k材料110的侧壁)和虚设隔离物125；因此，可以在这些横截面中看到外延合并场区域128、外延合并侧壁127、以及外延合并隔离物区域129。因此，在图7A和7B中能够看见利用外延合并场区域128形成的硅化物层130和利用外延合并侧壁127形成的侧壁硅化物131。
通过沉积金属膜并且然后对其进行加热以便其与外延合并场区域128和外延合并侧壁127反应，来形成该硅化物。适当的金属材料包括钴、镍、钨、铂、铒或镱。优选的金属是镍，因此优选的硅化物是硅化镍。所沉积的金属的厚度为约10nm到约50nm。具有沉积的金属的衬底被加热到从约200℃到约600℃的范围内并且在其间变化的温度。
在硅化物形成期间，消耗外延合并场区域128的一部分。结果，硅化物层130的厚度可以为约5nm到约30nm，并且优选为约10nm，而剩余的未消耗的外延合并场区域128的厚度155可以为约0nm到约15nm并且在其间变化，优选为5nm(见图7a和7B)。类似地，在硅化物形成期间，可以消耗外延合并侧壁127的一部分。结果，侧壁硅化物131的厚度可以为约5nm到约30nm，并且优选为约10nm。并且侧壁隔离物131与栅极叠层侧壁145之间的距离140为约10nm到约50nm并且在其间变化，优选为20nm(见图7D)。应当注意，侧壁硅化物131可以比外延合并场区域128中的硅化物130层薄。
再次参考图7A，应当注意硅化物层130沿着外延合并场区域128水平地形成。此外，硅化物沿着外延合并侧壁127形成从而形成具有硅化物侧壁高度132的硅化物侧壁131。如图7A所示，硅化物侧壁131的高度132是从硅化物/外延合并场区域界面的底部到与外延合并隔离物区域129的顶部相邻的硅化物测量的。在其中硅化工艺消耗外延合并场区域128的其它实施例中，硅化物侧壁131的高度132是从硅化物/衬底掩埋绝缘体100的界面底部到与外延合并隔离物区域129的顶部相邻的硅化物测量的(见图9A和9B)。侧壁隔离物131的高度132可以为5nm到约50nm并且在其间变化。
最后，参考图7B，应当注意，外延合并隔离物区域129的高度为约10nm到约80nm并且在其间变化，优选为约30nm到约50nm并且在其间变化。
制造具有凹陷的外延合并区域的鳍片FET涉及在硅化物形成之后在衬底上沉积应力衬里135。在图8A-B中示出的优选实施例中，应力衬里覆盖鳍片FET的整个表面，因此其在场区域128以及栅极叠层(高k110和金属栅极115)和隔离物(虚设隔离物125和偏移隔离物120)上方。在其它实施例中，该应力衬里可以仅仅形成在如下之一或多个上：外延合并场区域128、外延合并隔离物区域129和偏移隔离物120。
应力衬里材料可以包括用于NFET的具有拉伸应力的氧化硅、碳化硅、氮化硅、氧氮化硅以及碳氮化硅，并且类似地对于PFET，可以使用具有压缩应力的氧化硅、碳化硅、氮化硅、氧氮化硅和碳氮化硅膜。优选地，具有拉伸应力的氮化硅用于NFET，并且具有压缩应力的氮化硅用于PFET器件。该应力衬里的厚度可以从约20nm变化到约100nm并且在其间变化，优选为约50nm。可以使用包括物理气相沉积、化学气相沉积和原子层沉积在内的各种方法沉积该应力衬里材料。
从这一点开始，之后是常规MOSFET形成步骤。因此，这结束了制造具有凹陷的外延合并区域和垂直硅化物的高性能鳍片FET的方法的描述。尽管已经参考当前被认为是优选实施例的内容描述的本发明，但是应当理解本发明不限于所公开的实施例。相反，本发明旨在覆盖包含在所附权利要求的精神和范围内的各种修改和等效布置。以下权利要求的范围应当与广为人知的解释相一致以便包含该这些修改和等效结构和功能。
接下来，说明通过前述方法产生的鳍片FET的实施例。
图9A-9B示出了通过凹陷外延合并方法制造的具有垂直硅化物的MOSFET160的实施例。图9A是在栅极叠层在鳍片105上交叉的接合点处沿着y轴的横截面。MOSFET160包括具有掩埋绝缘体区域100、该掩埋绝缘体区域上的栅极叠层的衬底，其中该栅极叠层具有至少一个侧壁145。该栅极叠层包括先前描述的高k110和金属栅极115。MOSFET160也包括与栅极叠层侧壁相邻的偏移隔离物120、与偏移隔离物的至少一部分相邻的虚设隔离物125、在具有掩埋绝缘体区域100的衬底上方并且在虚设隔离物125下方的外延合并隔离物区域129。该MOSFET也具有位于具有掩埋绝缘体区域100的衬底上的场硅化物130；以及位于该场硅化物上方的应力衬里135。
此外，MOSFET160具有外延合并侧壁127。该外延合并侧壁是外延合并隔离物129的侧壁。利用外延合并侧壁127形成侧壁硅化物131。先前已经结合图7A-B和步骤70(硅化物形成)描述了侧壁硅化物的高度132。
图9B是在栅极叠层未在鳍片105上交叉的接合点处沿着y轴的横截面，相反，在该接合点处栅极叠层延伸到衬底掩埋绝缘体100。因此，在图9B中，MOSFET160的外延合并隔离物区域129与偏移隔离物120相邻，而不是像在图9A中那样与鳍片105相邻。此外，在图9B中，偏移隔离物120在衬底掩埋氧化物100上方，但是在图9A中，在偏移隔离物120与衬底掩埋氧化物100之间存在鳍片105。
此外，图9B中所示的MOSFET160具有在侧壁硅化物131与栅极叠层侧壁145之间的距离140，该距离140先前结合图7B和步骤70(硅化物形成)进行了描述。
参考图10A和10B，在优选实施例中，MOSFET170也包括位于场硅化物130与衬底掩埋绝缘体100之间的外延合并场区域128。此处，在该优选实施例中，外延合并场区域128存在是因为在步骤70的硅化物形成期间并未消耗掉所有的外延合并场区域128。典型地，外延合并隔离物区域129具有厚度150，厚度150大于外延合并场区域128的厚度155。外延合并隔离物区域129的厚度150和外延合并场区域128的厚度155先前结合步骤70以及图7A和7B进行了讨论。
在MOSFET的实施例160或170中，应力衬里135位于场硅化物130上方并且优选位于栅极叠层上方，该栅极叠层包括金属栅极115和高k层110。
参考图10A，MOSFET170还可以被描述为具有源极(122)/和漏极(123)。在鳍片105合并以形成外延合并层105'之后，在步骤40中形成源极和漏极。结果，源极/漏极(122/123)包括外延合并场区域128以及外延合并隔离物区域129。尽管在图10A中未这样绘出，但是本领域技术人员将认识到源极/漏极(122/123)的一部分也可以在偏移隔离物120下方延伸。源极/漏极(122/123)甚至可以在栅极叠层下方延伸，尤其是如果进行了步骤30中描述的延伸注入。鳍片105在源极/漏极122/123之间的并且靠近高k层110的区域被称为沟道180。沟道位置(意味着其长度)可以根据掺杂而变化，因此，在图10A中，沟道由鳍片105顶部处的箭头以及附图标记180表示。在沟道上方是栅极叠层，其包括高k层110和金属栅极115。最后，由于源极源极/漏极(122/123)包括外延合并场区域128和外延合并侧壁127，可以说硅化物层(包括场硅化物130和侧壁硅化物131)位于源极和漏极上，其中硅化物层的一部分(侧壁硅化物131)垂直于沟道。尽管参考图10A描述了源极/漏极(122/123)和沟道，但是相同的概念适用于图9A。
凹陷外延合并层的优点是，与其它3D MOSFET相比，应力衬里更靠近合并的鳍片/源极漏极区域的底部并且因此更靠近晶体管的沟道。衬里与沟道的更加紧密的靠近，使得与非凹陷3D器件相比，应力向着沟道的转移得到改善并且改善了器件性能。特别是，在相同的泄漏电流(“Ioff”)下，本发明制造的器件的性能可以比在没有凹陷外延合并层和应力衬里的情况下制造的非平面器件好10-25％。结果，本发明使得MOSFET能够以高速运行而不消耗太多电能。
本发明的实施例中的外延合并区域的另一优点是可以故意地形成硅化物的垂直条。该垂直硅化物相对于晶片表面是垂直的，意味着其垂直于晶片表面。由于是垂直的，硅化物也形成在沟道的平面中，并且因此减小扩展(spreading resistance)。扩展电阻是载流子在行经源极或漏极区域时经历的电阻，并且通常为200-300ohm-um，然而，在本发明中，电阻减小50-100ohm-um。
使用虚设隔离物的本发明的实施例的另外的优点是，由于在源极/漏极离子注入之后形成虚设隔离物，在随后的硅化步骤中栅极被遮挡而不受可能的硅化物侵蚀。对于最小化与栅极短路的概率，硅化物侵蚀的控制是重要的；因此，虚设隔离物加宽了鳍片FET制造的工艺窗口。
在本发明的另一个优点中，由于PC-到-外延边缘电容降低，有效切换电容(Ceff)减小。外延-边缘电容是指栅极与外延(epi)膜之间的电容性耦合。在3D器件的情况下，电容性耦合是尤其严重的，因为在鳍片之间存在有限的“死”空间。在鳍片之间的死空间被栅极材料覆盖的地方，寄生电容增加。寄生电容增加是因为在鳍片与外延外部之间的空间内的栅极材料之间存在有限的栅极-到外延电容(即，在鳍片与外延之间的空间中的栅极材料被(一个或多个)隔离物分开)。减小这种寄生电容的结构将有助于显著减轻3-D结构电容惩罚。通过使外延合并区域凹陷，寄生电容减小降低在10-20％的范围内。
尽管已经参考当前被认为是优选实施例的内容描述的本发明，但是应当理解本发明不限于所公开的实施例。相反，本发明旨在覆盖包含在所附权利要求的精神和范围内的各种修改和等效布置。特别地，使用(或不使用)偏移隔离物、使用(或不使用)升高的源极漏极以及凹陷的完全或部分再填充都在本说明书的范围内。以下权利要求的范围应当与广为人知的解释相一致以便包含该这些修改和等效结构和功能。

Claims (20)

1.一种制造MOSFET的方法，包括：
提供具有多个鳍片的衬底；
在所述衬底之上形成栅极叠层，其中所述栅极叠层具有至少一个侧壁；
与所述栅极叠层侧壁相邻地形成偏移隔离物；
生长外延膜，所述外延膜合并所述鳍片以形成外延合并层；
与所述偏移隔离物的至少一部分相邻地形成虚设隔离物；
去除所述外延合并层的一部分以形成外延合并侧壁和外延合并隔离物区域；
用所述外延合并侧壁形成硅化物以形成侧壁硅化物；以及
在所述衬底之上沉积应力衬里。
2.根据权利要求1所述的方法，其中，去除所述外延合并层的一部分的所述步骤也形成外延合并场区域。
3.根据权利要求2所述的方法，还包括：
用所述外延合并场区域形成硅化物以形成场硅化物。
4.根据权利要求1所述的方法，其中，所述侧壁硅化物具有从约5nm到约50nm的高度。
5.根据权利要求1所述的方法，还包括：
利用掺杂剂对所述鳍片进行注入以在所述偏移隔离物下方形成掺杂的延伸。
6.根据权利要求1所述的方法，还包括：
利用掺杂剂对所述外延合并层进行注入以产生源极和漏极。
7.一种MOSFET，包括：
具有多个鳍片和掩埋绝缘体区域的衬底；
在所述掩埋绝缘体区域之上的栅极叠层，其中所述栅极叠层具有至少一个侧壁；
与所述栅极叠层侧壁相邻的偏移隔离物；
与所述偏移隔离物的至少一部分相邻的虚设隔离物；
在所述绝缘体区域之上并在所述虚设隔离物之下的外延合并隔离物区域；
在所述掩埋绝缘体区域之上的场硅化物；以及
在所述场硅化物之上的应力衬里。
8.根据权利要求7所述的MOSFET，还包括：
外延合并侧壁，其中所述外延合并侧壁是所述外延合并隔离物区域的侧壁。
9.根据权利要求8所述的MOSFET，还包括：
利用所述外延合并侧壁形成的侧壁硅化物。
10.根据权利要求9所述的MOSFET，其中，所述侧壁硅化物具有从约5nm到约50nm的高度。
11.根据权利要求9所述的MOSFET，其中，所述侧壁硅化物与所述栅极叠层侧壁之间的距离为约10nm到约50nm。
12.根据权利要求7所述的MOSFET，其中，所述外延合并隔离物区域与所述偏移隔离物相邻。
13.根据权利要求7所述的MOSFET，还包括：
位于所述场硅化物与所述掩埋绝缘体区域之间的外延合并场区域，其中所述外延合并隔离物区域的厚度大于所述外延合并场区域的厚度。
14.根据权利要求7所述的MOSFET，其中，所述外延合并隔离物区域具有从约10nm到约80nm的厚度。
15.根据权利要求7所述的MOSFET，其中，所述外延合并场区域具有为约5nm到约30nm的厚度。
16.根据权利要求7所述的MOSFET，其中，所述应力衬里位于所述栅极叠层之上。
17.根据权利要求7所述的MOSFET，其中，所述多个鳍片之一的一部分位于所述绝缘体区域与所述栅极叠层之间。
18.根据权利要求9所述的MOSFET，其中，所述偏移隔离物位于所述鳍片部分之上。
19.根据权利要求9所述的MOSFET，其中，所述外延合并隔离物区域与所述鳍片部分相邻。
20.一种MOSFET，包括：
源极；
漏极；
栅极叠层，其夹置在所述源极和所述漏极之间；
沟道，其位于所述栅极叠层之下并且夹置在所述源极和所述漏极之间；
位于所述源极和漏极上的硅化物层，其中所述硅化物层的一部分垂直于所述沟道；以及
位于所述栅极叠层和所述衬底之上的应力衬里。
CN201280062604.8A 2011-12-20 2012-11-01 具有凹陷的合并鳍片和用于增强应力耦合的衬里的soi鳍片fet Active CN104247016B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/330,746 US8445334B1 (en) 2011-12-20 2011-12-20 SOI FinFET with recessed merged Fins and liner for enhanced stress coupling
US13/330,746 2011-12-20
PCT/US2012/062964 WO2013095779A1 (en) 2011-12-20 2012-11-01 Soi finfet with recessed merged fins and liner for enhanced stress coupling

Publications (2)

Publication Number Publication Date
CN104247016A true CN104247016A (zh) 2014-12-24
CN104247016B CN104247016B (zh) 2017-02-22

Family

ID=48365302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062604.8A Active CN104247016B (zh) 2011-12-20 2012-11-01 具有凹陷的合并鳍片和用于增强应力耦合的衬里的soi鳍片fet

Country Status (6)

Country Link
US (2) US8445334B1 (zh)
CN (1) CN104247016B (zh)
DE (1) DE112012004932B4 (zh)
GB (1) GB2512240B (zh)
TW (1) TWI534864B (zh)
WO (1) WO2013095779A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977159A (zh) * 2015-03-11 2016-09-28 格罗方德半导体公司 用于鳍片上受限于间隔件的外延成长材料的罩盖层
CN109449206A (zh) * 2018-10-08 2019-03-08 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637931B2 (en) * 2011-12-27 2014-01-28 International Business Machines Corporation finFET with merged fins and vertical silicide
US20130237026A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Finfet device having a strained region
US8815661B1 (en) * 2013-02-15 2014-08-26 International Business Machines Corporation MIM capacitor in FinFET structure
US9634000B2 (en) 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US9196542B2 (en) * 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US8987082B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Method of making a semiconductor device using sacrificial fins
US20140353716A1 (en) 2013-05-31 2014-12-04 Stmicroelectronics, Inc Method of making a semiconductor device using a dummy gate
US9082788B2 (en) 2013-05-31 2015-07-14 Stmicroelectronics, Inc. Method of making a semiconductor device including an all around gate
US9373720B2 (en) * 2013-10-14 2016-06-21 Globalfoundries Inc. Three-dimensional transistor with improved channel mobility
US9412818B2 (en) * 2013-12-09 2016-08-09 Qualcomm Incorporated System and method of manufacturing a fin field-effect transistor having multiple fin heights
US9236397B2 (en) * 2014-02-04 2016-01-12 Globalfoundries Inc. FinFET device containing a composite spacer structure
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9595524B2 (en) 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9543167B2 (en) 2014-07-15 2017-01-10 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
CN105470136B (zh) * 2014-09-11 2018-11-06 中国科学院微电子研究所 半导体器件制造方法
US9818877B2 (en) 2014-09-18 2017-11-14 International Business Machines Corporation Embedded source/drain structure for tall finFET and method of formation
US10559690B2 (en) 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
US9536985B2 (en) 2014-09-29 2017-01-03 Globalfoundries Inc. Epitaxial growth of material on source/drain regions of FinFET structure
US10037992B1 (en) 2014-12-22 2018-07-31 Altera Corporation Methods and apparatuses for optimizing power and functionality in transistors
CN104900528B (zh) * 2015-04-13 2018-06-22 上海华力微电子有限公司 一种利用应力记忆技术制造FinFET结构的方法
DE102015106689A1 (de) 2015-04-29 2016-11-03 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung
KR102460718B1 (ko) * 2015-05-28 2022-10-31 삼성전자주식회사 집적회로 소자
US9536775B2 (en) 2015-05-29 2017-01-03 International Business Machines Corporation Aspect ratio for semiconductor on insulator
US9455317B1 (en) 2015-06-24 2016-09-27 International Business Machines Corporation Nanowire semiconductor device including lateral-etch barrier region
US9620644B2 (en) 2015-09-02 2017-04-11 International Business Machines Corporation Composite spacer enabling uniform doping in recessed fin devices
US9583624B1 (en) 2015-09-25 2017-02-28 International Business Machines Corporation Asymmetric finFET memory access transistor
WO2017052601A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
US9466693B1 (en) 2015-11-17 2016-10-11 International Business Machines Corporation Self aligned replacement metal source/drain finFET
US9431399B1 (en) 2015-12-15 2016-08-30 International Business Machines Corporation Method for forming merged contact for semiconductor device
US10014391B2 (en) 2016-06-28 2018-07-03 International Business Machines Corporation Vertical transport field effect transistor with precise gate length definition
US9685384B1 (en) * 2016-07-14 2017-06-20 Globalfoundries Inc. Devices and methods of forming epi for aggressive gate pitch
WO2018125191A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Subfin liner for finfet devices
US20180308421A1 (en) * 2017-04-21 2018-10-25 Asm Technology Singapore Pte Ltd Display panel fabricated on a routable substrate
US10199503B2 (en) 2017-04-24 2019-02-05 International Business Machines Corporation Under-channel gate transistors
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10340341B1 (en) 2017-12-20 2019-07-02 International Business Machines Corporation Self-limiting and confining epitaxial nucleation

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265291B1 (en) 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6690072B2 (en) 2002-05-24 2004-02-10 International Business Machines Corporation Method and structure for ultra-low contact resistance CMOS formed by vertically self-aligned COSI2 on raised source drain Si/SiGe device
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7179745B1 (en) * 2004-06-04 2007-02-20 Advanced Micro Devices, Inc. Method for offsetting a silicide process from a gate electrode of a semiconductor device
US7098114B1 (en) 2004-06-22 2006-08-29 Integrated Device Technology, Inc. Method for forming cmos device with self-aligned contacts and region formed using salicide process
US7282766B2 (en) 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
US20060228862A1 (en) 2005-04-06 2006-10-12 International Business Machines Corporation Fet design with long gate and dense pitch
US20070287256A1 (en) 2006-06-07 2007-12-13 International Business Machines Corporation Contact scheme for FINFET structures with multiple FINs
US7456471B2 (en) 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
US7612405B2 (en) 2007-03-06 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of FinFETs with multiple fin heights
DE102007015504B4 (de) 2007-03-30 2014-10-23 Advanced Micro Devices, Inc. SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
US7851865B2 (en) 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US20090057846A1 (en) * 2007-08-30 2009-03-05 Doyle Brian S Method to fabricate adjacent silicon fins of differing heights
US7919379B2 (en) 2007-09-10 2011-04-05 International Business Machines Corporation Dielectric spacer removal
US7863646B2 (en) 2007-12-13 2011-01-04 International Business Machines Corporation Dual oxide stress liner
JP2009212413A (ja) 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7833888B2 (en) 2008-05-06 2010-11-16 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing grain size enlargement
DE102008030854B4 (de) * 2008-06-30 2014-03-20 Advanced Micro Devices, Inc. MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
US8362568B2 (en) * 2009-08-28 2013-01-29 International Business Machines Corporation Recessed contact for multi-gate FET optimizing series resistance
US8043920B2 (en) 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US8716797B2 (en) 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8426923B2 (en) * 2009-12-02 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate semiconductor device and method
US9117905B2 (en) * 2009-12-22 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for incorporating impurity element in EPI silicon process
US8278179B2 (en) * 2010-03-09 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. LDD epitaxy for FinFETs
US8207038B2 (en) 2010-05-24 2012-06-26 International Business Machines Corporation Stressed Fin-FET devices with low contact resistance
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977159A (zh) * 2015-03-11 2016-09-28 格罗方德半导体公司 用于鳍片上受限于间隔件的外延成长材料的罩盖层
CN105977159B (zh) * 2015-03-11 2019-05-21 格罗方德半导体公司 用于鳍片上受限于间隔件的外延成长材料的罩盖层
CN109449206A (zh) * 2018-10-08 2019-03-08 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN109449206B (zh) * 2018-10-08 2022-04-19 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Also Published As

Publication number Publication date
GB201411669D0 (en) 2014-08-13
US8723262B2 (en) 2014-05-13
WO2013095779A1 (en) 2013-06-27
DE112012004932B4 (de) 2015-12-03
GB2512240B (en) 2015-11-04
CN104247016B (zh) 2017-02-22
TWI534864B (zh) 2016-05-21
US8445334B1 (en) 2013-05-21
US20130154005A1 (en) 2013-06-20
TW201342433A (zh) 2013-10-16
DE112012004932T5 (de) 2014-09-11
GB2512240A (en) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104247016B (zh) 具有凹陷的合并鳍片和用于增强应力耦合的衬里的soi鳍片fet
US8975697B2 (en) Integrated circuit having MOSFET with embedded stressor and method to fabricate same
US9972537B2 (en) Methods of forming graphene contacts on source/drain regions of FinFET devices
US9041108B2 (en) MOSFET with recessed channel film and abrupt junctions
US9196613B2 (en) Stress inducing contact metal in FinFET CMOS
US8853038B2 (en) Raised source/drain structure for enhanced strain coupling from stress liner
JP5695730B2 (ja) 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス
JP5220348B2 (ja) 半導体構造体およびその形式、方法（多層埋込みストレッサを形成するための構造および方法）
US8546228B2 (en) Strained thin body CMOS device having vertically raised source/drain stressors with single spacer
US8253177B2 (en) Strained channel transistor
US8673722B2 (en) Strained channel field effect transistor and the method for fabricating the same
US11688741B2 (en) Gate-all-around devices with isolated and non-isolated epitaxy regions for strain engineering
CN103871896A (zh) 半导体结构和制造方法
CN103066122A (zh) Mosfet及其制造方法
CN103377946B (zh) 一种半导体结构及其制造方法
JP2007123880A (ja) 電界効果トランジスタ（ｆｅｔ）およびその製造方法（高性能および低リーク電界効果トランジスタを製造するための構造および方法）
US8563385B2 (en) Field effect transistor device with raised active regions
US6657261B2 (en) Ground-plane device with back oxide topography
WO2015054915A1 (zh) 一种非对称超薄soimos晶体管结构及其制造方法
CN103779212A (zh) 半导体结构及其制造方法
WO2022165140A1 (en) Gate all around device with fully-depleted silicon-on-insulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.