CN104241263A - 高低压隔离内埋功率模块 - Google Patents

高低压隔离内埋功率模块 Download PDF

Info

Publication number
CN104241263A
CN104241263A CN201310316160.2A CN201310316160A CN104241263A CN 104241263 A CN104241263 A CN 104241263A CN 201310316160 A CN201310316160 A CN 201310316160A CN 104241263 A CN104241263 A CN 104241263A
Authority
CN
China
Prior art keywords
substrate
low pressure
light
power model
pressure isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310316160.2A
Other languages
English (en)
Other versions
CN104241263B (zh
Inventor
黄馨仪
陈文志
张道智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN104241263A publication Critical patent/CN104241263A/zh
Application granted granted Critical
Publication of CN104241263B publication Critical patent/CN104241263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/802—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections for isolation, e.g. using optocouplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开一种高低压隔离内埋功率模块，其包括第一基板、第二基板以及绝缘基板。第一基板包含第一控制电路与光源，其中该第一控制电路控制该光源发出一光线。第二基板包含光感测部、第二控制电路与功率元件。光感测部接收该第一基板的该光源的该光线，以发出感测讯息。第二控制电路依照该感测讯息而对应驱动该功率元件。绝缘基板配置于第一基板与第二基板之间。

Description

高低压隔离内埋功率模块
技术领域
本发明涉及一种功率装置，且特别是涉及一种高低压隔离内埋功率模块。
背景技术
图1是说明传统功率模块100的电路示意图。功率模块100包含控制电路110与功率晶体管120。功率晶体管120的基极B耦接至控制电路110。功率晶体管120的集极C耦接至高电压VH。功率晶体管120的射极E耦接至负载10。依据低电压的控制信号Sc，控制电路110可以对应控制功率晶体管120的导通状态。当功率晶体管120导通时，高电压VH可以经由功率晶体管120供电给负载10(例如车用马达)。功率晶体管120需耐高电压以及耐大电流。一般而言，控制电路110的操作电压为低电压，而功率晶体管120的操作电压为高电压。在实际操作过程中，高电压域的电杂讯或脉冲会经由控制电路110与功率晶体管120之间的电性路径而从功率晶体管120回窜至低电压域的控制电路110。此电杂讯或脉冲可能会影响控制电路110的正常操作，甚至会烧毁控制电路110。
再者，传统功率模块100是将低电压域的控制电路110与高电压域的功率晶体管120以锡焊接合方式组装于同一个电路板上，再将数个DBC模块通过锡焊固接的方式组装于一个金属底板之上。然而，当高电压VH大于1200V时，此种传统功率模块100会因为低电压域电路与高电压域电路配置于同一个电路板而可能造成功率晶体管120在操作时产生电性回冲现象，造成驱动IC失效。
发明内容
本发明的目的在于提供一种高低压隔离内埋功率模块，以隔离低电压域电路与高电压域电路。
为达上述目的，本发明的一种高低压隔离内埋功率模块，其包括第一基板、第二基板以及绝缘基板。第一基板包含第一控制电路与光源，其中该第一控制电路控制该光源发出一光线。第二基板配置于第一基板的第一侧。第二基板包含光感测部、第二控制电路与功率元件。光感测部接收第一基板的该光源的该光线，以发出一感测讯息。第二控制电路根据感测讯息以驱动该功率元件。绝缘基板配置于第一基板与第二基板之间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是说明传统功率模块的电路示意图；
图2是依照本发明实施例说明一种高低压隔离内埋功率模块的电路示意图；
图3是依照本发明另一实施例说明一种高低压隔离内埋功率模块的电路示意图；
图4A是依照本发明实施例说明包含了图3所示第一控制电路与光源的第一基板的结构剖面示意图；
图4B是依照本发明实施例说明包含了光路径的绝缘基板的结构剖面示意图；
图4C是依照本发明实施例说明包含了图3所示第二控制电路与功率元件的第二基板的结构剖面示意图；
图5是依照本发明实施例说明图3所示高低压隔离内埋功率模块的结构剖面示意图；
图6A是依照本发明另一实施例说明包含了光路径的绝缘基板的结构剖面示意图；
图6B是依照本发明另一实施例说明包含了图3所示第二控制电路与功率元件的第二基板的结构剖面示意图；
图7是依照本发明另一实施例说明图3所示高低压隔离内埋功率模块的结构剖面示意图；
图8是依照本发明再一实施例说明包含了光路径的绝缘基板的结构剖面示意图；
图9是依照本发明再一实施例说明图3所示高低压隔离内埋功率模块的结构剖面示意图；
图10是依照本发明更一实施例说明包含了光路径的绝缘基板的结构剖面示意图；
图11是依照本发明更一实施例说明图3所示高低压隔离内埋功率模块的结构剖面示意图；
图12是依照本发明又一实施例说明了图3所示高低压隔离内埋功率模块的另一种实现方式。
符号说明
10：负载
100：功率模块
110：控制电路
120：功率晶体管
200、300：高低压隔离内埋功率模块
210：第一控制电路
220：光源
221：光线
230：第二控制电路
240：功率元件
250：二极管
410：第一基板
411、421、431：基板
412、424、435：导电层
413、433、434：导电贯孔结构
420、620、820、1020、1220：绝缘基板
422：光路径
423：透光元件
430、630：第二基板
432：导电柱
441～448：导电接口
510：第一介电层
520：第二介电层
632：导电线
1222：金属遮蔽层
B：基极
C：集极
d：厚度
E：射极
P1：第一电极垫
P2：第二电极垫
P3：控制电极垫
Sc：控制信号
VH：高电压
具体实施方式
在本案说明书全文(包括权利要求)中所使用的「耦接」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图2是依照本发明实施例说明一种高低压隔离内埋功率模块200的电路示意图。高低压隔离内埋功率模块200包含第一控制电路210、光源220、第二控制电路230与功率元件240。第一控制电路210与光源220配置于第一基板，而第二控制电路230与功率元件240配置于第二基板。第一基板的操作电压为低电压，而第二基板的操作电压为高电压。该第二基板的高压功率元件未与该第一基板电连接。其中，功率元件240的操作电压大于第一基板的操作电压的10倍。所述第一基板与所述第二基板的其他实施细节容后详述。
第一控制电路210与光源220的操作电压为低电压(例如小于10V)。光源220受控于第一控制电路210。本实施例并不限制光源220的实施方式。例如，光源220可以包含发光二极管(light emitting diode,LED)或是其他发光元件，以便提供可见光或是非可见光(如紫外线(ultraviolet)、红外线(InfraRed)等)。于本实施例中，光源220的光线的波长可以是于300nm至1000nm之间。依据低电压的控制信号Sc，第一控制电路210可以对应控制光源220，以调变光源220的光线221。因此，光线221载有控制信号Sc。
第二控制电路230与功率元件240的操作电压为高电压。例如，第二控制电路230的操作电压可以大于10V，而功率元件240的操作电压可以大于600V(甚至大于1200V)。第二控制电路230具有一光感测部。例如，此光感测部包含感光二极管(photodiode)或是其他感光元件，以便感测光源220所发出的光线221。此光感测部可以感测光源220所发出的光线221，进而从光线221中解调出控制信号Sc。第二控制电路230依照所述光感测部的感测结果而对应控制功率元件240。因此，控制信号Sc可以控制功率元件240。
功率元件240包括晶体管，其中该晶体管的控制端电连接至第二控制电路230，该晶体管的第一端电连接至所述第二基板的第一电极垫P1，而该晶体管的第二端电连接至所述第二基板的第二电极垫P2。所述晶体管可以是任何类型的晶体管，例如金属氧化物半导体(Metal-Oxide-Semiconductor,MOS)晶体管、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)、双载流子接面晶体管(bipolar junction transistor,BJT)或是其他功率晶体管。例如，图2所示功率元件240包括绝缘栅双极型晶体管，其中该绝缘栅双极型晶体管的栅极G作为功率元件240的控制端，该绝缘栅双极型晶体管的集极C作为功率元件240的第一端而电连接至所述第二基板的第一电极垫P1，该绝缘栅双极型晶体管的射极E作为功率元件240的该第二端而电连接至所述第二基板的第二电极垫P2。在其他实施例中，射极E可以被改电连接至第一电极垫P1，而集极C可以被改电连接至第二电极垫P2。
第一电极垫P1与第二电极垫P2可以分别被电连接至高操作电压(例如1200V)与负载(例如马达或是其他装置)。当功率元件240导通时，高操作电压可以经由功率元件240供电给所述负载。功率元件240可以耐高电压以及耐大电流。由于操作于低电压域的第一控制电路210与操作于高电压域的功率元件240之间不存在电性路径，因此可以避免高电压域的电杂讯或脉冲从功率元件240回窜至低电压域的第一控制电路210。
图2所示高低压隔离内埋功率模块200可以被应用于任何产品电路中。例如，高低压隔离内埋功率模块200可以被应用于电动车(Electric Vehicle,EV)的驱动电路中，以便驱动/控制车用马达。
本发明的实现方式不应受限于图2的相关说明。例如，图3是依照本发明另一实施例说明一种高低压隔离内埋功率模块300的电路示意图。图3所示实施例可以参照图2的相关说明而类推之。不同于图2所示实施例之处，在于图3所示高低压隔离内埋功率模块300还包括一个二极管250。二极管250的第一端与第二端分别电连接至功率元件240的第一端与第二端。于图3所示实施例中，二极管250的阴极电连接至第一电极垫P1，而二极管250的阳极电连接至第二电极垫P2。然而，二极管250的的实现方式不应受限于图3的相关说明。例如，在其他实施例中，二极管250的阳极可能被改电连接至第一电极垫P1，而二极管250的阴极可能被改电连接至第二电极垫P2。
图4A是依照本发明实施例说明包含了图3所示第一控制电路210与光源220的第一基板410的结构剖面示意图。图4A所示实施例可以参照图2或图3的相关说明而类推之。第一基板410为低电压基板(low voltagesubstrate)。第一基板410可以是陶瓷基板、玻璃基板、印刷电路板或是其他基板。所述陶瓷基板可以是覆铜陶瓷基板(Direct Bond Copper,DBC)、电镀铜陶瓷基板或是其他陶瓷基板。
第一基板410包含第一控制电路210、光源220、基板411、导电层412、导电贯孔结构413与控制电极垫P3。导电层412配置于基板411的第一侧，而控制电极垫P3配置于基板411的第二侧。导电贯孔结构413配置于第一基板410的基板411中，以将控制电极垫P3电连接至第一控制电路210。因此，第一控制电路210可以通过导电贯孔结构413与控制电极垫P3接收低电压的控制信号Sc。第一控制电路210与光源220电连接至导电层412。光源220受控于第一控制电路210而对应产生光线221。依据不同的设计需求，第一控制电路210与光源220可以通过导电接口(例如金属胶、金属膏、纳米银膏、锡或是其他导电材质)焊接/粘接于第一基板410上。
图4B是依照本发明实施例说明包含了光路径422的绝缘基板420的结构剖面示意图。绝缘基板420可以是陶瓷基板(Ceramic interposer)、玻璃基板(Glass interposer)或是其他具有高电阻特性的基板。绝缘基板420包括基板421、透光元件423与导电层424。当基板421是陶瓷基板时，基板421的厚度d大于250μm。于本实施例中，基板421的厚度d可以大于等于300μm。于图4B所示实施例中，绝缘基板420具有导电层424，其中导电层424可作为电连接的用途。
在图4B所示实施例中，绝缘基板420包括一通孔，其中透光元件423配置于该通孔中。光路径422通过该通孔与透光元件423。透光元件423的高度大于绝缘基板420的基板421的厚度d。于本实施例中，透光元件423的材质包括玻璃、塑胶或是其他透光材质。无论如何，光路径422的实现方式不应受限于此。例如，在其他实施例中，绝缘基板420的材质可以是透光材质(例如玻璃或是其他透明材质)，因此绝缘基板420可以不需要配置通孔。由于绝缘基板420可以透光，因此光路径422可以穿透绝缘基板420。
图4C是依照本发明实施例说明包含了图3所示第二控制电路230与功率元件240的第二基板430的结构剖面示意图。图4C所示实施例可以参照图2或图3的相关说明而类推之。第二基板430为高电压基板(high voltagesubstrate)。第二基板430可以是陶瓷基板、玻璃基板、印刷电路板或是其他基板。所述陶瓷基板可以是覆铜陶瓷基板、电镀铜陶瓷基板或是其他陶瓷基板。
第二基板430包含第二控制电路230、功率元件240、二极管250、基板431、至少一导电柱432、第一导电贯孔结构433、第二导电贯孔结构434、导电层435、第一电极垫P1与第二电极垫P2。第二控制电路230、功率元件240、二极管250、导电柱432与导电层435配置于基板431的第一侧，而第一电极垫P1与第二电极垫P2配置于基板431的第二侧。第一导电贯孔结构433与第二导电贯孔结构434配置于第二基板430的基板431中。
第二控制电路230、功率元件240、二极管250与导电柱432的各个连接端分别涂布导电接口441、442、443、444、445、446、447与448，如图4C所示。所述导电接口可以是任何导电材质，例如金属胶、金属膏、纳米银膏、锡或是其他导电焊接/粘接材质。第二控制电路230通过导电接口441电性焊接/粘接于第二基板430的导电层435上。功率元件240的控制端与第一端配置于功率元件240的第一侧，而功率元件240的第二端配置于功率元件240的第二侧。功率元件240的控制端通过导电接口443电性焊接/粘接于导电层435上，以电性耦接至第二控制电路230。功率元件240的第一端经由导电接口444电性接触于第一导电贯孔结构433。二极管250经由导电接口446电性接触于第一导电贯孔结构433。第一导电贯孔结构433可以将第一电极垫P1电连接至功率元件240与二极管250。
导电柱432可以是铜柱(copper pillar)或是其他金属柱。导电柱432经由导电接口448电连接至第二导电贯孔结构434。第二导电贯孔结构434可以将第二电极垫P2电连接至导电柱432。
图4A所示第一基板410、图4B所示绝缘基板420与图4C所示第二基板430可以相互叠覆，以实现图3所示高低压隔离内埋功率模块300。例如，图5是依照本发明实施例说明图3所示高低压隔离内埋功率模块300的结构剖面示意图。图5所示实施例可以参照图2、图3、图4A、图4B及/或图4C的相关说明而类推之。请参照图5，第二基板430配置于第一基板410的第一侧，且第二基板430的功率元件240未与第一基板410上的控制电路直接电连接。绝缘基板420配置于第一基板410与第二基板430之间。第一控制电路210与光源220被配置于第一基板410与绝缘基板420之间。第二控制电路230、功率元件240、二极管250与导电柱432配置于第二基板430与绝缘基板420之间。第一基板410的光源220的光线传导至第二基板430的第二控制电路230的光感测部。
功率元件240的第二端通过导电接口442焊接于绝缘基板420的导电层424。二极管250通过导电接口445电性焊接/粘接于绝缘基板420的导电层424。导电柱432通过导电接口447电连接至绝缘基板420的导电层424。因此，第一导电贯孔结构433可以将第一电极垫P1电连接至功率元件240与二极管250的第一端，而第二导电贯孔结构434与导电柱432可以将第二电极垫P2电连接至功率元件240与二极管250的第二端。
绝缘基板420的通孔与透光元件423可以提供光路径于第一基板410与第二基板430之间。其中，光源220被配置于该光路径的第一端，而第二控制电路230的光感测部配置于该光路径的第二端。因此，该光路径可以将第一基板410的光源220的光线传导至第二基板430的第二控制电路230的光感测部。第二控制电路230依照此光感测部的感测结果而对应控制功率元件240。
图5所示高低压隔离内埋功率模块300还包括第一介电层510与第二介电层520。第一介电层510配置于第一基板410与绝缘基板420之间。第二介电层520配置于第二基板430与绝缘基板420之间。所述第一介电层510及/或所述第二介电层520的材料可以是任何高分子材料，例如硅胶、浸树脂(Prepreg)、ABF(Ajinomoto build-up film，商品名，日商味之素公司出产，含有玻璃颗粒的环氧树脂)、聚亚酰胺(Polyimide)或其他材料。所述第一介电层510及/或所述第二介电层520的材料也可以是无纤维的树脂型材质(non-fiber resin material)。在一些实施例中，当第一介电层510及第二介电层520的材料具有透光性时，透光元件423可以视设计需求而省略。
所有元件以内埋方式组成高低压隔离内埋功率模块300，使得元件之间的电性传输路径可以有效缩短，且具有封装体积微小化的功效。由于低电压域的第一基板410与高电压域的第二基板430之间并无电连接，因此可以改善功率元件240与二极管250在操作时产生电性回冲现象，避免造成功能失效。除此之外，本实施例将低电压域电路与高电压域电路分别配置在第一基板410与第二基板430，以及在第一基板410与第二基板430之间配置了绝缘基板420，以便有效隔离低电压域电路与高电压域电路。绝缘基板420可以提升高低压隔离内埋功率模块300的长期可靠性。
在此说明图5所示高低压隔离内埋功率模块300的制造方法范例。于本范例中，将以纳米银膏作为所述导电接口的范例性材料。首先制作图4A所示第一基板410、图4B所示绝缘基板420与图4C所示第二基板430。其中，将第二控制电路230、功率元件240、二极管250的各个连接端以及导电柱432上下两端涂上纳米银膏(或者是将纳米银膏刷印在基板431相对应位置)，再将第二控制电路230、功率元件240、二极管250与导电柱432接合于基板431相对应位置上，完成第二基板430。最后将第一基板410、绝缘基板420与第二基板430堆叠组装后，灌入介电层材料(molding材料)，然后进行加压烘烤，使得纳米银膏烧结完成接点。
图3所示高低压隔离内埋功率模块300的实现方式不应受限于图5的相关说明。例如，图6A、图6B与图7说明了高低压隔离内埋功率模块300的另一种实现方式。图6A是依照本发明另一实施例说明包含了光路径422的绝缘基板620的结构剖面示意图。绝缘基板620可以是陶瓷基板、玻璃基板或是其他具有高电阻特性的基板。绝缘基板620包括基板421、透光元件423。图6A所示实施例可以参照图4B的相关说明而类推之，故不再赘述。不同于图4B所示实施例之处，在于图6A所示绝缘基板620省略了图4B所示导电层424。若绝缘基板620的基板421的材质也为透光材质，则透光元件423的透光率可以不同于绝缘基板620的基板421的透光率。
图6B是依照本发明另一实施例说明包含了图3所示第二控制电路230与功率元件240的第二基板630的结构剖面示意图。图6B所示实施例可以参照图2或图3的相关说明。图6B所示第二基板630可以参照图4C所示第二基板430的相关说明而类推之，故不再赘述。不同于图4C所示实施例之处，在于图6B所示第二基板630省略了图4C所示导电柱432，以及于图6B所示第二基板630配置了至少一导电线632。导电线632可以是铝带、铜线或是任何金属材质。通过打线(bonding wire)方式将导电线632的第一端电连接至功率元件240与二极管250的第二端，而导电线632的第二端电连接至第二导电贯孔结构434。
图4A所示第一基板410、图6A所示绝缘基板620与图6B所示第二基板630可以相互叠覆，以实现图3所示高低压隔离内埋功率模块300。例如，图7是依照本发明另一实施例说明图3所示高低压隔离内埋功率模块300的结构剖面示意图。图7所示实施例可以参照图2、图3、图4A、图6A及/或图6B的相关说明而类推之，故不再赘述。请参照图7，导电线632配置于第二基板630与绝缘基板620之间。第一导电贯孔结构433可以将第一电极垫P1电连接至功率元件240与二极管250的第一端，而第二导电贯孔结构434与导电线632可以将第二电极垫P2电连接至功率元件240与二极管250的第二端。
在此说明图7所示高低压隔离内埋功率模块300的制造方法范例。于本范例中，将以纳米银膏作为所述导电接口的范例性材料。首先制作图4A所示第一基板410、图6A所示绝缘基板620与图6B所示第二基板630。其中，将第二控制电路230、功率元件240、二极管250的各个连接端涂上纳米银膏(或者是将纳米银膏刷印在基板431相对应位置)，再将第二控制电路230、功率元件240与二极管250接合于基板431相对应位置上，然后再将导电线632(例如铝带)的第一端压合至第二控制电路230与功率元件240，以及将导电线632的第二端压合至第二导电贯孔结构434。至此，完成第二基板630的制作。最后将第一基板410、绝缘基板620与第二基板630堆叠组装后，灌入介电层材料(molding材料)，然后进行加压烘烤，使得纳米银膏烧结完成接点。
图8与图9说明了图3所示高低压隔离内埋功率模块300的再一种实现方式。图8是依照本发明再一实施例说明包含了光路径422的绝缘基板820的结构剖面示意图。绝缘基板820可以是陶瓷基板、玻璃基板或是其他具有高电阻特性的基板。绝缘基板820包括基板421。图8所示实施例可以参照图4B与图6A的相关说明而类推之，故不再赘述。不同于图6A所示实施例之处，在于图8所示绝缘基板820省略了图6A所示透光元件423。
图4A所示第一基板410、图8所示绝缘基板820与图6B所示第二基板630可以相互叠覆，以实现图3所示高低压隔离内埋功率模块300。例如，图9是依照本发明再一实施例说明图3所示高低压隔离内埋功率模块300的结构剖面示意图。图9所示实施例可以参照图2、图3、图4A、图6B、图7及/或图8的相关说明而类推之，故不再赘述。
在此说明图9所示高低压隔离内埋功率模块300的制造方法范例。于本范例中，将以纳米银膏作为所述导电接口的范例性材料。首先制作图4A所示第一基板410、图8所示绝缘基板820与图6B所示第二基板630。其中，将第二控制电路230、功率元件240、二极管250的各个连接端涂上纳米银膏(或者是将纳米银膏刷印在基板431相对应位置)，再将第二控制电路230、功率元件240与二极管250接合于基板431相对应位置上，然后再将导电线632(例如铝带)的第一端压合至第二控制电路230与功率元件240，以及将导电线632的第二端压合至第二导电贯孔结构434。至此，完成第二基板630的制作。最后将第一基板410、绝缘基板620与第二基板630堆叠组装后，灌入介电层材料(molding材料)520，然后进行加压烘烤，使得纳米银膏烧结完成接点。
所述第一介电层510与/或第二介电层520的材料可以是任何不导电且透光的材质。在灌入介电层材料后，介电层材料会被填入绝缘基板820的基板421的通孔中，以提供光路径。因此，第一基板410的光源220的光线可以通过基板421的通孔中的介电层材料而传导至第二基板630的第二控制电路230的光感测部。
图10与图11说明了图3所示高低压隔离内埋功率模块300的还一种实现方式。图10是依照本发明还一实施例说明包含了光路径422的绝缘基板1020的结构剖面示意图。图10所示实施例可以参照图4B、图6A与图8的相关说明而类推之，故不再赘述。不同于图8所示实施例之处，在于图10所示绝缘基板1020省略了图8所示通孔。在本实施例中，绝缘基板1020的基板421的材质是透光材质或是半透光材质，例如玻璃、塑胶或是其他可基板或是其他透光材质。由于绝缘基板1020可以透光(即提供光路径422)，因此基板421可以不用配置通孔。
图4A所示第一基板410、图10所示绝缘基板1020与图6B所示第二基板630可以相互叠覆，以实现图3所示高低压隔离内埋功率模块300。例如，图11是依照本发明还一实施例说明图3所示高低压隔离内埋功率模块300的结构剖面示意图。图11所示实施例可以参照图2、图3、图4A、图6B、图8及/或图10的相关说明而类推之，故不再赘述。图11所示高低压隔离内埋功率模块300的制造方法可以参照图9的相关说明。所述第一介电层510与/或第二介电层520的材料可以是任何不导电且透光的材质。在灌入介电层材料520后，绝缘基板1020的基板421与第二介电层520会提供光路径。因此，第一基板410的光源220的光线可以通过基板421与第二介电层520而传导至第二基板630的第二控制电路230的光感测部。
图12是依照本发明又一实施例说明了图3所示高低压隔离内埋功率模块300的另一种实现方式。图12所使用的绝缘基板1020可以参照图10的相关说明。不同于图10所示实施例之处在于，图12所示绝缘基板1220还包括了金属遮蔽层1222。金属遮蔽层1222可以作为第一基板410与第二基板630之间的电场遮蔽层。金属遮蔽层1222具有一通孔。由于绝缘基板1020与介电层材料520可以透光(即提供光路径422)，因此第一基板410的光源220的光线可以通过第一介电层510、基板421与第二介电层520而传导至第二基板630的第二控制电路230的光感测部。
综上所述，本实施例将低电压域电路配置在第一基板410，将高电压域电路配置在第二基板630，以及在第一基板410与第二基板630之间配置了绝缘基板620，以便有效隔离低电压域电路与高电压域电路。绝缘基板620可以提升高低压隔离内埋功率模块300的长期可靠性。除此之外，由于低电压域的第一基板410与高电压域的第二基板630之间并无电连接，因此可以改善功率元件240与二极管250在操作时产生的电性脉冲回冲至低电压域的第一控制电路210，避免造成高低压隔离内埋功率模块300的功能失效。再者，所有元件以内埋方式组成高低压隔离内埋功率模块300，使得元件之间的电性传输路径可以有效缩短，且具有封装体积微小化的功效。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (20)

1.一种高低压隔离内埋功率模块，包括：
第一基板，包含第一控制电路与光源，其中该第一控制电路控制该光源发出一光线；
第二基板，配置于该第一基板的一侧，该第二基板包含：
功率元件；
光感测部，接收该第一基板的该光源的该光线，以发出感测讯息；以及
第二控制电路，根据该感测讯息以驱动该功率元件；以及
绝缘基板，配置于该第一基板与该第二基板之间。
2.如权利要求1所述的高低压隔离内埋功率模块，其中该第二基板与该第一基板无电连接。
3.如权利要求1所述的高低压隔离内埋功率模块，其中该光源的该光线的波长于300nm至1000nm之间。
4.如权利要求1所述的高低压隔离内埋功率模块，其中该光源为发光二极管。
5.如权利要求1所述的高低压隔离内埋功率模块，其中该功率元件包含控制端、第一端与第二端，该功率元件的该控制端耦接至该第二控制电路。
6.如权利要求5所述的高低压隔离内埋功率模块，其中该绝缘基板还包含导电层，该导电层位于该绝缘基板与该第二基板相邻的一侧，该功率元件的该第二端电连接于该导电层。
7.如权利要求6所述的高低压隔离内埋功率模块，其中该功率元件的该第二端通过第一导电接口连接于该绝缘基板的该导电层，其中该第一导电接口包括金属胶、金属膏、纳米银膏、锡或其他导电材质。
8.如权利要求5所述的高低压隔离内埋功率模块，其中该功率元件包含至少一绝缘栅双极型晶体管，该控制端为该绝缘栅双极型晶体管的栅极，该第一端与该第二端分别为该绝缘栅双极型晶体管的射极与集极。
9.如权利要求5所述的高低压隔离内埋功率模块，还包括：
二极管，具有阳极与阴极，该阳极与该阴极分别电连接至该功率元件的该第一端与该第二端。
10.如权利要求1所述的高低压隔离内埋功率模块，其中该功率元件的操作电压大于该第一基板的操作电压的10倍。
11.如权利要求1所述的高低压隔离内埋功率模块，其中该第一基板或该第二基板是覆铜陶瓷基板、电镀铜陶瓷基板或印刷电路板。
12.如权利要求1所述的高低压隔离内埋功率模块，其中该绝缘基板为陶瓷基板或玻璃基板。
13.如权利要求1所述的高低压隔离内埋功率模块，其中该绝缘基板还包括：
通孔，其中该第一基板的该光源的光线通过该通孔传送至该第二基板的该第二控制电路的该光感测部。
14.如权利要求13所述的高低压隔离内埋功率模块，其中该绝缘基板还包括：
透光元件，配置于该通孔中，其中该第一基板的该光源的光线通过该透光元件传送至该第二基板的该第二控制电路的该光感测部。
15.如权利要求14所述的高低压隔离内埋功率模块，其中该透光元件的长度大于该绝缘基板的厚度。
16.如权利要求14所述的高低压隔离内埋功率模块，其中该透光元件的材质包括玻璃、塑胶或是其他透光材质。
17.如权利要求1所述的高低压隔离内埋功率模块，其中该绝缘基板的材质为透光材质或半透光材质。
18.如权利要求17所述的高低压隔离内埋功率模块，其中该绝缘基板还包括：
金属遮蔽层，位于该绝缘基板与该第一基板相邻的一侧，该金属遮蔽层具有一通孔；
其中该第一基板的该光源的该光线通过该通孔与该绝缘基板传送至该第二基板的该光感测部。
19.如权利要求1所述的高低压隔离内埋功率模块，还包括：
第一介电层，配置于该第一基板与该绝缘基板之间；以及
第二介电层，配置于该第二基板与该绝缘基板之间；
其中所述第一介电层或所述第二介电层的材料为高分子材料。
20.如权利要求19所述的高低压隔离内埋功率模块，其中所述高分子材料包含硅胶、浸树脂、ABF或聚亚酰胺。
CN201310316160.2A 2013-06-20 2013-07-25 高低压隔离内埋功率模块 Active CN104241263B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102121988A TWI516028B (zh) 2013-06-20 2013-06-20 高低壓隔離內埋功率模組
TW102121988 2013-06-20

Publications (2)

Publication Number Publication Date
CN104241263A true CN104241263A (zh) 2014-12-24
CN104241263B CN104241263B (zh) 2017-05-24

Family

ID=52110118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310316160.2A Active CN104241263B (zh) 2013-06-20 2013-07-25 高低压隔离内埋功率模块

Country Status (3)

Country Link
US (1) US9143243B2 (zh)
CN (1) CN104241263B (zh)
TW (1) TWI516028B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486431A (zh) * 2015-09-02 2017-03-08 意法半导体股份有限公司 具有增强的热耗散的电子功率模块及其制造方法
WO2018137559A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642154B (zh) * 2013-12-25 2018-11-21 日商三菱綜合材料股份有限公司 電源模組用基板及其製造方法、電源模組
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
CN205807211U (zh) * 2016-06-20 2016-12-14 冯霞 用于容器的发光装置
TWI630430B (zh) * 2017-07-26 2018-07-21 茂達電子股份有限公司 光耦合裝置及其支架模組
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法
CN112119492A (zh) * 2018-05-17 2020-12-22 京瓷株式会社 功率半导体模块
US10644044B2 (en) * 2018-05-31 2020-05-05 National Research Council Of Canada Methods of manufacturing printable photodetector array panels
US20230170791A1 (en) * 2021-11-30 2023-06-01 Infineon Technologies Ag Power module with integrated gate driver and functional components within a single power module housing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030072544A1 (en) * 2001-10-15 2003-04-17 Hiroshi Yamaguchi Optical coupling device
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
WO2008080759A1 (de) * 2006-12-29 2008-07-10 Endress+Hauser Gmbh+Co.Kg Opto-elektronische vorrichtung zur übertragung eines elektrischen signals
CN101976679A (zh) * 2010-03-11 2011-02-16 友达光电股份有限公司 具有光反馈补偿的主动矩阵式有机发光二极管显示器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5647034A (en) 1994-10-03 1997-07-08 Matsushita Electric Works, Ltd. Operation displaying semiconductor switch
JPH10209487A (ja) 1997-01-23 1998-08-07 Nec Corp 固体リレーおよびその製造方法
TW493320B (en) * 2000-04-28 2002-07-01 Koninkl Philips Electronics Nv Circuit with an optocoupler
JP2001326569A (ja) 2000-05-16 2001-11-22 Toshiba Corp Ｌｅｄ駆動回路及び光送信モジュール
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
EP1754986B1 (en) 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
JP2005143002A (ja) * 2003-11-10 2005-06-02 Smc Corp 入力回路
TWI320594B (en) 2006-05-04 2010-02-11 Cyntec Co Ltd Package structure
JP2008244972A (ja) * 2007-03-28 2008-10-09 Advantest Corp 半導体リレー
US7919849B2 (en) 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
US7783141B2 (en) 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US9231012B2 (en) 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
US20030072544A1 (en) * 2001-10-15 2003-04-17 Hiroshi Yamaguchi Optical coupling device
WO2008080759A1 (de) * 2006-12-29 2008-07-10 Endress+Hauser Gmbh+Co.Kg Opto-elektronische vorrichtung zur übertragung eines elektrischen signals
CN101976679A (zh) * 2010-03-11 2011-02-16 友达光电股份有限公司 具有光反馈补偿的主动矩阵式有机发光二极管显示器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486431A (zh) * 2015-09-02 2017-03-08 意法半导体股份有限公司 具有增强的热耗散的电子功率模块及其制造方法
CN110246807A (zh) * 2015-09-02 2019-09-17 意法半导体股份有限公司 电子功率模块
CN110246807B (zh) * 2015-09-02 2023-11-10 意法半导体股份有限公司 电子功率模块
WO2018137559A1 (zh) * 2017-01-24 2018-08-02 比亚迪股份有限公司 一种功率模块及其制造方法

Also Published As

Publication number Publication date
CN104241263B (zh) 2017-05-24
TW201501469A (zh) 2015-01-01
TWI516028B (zh) 2016-01-01
US9143243B2 (en) 2015-09-22
US20140374629A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
CN104241263A (zh) 高低压隔离内埋功率模块
US8894249B2 (en) LED module and method of bonding thereof
CN103582292B (zh) 印刷线路板、印刷电路板和印刷电路板制造方法
CN103824853B (zh) 应用于开关型调节器的集成电路组件
JP2015056654A (ja) 半導体装置及びその製造方法
CN108369980A (zh) 发光模块
CN103972277A (zh) 半导体装置及其制造方法
CN105870159A (zh) 一种有机发光二极管显示面板、显示装置及制作方法
CN111048499A (zh) 微发光二极管显示面板及其制备方法
JP2006163408A (ja) 両面ディスプレイおよびその製造方法
CN106684076A (zh) 封装结构及其制造方法
US20160192493A1 (en) Circuit board assembly, control device for a cooler fan module and method
US9099379B2 (en) LED light with electrostatic protection and backlight module using the LED light
CN103972201A (zh) 封装结构与显示模组
CN108461043B (zh) 一种显示面板及其制作方法
CN101714544A (zh) 一种集成三极管及其制造方法
EP2095434B1 (en) Led-based lighting device on a transparent substrate
TWI529853B (zh) 電子機器
CN205016516U (zh) 半导体装置和电子设备
CN100552946C (zh) 电子封装结构
WO2013149411A1 (zh) 带静电防护功能的led灯及用该led灯的背光模组
CN218071918U (zh) 一种多维度的智能功率模块封装结构
CN101908586A (zh) 发光二极管封装结构
CN113451347B (zh) 显示面板、显示装置及显示面板制作方法
CN107527899A (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant