CN104137261A - 电阻性存储器单元结构及方法 - Google Patents

电阻性存储器单元结构及方法 Download PDF

Info

Publication number
CN104137261A
CN104137261A CN201380009237.XA CN201380009237A CN104137261A CN 104137261 A CN104137261 A CN 104137261A CN 201380009237 A CN201380009237 A CN 201380009237A CN 104137261 A CN104137261 A CN 104137261A
Authority
CN
China
Prior art keywords
resistance
array
area
variable material
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380009237.XA
Other languages
English (en)
Other versions
CN104137261B (zh
Inventor
法比欧·佩里兹
费迪南多·贝代斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104137261A publication Critical patent/CN104137261A/zh
Application granted granted Critical
Publication of CN104137261B publication Critical patent/CN104137261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中描述电阻性存储器单元结构及方法。一或多个存储器单元结构包括：第一电阻性存储器单元，其包括第一电阻可变材料；及第二电阻性存储器单元，其包括不同于所述第一电阻可变材料的第二电阻可变材料。

Description

电阻性存储器单元结构及方法
技术领域
本发明大体来说涉及半导体存储器装置及方法，且更特定来说涉及电阻性存储器单元结构及方法。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器、电阻性存储器(例如相变随机存取存储器(PCRAM)及电阻性随机存取存储器(RRAM))及磁性随机存取存储器(MRAM)(例如自旋扭矩转移随机存取存储器(STT RAM))以及其它。
存储器装置用作需要高存储器密度、高可靠性及在无电力情况下的数据保持的各种各样的电子应用的非易失性存储器。举例来说，非易失性存储器可用于个人计算机、便携式存储器卡、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器以及其它电子装置中。
例如PCRAM装置的电阻性存储器装置可包含(举例来说)可编程为不同电阻状态以存储数据的电阻可变材料，例如相变材料。存储于相变存储器单元中的特定数据可通过感测所述单元的电阻来读取，例如，通过基于相变材料的电阻而感测电流及/或电压变化。
附图说明
图1是根据本发明的若干个实施例的电阻性存储器阵列的一部分的示意图。
图2A到2E图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列相关联的各种工艺阶段。
图3A到3F图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列相关联的各种工艺阶段。
图4A到4I图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列相关联的各种工艺阶段。
图5A到5E图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列相关联的各种工艺阶段。
具体实施方式
本文中描述电阻性存储器单元结构及方法。作为一实例，一种电阻性存储器单元阵列可包含：第一电阻性存储器单元，其包括第一电阻可变材料；及第二电阻性存储器单元，其包括不同于所述第一电阻可变材料的第二电阻可变材料。
在若干个实施例中，一种电阻性存储器单元阵列包含包括存储器单元的第一区域(例如，部分)，所述存储器单元经形成以与所述阵列的第二(例如，不同)区域相比提供增加的速度(例如，编程吞吐率)及较长耐久性(例如，增加的循环能力)。所述阵列的所述第二区域可包括经形成以与所述阵列的所述第一区域的单元相比提供增加的可靠性(例如，温度保持能力)的单元的单元。作为一实例，所述阵列的所述第一区域可较适合于数据操纵，而所述第二区域可较适合于代码存储(例如，敏感数据的存储)或较适合于数据备份。
与不同区域相比具有增加的保持能力的区域还可包含经指定为在给定时间在比不同区域高的温度下保持数据的区域以及经指定为在给定温度下保持数据达比不同区域增加的时间周期的区域。
在若干个实施例中，所述阵列的所述第一区域的单元可包括不同于所述第二区域的单元的电阻可变材料，例如，不同硫族化物合金。举例来说，所述第一区域的单元可包括可比所述第二区域的单元更适合于较高保持性的相变材料，例如Ge8Sb5Te8，所述第二区域的单元可包括可更适合于增加的处理量(例如，较快速可设定性)的相变材料，例如Ge2Sb2Te6。
在若干个实施例中，所述第一区域及所述第二区域的存储器单元可包括相同电阻可变材料。在一些此类实施例中，可在相应第一及第二区域的单元的电阻可变材料上形成不同反应物材料，此可在相应第一及第二区域的单元之间提供不同单元特性，例如，保持能力及/或循环能力。在若干个实施例中，阵列的相应第一及第二区域的单元之间的单元特性可由于在所述第一区域的单元上与在所述第二区域的单元上相比将特定反应物材料形成为不同厚度而不同。
在其中使用相同电阻可变材料来形成阵列的第一及第二区域的存储器单元的一或多个实施例中，可(例如)经由离子植入对所述第一及/或第二区域的电阻可变材料的电热性质进行改性，以使得相应第一及第二区域的单元的单元特性为不同的。如此，本发明的实施例可提供若干益处，例如提供修整存储器阵列的不同区域的单元特性以实现所要单元特性的能力以及其它益处。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且其中以图解说明的方式展示可如何实践本发明的一或多个实施例。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，而不背离本发明的范围。
本文中的图遵循其中第一个数字或前几个数字对应于图式的图编号且剩余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1中102可指代元件“02”，且在图2中可将类似元件指代为202。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，所述图中所提供的元件的比例及相对比例尺打算图解说明本发明的各种实施例而不应以限制意义来使用。
图1是根据本发明的一或多个实施例的电阻性存储器阵列102的一部分的示意图。电阻性存储器阵列102包含若干个存储器单元104，每一存储器单元包含耦合到电阻性存储元件112的选择装置132。可根据本文中所描述的实施例来形成存储器单元104。
电阻性存储元件112可包含电阻可变材料，例如，相变材料。所述相变材料可为硫族化物，例如，Ge-Sb-Te(GST)材料，例如Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等以及其它电阻可变材料。如本文中所使用，带有连字符的化学组成符号指示包含于特定混合物或化合物中的元素，且打算表示涉及所指示元素的所有化学计量数。举例来说，其它相变材料可包含Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。
选择装置132可为场效应晶体管，例如，金属氧化物半导体场效应晶体管(MOSFET)、双向阈值开关(OTS)、双极结晶体管(BJT)或二极管以及其它类型的选择装置。虽然图1中所展示的选择装置132为三端子选择装置，但所述选择装置可为(举例来说)双端子选择装置。
在图1中所图解说明的实例中，选择装置132为门控三端子场效应晶体管。如图1中所展示，每一选择装置132的栅极耦合到若干个存取线105-1、105-2、...、105-N中的一者，即，每一存取线105-1、105-2、...、105-N耦合到一行存储器单元104。存取线105-1、105-2、...、105-N在本文中可称为“字线”。标号“N”用于指示电阻性存储器阵列102可包含若干个字线。
在图1中所图解说明的实例中，每一电阻性存储元件112耦合到若干个数据/感测线107-1、107-2、...、107-M中的一者，即，每一数据线107-1、107-2、...、107-M耦合到一列存储器单元104。数据线107-1、107-2、...、107-M在本文中可称为“位线”。标号“M”用于指示电阻性存储器阵列102可包含若干个位线。标号M及N可具有各种值。举例来说，M及N可为64、128或256。在一些实施例中，位线方向垂直于字线方向，例如，存储器单元104的行与存储器单元104的列彼此垂直。
在若干个实施例中，可将数据线107-1及107-2分组到子阵列136中，且可将其它数据线(例如，数据线107-M)分组到子阵列134中。在图1中所图解说明的实例中，耦合到位线107-1的存储器单元邻近于耦合到位线107-2的存储器单元。实施例并不限于特定数目个字线及/或位线或特定数目个子阵列。
可操作(例如，接通/关断)选择装置132以选择/解除选择存储器单元104以便执行例如数据编程(例如，写入)的操作及/或数据读取操作。在操作中，可将适当电压及/或电流信号(例如，脉冲)施加到位线及字线以便将数据编程到存储器单元104及/或从存储器单元104读取数据。作为一实例，可通过接通选择装置132并感测穿过电阻性存储元件112的电流来确定由阵列102的存储器单元104存储的数据。在对应于正读取的存储器单元104的位线上感测的电流对应于电阻性存储元件112的电阻可变材料的电阻电平，所述电阻电平又可对应于特定数据状态，例如，二进制值。如所属领域的一般技术人员将理解，电阻性存储器阵列102可具有除图1中所图解说明的架构以外的架构。
图2A到2E图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列202相关联的各种工艺阶段。在若干个实施例中，电阻性存储器单元可耦合到同一位线。阵列202的存储器单元可为电阻性存储器单元，例如电阻性存储器单元104，如上文所描述。作为一实例，阵列202可为相变存储器单元阵列。
图2A图解说明阵列202的第一区域234及第二区域236。在图2A中所展示的实例中，区域234及236包含形成于加热器材料210(例如，导电材料)与衬底232之间的导电插塞230-1、...、230-4。导电插塞230-1、...、230-4通过形成于衬底232上的电介质材料222分离。举例来说，电介质材料222可为例如二氧化硅或氮化硅的材料。举例来说，衬底232可为硅衬底、绝缘体上硅(SOI)衬底或蓝宝石上硅(SOS)衬底，且可包含各种经掺杂及/或未掺杂半导体材料。
虽然图2A中未展示，但对应于区域234及236的存储器单元的选择装置可形成于衬底232中。如本文中进一步描述，区域234的电阻性存储器单元可经形成以便与区域236的电阻性存储器单元相比展现不同的单元特性。举例来说，相应区域234及236的单元可包括具有不同特性(例如，不同电热性质)的电阻可变材料，以使得相应区域234及236的单元的单元特性为不同的。
加热器材料210形成于插塞230-1、...、230-4上且可为各种导电材料，例如金属氮化物，例如，氮化钨及/或氮化钛以及其它导电材料。在若干个实施例中，在例如电阻可变材料的材料形成于加热器材料210上之前，加热器材料210在垂直于存储器单元行(未展示)的方向上受限。如本文中所使用，一材料“形成于另一材料上”并不限于所述材料直接形成于彼此上。举例来说，在各种实施例中，若干个介入材料可形成于在第二材料上形成的第一材料之间。
图2B图解说明在图2A中所展示的工艺阶段之后且与形成阵列202相关联的工艺阶段。例如相变材料的电阻可变材料212形成于加热器材料210上。也就是说，区域234及236的加热器材料210包含形成于其上的电阻可变材料212。
如图2B中所图解说明，反应物材料214形成于区域234及236中的电阻可变材料212上。举例来说，反应物材料214可为金属反应物，例如包括钛、钴及/或钨的反应物。反应物材料214可充当形成于电阻可变材料212上的盖帽的一部分。
图2C图解说明从阵列202的区域234移除了反应物材料214的一部分。举例来说，可经由蚀刻工艺从区域234移除反应物材料214，而不从区域236移除反应物材料214。
图2D图解说明在图2C中所展示的工艺阶段之后且与形成阵列202相关联的工艺阶段。图2D图解说明在区域234及236上形成了反应物材料216。如此，反应物材料216形成于区域234中的电阻可变材料212上及区域236中的反应物材料214上。反应物材料216可为金属反应物，例如包括钛、钴及/或钨以及其它的反应物。反应物材料216可为与反应物材料214相同的材料，或其可为不同反应物材料。而且，反应物214及216可被形成为相同或不同厚度。
在阵列的不同区域(例如，区域234及236)中提供不同反应物材料(例如，反应物材料214及216)可用于在相应阵列区域内形成具有不同单元特性(例如，电热性质)的存储器单元。举例来说，反应物材料214可与区域236中的电阻可变材料212反应且不同反应物材料216可与区域234中的电阻可变材料212反应。在若干个实施例中，所述反应为热活化的。反应物214及216与相应区域236及234中的电阻可变材料212不同地反应。如此，区域234及236中的电阻可变材料212的电热性质可相对于彼此而被改性。因此，与形成于区域236中的单元的单元特性相比，形成于区域234中的电阻性存储器单元可展现不同的单元特性。
在若干个实施例中，反应物材料214及216可为相同材料。在此类实施例中，形成于相应区域234及236中的反应物材料214/216的厚度可为不同的。在阵列的不同区域中提供同一反应物材料214/216的不同厚度还可影响相应区域(例如，区域234及236)内的单元特性。举例来说，与形成于具有较薄反应物材料的区域(例如，区域234)中的单元相比，形成于具有较厚反应物材料的区域(例如，区域236)中的单元可展现较高保持性。与形成于具有较厚反应物材料的区域(例如，区域236)中的单元相比，形成于具有较薄反应物材料的区域(例如，区域234)中的单元可展现较高编程处理量。
图2D还图解说明在区域234及236中的反应物材料216上形成了帽盖材料218，例如，导电材料。帽盖材料218可包括金属氮化物，例如氮化钛及/或氮化钨以及各种其它帽盖材料。
图2E图解说明在图2D中所展示的工艺阶段之后且与形成阵列202相关联的工艺阶段。如图2E中所展示，可通过移除材料210、212、214、216及218的部分来界定个别电阻性存储器单元213-1及213-2。在若干个实施例中，电阻可变材料212在两个导电元件之间，例如，在导电帽盖材料218与加热器材料210之间。在此实例中，存储器单元213-1及213-2为自对准的且可经由(举例来说)若干个掩蔽与蚀刻工艺来形成。
虽然图2A到2E中所展示的实例是针对相变存储器单元阵列，但实施例并不受此限制。举例来说，在若干个实施例中，阵列202可为具有拥有不同单元特性的单独区域的RRAM单元或其它电阻性存储器单元阵列。
图3A到3F图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列302相关联的各种工艺阶段。阵列302的存储器单元可为电阻性存储器单元，例如电阻性存储器单元104，如上文所描述。作为一实例，阵列302可为相变存储器单元阵列。
图3A图解说明阵列302的第一区域334及第二区域336。在图3A中所展示的实例中，区域334及336包含形成于加热器材料310(例如，导电材料)与衬底332之间的导电插塞330-1、...、330-4。在若干个实施例中，在例如电阻可变材料的材料形成于加热器材料310上之前，加热器材料310在垂直于存储器单元行(未展示)的方向上受限。
导电插塞330-1、...、330-4通过形成于衬底332上的电介质材料322分离。举例来说，电介质材料322可为例如二氧化硅或氮化硅的材料。举例来说，衬底332可为硅衬底、绝缘体上硅(SOI)衬底、蓝宝石上硅(SOS)衬底，且可包含各种经掺杂及/或未掺杂半导体材料。加热器材料310形成于插塞330-1、...、330-4上且可为各种导电材料，例如金属氮化物，例如，氮化钛、氮化钨以及其它导电材料。
图3B图解说明在图3A中所展示的工艺阶段之后且与形成阵列302相关联的工艺阶段。例如相变材料的电阻可变材料312-1形成于加热器材料310上。也就是说，区域334及336的加热器材料310包含形成于其上的电阻可变材料312-1。如图3B中所进一步图解说明，帽盖材料318-1形成于区域334及336中的电阻可变材料312-1上。
图3C图解说明从阵列302的区域334移除了电阻可变材料312-1及帽盖材料318-1的一部分。举例来说，可经由蚀刻工艺从区域334移除材料312-1及318-1的所述部分，而不移除阵列302的区域336中的材料312-1及318-1的部分。
图3D图解说明在图3C中所展示的工艺阶段之后且与形成阵列302相关联的工艺阶段。图3D图解说明在阵列302的区域334中的加热器材料310及区域336中的帽盖材料318-1上形成了电阻可变材料312-2。图3D还图解说明在区域334及336中的电阻可变材料312-2上形成了帽盖材料318-2，例如，导电材料。
图3E图解说明从阵列302的区域336移除了电阻可变材料312-2及帽盖材料318-2的一部分。从阵列302的区域336移除电阻可变材料312-2可在阵列302的区域336中导致包含加热器材料310、电阻可变材料312-1及帽盖材料318-1的平滑区域。实例性阵列302的区域334也可为包含加热器材料310、电阻可变材料312-2及帽盖材料318-2的平滑区域。在若干个实施例中，帽盖材料318-1及318-2可充当电阻性存储器单元的位线。
在阵列的不同区域(例如，区域334及336)中提供不同材料(例如，电阻可变材料312-1及312-2)可用于在相应阵列区域内形成具有不同单元特性(例如，电热性质)的存储器单元。举例来说，电阻可变材料312-1在阵列302的区域336内的作用可不同于312-2在阵列302的区域334内的作用。如此，区域336及334中的电阻可变材料312-1及312-2的性质可为不同的，且与形成于区域336中的单元的单元特性相比，形成于区域334中的电阻性存储器单元可展现不同单元特性。
图3F图解说明在图3E中所展示的工艺阶段之后且与形成阵列302相关联的工艺阶段。如图中3F所展示，可通过移除材料310、312-1、318-1、312-2及318-2的部分来界定个别电阻性存储器单元313-1及313-2，例如，单独单元堆叠。在若干个实施例中，电阻可变材料312-1及312-2在两个导电元件之间，例如，在导电帽盖材料318-1及/或318-2与加热器材料310之间。在此实例中，存储器单元313-1及313-2为自对准的且可经由(举例来说)若干个掩蔽与蚀刻工艺来形成。
虽然图3A到3F中所展示的实例是针对相变材料阵列，但实施例并不受此限制。举例来说，在若干个实施例中，阵列302可为具有拥有不同单元特性的单独区域的RRAM单元或其它电阻性存储器单元阵列。
图4A到4I图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列402相关联的各种工艺阶段。阵列402的存储器单元可为电阻性存储器单元，例如电阻性存储器单元104，如上文关于图1所描述。作为一实例，阵列402可为相变存储器单元阵列，但并不受此限制。
图4A图解说明阵列402的第一区域434及第二区域436。在图4A中所展示的实例中，阵列402的区域434及436包含通过形成于衬底材料432上的电介质材料422分离的导电插塞430-1、...、430-4。举例来说，电介质材料422可为例如二氧化硅或氮化硅的材料。举例来说，衬底432可为硅衬底、绝缘体上硅(SOI)衬底、蓝宝石上硅(SOS)衬底，且可包含各种经掺杂及/或未掺杂半导体材料。
图4B图解说明在图4A中所展示的工艺阶段之后且与形成阵列402相关联的工艺阶段。通孔420-1形成于区域436的一部分中在电介质材料422内。通孔420-1可与区域436中的导电插塞(例如，插塞430-3)对准。
图4C图解说明在图4B中所展示的工艺阶段之后且与形成阵列402相关联的工艺阶段。电阻可变材料412-1形成于阵列402的区域434及区域436中的电介质422上。如图4C中所进一步图解说明，电阻可变材料412-1填充通孔420-1。例如导电材料的帽盖材料418-1形成于电阻可变材料412-1上且可包括若干种导电材料，举例来说，包含钨。
图4D图解说明从阵列402的区域434移除的电阻可变材料412-1的一部分及帽盖材料418-1的一部分。举例来说，可经由蚀刻工艺从区域434移除材料412-1及418-1，而不从区域436移除材料412-1及418-1。
图4E图解说明在图4D中所展示的工艺阶段之后且与形成阵列402相关联的工艺阶段。通孔420-2形成于区域434的一部分中在电介质材料422内。通孔420-2可与区域434中的导电插塞(例如，插塞430-1)对准。
图4F图解说明在图4E中所展示的工艺阶段之后且与形成阵列402相关联的工艺阶段。电阻可变材料412-2形成于阵列402的区域434中的电介质422上及区域436中的帽盖材料418-1上。如图4F中所进一步图解说明，电阻可变材料412-填充通孔420-2。帽盖材料418-2形成于区域436及434中的电阻可变材料412-2上且可包括若干种导电材料，举例来说，包含钨。
图4G图解说明从阵列402的区域436移除了电阻可变材料412-2的一部分及帽盖材料418-2的一部分。举例来说，可经由蚀刻工艺从区域436移除材料412-2及418-2，而不从区域434移除材料412-2及418-2。
图4H图解说明从阵列402的区域434移除了电阻可变材料412-2的一部分及帽盖材料418-2的一部分且从阵列402的区域436移除了电阻可变材料412-1的一部分及帽盖材料418-1的一部分。可经由蚀刻工艺从区域434及436移除材料412-1、412-2、418-1及418-2，以使得电阻可变材料412-1的一部分局限于通孔420-1且不从通孔420-1移除，且电阻可变材料412-2的一部分局限于通孔420-2且不从通孔420-2移除。
在阵列的不同区域(例如，区域434及436)中提供不同电阻可变材料(例如，材料412-1及412-2)可用于在相应阵列区域内形成具有不同单元特性(例如，电热性质)的存储器单元。举例来说，区域436的通孔420-1中的电阻可变材料412-1的性能特性可不同于区域434的通孔420-1中的电阻可变材料412-2的性能特性。如此，与形成于区域436中的单元相比，形成于区域434中的电阻性存储器单元可展现不同单元特性。
图4I图解说明在图4H中所展示的工艺阶段之后且与形成阵列202相关联的工艺阶段。例如铜材料的金属材料424形成于电阻可变材料412-1及电阻可变材料412-2上。可使用镶嵌工艺来形成金属材料424，且在若干个实施例中，金属材料424可充当帽盖材料、电极及/或位线。在若干个实施例中，电阻可变材料412-1及412-2在两个导电元件之间，例如，在导电帽盖材料318-1及/或318-2与导电插塞430-1及/或430-2之间。
虽然图4I中未展示，金属材料424也可与单独位线相互作用。在若干个实施例中，势垒材料(未展示)可形成于电阻可变材料412-1及412-2与金属材料424之间。举例来说，所述势垒可包括金属氮化物，例如氮化钛及/或氮化钽。
虽然图4A到4H中所展示的实例是针对相变存储器单元阵列，但实施例并不受此限制。举例来说，在若干个实施例中，阵列402可为具有拥有不同单元特性的单独区域的RRAM单元或其它电阻性存储器单元阵列。在图4A到4H中所展示的实例中，电阻可变材料412-1及412-2可包括形成于导电插塞(例如，插塞430-3及430-1)上的相变材料。如此，所述导电插塞可充当阵列402的加热器。
图5A到5E图解说明根据本发明的若干个实施例与形成电阻性存储器单元阵列502相关联的各种工艺阶段。阵列502的存储器单元可为电阻性存储器单元，例如电阻性存储器单元104，如上文所描述。作为一实例，阵列502可为相变存储器单元阵列。
图5A图解说明阵列502的第一区域534及第二区域536。在图5A中所展示的实例中，区域534及536包含形成于加热器材料510(例如，导电材料)与衬底532之间的导电插塞530-1、...、530-4。在若干个实施例中，在例如电阻可变材料的材料形成于加热器材料510上之前，加热器材料510在垂直于存储器单元行(未展示)的方向上受限。
导电插塞530-1、...、530-4通过形成于衬底532上的电介质材料522分离。举例来说，电介质材料522可为例如二氧化硅或氮化硅的材料。衬底532可为硅衬底、绝缘体上硅(SOI)衬底、蓝宝石上硅(SOS)衬底，且可包含各种经掺杂及/或未掺杂半导体材料。加热器材料510形成于插塞530-1、...、530-4上且可为各种导电材料，例如金属氮化物，例如，氮化钨及/或氮化钛以及其它导电材料。
图5B图解说明在图5A中所展示的工艺阶段之后且与形成阵列502相关联的工艺阶段。例如相变材料的电阻可变材料512形成于加热器材料510上。也就是说，区域534及536的加热器材料510包含形成于其上的电阻可变材料512。
如图5B中所图解说明，例如导电材料的帽盖材料518形成于区域234及236中的电阻可变材料512上。举例来说，帽盖材料518可包括金属氮化物，例如氮化钛及/或氮化钨以及各种其它帽盖材料。
图5C图解说明在图5B中所展示的工艺阶段之后且与形成阵列502相关联的工艺阶段。箭头526表示在区域536的至少一部分上的离子植入。在若干个实施例中，由于所述离子植入，在区域536的至少一部分中对电阻可变材料512的电热性质进行改性。
图5D图解说明在图5C中所展示的工艺阶段之后且与形成阵列502相关联的工艺阶段。箭头528表示在区域534的至少一部分上的离子植入。在若干个实施例中，在若干个实施例中，由于所述离子植入，在区域534的至少一部分中对电阻可变材料512的电热性质进行改性。在各种实施例中，对区域536的至少一部分而不对区域534(且反之亦然)执行离子植入可足以区分区域534及536中的每一者中的电阻可变材料512之间的电热性质。
在若干个实施例中，例如如由箭头526及/或528表示的离子植入工艺可包含将不同类型的离子植入于相应区域536及534中。所述离子可通过(举例来说)帽盖材料518而植入，且可包含例如砷、磷及/或硼以及其它离子的离子的植入。在若干个实施例中，经植入离子可为金属离子。离子工艺526及528可具有不同的相关联离子浓度、不同的相关联离子能量及/或不同的离子数目。
如此，虽然在区域534及536中形成相同电阻可变材料512，但可使用离子植入工艺526及/或528来对相应区域536及534内的材料512的电热性质进行改性。因此，形成于区域536及534中的存储器单元可具有与其相关联的不同单元特性。在若干个实施例中，对材料512的电热性质进行改性可包含进行热活化以对区域536及534内的电阻可变材料512的电热性质进行改性。所述热活化可适用于离子植入工艺526及/或528，且热活化也可适用于反应物材料工艺。
图5E图解说明在图5D中所展示的工艺阶段之后且与形成阵列502相关联的工艺阶段。如图5E中所展示，可通过移除材料510、512及518的部分来界定个别电阻性存储器单元513-1及513-2。在若干个实施例中，电阻可变材料512在两个导电元件之间，例如，在导电帽盖材料518与加热器材料510之间。
虽然本文中已图解说明及描述了特定实施例，但所属领域的一般技术人员将了解可用旨在实现相同结果的布置来替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的变更或变化形式。应理解，已以说明方式而非限定方式做出以上描述。在审阅以上描述后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效物的全部范围来确定本发明的各种实施例的范围。
在前述具体实施方式中，出于简化本发明的目的而将各种特征一起集合在单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (34)

1.一种电阻性存储器单元阵列，其包括：
第一电阻性存储器单元，其包括第一电阻可变材料；及
第二电阻性存储器单元，其包括不同于所述第一电阻可变材料的第二电阻可变材料。
2.根据权利要求1所述的阵列，其中第一及第二电阻可变材料包含相变材料。
3.根据权利要求1所述的阵列，其中所述第一及第二电阻性存储器单元各自包含形成于耦合到选择装置的导电插塞上的加热器材料。
4.根据权利要求1所述的阵列，其中所述第一及第二电阻性存储器单元各自包含自对准结构，所述自对准结构包括形成于相应第一与第二导电元件之间的所述相应第一及第二电阻可变材料。
5.根据权利要求4所述的阵列，其中所述第一导电元件为加热器，且所述第一及第二电阻可变材料为相变材料。
6.根据权利要求1到5中任一权利要求所述的阵列，其中所述第一电阻性存储器单元属于第一子阵列，且所述第二电阻性存储器单元属于第二子阵列。
7.根据权利要求1所述的阵列，其中所述阵列的包含所述第一电阻可变材料的第一区域经配置以存储第一类型的数据，且所述阵列的包含所述第二电阻可变材料的第二区域经配置以存储第二类型的数据。
8.根据权利要求7所述的阵列，其中所述阵列的所述第一区域具有比所述阵列的所述第二区域高的相关联保持能力。
9.根据权利要求7所述的阵列，其中所述阵列的所述第一区域具有比所述阵列的所述第二区域高的相关联编程处理量。
10.一种电阻性存储器单元阵列，其包括：
第一数目个电阻性存储器单元，其在所述阵列的第一区域中且包括具有与其相关联的特定电热性质的电阻可变材料；及
第二数目个电阻性存储器单元，其在所述阵列的第二区域中且包括具有与其相关联的不同电热性质的电阻可变材料。
11.根据权利要求10所述的阵列，其中所述第一数目个单元的所述电阻可变材料及所述第二数目个单元的所述电阻可变材料中的至少一者植入有离子。
12.根据权利要求10所述的阵列，其中所述阵列包含形成于所述第一及第二区域中的所述电阻可变材料上的反应物材料，形成于所述第一区域上的所述反应物材料的厚度不同于形成于所述第二区域上的所述反应物材料的厚度。
13.根据权利要求10所述的阵列，其中所述阵列包含形成于所述阵列的所述第一区域中的所述电阻可变材料上的第一反应物材料及形成于所述阵列的所述第二区域中的所述电阻可变材料上的第二反应物材料，其中所述第二反应物材料不同于所述第一反应物材料。
14.根据权利要求10到13中任一权利要求所述的阵列，其中所述第一及第二电阻性存储器单元耦合到同一位线。
15.一种形成电阻性存储器单元阵列的方法，所述方法包括：
在所述阵列的第一区域中形成第一数目个电阻性存储器单元，所述第一数目个单元包括第一电阻可变材料；及
在所述阵列的第二区域中形成第二数目个电阻性存储器单元，所述第二数目个单元包括不同于所述第一电阻可变材料的第二电阻可变材料。
16.根据权利要求15所述的方法，其中形成所述阵列包含：
在形成于所述第一及第二区域上的第一导电材料上形成所述第一电阻可变材料；
在所述第一电阻可变材料上形成第一帽盖材料；
从所述第二区域移除所述第一电阻可变材料及所述第一帽盖材料；
在所述第一区域的所述第一帽盖材料上及所述第二区域的所述导电材料上形成所述第二电阻可变材料；
在所述第二电阻可变材料上形成第二帽盖材料；
从所述第一区域移除所述第二电阻可变材料及所述第二帽盖材料；及
形成对应于所述相应第一及第二数目个电阻性存储器单元的单独单元堆叠。
17.根据权利要求16所述的方法，其中在耦合到对应于所述第一数目个电阻性存储器单元及所述第二数目个电阻性存储器单元的相应选择装置的若干个导电插塞上形成所述第一导电材料。
18.根据权利要求16所述的方法，其中所述第一及第二帽盖材料充当所述相应第一及第二数目个电阻性存储器单元的位线。
19.根据权利要求15到18中任一权利要求所述的方法，其中所述第一及第二电阻可变材料包含不同硫族化物合金。
20.根据权利要求15所述的方法，其中形成所述阵列包含：
在形成于所述阵列的第一区域及第二区域上的电介质中形成第一通孔；
在所述阵列的所述第一及所述第二区域上形成第一电阻可变材料，所述第一电阻可变材料填充所述第一通孔；
在所述第一电阻可变材料上形成第一帽盖材料；
从所述阵列的所述第二区域移除所述第一电阻可变材料的一部分及所述第一帽盖材料的一部分；
在形成于所述阵列的所述第二区域上的所述电介质中形成第二通孔；
在所述阵列的所述第一及第二区域上形成第二电阻可变材料，所述第二电阻可变材料填充所述第二通孔；
在所述第二电阻可变材料上形成第二帽盖材料；
从所述阵列的所述第一区域移除所述第二电阻可变材料及所述第二帽盖材料；
执行蚀刻工艺以使得所述第一电阻可变材料局限于所述第一通孔且所述第二电阻可变材料局限于所述第二通孔；及
在形成于所述第一通孔中的所述第一电阻可变材料上且在形成于所述第二通孔中的所述第二电阻可变材料上形成金属材料。
21.根据权利要求20所述的方法，其中形成所述金属材料包含使用镶嵌工艺形成所述金属材料。
22.根据权利要求20到21中任一权利要求所述的方法，其中形成所述阵列包含在所述第一及第二电阻可变材料与所述金属材料之间形成金属氮化物势垒材料。
23.一种形成电阻性存储器单元阵列的方法，所述方法包括：
在所述阵列的第一区域中形成第一数目个电阻性存储器单元且在所述阵列的第二区域中形成第二数目个电阻性存储器单元；及
对所述阵列的所述第一区域及所述阵列的所述第二区域中的至少一者中的电阻可变材料的电热性质进行改性。
24.根据权利要求23所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含以下各项中的至少一者：对所述第一区域的至少一部分执行第一离子植入工艺，及对所述第二区域的至少一部分执行第二离子植入。
25.根据权利要求24所述的方法，其中执行所述第一植入工艺及所述第二离子植入工艺中的所述至少一者包含通过形成于所述电阻可变材料上的帽盖材料植入离子。
26.根据权利要求23所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含：
在所述第一区域中的所述电阻可变材料上形成第一反应物材料；及
在所述第二区域中的所述电阻可变材料上形成第二反应物材料。
27.根据权利要求23所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含：进行热活化以对所述阵列的所述第一及第二区域中的所述电阻可变材料的所述电热性质进行改性。
28.根据权利要求23所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含：
在所述第一区域中的所述电阻可变材料上形成第一厚度的反应物材料；及
在所述第二区域中的所述电阻可变材料上形成不同厚度的所述反应物材料。
29.根据权利要求26所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含：
移除所述第一反应物材料的一部分；
在移除了所述第一反应物材料的所述部分之处及在所述第二区域中的所述电阻可变材料上形成所述第二反应物材料；
在所述第二反应物材料上形成帽盖材料；及
形成对应于所述相应第一及第二电阻性存储器单元的单独单元堆叠。
30.根据权利要求23所述的方法，其中对所述第一及第二区域中的所述至少一者中的所述电阻可变材料的所述电热性质进行改性包含：
使用第一浓度的离子对所述第一区域的至少一部分执行第一离子植入工艺；及
使用第二浓度的离子对所述第二区域的至少一部分执行第二离子植入，
其中所述第一离子浓度不同于所述第二离子浓度。
31.一种形成电阻性存储器单元阵列的方法，所述方法包括：
在所述阵列的第一区域及第二区域中形成第一导电材料；
在所述第一导电材料上形成电阻可变材料；
在所述电阻可变材料上形成第二导电材料；
从所述阵列的所述第二区域移除所述第二导电材料的一部分；
在所述阵列的所述第一区域中的所述第二导电材料上及所述第二区域中的所述电阻可变材料上形成第三导电材料；
在所述第三导电材料上形成第四导电材料；及
通过移除所述第一及第二电阻可变材料的部分及所述第一、第二、第三及第四导电材料的部分来界定个别电阻性存储器单元
32.根据权利要求31所述的方法，其中所述第二导电材料与所述第一区域中的所述电阻可变材料反应且所述第三导电材料与所述第二区域中的所述电阻可变材料反应以对所述电阻可变材料的电热性质进行改性。
33.根据权利要求32所述的方法，其中所述反应为热活化的。
34.根据权利要求31到33中任一权利要求所述的方法，其中所述第二导电材料及所述第三导电材料为相同导电材料。
CN201380009237.XA 2012-01-18 2013-01-18 电阻性存储器单元结构及方法 Active CN104137261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/352,680 2012-01-18
US13/352,680 US9318699B2 (en) 2012-01-18 2012-01-18 Resistive memory cell structures and methods
PCT/US2013/022189 WO2013109920A1 (en) 2012-01-18 2013-01-18 Resistive memory cell structures and methods

Publications (2)

Publication Number Publication Date
CN104137261A true CN104137261A (zh) 2014-11-05
CN104137261B CN104137261B (zh) 2017-03-01

Family

ID=48779349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380009237.XA Active CN104137261B (zh) 2012-01-18 2013-01-18 电阻性存储器单元结构及方法

Country Status (5)

Country Link
US (5) US9318699B2 (zh)
EP (1) EP2805351B1 (zh)
KR (1) KR101547079B1 (zh)
CN (1) CN104137261B (zh)
WO (1) WO2013109920A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471358A (zh) * 2020-03-30 2021-10-01 意法半导体(克洛尔2)公司 具有两个相变存储器的电子芯片

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318699B2 (en) 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
US9184377B2 (en) * 2013-06-11 2015-11-10 Micron Technology, Inc. Resistance variable memory cell structures and methods
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9691475B2 (en) 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
TWI550610B (zh) * 2015-03-26 2016-09-21 旺宏電子股份有限公司 電阻式隨機存取記憶體頂電極之鑲嵌製程
US10559752B2 (en) * 2016-12-05 2020-02-11 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10103325B2 (en) 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
US10157667B2 (en) 2017-04-28 2018-12-18 Micron Technology, Inc. Mixed cross point memory
US10748966B2 (en) * 2018-06-28 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing cobalt capped copper lines and method of making the same
FR3084963B1 (fr) * 2018-08-08 2022-12-16 Commissariat Energie Atomique Dispositif memoire
FR3084961B1 (fr) 2018-08-08 2021-12-10 Commissariat Energie Atomique Dispositif memoire
KR102630031B1 (ko) * 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
US11769046B2 (en) * 2019-03-14 2023-09-26 International Business Machines Corporation Symmetric phase-change memory devices
KR20200115949A (ko) 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN113078258B (zh) * 2020-01-06 2023-11-28 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
FR3107138B1 (fr) 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257300A1 (en) * 2006-05-05 2007-11-08 Macronix International Co., Ltd. Structures and Methods of a Bistable Resistive Random Access Memory
CN101345225A (zh) * 2007-07-12 2009-01-14 雅马哈株式会社 电子部件及其制造方法
CN101656261A (zh) * 2008-08-19 2010-02-24 旺宏电子股份有限公司 一种集成电路及其制造方法
US20110095255A1 (en) * 2009-10-26 2011-04-28 Sony Corporation Memory device and fabrication process thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7276760B2 (en) 2005-02-25 2007-10-02 Micron Technology, Inc. Low power memory subsystem with progressive non-volatility
DE602005011111D1 (de) 2005-06-03 2009-01-02 St Microelectronics Srl Selbstjustiertes Verfahren zur Herstellung von Phasenwechselspeicherzellen
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
WO2007104335A1 (en) 2006-03-16 2007-09-20 Freescale Semiconductor, Inc. A wordline driver for a non-volatile memory device, a non-volatile memory device and method
JP5159116B2 (ja) 2007-02-07 2013-03-06 株式会社東芝 半導体記憶装置
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US7663134B2 (en) 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
KR20090038065A (ko) 2007-10-15 2009-04-20 주식회사 하이닉스반도체 상변화 메모리 장치의 제조방법
TW201011909A (en) 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
US20100308296A1 (en) 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US9318699B2 (en) * 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
US9184377B2 (en) * 2013-06-11 2015-11-10 Micron Technology, Inc. Resistance variable memory cell structures and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257300A1 (en) * 2006-05-05 2007-11-08 Macronix International Co., Ltd. Structures and Methods of a Bistable Resistive Random Access Memory
CN101345225A (zh) * 2007-07-12 2009-01-14 雅马哈株式会社 电子部件及其制造方法
CN101656261A (zh) * 2008-08-19 2010-02-24 旺宏电子股份有限公司 一种集成电路及其制造方法
US20110095255A1 (en) * 2009-10-26 2011-04-28 Sony Corporation Memory device and fabrication process thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471358A (zh) * 2020-03-30 2021-10-01 意法半导体(克洛尔2)公司 具有两个相变存储器的电子芯片

Also Published As

Publication number Publication date
CN104137261B (zh) 2017-03-01
WO2013109920A1 (en) 2013-07-25
US9318699B2 (en) 2016-04-19
US10622408B2 (en) 2020-04-14
US10147763B2 (en) 2018-12-04
US20130181183A1 (en) 2013-07-18
US20160307965A1 (en) 2016-10-20
US20180323238A1 (en) 2018-11-08
US20150333104A1 (en) 2015-11-19
US9419056B2 (en) 2016-08-16
US20180108708A1 (en) 2018-04-19
US9935154B2 (en) 2018-04-03
EP2805351B1 (en) 2018-10-17
EP2805351A1 (en) 2014-11-26
KR20140121434A (ko) 2014-10-15
EP2805351A4 (en) 2015-08-26
KR101547079B1 (ko) 2015-08-24

Similar Documents

Publication Publication Date Title
CN104137261B (zh) 电阻性存储器单元结构及方法
CN102870215B (zh) 垂直晶体管相变存储器
CN103119708B (zh) 相变存储器结构及方法
KR100772904B1 (ko) 가변저항 메모리 장치 및 그 제조 방법
CN107731816B (zh) 三维存储器阵列架构
EP2891152B1 (en) Memory array plane select
CN103733339B (zh) 存储器单元结构
KR101094985B1 (ko) 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
CN110291584A (zh) 有源边界拼布架构存储器
US8958229B2 (en) Nonvolatile memory device and method of fabricating same
US20160086882A1 (en) Semiconductor memory device
CN106205679A (zh) 电阻式存储器件及其制造方法
US8665644B2 (en) Stacked memory device and method of fabricating same
US8455329B2 (en) Phase change memory device capable of increasing sensing margin and method for manufacturing the same
TW202249011A (zh) 用於記憶體裝置之解碼架構
TWI506649B (zh) 記憶體陣列平面選擇
TW202249009A (zh) 用於字線微磚之解碼架構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant