CN104103527A - 一种改进的扇出型方片级半导体芯片封装工艺 - Google Patents

一种改进的扇出型方片级半导体芯片封装工艺 Download PDF

Info

Publication number
CN104103527A
CN104103527A CN201410351578.1A CN201410351578A CN104103527A CN 104103527 A CN104103527 A CN 104103527A CN 201410351578 A CN201410351578 A CN 201410351578A CN 104103527 A CN104103527 A CN 104103527A
Authority
CN
China
Prior art keywords
semiconductor chip
level semiconductor
package process
insulating resin
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410351578.1A
Other languages
English (en)
Other versions
CN104103527B (zh
Inventor
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410351578.1A priority Critical patent/CN104103527B/zh
Publication of CN104103527A publication Critical patent/CN104103527A/zh
Application granted granted Critical
Publication of CN104103527B publication Critical patent/CN104103527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种改进的扇出型方片级半导体芯片封装工艺，保证了加工尺寸最大化，提升了产能、降低了制作成本、解决了制造过程中翘曲等因素的影响，其包括以下步骤：在承载片正背面制作对准标记；在承载片正背面覆盖临时键合材料，在临时键合材料上贴合导热材料；导热材料上贴装芯片，芯片背面或导热材料上涂覆有粘结胶；在承载片正背面涂覆第一绝缘树脂；在第一类绝缘树脂上形成导通孔；沉积种子层，种子层上涂覆光刻胶，光刻胶上显露出图形，图形区中形成电镀线路；去除电镀线路和电镀线路底部以外的种子层；涂覆第二类绝缘树脂，第二类绝缘树脂上开窗；去除承载片和临时键合材料，焊盘处形成焊球；将产品分割成多个芯片。

Description

一种改进的扇出型方片级半导体芯片封装工艺
技术领域
本发明涉及微电子封装工艺的技术领域，具体涉及一种改进的扇出型方片级半导体芯片封装工艺。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型方片级封装技术(Fanout Panel Level Package,FOPLP)的出现，作为扇出型晶圆级封装技术(Fanout Wafer Level Package,FOWLP)的升级技术，拥有更广阔的发展前景。
见图1，日本J-Devices公司在US 20110309503 A1专利中，给出了一种扇出型晶圆级封装的制作方法：
J-Devices公司的专利主要工艺如下：
第一步：在晶圆背面贴合粘结胶2（Die Attach Film）后划成单个芯片3；
第二步：承载片1上贴放芯片3；
第三步：涂覆第一绝缘树脂4，并在树脂上开出窗口5，露出芯片上的焊盘；
第四步：通过图形电镀与光刻的方法，制作重布线层6（Redistribution Layer，RDL）,将芯片上的焊盘引出；
第五步：制作第二绝缘层7，并做开口露出重布线层的金属；
第六步：在第二绝缘层上面制作焊球或凸点8。
见图2，华天科技（西安）有限公司在CN201210541846.7专利中介绍了一种Fan Out Panel Level Bga的制作方法。
该方法类似于英飞凌公司单层扇出型晶圆级封装技术，又称作嵌入式晶圆级球状阵列（Wafer-Level Ball Grid Array,eWLB）技术。只是将承载片9由圆形改为方形。
以上两种技术的不足之处如下：
（1）.两家公司的的技术只解决了单面芯片堆叠技术；
（2）. J-Devices公司和英飞凌公司的方法由于受制于晶圆尺寸的限制（最大晶圆尺寸为300mm），无法将加工尺寸最大化，不利于产能的提升和制作成本的降低；
（3）. 英飞凌公司和华天科技（西安）有限公司的技术在制作过程产生芯片位移、翘曲等问题，难以提升制作良率。
发明内容
针对上述问题，本发明提供了一种改进的扇出型方片级半导体芯片封装工艺，有效保证了加工尺寸最大化，提升了产能、降低了制作成本, 在制作过程中使用双面对称结构，抵消了由于材料之间性能差异造成的翘曲、涨缩等问题，降低了工艺制作的难度。 
其技术方案如下： 
一种改进的扇出型方片级半导体芯片封装工艺，其包括以下步骤：
（1）、在承载片上正背面制作对准标记；
（2）、在承载片正面与背面覆盖临时键合材料，在临时键合材料上贴合导热材料；
（3）、在承载片正面与背面的导热材料间隔排布贴装芯片，芯片背面或导热材料上涂覆有粘结胶；
（4）、在承载片正背面涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片；
（5）、在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出；
（6）、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶上显露出图形，在光刻胶显露出的图形区中形成电镀线路；
（7）、去除光刻胶和光刻胶底部的种子层，保留电镀线路和电镀线路底部的种子层；
（8）、在承载片正面和背面分别涂覆第二类绝缘树脂，在第二类绝缘树脂上对应芯片开窗露出电镀线路形成焊盘；
（9）、去除承载片和临时键合材料,在焊盘出形成焊球；
（10）、通过切割工艺将产品分割成多个芯片。 
其进一步特征在于，步骤（1）中，承载片的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、无碱玻璃、金属、有机材料中的一种或者多种方片或者是可以进行加热和控温的一种平板装置，标记制作方法包括激光打标，喷砂打标，曝光刻蚀，丝网印刷，点胶中的一种或者多种工艺，对准标记的样式可以是圆形、方形、三角形、十字、米字形状；
 步骤（2）中，使用滚压、喷涂、旋涂、 热压、真空压合、浸泡、压力贴合等方式中的一种或者多种在承载片正面与背面覆盖临时键合材料，临时键合材料为热剥离材料或者晶圆临时键合胶 ，使用滚压、热压、真空压合或压力贴合方式在临时键合材料上贴合导热材料。导热材料是铜、银、金、铝、镍、镁、铬、钼、钛、 钨、铱金属或其合金，粘结胶为导热胶、Die Attatch胶或者是其它具有粘合作用的胶，粘结胶的涂覆方式包括滚压、喷涂、热压、真空压合、旋涂、丝网印刷、点胶、压力贴合方式。
步骤（3）中，芯片按照固定间隔排布，芯片是单芯片或者多芯片，芯片使用正贴方式贴装；
步骤（4）中，涂覆工艺是旋涂、喷涂、滚涂、丝网印刷、滚压、真空压合中的一种或者多种工艺，第一类绝缘树脂包括感光树脂和非感光树脂，感光树脂包括阻焊油墨、感光绿漆、干膜、感光型增层材料、BCB、PBO、PSPI中的一种或者多种，非感光树脂包括环氧树脂、聚酰亚胺、酚醛树脂、亚克力树脂、硅胶、 三嗪树脂、PVDF、以及添加填料的树脂中的一种或者多种，第一类绝缘树脂将芯片覆盖；
步骤（5）中，在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出。开窗的方法包括光刻显影、激光钻孔、干法刻蚀、 喷砂、选择性腐蚀等工艺中的一种或者多种；
步骤（6）中，通过溅射或化学沉铜等工艺在导通孔107和第一类绝缘树脂上沉积一层种子层，溅射材料是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、W中的一种或以上金属的合金 ，光刻胶是液态或者是薄膜状的，通过使用底片或激光直写设备 在光刻机里进行对位曝光，经过显影等工艺光刻胶上显露出图形，使用电镀的方法，在光刻胶显露出的图形区中形成电镀线路；
步骤（8）中，第二类绝缘树脂是BBC、PBO、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂材料中的一种或者多种；
步骤（9）中，通过加热或拆键合机的方式去除承载片和临时键合材料，通过电镀、植球、印刷的方式在焊盘处形成焊球。
采用本发明是的上述工艺中，由于本发明通过多个芯片的堆叠技术可以获得尺寸更小，功能更强，厚度更薄的半导体封装器件，采用双面制作的方法，可大幅提高生产效率，降低成本，在制作过程中使用双面对称结构，抵消了由于材料之间性能差异造成的翘曲、涨缩等问题，降低了工艺制作的难度。
附图说明
图1为第一种现有的扇出型晶圆级封装结构示意图；
图2为第二种现有的扇出型晶圆级封装结构示意图；
图3为在承载片上正背面制作对准标记示意图；
图4为承载片正面与背面覆盖临时键合材料示意图，临时键合材料上贴合导热材料；
图5为在承载片正背面的临时键合材料上间隔排布贴装芯片示意图；
图6为在承载片正背面涂覆第一类绝缘树脂示意图；
图7为在第一类绝缘树脂上开窗示意图；
图8为沉积种子层、涂覆光刻胶、显露出图形和形成电镀线路示意图；
图9为去除部分种子层示意图；
图10为涂覆第二类绝缘树脂、对应芯片开窗形成焊盘示意图；
图11为去除承载片和临时键合材料、在焊盘出形成焊球示意图；
图12为分割芯片示意图。
具体实施方式
以下结合附图来对发明进行详细描述，但是本实施方式并不限于本发明，本领域的普通技术人员根据本实施方式所做出的结构、方法或者功能上的变换，均包含在本发明的保护范围内。
一种改进的扇出型方片级半导体芯片封装工艺，其包括以下步骤：
见图3，（1）、承载片101正背面制作对准标记。承载片101的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、无碱玻璃、金属、有机材料等成分的中的一种或者多种方片，也可以是可以进行加热和控温的一种平板装置。标记制作方法包括激光打标，喷砂打标，曝光刻蚀，丝网印刷，点胶等工艺。对准标记102的样式可以是圆形、方形、三角形、十字、米字等其他形状。
见图4，（2）、使用滚压、喷涂、热压、真空压合、浸泡、压力贴合等方式在承载片101正面与背面覆盖临时键合材料103 (如热剥离材料、晶圆临时键合胶等)。使用滚压、热压、真空压合或压力贴合等方式在临时键合材料103上贴合导热材料104。导热材料104可以是铜、银、金、铝、镍、镁、铬、钼、钛、 钨、铱等金属或其合金，导热材料104在导热的同时具有较低的热膨胀系数（通常热膨胀系数小于10ppm /℃）。在导热材料104上面或芯片106背面涂覆粘结胶105。粘结胶105可以为导热胶，也可以是其它具有粘合作用的胶。粘结胶105的涂覆方式包括滚压、喷涂、热压、真空压合、旋涂、丝网印刷、点胶、压力贴合等方式。
见图5，（3）、在承载片101正背面贴装芯片106，芯片106按照固定间隔排布，芯片106可以是单芯片也可以是多芯片，芯片106使用正贴方式贴装。
见图6，（4）、在承载片101正背面涂覆（涂覆工艺可以是旋涂、喷涂、滚涂、丝网印刷、滚压、真空压合等工艺中的一种或者多种）第一类绝缘树脂105，第一类绝缘树脂107主要包括感光树脂和非感光树脂。感光树脂包括阻焊油墨、感光绿漆、干膜、感光型增层材料、BCB、PBO、PSPI等中的一种或者多种。非感光树脂包括环氧树脂、聚酰亚胺、酚醛树脂、亚克力树脂、硅胶、 三嗪树脂、PVDF、以及添加填料的树脂等中的一种或者多种。第一类绝缘树脂107将芯片106覆盖。                                                
见图7，（5）、在第一类绝缘树脂107上开窗，形成导通孔109，将芯片106的焊盘108露出。开窗的方法包括光刻显影、激光钻孔、 喷砂、选择性腐蚀等中的一种或者多种工艺。
见图8，（6）、通过溅射（材料可以是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、W中的一种或者以上金属的合金等）或化学沉铜等工艺，在导通孔109和第一类绝缘树脂107上沉积一层种子层110。在种子层110上面涂覆光刻胶111（光刻胶可以是液态的，也可以是薄膜状的），通过使用底片或激光直写设备 在光刻机里进行对位曝光，经过显影等工艺光刻胶109上显露出图形。使用电镀的方法，在光刻胶111显露出的图形区中形成电镀线路112。
见图9，（7）、去除光刻胶111和光刻胶111底部的种子层110，保留电镀线路112和电镀线路112底部的种子层110。
见图10，（8）、在承载片101正面和背面分别涂覆第二类绝缘树脂113，第二类绝缘树脂113可以是BBC、PBO、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂等材料中的一种或者多种，可与与第一类绝缘树脂107成分相同或不同。在第二类绝缘树脂113上开窗露出焊盘114。
见图11，（9）、通过加热或者拆键合机的方式去除承载片101和临时键合材料103,通过电镀、植球、印刷等方式在焊盘114处形成焊球115，导热材料依附在承载片上，起到了保护层作用。
见图12，（10）、测试完成后，通过切割工艺将产品分割成多个芯片。
本发明的特点在于
（1）.使用方片加工工艺可以大幅度提高制造产能，降低产品成本。方片工艺较圆片工艺有更大的产能，更低的成本。目前国际上主流的圆片尺寸是300mm直径的圆片，约113平方英寸；主流的PCB基板尺寸为500X600mm的方片，约480平方英寸；LCD 4带线基板的尺寸为650X830mm的方片，约836平方英寸。由此可见，使用PCB基板的部分工艺，加工尺寸是晶圆的4.25倍；使用LCD 4带线的部分工艺，加工尺寸是晶圆的7.4倍。产能的提升，可以大幅度降低制造成本。
（2）.本发明的制作工艺将方片工艺做了进一步改良，采用双面同时制作工艺，进一步提升了制造产能，降低产品成本。
采用本发明是的上述工艺中，由于本发明通过多个芯片的堆叠技术可以获得尺寸更小，功能更强，厚度更薄的半导体封装器件，采用双面制作的方法，可大幅提高生产效率，降低成本。

Claims (9)

1.一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：其包括以下步骤：
（1）、在承载片上正背面制作对准标记； 
（2）、在承载片正面与背面覆盖临时键合材料，在临时键合材料上贴合导热材料；
（3）、在承载片正背面的导热材料上间隔贴装芯片，芯片背面或导热材料上涂覆有粘结胶；
（4）、在承载片正背面涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片；
（5）、在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出；
（6）、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶上显露出图形，在光刻胶显露出的图形区中形成电镀线路；
（7）、去除光刻胶和光刻胶底部的种子层，保留电镀线路和电镀线路底部的种子层；
（8）、在承载片正面和背面分别涂覆第二类绝缘树脂，在第二类绝缘树脂上开窗露出焊盘；
（9）、去除承载片和临时键合材料，在焊盘处形成焊球；
（10）、通过切割工艺将产品分割成多个芯片。
2.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（1）中，承载片的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、无碱玻璃、金属、有机材料中的一种或者多种方片或者是可以进行加热和控温的一种平板装置，标记制作方法包括激光打标，喷砂打标，曝光刻蚀，丝网印刷，点胶中的一种或者多种工艺，对准标记的样式可以是圆形、方形、三角形、十字、米字 。
3.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（2）中，使用滚压、喷涂、旋涂、 热压、真空压合、浸泡、压力贴合方式中的一种或者多种方式在承载片正面与背面覆盖临时键合材料，使用滚压、热压、真空压合或压力贴合方式在临时键合材料上贴合导热材料，导热材料是铜、银、金、铝、镍、镁、铬、钼、钨、钛、铱金属或其合金，粘结胶为导热胶、Die Attatch胶或者是其它具有粘合作用的胶，粘结胶的涂覆方式包括滚压、喷涂、热压、真空压合、旋涂、丝网印刷、点胶、压力贴合方式。
4.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（3）中，芯片按照固定间隔排布，芯片是单芯片或者多芯片，芯片使用正贴方式贴装。
5.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（4）中，涂覆工艺是旋涂、喷涂、滚涂、丝网印刷、滚压、真空压合中的一种或者多种工艺，第一类绝缘树脂包括感光树脂和非感光树脂，感光树脂包括阻焊油墨、感光绿漆、干膜、感光型增层材料、BCB、PBO、PSPI中的一种或者多种，非感光树脂包括环氧树脂、聚酰亚胺、酚醛树脂、硅胶、 亚克力树脂、三嗪树脂、PVDF、以及添加填料的树脂中的一种或者多种，第一类绝缘树脂将芯片覆盖。
6.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（5）中，在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出，开窗的方法包括光刻显影、干法刻蚀、 激光钻孔、喷砂、选择性腐蚀中的一种或者多种工艺。
7.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（6）中，通过溅射或化学沉铜等工艺在导通孔和第一类绝缘树脂上沉积一层种子层，溅射材料是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、W中的一种或以上金属的合金 ，光刻胶是液态或者是薄膜状的，通过使用底片或激光直写工艺 在光刻机里进行对位曝光，经过显影等工艺光刻胶上显露出图形，使用电镀的方法，在光刻胶显露出的图形区中形成电镀线路。
8.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（8）中，第二类绝缘树脂是BBC、PBO、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂材料中的一种或者多种。
9.根据权利要求1所述的一种改进的扇出型方片级半导体芯片封装工艺，其特征在于：步骤（9）中，通过加热或者拆键合机 的方式去除承载片和临时键合材料，通过电镀、植球、印刷的方式在焊盘处形成焊球。
CN201410351578.1A 2014-07-22 2014-07-22 一种改进的扇出型方片级半导体芯片封装工艺 Active CN104103527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410351578.1A CN104103527B (zh) 2014-07-22 2014-07-22 一种改进的扇出型方片级半导体芯片封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410351578.1A CN104103527B (zh) 2014-07-22 2014-07-22 一种改进的扇出型方片级半导体芯片封装工艺

Publications (2)

Publication Number Publication Date
CN104103527A true CN104103527A (zh) 2014-10-15
CN104103527B CN104103527B (zh) 2017-10-24

Family

ID=51671560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410351578.1A Active CN104103527B (zh) 2014-07-22 2014-07-22 一种改进的扇出型方片级半导体芯片封装工艺

Country Status (1)

Country Link
CN (1) CN104103527B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225973A (zh) * 2015-11-05 2016-01-06 南通富士通微电子股份有限公司 封装方法
CN107154453A (zh) * 2016-03-04 2017-09-12 日东电工（上海松江）有限公司 元件集合体临时固定片及其制造方法
US12033911B2 (en) 2020-08-28 2024-07-09 Changxin Memory Technologies, Inc. Semiconductor structure having a groove located in the semiconductor substrate and connected to the heat transfer layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218521A (ja) * 2007-02-28 2008-09-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102007825A (zh) * 2008-04-18 2011-04-06 安博拉电子公司 一种线路板及其制造方法
CN103367339A (zh) * 2012-03-26 2013-10-23 宏启胜精密电子(秦皇岛)有限公司 芯片封装方法及芯片封装结构
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN103681371A (zh) * 2013-12-26 2014-03-26 江阴长电先进封装有限公司 一种硅基圆片级扇出封装方法及其封装结构
CN103887251A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218521A (ja) * 2007-02-28 2008-09-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN102007825A (zh) * 2008-04-18 2011-04-06 安博拉电子公司 一种线路板及其制造方法
CN103367339A (zh) * 2012-03-26 2013-10-23 宏启胜精密电子(秦皇岛)有限公司 芯片封装方法及芯片封装结构
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN103681371A (zh) * 2013-12-26 2014-03-26 江阴长电先进封装有限公司 一种硅基圆片级扇出封装方法及其封装结构
CN103887251A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225973A (zh) * 2015-11-05 2016-01-06 南通富士通微电子股份有限公司 封装方法
CN107154453A (zh) * 2016-03-04 2017-09-12 日东电工（上海松江）有限公司 元件集合体临时固定片及其制造方法
KR20170103674A (ko) * 2016-03-04 2017-09-13 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 소자 집합체 가고정 시트 및 그 제조 방법
KR102345275B1 (ko) * 2016-03-04 2021-12-29 닛토덴코 (상하이 쑹장) 컴퍼니, 리미티드 소자 집합체 가고정 시트 및 그 제조 방법
TWI769151B (zh) * 2016-03-04 2022-07-01 大陸商日東電工（上海松江）有限公司 元件集合體暫固定片之製造方法
US12033911B2 (en) 2020-08-28 2024-07-09 Changxin Memory Technologies, Inc. Semiconductor structure having a groove located in the semiconductor substrate and connected to the heat transfer layer

Also Published As

Publication number Publication date
CN104103527B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
CN104103528A (zh) 一种扇出型方片级半导体芯片封装工艺
CN105206592B (zh) 扇出型封装的结构和制作方法
CN103745936B (zh) 扇出型方片级封装的制作方法
CN105244307B (zh) 扇出型封装结构的制作方法
KR100404062B1 (ko) 판상체 및 반도체 장치의 제조 방법
TWI352412B (en) Multi-chip package structure and method of fabrica
CN103681372B (zh) 扇出型圆片级三维半导体芯片的封装方法
CN101183668B (zh) 电解电镀形成突起电极的半导体装置及其制造方法
CN104465418B (zh) 一种扇出晶圆级封装方法
JP2018523315A (ja) シリコン基板に埋め込まれたファンアウト型パッケージ構造及びその製造方法
CN104241210A (zh) 一种低成本超薄扇出型封装结构及其制作方法
CN102693955B (zh) 封装载板及其制造方法
US9362173B2 (en) Method for chip package
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
CN103985647B (zh) 一种制备铜柱凸点的方法
CN103745937B (zh) 扇出型圆片级封装的制作工艺
TWM597977U (zh) 面板組件、晶圓封裝體以及晶片封裝體
WO2012059003A1 (zh) 芯片封装方法
CN104103527A (zh) 一种改进的扇出型方片级半导体芯片封装工艺
TW201924015A (zh) 半導體元件及其製造方法
TW202036812A (zh) 半導體裝置封裝方法及半導體裝置
CN103745938B (zh) 扇出型圆片级封装的制作方法
US6818475B2 (en) Wafer level package and the process of the same
CN104103529A (zh) 一种扇出型方片级半导体三维芯片封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20141015

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: An improved fanout square chip semiconductor chip packaging process

Granted publication date: 20171024

License type: Exclusive License

Record date: 20220111