CN104079755A - 半导体集成电路、信息处理装置以及图像形成装置 - Google Patents

Abstract

本发明提供一种半导体集成电路，包括识别信息存储部、中间时钟生成部以及动作时钟生成部。所述识别信息存储部存储所述半导体集成电路的识别信息。所述中间时钟生成部利用从所述半导体集成电路的外部输入于所述半导体集成电路的基准时钟，生成具有比所述基准时钟的频率高的频率的中间时钟。所述动作时钟生成部利用所述中间时钟，与根据存储在所述识别信息存储部中的所述识别信息所分配的时机同步地生成所述动作时钟，其中，所述动作时钟具有比所述基准时钟的频率高且比所述中间时钟的频率低的频率。

Description

半导体集成电路、信息处理装置以及图像形成装置

技术领域

本发明涉及一种半导体集成电路、信息处理装置以及图像形成装置，特别是涉及一种应对不必要的辐射的技术。

背景技术

电磁干扰(EMI：Electro-Magnetic Interference)是指由于被称为不必要的辐射(unnecessary radiation)的从电子设备辐射的电磁波而设备中产生异常(例如误动作)的现象。不必要的辐射的程度例如在IEC(International Electrotechnical Commission：国际电工委员会)、CISPR(Comite International Special des Perturbations Radioelectriques：国际无线电干扰特别委员会)等标准中有规定。

作为能够应对不必要的辐射的技术，提出了如下技术：一种半导体集成电路，其具备多个电路模块以及使这些电路模块动作的时钟所经过的多级延迟元件，其中，通过与电路模块相应地改变时钟所经过的延迟元件的数量，来使提供至多个电路模块的时钟的时机(timing)互不相同。

上述现有技术采用延迟元件，故存在以下问题。对延迟元件而言，由于半导体集成电路的动作温度、制造半导体集成电路时的半导体工艺的偏差等，无法使延迟时间成为固定值。因此，各半导体集成电路的不必要的辐射的程度不同，有些半导体集成电路的不必要的辐射的程度超过标准值。另外，在使提供至多个电路模块的时钟的时机彼此大不相同的情况下，需要多级延迟元件，因此电路规模变大。

上述现有技术是在一个半导体集成电路(一个IC芯片)中抑制不必要的辐射的程度的技术，并没有考虑在信息处理装置具备多个半导体集成电路(多个IC芯片)的情况下在多个半导体集成电路整体中如何抑制不必要的辐射的程度。

发明内容

本发明的目的在于，提供一种能够在多个半导体集成电路整体中抑制不必要的辐射的程度的半导体集成电路、信息处理装置以及图像形成装置。

本发明的一方面所涉及的半导体集成电路是能够生成动作时钟的半导体集成电路，包括识别信息存储部、中间时钟生成部以及动作时钟生成部。所述识别信息存储部存储所述半导体集成电路的识别信息。所述中间时钟生成部利用从所述半导体集成电路的外部输入于所述半导体集成电路的基准时钟，生成具有比所述基准时钟的频率高的频率的中间时钟。所述动作时钟生成部利用所述中间时钟，与根据存储在所述识别信息存储部中的所述识别信息所分配的时机同步地生成所述动作时钟，其中，所述动作时钟具有比所述基准时钟的频率高且比所述中间时钟的频率低的频率。

本发明的另一方面所涉及的信息处理装置包括多个所述半导体集成电路，该多个半导体集成电路可通过各半导体集成电路的识别信息而相互区别，其中，所述多个半导体集成电路分别具备的所述动作时钟生成部以互不相同的时机生成所述动作时钟。

本发明的其他方面所涉及的图像形成装置包括：上述信息处理装置和多个负载，该多个负载被用于图像形成装置的控制，分别与多个所述半导体集成电路的每个相连接，具有彼此相同的结构。

根据本发明的上述结构，能够在多个半导体集成电路整体中抑制不必要的辐射的程度。

附图说明

图1是表示本实施方式所涉及的图像形成装置的内部结构的概要的图。

图2是表示图1所示的图像形成装置的结构的框图。

图3A是表示本实施方式涉及的图像形成装置所具备的信息处理装置的结构的框图；图3B是表示本实施方式涉及的图像形成装置所具备的信息处理装置的结构的框图。

图4是表示将通用输入输出端口的端口(1)和端口(2)固定为预先设定的逻辑电平的例子的电路图。

图5是表示由多个时钟生成部生成的多个动作时钟的时序图。

图6A是表示本实施方式涉及的图像形成装置所具备的信息处理装置的变形例的结构的框图；图6B是表示本实施方式涉及的图像形成装置所具备的信息处理装置的变形例的结构的框图。

具体实施方式

下面，基于附图详细说明本发明的实施方式。图1是表示本发明的一实施方式所涉及的图像形成装置1的内部结构的概要的图。图像形成装置1例如可以应用于具有复印、打印、扫描以及传真功能的数码复合机。图像形成装置1具备装置主体100、配置于装置主体100上的原稿读取部200、配置于原稿读取部200上的原稿供给部300以及配置于装置主体100的上部前面的操作部400。

原稿供给部300作为自动原稿输送装置发挥功能，能够输送载置于原稿载置部301的多张原稿，以便让原稿读取部200连续地读取原稿。

原稿读取部200具备搭载有曝光灯等的支架201、由玻璃等透明构件构成的原稿台203、图中未示出的CCD(Charge Coupled Device：电荷耦合器件)传感器以及原稿读取狭缝205。当要读取载置于原稿台203的原稿时，一边使支架201在原稿台203的长边方向上移动，一边由CCD传感器读取原稿。与此相对，当要读取从原稿供给部300提供的原稿时，使支架201移动到与原稿读取狭缝205相对的位置，利用CCD传感器经由原稿读取狭缝205读取从原稿供给部300送来的原稿。CCD传感器将读取的原稿作为图像数据输出。

装置主体100具备薄片体储存部101、图像形成部103以及定影部105。薄片体储存部101配置于装置主体100的最下部，具备能够储存薄片体摞的薄片体盘107。储存在薄片体盘107的薄片体摞中最上层的薄片体通过搓辊109的驱动被向薄片体输送路111送出。薄片体通过薄片体输送路111输送至图像形成部103。

图像形成部103在输送来的薄片体上形成调色剂像。图像形成部103具备感光鼓113、曝光部115、显影部117以及转印部119。曝光部115生成与图像数据(从原稿读取部200输出的图像数据、从个人计算机送来的图像数据、传真接收的图像数据等)对应地调制的光，并照射到均匀地带电的感光鼓113的周面。由此，在感光鼓113的周面上形成与图像数据对应的静电潜像。在该状态下从显影部117向感光鼓113的周面提供调色剂，由此在周面上形成与图像数据对应的调色剂像。该调色剂像通过转印部119转印到从如上所说明的薄片体储存部101输送来的薄片体上。

转印有调色剂像的薄片体被输送至定影部105。在定影部105中，对调色剂像和薄片体施加热和压力，调色剂像定影到薄片体上。薄片体被排出至堆薄片体盘121或排薄片体盘123。

操作部400具备操作键部401和显示部403。显示部403具有触摸面板功能，显示包括软键的画面。用户通过一边观察画面一边操作软键，来进行执行复印等功能所需的设定等。

在操作键部401上设置有由硬键构成的操作键。具体地说，设置有开始键405、数字键407、停止键409、重置键411、用于切换复印、打印、扫描以及传真功能的功能切换键413等。

开始键405是使复印、传真发送等动作开始的键。数字键407是输入复印份数、传真号码等数字的键。停止键409是使复印动作等中途停止的键。重置键411是使所设定的内容恢复为初始设定状态的键。

功能切换键413具备复印键和发送键等，是将复印功能、发送功能等相互切换的键。如果对复印键进行操作，则复印的初始画面被显示到显示部403上。如果对发送键进行操作，则传真发送和邮件发送的初始画面被显示到显示部403上。

图2是表示图1所示的图像形成装置1的结构的框图。图像形成装置1具有通过总线将装置主体100、原稿读取部200、原稿供给部300、操作部400、控制部500以及通信部600相互连接的结构。关于装置主体100、原稿读取部200、原稿供给部300以及操作部400已经进行了说明，因此省略说明。

控制部500具备CPU(Central Processing Unit：中央处理单元)、ROM(Read OnlyMemory：只读存储器)、RAM(Random Access Memory：随机存取存储器)以及图像存储器等。CPU对图像形成装置1的装置主体100等上述结构要素执行用于使图像形成装置1动作的控制。ROM存储有用于控制图像形成装置1的动作的软件。RAM用于在执行软件时产生的数据的暂时存储以及应用软件的存储等。图像存储器暂时存储图像数据(从原稿读取部200输出的图像数据、从个人计算机送来的图像数据、传真接收的图像数据等)。

通信部600具备传真通信部601和网络I/F部603。传真通信部601具备控制与对方传真机之间的电话线路的连接的NCU(Network Control Unit：网络控制单元)以及对传真机通信用的信号进行调制解调的调制解调电路。传真通信部601连接于电话线路605。

网络I/F部603连接于LAN(Local Area Network：局域网)607。网络I/F部603是用于与连接于LAN607的个人计算机等终端装置之间执行通信的通信接口电路。

图3A和图3B是表示本实施方式涉及的图像形成装置1所具备的信息处理装置3的结构的框图。图3A和图3B的输送重置信号的总线在符号(a)的位置相连接。图3A和图3B的输送基准时钟信号的总线在符号(b)的位置相连接。信息处理装置3具备CPU4和四个IC芯片5a、5b、5c、5d。如果不需要将IC芯片5a、5b、5c、5d相互区别，则记载为IC芯片5。各IC芯片作为半导体集成电路发挥功能。

信息处理装置3控制四个薄片体输送马达6a、6b、6c、6d。如果不需要将薄片体输送马达6a、6b、6c、6d相互区别，则记载为薄片体输送马达6。

四个薄片体输送马达6是对配置于图1的薄片体输送路111的多个薄片体输送辊(图中未示出)进行驱动的马达。四个薄片体输送马达6具有相同的结构。四个薄片体输送马达6使多个薄片体输送辊分别旋转，来使薄片体沿着薄片体输送路111输送。

CPU4被包含在图2的控制部500中，作为主机(master)发挥功能。

四个IC芯片5分别被包含在图2的控制部500中，是作为从机(slave)发挥功能的ASIC(Application Specific Integrated Circuit：专用集成电路)。四个IC芯片5具有相同的结构。

图像形成装置1具备如薄片体输送马达6、薄片体检测传感器(图中未示出)等那样具有相同结构的多个负载。如果利用一个IC芯片5处理具有相同结构的多个负载，则需要端子数多的IC芯片(例如200个端子的IC芯片)，导致成本上升。因此，为了降低IC芯片的成本，在本实施方式中，采用端子数少的多个IC芯片(四个具有相同结构的50个端子的IC芯片5)来处理具有相同结构的多个负载。

虽然以IC芯片5的数量为四个的情况为例进行说明，但是IC芯片5的数量不限定于四个。另外，虽然说明由一个IC芯片5控制一个薄片体输送马达6的例子，但是也可以由一个IC芯片5控制多个薄片体输送马达6。

四个IC芯片5具有相同的结构，因此以IC芯片5a为例说明IC芯片5的结构。IC芯片5a具备时钟倍增部7、动作时钟生成部8、识别信息存储部9、识别信息设定部10、输入输出端口11以及通用输入输出端口12。

时钟倍增部7是PLL(Phase Locked Loop：锁相环)倍增电路，利用从CPU4输出的基准时钟生成将基准时钟的频率倍增所得的倍增时钟。这样，时钟倍增部7作为中间时钟生成部发挥功能，利用从IC芯片5a的外部输入于IC芯片5a的基准时钟生成具有比基准时钟的频率高的频率的中间时钟。

识别信息存储部9存储IC芯片5a的识别信息。在本实施方式中，对IC芯片5a分配识别信息(00)，对IC芯片5b分配识别信息(01)，对IC芯片5c分配识别信息(10)，对IC芯片5d分配识别信息(11)。

动作时钟生成部8利用倍增时钟(中间时钟)，与根据存储在识别信息存储部9中的识别信息所分配的时机同步地生成具有比基准时钟的频率高、且比倍增时钟的频率低的频率的动作时钟。

动作时钟生成部8具备多个时钟生成部13和动作时钟选择部14。多个时钟生成部13生成所生成的时机互不相同的四个动作时钟0、1、2、3。动作时钟0、1、2、3的频率相同，但是相位互不相同。动作时钟选择部14从由多个时钟生成部13生成的四个动作时钟0、1、2、3中选择对存储在识别信息存储部9中的识别信息分配的动作时钟。

在本实施方式中，对识别信息(00)分配动作时钟0，对识别信息(01)分配动作时钟1，对识别信息(10)分配动作时钟2，对识别信息(11)分配动作时钟3。因而，在IC芯片5a中选择动作时钟0，在IC芯片5b中选择动作时钟1，在IC芯片5c中选择动作时钟2，在IC芯片5d中选择动作时钟3。

输入输出端口11是用于让IC芯片5a连接到外部的接口，图3A和图3B中示出将向薄片体输送马达6a传输的控制信号输出的端口、将从CPU4输出的基准时钟输入的端口以及将从CPU4输出的IC芯片5a的重置信号输入的端口。

通用输入输出端口12是被称为GPIO(General Purpose Input/Output：通用输入输出)的能够通过软件任意地控制输入输出的端口(端子)。从CPU4输出的信号输入于通用输入输出端口12，或者从通用输入输出端口12输出的信号输入于CPU4。通用输入输出端口12作为信号端子发挥功能。

通用输入输出端口12包括多个端口，其中端口(1)和端口(2)被固定为预先设定的逻辑电平(logic level)。识别信息设定部10在四个IC芯片5重置时、即从CPU4向四个IC芯片5传输了重置信号时将输入于端口(1)和端口(2)的信号作为识别信息存储到识别信息存储部9中。此外，也可以不设置如端口(1)和端口(2)那样的逻辑电平被固定的端口，而在四个IC芯片5重置时，CPU4向四个IC芯片5分别传送识别信息来使识别信息存储部9存储该识别信息。

在IC芯片5a的通用输入输出端口12中，端口(1)和端口(2)分别被固定为L电平。IC芯片5a的识别信息设定部10在四个IC芯片5重置时将输入于端口(1)的L电平信号“0”和输入于端口(2)的L电平信号“0”作为识别信息存储到IC芯片5a的识别信息存储部9中。

在IC芯片5b的通用输入输出端口12中，端口(1)被固定为H电平，端口(2)被固定为L电平。IC芯片5b的识别信息设定部10在四个IC芯片5重置时将输入于端口(1)的H电平信号“1”和输入于端口(2)的L电平信号“0”作为识别信息存储到IC芯片5b的识别信息存储部9中。

在IC芯片5c的通用输入输出端口12中，端口(1)被固定为L电平，端口(2)被固定为H电平。IC芯片5c的识别信息设定部10在四个IC芯片5重置时将输入于端口(1)的L电平信号“0”和输入于端口(2)的H电平信号“1”作为识别信息存储到IC芯片5c的识别信息存储部9中。

在IC芯片5d的通用输入输出端口12中，端口(1)和端口(2)分别被固定为H电平。IC芯片5d的识别信息设定部10在四个IC芯片5重置时将输入于端口(1)的H电平信号“1”和输入于端口(2)的H电平信号“1”作为识别信息存储到IC芯片5d的识别信息存储部9中。

图4是表示将端口(1)和端口(2)固定为预先设定的逻辑电平的例子的电路图。开关S1、S2、S4、S5例如是晶体管，通过断开而流过L电平的信号，通过接通而流过H电平的信号。开关S3、S6、S7、S8例如是晶体管，通过断开而流过H电平的信号，通过接通而流过L电平的信号。

图4的(A)所示的开关的组合被适用于IC芯片5a。端口(1)上连接有开关S1，端口(2)上连接有开关2。在开关S1断开的情况下，输入于端口(1)的信号被固定为L电平，在开关S2断开的情况下，输入于端口(2)的信号被固定为L电平。

图4的(B)所示的开关的组合被适用于IC芯片5b。端口(1)上连接有开关S3，端口(2)上连接有开关4。在开关S3断开的情况下，输入于端口(1)的信号被固定为H电平，在开关S4断开的情况下，输入于端口(2)的信号被固定为L电平。

图4的(C)所示的开关的组合被适用于IC芯片5c。端口(1)上连接有开关S5，端口(2)上连接有开关6。在开关S5断开的情况下，输入于端口(1)的信号被固定为L电平，在开关S6断开的情况下，输入于端口(2)的信号被固定为H电平。

图4的(D)所示的开关的组合被适用于IC芯片5d。端口(1)上连接有开关S7，端口(2)上连接有开关8。在开关S7断开的情况下，输入于端口(1)的信号被固定为H电平，在开关S8断开的情况下，输入于端口(2)的信号被固定为H电平。

如上所述，在本实施方式中，将通用输入输出端口12的端口(1)和端口(2)用作被固定为预先设定的逻辑电平的端口(信号端子)。除了四个IC芯片5重置时以外，CPU4将端口(1)和端口(2)分配给与识别信息的输入不同的信号的输入或输出(在本实施方式中，开关被按下时产生的开关信号的输入)。因此，除了四个IC芯片5重置时以外，能够将四个IC芯片5的端口(1)和端口(2)用于其他目的。

图5是表示由多个时钟生成部13生成的四个动作时钟0、1、2、3的时序图。这些动作时钟也可以将高电平与低电平反转。以IC芯片5a为例参照图4和图5说明四个动作时钟0、1、2、3的生成。来自CPU4的重置信号经由IC芯片5a的输入输出端口11输入于IC芯片5a。由此，输入于IC芯片5a的端口(1)和端口(2)的L电平的信号作为识别信息(00)存储到IC芯片5a的识别信息存储部9中，并且来自CPU4的基准时钟经由IC芯片5a的输入输出端口11输入于IC芯片5a。

时钟倍增部7利用基准时钟生成将基准时钟的频率倍增所得的倍增时钟。因此，能够选择比较低的频率来作为基准时钟的频率，因此能够抑制向IC芯片5a传送基准时钟的布线所引起的不必要的辐射的程度。

动作时钟生成部8具备对倍增时钟进行计数的计数器(图中未示出)，通过以计数器的计数值既预先设定的间隔来切换信号的电平，生成动作时钟。详细地说，多个时钟生成部13分别生成在计数数为1时上升(下降)且每计数4次时切换信号电平的动作时钟0、在计数数为2时上升(下降)且每计数4次时切换信号电平的动作时钟1、在计数数为3时上升(下降)且每计数4次时切换信号电平的动作时钟2、在计数数为4时上升(下降)且每计数4次时切换信号电平的动作时钟3。因而，由多个时钟生成部13生成的四个动作时钟0至3成为频率比倍增时钟低、与倍增时钟同步且频率彼此相同而相位不同的时钟。

其它IC芯片5b、5c、5d也同样地生成动作时钟0至3。

IC芯片5a的识别信息存储部9中存储有识别信息(00)。因此，由动作时钟选择部14选择动作时钟0，从动作时钟生成部8输出动作时钟0。该动作时钟0被用作使设置于IC芯片5a的电路动作的时钟。该电路中包括控制薄片体输送马达6a的电路。

IC芯片5b的识别信息存储部9中存储有识别信息(01)。因此，由动作时钟选择部14选择动作时钟1，从动作时钟生成部8输出动作时钟1。该动作时钟1被用作使设置于IC芯片5b的电路动作的时钟。该电路中包括控制薄片体输送马达6b的电路。

IC芯片5c的识别信息存储部9中存储有识别信息(10)。因此，由动作时钟选择部14选择动作时钟2，从动作时钟生成部8输出动作时钟2。该动作时钟2被用作使设置于IC芯片5c的电路动作的时钟。该电路中包括控制薄片体输送马达6c的电路。

IC芯片5d的识别信息存储部9中存储有识别信息(11)。因此，由动作时钟选择部14选择动作时钟3，从动作时钟生成部8输出动作时钟3。该动作时钟3被用作使设置于IC芯片5d的电路动作的时钟。该电路中包括控制薄片体输送马达6d的电路。

说明本实施方式的主要效果。在本实施方式中，在各IC芯片5中利用从IC芯片5的外部输入于IC芯片5的基准时钟生成具有比基准时钟的频率高的频率的倍增时钟。由此，能够选择比较低的频率来作为基准时钟的频率，因此能够抑制向各IC芯片5传送基准时钟的布线所引起的不必要的辐射的程度。

此外，在本实施方式中，利用倍增时钟生成具有比基准时钟的频率高、且比倍增时钟的频率低的频率的动作时钟，而此时，与根据各IC芯片5的识别信息所分配的时机同步地生成动作时钟。由此，在各IC芯片5中生成相位互不相同的动作时钟。即，IC芯片5a的动作时钟生成部8输出动作时钟0，IC芯片5b的动作时钟生成部8输出动作时钟1，IC芯片5c的动作时钟生成部8输出动作时钟2，IC芯片5d的动作时钟生成部8输出动作时钟3。

因而，根据本实施方式，能够使生成各IC芯片5的动作时钟的时机互不相同，因此能够在四个IC芯片5整体中抑制不必要的辐射的程度。

说明本实施方式的变形例。图6A和图6B是表示本实施方式涉及的图像形成装置1所具备的信息处理装置30的变形例的结构的框图。图6A和图6B的输送重置信号的总线在符号(a)的位置相连接。图6A和图6B的输送基准时钟信号的总线在符号(b)的位置相连接。在图6A和图6B中，对与图3A和图3B所示的信息处理装置3相同的要素附加同一符号。以变形例所涉及的信息处理装置30与图3A和图3B所示的信息处理装置3不同的点为中心进行说明。

变形例所涉及的信息处理装置30的动作时钟生成部8，具备对倍增时钟进行计数的计数器16，通过以计数器16的计数值既预先设定的间隔来切换信号的电平生成动作时钟，根据存储在各IC芯片5的识别信息存储部9中的识别信息使开始动作时钟的生成的计数值相互不同。

参照图5具体说明变形例所涉及的信息处理装置30生成动作时钟的动作。动作时钟生成部8的计数器16对倍增时钟的数量进行计数。在识别信息存储部9中存储有识别信息(00)的情况下，动作时钟生成部8生成在计数数为1时上升(下降)且每计数4次时切换信号电平的动作时钟0，而不生成其它动作时钟。

在识别信息存储部9中存储有识别信息(01)的情况下，动作时钟生成部8生成在计数数为2时上升(下降)且每计数4次时切换信号电平的动作时钟1，而不生成其它动作时钟。

在识别信息存储部9中存储有识别信息(10)的情况下，动作时钟生成部8生成在计数数为3时上升(下降)且每计数4次时切换信号电平的动作时钟2，而不生成其它动作时钟。

在识别信息存储部9中存储有识别信息(11)的情况下，动作时钟生成部8生成在计数数为4时上升(下降)且每计数4次时切换信号电平的动作时钟3，而不生成其它动作时钟。

因而，如图6A和图6B所示，IC芯片5a的动作时钟生成部8生成动作时钟0，IC芯片5b的动作时钟生成部8生成动作时钟1，IC芯片5c的动作时钟生成部8生成动作时钟2，IC芯片5d的动作时钟生成部8生成动作时钟3。

根据变形例，在各IC芯片5中，不需生成所生成的时机互不相同的四个动作时钟0、1、2、3，就能够生成动作时钟。因而，能够降低生成动作时钟时的消耗电力。另外，不需要设置图3A和图3B所示的动作时钟选择部14。

Claims (10)

1.一种半导体集成电路，是能够生成动作时钟的半导体集成电路，其特征在于包括：

识别信息存储部，存储所述半导体集成电路的识别信息；

中间时钟生成部，利用从所述半导体集成电路的外部输入于所述半导体集成电路的基准时钟，生成具有比所述基准时钟的频率高的频率的中间时钟；以及

动作时钟生成部，利用所述中间时钟，与根据存储在所述识别信息存储部中的所述识别信息所分配的时机同步地生成所述动作时钟，其中，所述动作时钟具有比所述基准时钟的频率高且比所述中间时钟的频率低的频率。

2.根据权利要求1所述的半导体集成电路，其特征在于，所述动作时钟生成部具备：

多个时钟生成部，生成多个动作时钟，该多个动作时钟所生成的时机互不相同；以及

动作时钟选择部，从由所述多个时钟生成部生成的所述多个动作时钟中选择对存储在所述识别信息存储部中的所述识别信息分配的所述动作时钟。

3.根据权利要求1所述的半导体集成电路，其特征在于：所述动作时钟生成部具备对所述中间时钟进行计数的计数器，通过以所述计数器的计数值既预先设定的间隔来切换信号的电平生成所述动作时钟，根据存储在所述识别信息存储部中的所述识别信息使开始所述动作时钟的生成的所述计数值相互不同。

4.一种信息处理装置，其特征在于，包括：

多个如权利要求1至3中任一项所述的半导体集成电路，该多个半导体集成电路可通过各半导体集成电路的识别信息而相互区别，其中，

所述多个半导体集成电路分别具备的所述动作时钟生成部以互不相同的时机生成所述动作时钟。

5.根据权利要求4所述的信息处理装置，其特征在于：

所述多个半导体集成电路分别具备的所述动作时钟生成部生成频率相同但是相位互不相同的所述动作时钟。

6.根据权利要求4所述的信息处理装置，其特征在于：

所述多个半导体集成电路分别具备：

信号端子，被固定为预先设定的逻辑电平；以及

识别信息设定部，在所述多个半导体集成电路重置时将输入于所述信号端子的信号作为所述识别信息存储到所述识别信息存储部中。

7.根据权利要求6所述的信息处理装置，其特征在于还包括控制部，该控制部，在所述多个半导体集成电路重置时以外，将所述信号端子分配给与所述识别信息的输入不同的信号的输入或输出。

8.一种图像形成装置，其特征在于包括：

根据权利要求4至7中的任一项所述的信息处理装置；以及

多个负载，被用于图像形成装置的控制，分别与多个所述半导体集成电路中的每个相连接，并具有相同的结构。

9.根据权利要求8所述的图像形成装置，其特征在于：

多个所述半导体集成电路分别是具有相同的端子数且具有相同结构的IC芯片。

10.根据权利要求8所述的图像形成装置，其特征在于还包括：

薄片体输送路；

多个薄片体输送辊，配置于所述薄片体输送路；以及

多个薄片体输送马达，使所述多个薄片体输送辊分别旋转，使薄片体沿着所述薄片体输送路输送，其中，

所述多个负载是所述多个薄片体输送马达。