CN104022156A - 薄膜晶体管、阵列基板及相应的制作方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及相应的制作方法、显示装置 Download PDF

Info

Publication number
CN104022156A
CN104022156A CN201410213599.7A CN201410213599A CN104022156A CN 104022156 A CN104022156 A CN 104022156A CN 201410213599 A CN201410213599 A CN 201410213599A CN 104022156 A CN104022156 A CN 104022156A
Authority
CN
China
Prior art keywords
grid
thin
film transistor
active layer
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410213599.7A
Other languages
English (en)
Other versions
CN104022156B (zh
Inventor
李东升
陈宁
刘兴东
郭炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410213599.7A priority Critical patent/CN104022156B/zh
Publication of CN104022156A publication Critical patent/CN104022156A/zh
Priority to US14/500,184 priority patent/US9508867B2/en
Application granted granted Critical
Publication of CN104022156B publication Critical patent/CN104022156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管、阵列基板及相应的制作方法、显示装置，涉及显示技术领域，能够有效减小薄膜晶体管沿平行于衬底基板方向的尺寸。该薄膜晶体管包括衬底基板以及倾斜设置于所述衬底基板上的倾斜部分。

Description

薄膜晶体管、阵列基板及相应的制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及相应的制作方法、显示装置。
背景技术
液晶显示器是一种平面超薄的显示装置，近年来，液晶显示器得到广泛发展，随之而来的是，对液晶显示器的性能提出越来越高的要求。其中，液晶显示器的主要性能指标为分辨率和开口率，而提高分辨率和开口率的主要方法为减小液晶显示器的不透光区域的尺寸。
具体地，液晶显示器主要包括阵列基板和彩膜基板，阵列基板包括衬底基板以及设置在衬底基板上的薄膜晶体管、栅线、数据线和像素电极等结构，彩膜基板包括黑矩阵和彩色滤色层等结构。其中，阵列基板上的薄膜晶体管、栅线、数据线以及彩膜基板上的黑矩阵所在区域为不透光区域。由于黑矩阵主要用于遮蔽薄膜晶体管、栅线和数据线等结构，其所在区域应与薄膜晶体管、栅线、数据线所在区域重叠，因此，薄膜晶体管、栅线、数据线的尺寸在很大程度上决定了液晶显示器的开口率和分辨率。
发明人发现，现有技术中薄膜晶体管平行于衬底基板方向的尺寸较大，使得液晶显示器的不透光区域的尺寸较大，不利于提高液晶显示器的分辨率和开口率。
发明内容
本发明所要解决的技术问题在于提供一种薄膜晶体管、阵列基板及相应的制作方法、显示装置，能够有效减小薄膜晶体管平行于衬底基板的方向的尺寸。
为解决上述技术问题，本发明实施例提供了一种薄膜晶体管，采用如下技术方案：
一种薄膜晶体管，包括衬底基板，还包括倾斜设置于所述衬底基板上的倾斜部分。
所述倾斜部分包括第一倾斜单元和第二倾斜单元，所述薄膜晶体管还包括平行于所述衬底基板设置的水平部分，所述水平部分的一端连接所述第一倾斜单元，所述水平部分的另一端连接所述第二倾斜单元，所述第一倾斜单元和所述第二倾斜单元向远离所述水平部分和所述衬底基板的方向倾斜。
所述薄膜晶体管还包括依次设置于所述衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极；
其中，所述有源层包括位于所述水平部分的有源层第一部分以及自所述有源层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的有源层第二部分和有源层第三部分，所述源极连接所述有源层第二部分，所述漏极连接所述有源层第三部分；
所述源极包括位于所述第一倾斜单元的源极第一部分和自所述源极第一部分延伸出的平行于所述衬底基板的源极第二部分；
所述漏极包括位于所述第二倾斜单元的漏极第一部分和自所述漏极第一部分延伸出的平行于所述衬底基板的漏极第二部分。
所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内。
所述薄膜晶体管还包括位于所述栅极上的导电的栅极扩展层，所述栅极扩展层包括位于所述水平部分的栅极扩展层第一部分以及自所述栅极扩展层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极扩展层第二部分和栅极扩展层第三部分。
所述栅极包括位于所述水平部分的栅极第一部分以及自所述栅极第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极第二部分和栅极第三部分。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括衬底基板以及倾斜设置于衬底基板上倾斜部分，从而有效减小了薄膜晶体管在平行于衬底基板方向的尺寸，减小了液晶显示器的不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
为了进一步解决上述技术问题，本发明实施例还提供了一种阵列基板，采用如下技术方案：
一种阵列基板包括以上任一项所述的薄膜晶体管。
所述阵列基板还包括第一绝缘层，所述第一绝缘层上设置有开口，所述开口的顶部尺寸大于所述开口的底部尺寸，所述薄膜晶体管的所述栅极、所述栅极绝缘层、所述有源层、所述源极第一部分和所述漏极第一部分位于所述开口内，所述源极第二部分和所述漏极第二部分位于所述开口外。
所述阵列基板还包括位于所述有源层、所述源极和所述漏极上的第二绝缘层，所述第二绝缘层为硅的氧化物或者硅的氮化物，所述第二绝缘层上设置有对应于所述漏极的过孔。
所述阵列基板还包括位于所述有源层、所述源极、所述漏极与所述第二绝缘层之间的第三绝缘层，所述第三绝缘层为绝缘树脂。
本发明实施例提供了一种阵列基板，该阵列基板上设置有薄膜晶体管，薄膜晶体管包括衬底基板以及倾斜设置于衬底基板上的倾斜部分，从而有效减小了薄膜晶体管在平行于衬底基板方向的尺寸，进而有效减小了阵列基板上不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
进一步地，本发明实施例还提供了一种显示装置，该显示装置包括以上任一项所述的阵列基板。
此外，本发明实施例还提供了一种薄膜晶体管的制作方法，采用如下技术方案：
一种薄膜晶体管的制作方法包括：
在所述衬底基板上形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成包括源极和漏极的图形，以形成所述薄膜晶体管；
其中，所述有源层包括位于所述水平部分的有源层第一部分以及自所述有源层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的有源层第二部分和有源层第三部分，所述源极连接所述有源层第二部分，所述漏极连接所述有源层第三部分；
所述源极包括位于所述第一倾斜单元的源极第一部分和自所述源极第一部分延伸出的平行于所述衬底基板的源极第二部分；
所述漏极包括位于所述第二倾斜单元的漏极第一部分和自所述漏极第一部分延伸出的平行于所述衬底基板的漏极第二部分。
形成的所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内；
或者，形成的所述栅极包括位于所述水平部分的栅极第一部分以及自所述栅极第一部分两端延伸出的分别位于所述第一倾斜部分和所述第二倾斜部分的栅极第二部分和栅极第三部分。
若形成的所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内，则在所述形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层，之前还包括：
在形成了包括所述栅极的图形的所述衬底基板上，形成导电的栅极扩展层，所述栅极扩展层包括位于所述水平部分的栅极扩展层第一部分以及自所述栅极扩展层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极扩展层第二部分和栅极扩展层第三部分。
本发明实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括在衬底基板上依次形成栅极、栅极绝缘层、有源层、源极和漏极，其中，有源层、源极和漏极都包括平行于衬底基板的部分和倾斜的部分，从而有效减小了薄膜晶体管在平行于衬底基板方向上的尺寸，进而减小了阵列基板上的不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
此外，本发明实施例还提供了一种阵列基板的制作方法，采用如下技术方案：
一种阵列基板的制作方法包括以上任一项所述的薄膜晶体管的制作方法。
所述阵列基板的制作方法还包括形成第一绝缘层，经过构图工艺使所述第一绝缘层形成包括开口的图形，所述开口的顶部尺寸大于所述开口的底部尺寸，所述薄膜晶体管的所述栅极、所述栅极绝缘层、所述有源层、所述源极第一部分和所述漏极第一部分位于所述开口内，所述源极第二部分和所述漏极第二部分位于所述开口外。
所述阵列基板的制作方法还包括：在形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第二绝缘层，所述第二绝缘层为硅的氧化物或者硅的氮化物，并经过一次构图工艺，使所述第二绝缘层上形成对应于所述漏极的过孔。
在所述形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第二绝缘层之前还包括：在形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第三绝缘层，所述第三绝缘层为绝缘树脂。
本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括形成薄膜晶体管，形成的薄膜晶体管包括衬底基板以及依次设置于衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，其中，有源层、源极和漏极都包括平行于衬底基板的部分和倾斜的部分，从而有效减小了薄膜晶体管平行于衬底基板方向的尺寸，进而有效减小了阵列基板上不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的第一种薄膜晶体管的示意图；
图2为本发明实施例中的第二种薄膜晶体管的示意图；
图3为本发明实施例中的第三种薄膜晶体管的示意图；
图4为本发明实施例中的第一种阵列基板的示意图；
图5为本发明实施例中的第二种阵列基板的示意图；
图6为本发明实施例中的制作薄膜晶体管的流程图。
附图标记说明：
1—衬底基板；        2—栅极；            21—栅极第一部分；
22—栅极第二部分；   23—栅极第三部分；   3—栅极绝缘层；
4—有源层；          41—有源层第一部分； 42—有源层第二部分；
43—有源层第三部分； 5—源极；            51—源极第一部分；
52—源极第二部分；   6—漏极；            61—漏极第一部分；
62—漏极第二部分；   7—栅极扩展层；      8—第一绝缘层；
81—开口；           9—第二绝缘层；      91—过孔；
10—第三绝缘层；     a—倾斜部分；        a1—第一倾斜单元；
a2—第二倾斜单元；   b—水平部分；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括衬底基板以及倾斜设置于衬底基板上的倾斜部分，使得该薄膜晶体管平行于衬底基板方向具有较小的尺寸，与现有技术相比，本发明实施例中的薄膜晶体管平行于衬底基板方向的尺寸减小值可以很容易根据倾斜部分的倾斜角度计算得出，本发明实施例不再进行赘述。
需要说明的是，本发明实施例中的薄膜晶体管包括的倾斜部分可以为一个整体，也可以包括多个倾斜单元，不同的倾斜单元可以直接连接也可以通过其他结构连接，不同的倾斜单元的倾斜角度可以相同也可以不同。
示例性地，如图1、图2和图3所示，倾斜部分a包括第一倾斜单元a1和第二倾斜单元a2，薄膜晶体管还包括平行于衬底基板1设置的水平部分b，水平部分b的一端连接第一倾斜单元a1，水平部分b的另一端连接第二倾斜单元a2，第一倾斜单元a1和第二倾斜单元a2向远离水平部分b和衬底基板1的方向倾斜。优选地，第一倾斜单元a1与衬底基板1的夹角和第二倾斜单元a2与衬底基板1的夹角相同。
此外，以上所述的薄膜晶体管可以是底栅型薄膜晶体管，也可以是顶栅型薄膜晶体管，本发明实施例中所述的薄膜晶体管优选为底栅型薄膜晶体管。此时，该薄膜晶体管还包括依次设置于衬底基板1上的栅极2、栅极绝缘层3、有源层4、源极5和漏极6，其中，有源层4包括位于水平部分b的有源层第一部分41以及自有源层第一部分41两端延伸出的分别位于第一倾斜单元a1和第二倾斜单元a2的有源层第二部分42和有源层第三部分43，源极5连接有源层第二部分42，漏极6连接所述有源层第三部分43。源极5包括位于第一倾斜单元a1的源极第一部分51和自源极第一部分51延伸出的平行于衬底基板1的源极第二部分52；漏极6包括位于第二倾斜单元a2的漏极第一部分61和自漏极第一部分61延伸出的平行于衬底基板1的漏极第二部分62。
此外，栅极绝缘层3也可以包括位于水平部分b的栅极绝缘层第一部分以及自栅极绝缘层第一部分的两端延伸出的分别位于第一倾斜单元a1和第二倾斜单元a2的栅极绝缘层第二部分和栅极绝缘层第三部分。
进一步地，由于薄膜晶体管平行于衬底基板1方向上的尺寸主要由其源极5和漏极6之间的最远距离决定，而栅极2的尺寸小于这一尺寸即可，因此，对于上述的底栅型薄膜晶体管，如图2所示，栅极2可以仅包括平行于衬底基板1的栅极第一部分，其中，为了使栅极2有效控制薄膜晶体管的开启和关闭，本发明实施例中的有源层4在衬底基板1上的垂直投影完全落在栅极第一部分所在区域内。此时，为了进一步地提高薄膜晶体管的开关的效果，如图3所示，薄膜晶体管还包括位于栅极2上的导电的栅极扩展层7，栅极扩展层7包括位于水平部分b的栅极扩展层第一部分以及自栅极扩展层第一部分两端延伸出的分别位于第一倾斜单元a1和第二倾斜单元a2的栅极扩展层第二部分和栅极扩展层第三部分。为了简化薄膜晶体管的结构，本发明实施例中优选如图1所示的结构，其栅极2包括位于水平部分b的栅极第一部分以及自栅极第一部分两端延伸出的分别位于第一倾斜单元a1和第二倾斜单元a2的栅极第二部分和栅极第三部分，此时栅极2和有源层4具有相应的结构，使得栅极2可以更加有效控制薄膜晶体管的开启和关闭。
进一步地，栅极2、栅极绝缘层3、有源层4所在区域的横截面可以为圆形、方形、三角形、其他规则图形或者不规则图形。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括衬底基板以及倾斜设置于衬底基板上倾斜部分，从而有效减小了薄膜晶体管在平行于衬底基板方向的尺寸，减小了液晶显示器的不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
实施例二
本发明实施例还提供了一种阵列基板，该阵列基板包括实施例一所述的薄膜晶体管。
进一步地，如图4所示，该阵列基板还包括用于支撑薄膜晶体管的第一绝缘层8，第一绝缘层8上设置有开口81，开口81的顶部尺寸大于开口81的底部尺寸，薄膜晶体管的栅极2、栅极绝缘层3、有源层4、源极第一部分51和漏极第一部分61位于开口81内，源极第二部分52和漏极第二部分62位于开口81外。
由实施例一种描述可知，栅极2、栅极绝缘层3、有源层4所在区域的横截面为圆形、方形、三角形、其他规则图形或者不规则图形，因此，开口81的横截面也可以为圆形、方形、三角形、其他规则图形或者不规则图形。
进一步地，如图4所示，阵列基板还包括位于有源层4、源极5和漏极6上的第二绝缘层9，第二绝缘层9为硅的氧化物或者硅的氮化物。此外，阵列基板还包括位于第二绝缘层9上的像素电极，第二绝缘层9上设置有对应于漏极6的过孔91，使得像素电极与漏极6通过过孔91电连接。
进一步地，由于第二绝缘层9为硅的氧化物或者硅的氮化物，通常采用等离子体增强等方法来形成第二绝缘层9，阵列基板上不同位置处形成的第二绝缘层9的厚度相同，不利于实现阵列基板的平坦化。因此，为了使整个阵列基板更加平坦，如图5所示，阵列基板还包括位于有源层4、源极5、漏极6与第二绝缘层9之间的第三绝缘层10，第三绝缘层10为绝缘树脂，由于第三绝缘层10为绝缘树脂，因此，可以采用旋涂、涂布等方法形成，可以使得阵列基板的不同位置具有不同厚度的第三绝缘层10，进而使得整个阵列基板更加平坦。
此外，由于第三绝缘层10为绝缘树脂，其与ITO材质的像素电极结合不牢固，像素电极易脱落，容易出现不良，因此，本发明实施例中未提供仅设置有第三绝缘层10的阵列基板。
本发明实施例提供了一种阵列基板，该阵列基板上设置有薄膜晶体管，薄膜晶体管包括衬底基板以及倾斜设置于衬底基板上的倾斜部分，从而有效减小了薄膜晶体管在平行于衬底基板方向的尺寸，进而有效减小了阵列基板上不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板，该显示装置可以为：液晶面板、电子纸、有机发光二极管面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例三
本发明实施例还提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括如图所示的步骤：
步骤S601、在衬底基板上形成包括栅极的图形。
首先，在衬底基板1上通过溅射等方法形成一层栅极金属层；其次，在形成的栅极金属层上涂覆光刻胶；再次，使用包括栅极2的图形的掩膜板进行遮盖；最后，经过曝光、显影、刻蚀和剥离光刻胶等工艺，在衬底基板1上形成包括栅极2的图形。
进一步地，形成的栅极2可以包括位于水平部分b的栅极第一部分以及自栅极第一部分两端延伸出的分别位于第一倾斜部分a1和第二倾斜部分a2的栅极第二部分和栅极第三部分。形成的栅极2也可以仅包括平行于衬底基板1的栅极第一部分，则后续形成的有源层4在衬底基板1上的垂直投影完全落在栅极第一部分所在区域内。
当形成的栅极2仅包括平行于衬底基板1的栅极第一部分时，为了保证薄膜晶体管具有良好的开关效果，在形成了包括栅极2的图形的衬底基板1上，形成栅极绝缘层3之前还包括：在形成了包括栅极2的图形的衬底基板1上，形成导电的栅极扩展层7，栅极扩展层7具有与有源层4相应的结构，其包括位于水平部分b的栅极扩展层第一部分以及自栅极扩展层第一部分两端延伸出的分别位于第一倾斜部分a1和第二倾斜部分a2的栅极扩展层第二部分和栅极扩展层第三部分。
步骤S602、在形成了包括栅极的图形的衬底基板上，形成栅极绝缘层。
在形成了包括栅极2的图形的衬底基板1上通过激光增强化学气相沉积等方法形成栅极绝缘层3。
步骤S603、在形成了栅极绝缘层的衬底基板上，形成包括有源层的图形。
首先，在形成了栅极绝缘层3的衬底基板1上通过溅射等方法形成半导体层；其次，在形成的半导体层上涂覆光刻胶；再次，使用包括有源层4的图形的掩膜板进行遮盖；最后，经过曝光、显影、刻蚀和剥离光刻胶等工艺，在形成了栅极绝缘层3的衬底基板1上形成包括有源层4的图形。其中，有源层4包括位于水平部分b的有源层第一部分41以及自有源层第一部分41两端延伸出的分别位于第一倾斜单元a1和第二倾斜单元a2的有源层第二部分42和有源层第三部分43。
步骤S604、在形成了包括有源层的图形的衬底基板上，形成包括源极和漏极的图形，以形成薄膜晶体管。
首先，在形成了包括有源层4的图形的衬底基板1上通过溅射等方法形成源漏极金属层；其次，在形成的源漏极金属层上涂覆光刻胶；再次，使用包括源极5和漏极6的图形的掩膜板进行遮盖；最后，经过曝光、显影、刻蚀和剥离光刻胶等工艺，在形成了包括有源层4的图形的衬底基板1上形成包括有源极5和漏极6的图形，以形成薄膜晶体管。其中，源极5连接有源层第二部分42，漏极6连接所述有源层第三部分43。源极5包括位于第一倾斜单元a1的源极第一部分51和自源极第一部分51延伸出的平行于衬底基板1的源极第二部分52；漏极6包括位于第二倾斜单元a2的漏极第一部分61和自漏极第一部分61延伸出的平行于衬底基板1的漏极第二部分62。
本发明实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括在衬底基板上依次形成栅极、栅极绝缘层、有源层、源极和漏极，其中，有源层、源极和漏极都包括平行于衬底基板的部分和倾斜的部分，从而有效减小了薄膜晶体管在平行于衬底基板方向上的尺寸，进而减小了阵列基板上的不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
实施例四
本发明实施例还提供了一种阵列基板的制作方法，该阵列基板的制作方法包括实施例三所述的薄膜晶体管的制作方法。
进一步地，阵列基板的制作方法还包括形成第一绝缘层8，经过构图工艺使第一绝缘层8形成包括开口81的图形，开口81的顶部尺寸大于开口81的底部尺寸，薄膜晶体管的栅极2、栅极绝缘层3、有源层4、源极第一部分51和漏极第一部分61位于开口81内，源极第二部分52和漏极第二部分62位于开口81外。
需要说明的是，在阵列基板的制作过程中，可以先在衬底基板1上形成薄膜晶体管的栅极2，再形成第一绝缘层8，对第一绝缘层8进行刻蚀使其上形成开口81，再形成薄膜晶体管的其他结构，也可以先在衬底基板1上形成第一绝缘层8，对第一绝缘层8进行构图工艺，使其上形成开口81，再形成薄膜晶体管的栅极2、栅极绝缘层3、有源层4、源极5和漏极6等各个结构。
进一步地，阵列基板的制作方法还包括在形成了薄膜晶体管和第一绝缘层8的阵列基板上形成第二绝缘层9，第二绝缘层9为硅的氧化物或者硅的氮化物，并经过一次构图工艺，使第二绝缘层9上形成对应于漏极6的过孔91。
进一步地，为了改善阵列基板的平坦程度，本发明实施例中的阵列基板的制作方法还包括在形成了薄膜晶体管和第一绝缘层8的阵列基板上形成第二绝缘层9之前形成了薄膜晶体管和第一绝缘层8的阵列基板上形成第三绝缘层10，第三绝缘层10为绝缘树脂。
需要说明的是，阵列基板的制作方法还可以包括像素电极的制作等其他步骤，本领域技术人员基于本发明实施例不付出创造性劳动的情况下可以获得，本发明实施例不再进行赘述。
本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括形成薄膜晶体管，形成的薄膜晶体管包括衬底基板以及依次设置于衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，其中，有源层、源极和漏极都包括平行于衬底基板的部分和倾斜的部分，从而有效减小了薄膜晶体管平行于衬底基板方向的尺寸，进而有效减小了阵列基板上不透光区域的尺寸，有助于提高液晶显示器的分辨率和开口率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种薄膜晶体管，包括衬底基板，其特征在于，所述薄膜晶体管还包括倾斜设置于所述衬底基板上的倾斜部分。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述倾斜部分包括第一倾斜单元和第二倾斜单元，所述薄膜晶体管还包括平行于所述衬底基板设置的水平部分，所述水平部分的一端连接所述第一倾斜单元，所述水平部分的另一端连接所述第二倾斜单元，所述第一倾斜单元和所述第二倾斜单元向远离所述水平部分和所述衬底基板的方向倾斜。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述薄膜晶体管还包括依次设置于所述衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极；
其中，所述有源层包括位于所述水平部分的有源层第一部分以及自所述有源层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的有源层第二部分和有源层第三部分，所述源极连接所述有源层第二部分，所述漏极连接所述有源层第三部分；
所述源极包括位于所述第一倾斜单元的源极第一部分和自所述源极第一部分延伸出的平行于所述衬底基板的源极第二部分；
所述漏极包括位于所述第二倾斜单元的漏极第一部分和自所述漏极第一部分延伸出的平行于所述衬底基板的漏极第二部分。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括位于所述栅极上的导电的栅极扩展层，所述栅极扩展层包括位于所述水平部分的栅极扩展层第一部分以及自所述栅极扩展层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极扩展层第二部分和栅极扩展层第三部分。
6.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极包括位于所述水平部分的栅极第一部分以及自所述栅极第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极第二部分和栅极第三部分。
7.一种阵列基板，其特征在于，包括如权利要求1-6任一项所述的薄膜晶体管。
8.根据权利要求7所述的阵列基板，其特征在于，还包括第一绝缘层，所述第一绝缘层上设置有开口，所述开口的顶部尺寸大于所述开口的底部尺寸，所述薄膜晶体管的所述栅极、所述栅极绝缘层、所述有源层、所述源极第一部分和所述漏极第一部分位于所述开口内，所述源极第二部分和所述漏极第二部分位于所述开口外。
9.根据权利要求8所述的阵列基板，其特征在于，还包括位于所述有源层、所述源极和所述漏极上的第二绝缘层，所述第二绝缘层为硅的氧化物或者硅的氮化物，所述第二绝缘层上设置有对应于所述漏极的过孔。
10.根据权利要求9所述的阵列基板，其特征在于，还包括位于所述有源层、所述源极、所述漏极与所述第二绝缘层之间的第三绝缘层，所述第三绝缘层为绝缘树脂。
11.一种显示装置，其特征在于，包括如权利要求7-10任一项所述的阵列基板。
12.一种薄膜晶体管的制作方法，其特征在于，包括：
在所述衬底基板上形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成包括源极和漏极的图形，以形成所述薄膜晶体管；
其中，所述有源层包括位于所述水平部分的有源层第一部分以及自所述有源层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的有源层第二部分和有源层第三部分，所述源极连接所述有源层第二部分，所述漏极连接所述有源层第三部分；
所述源极包括位于所述第一倾斜单元的源极第一部分和自所述源极第一部分延伸出的平行于所述衬底基板的源极第二部分；
所述漏极包括位于所述第二倾斜单元的漏极第一部分和自所述漏极第一部分延伸出的平行于所述衬底基板的漏极第二部分。
13.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，
形成的所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内；
或者，形成的所述栅极包括位于所述水平部分的栅极第一部分以及自所述栅极第一部分两端延伸出的分别位于所述第一倾斜部分和所述第二倾斜部分的栅极第二部分和栅极第三部分。
14.根据权利要求13所述的薄膜晶体管的制作方法，其特征在于，
若形成的所述栅极仅包括平行于所述衬底基板的栅极第一部分，所述有源层在所述衬底基板上的垂直投影完全落在所述栅极第一部分所在区域内，则在所述形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层，之前还包括：
在形成了包括所述栅极的图形的所述衬底基板上，形成导电的栅极扩展层，所述栅极扩展层包括位于所述水平部分的栅极扩展层第一部分以及自所述栅极扩展层第一部分两端延伸出的分别位于所述第一倾斜单元和所述第二倾斜单元的栅极扩展层第二部分和栅极扩展层第三部分。
15.一种阵列基板的制作方法，其特征在于，包括如权利要求12-14任一项所述的薄膜晶体管的制作方法。
16.根据权利要求15所述的阵列基板的制作方法，其特征在于，还包括形成第一绝缘层，经过构图工艺使所述第一绝缘层形成包括开口的图形，所述开口的顶部尺寸大于所述开口的底部尺寸，所述薄膜晶体管的所述栅极、所述栅极绝缘层、所述有源层、所述源极第一部分和所述漏极第一部分位于所述开口内，所述源极第二部分和所述漏极第二部分位于所述开口外。
17.根据权利要求16所述的阵列基板的制作方法，其特征在于，还包括：在形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第二绝缘层，所述第二绝缘层为硅的氧化物或者硅的氮化物，并经过一次构图工艺，使所述第二绝缘层上形成对应于所述漏极的过孔。
18.根据权利要求17所述的阵列基板的制作方法，其特征在于，在所述在形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第二绝缘层之前还包括：在形成了所述薄膜晶体管和所述第一绝缘层的所述阵列基板上形成第三绝缘层，所述第三绝缘层为绝缘树脂。
CN201410213599.7A 2014-05-20 2014-05-20 薄膜晶体管、阵列基板及相应的制作方法、显示装置 Expired - Fee Related CN104022156B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410213599.7A CN104022156B (zh) 2014-05-20 2014-05-20 薄膜晶体管、阵列基板及相应的制作方法、显示装置
US14/500,184 US9508867B2 (en) 2014-05-20 2014-09-29 Thin film transistor, array substrate, method of fabricating same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410213599.7A CN104022156B (zh) 2014-05-20 2014-05-20 薄膜晶体管、阵列基板及相应的制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104022156A true CN104022156A (zh) 2014-09-03
CN104022156B CN104022156B (zh) 2017-02-15

Family

ID=51438819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410213599.7A Expired - Fee Related CN104022156B (zh) 2014-05-20 2014-05-20 薄膜晶体管、阵列基板及相应的制作方法、显示装置

Country Status (2)

Country Link
US (1) US9508867B2 (zh)
CN (1) CN104022156B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990332A (zh) * 2015-02-17 2016-10-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
CN107195687A (zh) * 2017-06-07 2017-09-22 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
WO2017210995A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN109003579A (zh) * 2018-07-12 2018-12-14 武汉华星光电半导体显示技术有限公司 像素结构
CN109285844A (zh) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 阵列基板及其制造方法
WO2020029037A1 (zh) * 2018-08-06 2020-02-13 深圳市柔宇科技有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN112382637A (zh) * 2020-11-11 2021-02-19 京东方科技集团股份有限公司 一种显示背板及其制备方法、显示装置
WO2023221166A1 (zh) * 2022-05-18 2023-11-23 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304644A (zh) * 2015-10-15 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN108321152A (zh) * 2018-04-04 2018-07-24 京东方科技集团股份有限公司 指纹识别传感器及其制备方法以及指纹识别设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323946B (en) 2007-05-10 2010-04-21 Au Optronics Corp Thin film transistor, pixel structure and fabricating method thereof
CN101162325A (zh) * 2007-11-26 2008-04-16 上海广电光电子有限公司 直下式背光模组
CN101552277A (zh) * 2008-04-03 2009-10-07 上海广电Nec液晶显示器有限公司 薄膜晶体管阵列基板及其制造方法
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990332B (zh) * 2015-02-17 2019-11-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
CN105990332A (zh) * 2015-02-17 2016-10-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
US10290743B2 (en) 2016-06-07 2019-05-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Metal oxide thin-film transistor and manufacturing method for the same
WO2017210995A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
WO2018223871A1 (zh) * 2017-06-07 2018-12-13 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示面板及显示装置
CN107195687B (zh) * 2017-06-07 2019-07-09 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
CN107195687A (zh) * 2017-06-07 2017-09-22 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
US11004980B2 (en) 2017-06-07 2021-05-11 Boe Technology Group Co., Ltd. Thin film transistor having vertical channel and manufacturing method therefor, array substrate, display panel and display device
CN109003579A (zh) * 2018-07-12 2018-12-14 武汉华星光电半导体显示技术有限公司 像素结构
WO2020029037A1 (zh) * 2018-08-06 2020-02-13 深圳市柔宇科技有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN112703608A (zh) * 2018-08-06 2021-04-23 深圳市柔宇科技股份有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN109285844A (zh) * 2018-10-15 2019-01-29 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN112382637A (zh) * 2020-11-11 2021-02-19 京东方科技集团股份有限公司 一种显示背板及其制备方法、显示装置
WO2023221166A1 (zh) * 2022-05-18 2023-11-23 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US9508867B2 (en) 2016-11-29
US20150340512A1 (en) 2015-11-26
CN104022156B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN104022156A (zh) 薄膜晶体管、阵列基板及相应的制作方法、显示装置
CN105068373B (zh) Tft基板结构的制作方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
KR101489419B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판과 디스플레이 장치
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
US9496284B2 (en) Display panel and display apparatus including the same
WO2016029601A1 (zh) 阵列基板及其制备方法、显示装置
CN103928400A (zh) 阵列基板及其制作方法、显示装置
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
US9735181B2 (en) Array substrate and method of manufacturing the same, display panel, and display device
CN103681514B (zh) 阵列基板及其制作方法、显示装置
EP3185287A1 (en) Array substrate and manufacturing method thereof, and display device
US20180277568A1 (en) Array substrate and manufacturing method therefor
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
WO2016023303A1 (zh) 阵列基板及其制造方法、显示装置
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN203930284U (zh) 液晶显示面板及包含其的液晶显示设备
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN203941901U (zh) 一种像素结构、阵列基板和显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

CF01 Termination of patent right due to non-payment of annual fee