CN103985702B - 电容器结构 - Google Patents

电容器结构 Download PDF

Info

Publication number
CN103985702B
CN103985702B CN201410041396.4A CN201410041396A CN103985702B CN 103985702 B CN103985702 B CN 103985702B CN 201410041396 A CN201410041396 A CN 201410041396A CN 103985702 B CN103985702 B CN 103985702B
Authority
CN
China
Prior art keywords
electrode
capacitor
wiring
grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410041396.4A
Other languages
English (en)
Other versions
CN103985702A (zh
Inventor
郑喆浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103985702A publication Critical patent/CN103985702A/zh
Application granted granted Critical
Publication of CN103985702B publication Critical patent/CN103985702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了电容器结构。该电容器结构包括在水平延伸方向上延伸的基板。第一栅极绝缘膜在基板上，第一栅极图案在第一栅极绝缘膜上。第一指形电极在第一栅极图案上，第二指形电极在第一栅极图案上并与第一电极交替地设置以在水平方向上与第一电极间隔开。第一电极连接到第一栅极图案，第二电极和第一栅极图案彼此绝缘。

Description

电容器结构
技术领域
本发明构思的实施例涉及电容器结构。
背景技术
电容器存储电荷并供应半导体器件的操作所需要的电荷。当前的半导体电容器构造包括MIM电容器、VNCAP电容器、MOS电容器、变容二极管等。随着半导体器件变得日益集成，单位单元继续在尺寸上变得减小，而半导体器件的正常操作所需要的总电容继续增加。同时，由于用于半导体电容器的电介质膜的电介质材料具有某些限制并且由于单位单元的截面面积随半导体器件的增加的集成而减小，所以变得越来越难以增加电容器的每单位面积的电容。
发明内容
本发明构思的方面提供能够增加每单位面积的电容的电容器结构。
本发明构思的方面还提供参数化的电容器结构以增加所得的电容器结构的模型精确性。
本发明构思的额外的优点、目的和特征将在随后的描述中被部分地阐述，并在考虑以下内容时将部分地对于本领域普通技术人员而变得明显，或者可以通过实践本发明构思而掌握。
在本发明构思的一个方面中，一种电容器结构包括在水平延伸方向上延伸的基板。第一栅极绝缘膜在基板上，第一栅极图案在第一栅极绝缘膜上。第一指形电极在第一栅极图案上，第二指形电极在第一栅极图案上并与第一电极交替地设置以在水平方向上与第一电极间隔开。第一电极连接到第一栅极图案，第二电极和第一栅极图案彼此绝缘。
在一些实施例中，第一电极和第二电极还包括两个或更多层叠的布线层以及连接布线层的通路。
在一些实施例中，电容器结构还包括在基板中位于第一栅极图案两侧的第一导电类型的第一杂质区域，其中第二电极连接到第一杂质区域。
在一些实施例中，电容器结构还包括在基板中的第一导电类型的阱以及在阱中位于第一栅极图案两侧的第一导电类型的第一杂质区域，其中第二电极连接到第一杂质区域。
在一些实施例中，第一栅极绝缘膜包括SiON、钽氧化物、钛氧化物、铪氧化物、镧氧化物和铝氧化物中的至少一种。
在一些实施例中，电容器结构还包括在基板上的第二栅极绝缘膜以及在第二栅极绝缘膜和第一栅极绝缘膜之间的第二栅极图案。
在一些实施例中，第二电极连接到第二栅极图案。
在一些实施例中，第一栅极绝缘膜包括ONO（氧化物-氮化物-氧化物）绝缘膜，第二栅极绝缘膜包括SiON、钽氧化物、钛氧化物、铪氧化物、镧氧化物和铝氧化物中的至少一种。
在一些实施例中，第一电压被施加到第一电极，第二电压被施加到第二电极。
在另一个方面中，一种电容器结构包括：基板，在水平延伸方向上延伸；第一栅极绝缘膜，在基板上；第一栅极图案，在第一栅极绝缘膜上；层间绝缘层，覆盖基板、第一栅极绝缘膜和第一栅极图案；指形的第一电极，在层间绝缘层上；指形的第二电极，在层间绝缘层上并与第一电极交替地设置以在水平方向上与第一电极间隔开；以及第一接触，穿过层间绝缘层并将第一电极和第一栅极图案彼此连接。
在一些实施例中，第一电极和第二电极还包括两个或更多层叠的布线层以及连接布线层的通路。
在一些实施例中，电容器结构还包括在基板中位于第一栅极图案两侧的第一导电类型的第一杂质区域，其中第二电极连接到第一杂质区域。
在一些实施例中，电容器结构还包括在基板中的第一导电类型的阱以及在阱中位于第一栅极图案两侧的第一导电类型的第一杂质区域，其中第二电极连接到第一杂质区域。
在一些实施例中，电容器结构还包括在基板上的第二栅极绝缘膜以及在第二栅极绝缘膜和第一栅极绝缘膜之间的第二栅极图案，其中层间绝缘层覆盖基板、第一栅极绝缘膜、第一栅极图案、第二栅极绝缘膜和第二栅极图案。
在一些实施例中，电容器结构还包括第二接触，第二接触穿过层间绝缘层并将第二电极和第二栅极图案彼此连接。
在本发明构思的另一个方面中，一种电容器结构包括：第一电容器，包括第一电极、电介质和第二电极，第二电极在电介质上并且电介质在第一电极上；和第二电容器，在第一电容器上，第二电容器包括垂直自然电容器。
在一些实施例中，第一电容器的第一电极包括基板，第二电容器包括包含多个第一指的第一电极和包含多个第二指的第二电极，第一指和第二指在基板延伸的水平方向上彼此分离并且第一指和第二指彼此啮合，第一指和第二指位于第一电容器上的图案化的导电层处，绝缘层在第一指和第二指的至少部分与第一电容器的第二电极之间。
在一些实施例中，电容器结构还包括将第一指和第二指之一连接到第一电容器的第二电极的第一通路，其中第三电容器存在于第一指和第二指中的另一个与第一电容器的第二电极之间。
在一些实施例中，电容器结构还包括在第一电容器上的第四电容器，其中第四电容器包括：第四电容器的第一电极，其是第一电容器的第二电极；第四电容器的电介质，在第四电容器的第一电极上；以及第四电容器的第二电极，在第四电容器的电介质上。
在一些实施例中，垂直自然电容器包括多个图案化导电层，导电层通过绝缘层与相邻的导电层分离，每个导电层包括包含多个第一指的第一电极和包含多个第二指的第二电极，第一指和第二指在基板延伸的水平方向上彼此分离并且第一指和第二指彼此啮合，导电层中的不同导电层的第一指通过导电的通路连接到彼此，并且导电层中的不同导电层的第二指通过导电的通路连接到彼此。
本发明构思的其他的细节被包括在详细说明和附图中。
附图说明
从以下结合附图的详细描述，本发明构思的以上及其他目的、特征和优点将更加明显，附图中：
图1是说明根据本发明构思的第一实施例的电容器结构的示意平面图；
图2是沿图1中的线A-A'截取的示意截面图；
图3是沿与图1中的线A-A'相同的线截取的示意截面图，说明根据本发明构思的第二实施例的电容器结构；
图4是说明根据本发明构思的第三实施例的电容器结构的示意平面图；
图5是说明根据本发明构思的第四实施例的电容器结构的示意平面图；
图6是沿图5中的线B-B'截取的示意截面图；
图7是沿与图5中的线B-B'相同的线截取的示意截面图，说明根据本发明构思的第五实施例的电容器结构；
图8是说明根据本发明构思的第六实施例的电容器结构的示意平面图；
图9至14是说明用于制造根据本发明构思的第二实施例的电容器结构的方法的中间步骤的示意截面图；以及
图15至18是说明用于制造根据本发明构思的第五实施例的电容器结构的方法的中间步骤的示意截面图。
具体实施方式
在下文将参照附图更充分地描述本发明构思，附图中示出了本发明构思的实施例。然而，本发明构思可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得使本公开透彻和完整，并将本发明构思的范围充分传达给本领域技术人员。相同的附图标记在整个说明书中指代相同的部件。在附图中，为了清晰，层和区域的厚度被夸大。
还将理解，当称一层在另一层或基板“上”时，它可以直接在该另一层或基板上，或者还可以存在居间的层。相反，当称一个元件“直接在”另一元件上时，不存在居间的元件。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间相对性术语以描述一个元件或特征与另一个（些）元件或特征之间如附图所示的关系。将理解，空间相对性术语旨在涵盖除附图所示取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示例性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向（旋转90度或在其他取向），这里所用的空间相对性描述符做相应解释。
在描述本发明构思的上下文中（尤其是在权利要求的上下文中）使用的术语“一”和“所述”以及类似指示语将被解释为涵盖单数和复数两者，除非这里另外地指示或通过上下文明显抵触。术语“包括”、“具有”、“包含”将被解释为开放性术语（也就是，表示“包括，但不限于”），除非另外地指示。
除非另行定义，这里使用的所有技术和科学术语都具有本发明构思所属领域内的普通技术人员所通常理解的同样的含义。应指出，这里提供的任何和所有的示例或示范性术语的使用仅旨在更好地说明本发明构思，而不对本发明构思的范围进行限制，除非另外地指定。此外，除非另外地限定，在通用词典中定义的所有术语不会被过度地解释。
将参照透视图、截面图和/或平面图描述本发明构思，在这些图中示出本发明构思的优选实施例。因此，示例视图的轮廓可以根据制造技术和/或公差而改变。也就是，实施例并不旨在限制本发明构思的范围，而是涵盖能够由于制造工艺的改变引起的所有变化和变型。因此，附图中示出的区域以示意的形式示出，区域的形状仅仅通过图解示出而不是作为限制。
在下文，将参照附图详细描述本发明构思的优选实施例。
图1是说明根据本发明构思的第一实施例的电容器结构的示意平面图，图2是沿图1中的线A-A'截取的示意截面图。
参照图1和图2，根据本发明构思的第一实施例的电容器结构1包括基板110、栅极绝缘膜130、栅极图案140、第一杂质区域121、第二杂质区域122、第一层间绝缘层150、第一接触161、第二接触162、第三接触163、第二层间绝缘层190、第一电极170以及第二电极180。
基板110可以包括包含一种或多种半导体材料的基板、SOI基板、石英基板和用于显示的玻璃基板，所述一种或多种半导体材料从包括Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP的组中选出。在其他的实施例中，基板110可以包括柔性基板，该柔性基板包括聚酰亚胺、PET（聚对苯二甲酸乙二醇酯）、PEN（聚萘二甲酸乙二醇酯）、PMMA（聚甲基丙烯酸甲酯）、PC（聚碳酸酯）、PES（聚醚砜）、聚酯或塑性材料。在一些实施例中，除了电容器结构之外的半导体元件可以设置在基板110上。示范地，其他半导体元件可以包括晶体管、电阻器或电容器，但是不限于此。基板可以是刚性的或柔性的，取决于应用。
栅极绝缘膜130形成在基板110上。栅极绝缘膜130可以形成为在第一方向上延伸，例如在图1的示例实施例中从页面的顶部到页面的底部的方向上。栅极绝缘膜130可以包括例如硅氧化物、硅氮化物或其他适合的绝缘材料。示范地，栅极绝缘膜130可以包括SiON，但是不限于此。在其他的实施例中，栅极绝缘膜130可以包括铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅中的一种或多种，但是不限于此。栅极绝缘膜130可以是按顺序层叠多个膜而获得的膜。在一些实施例中，其他的材料膜可以插设在基板110和栅极绝缘膜130之间。
栅极图案140形成在栅极绝缘膜130上。在各种实施例中，栅极图案140可以形成为包括钛（Ti）、钽（Ta）、铝（Al）、钨（W）、或其合金、或其他的导电材料的单层或多层，但是不限于此。
第一杂质区域121在栅极图案140的两侧形成在基板110中。第一杂质区域121可以对应于源/漏区域。在栅极图案140一侧的第一杂质区域121的宽度可以大于形成在栅极图案140的另一侧的第一杂质区域121的宽度。示范地，第一杂质区域121可以为第一导电类型。第一导电类型可以是n型或p型。在下文，将假定第一导电类型是n型来进行说明。
第二杂质区域122邻近于栅极图案140形成在基板110中。第二杂质区域122可以对应于体区域。示范地，第二杂质区域122可以为第二导电类型。第二导电类型与第一导电类型相反。在下文，将假定第二导电类型是p型来进行说明。
第一层间绝缘层150形成为覆盖基板110、栅极绝缘膜130和栅极图案140。示范地，第一层间绝缘层150可以包括硅氧化物，但是不限于此。第二层间绝缘层190形成在第一层间绝缘层150上。第二层间绝缘层190可以包括与第一层间绝缘层150相同的材料或与第一层间绝缘层150的材料不同的材料。
第一电极170形成在第一层间绝缘层150上。第一电极170可以为指形。第一电极170可以包括第一条形布线171以及连接到第一布线171的多个第二指形布线172。第一电极170的第一布线171可以形成为在第一方向上延伸，第一电极170的第二布线172可以形成为在第二方向上延伸，例如在图1的示例实施例中从纸面的左侧到纸面的右侧的方向上。第一电极170的第一布线171可以设置在形成于栅极图案140的一侧的第一杂质区域121上，第一电极170的第二布线172可以设置在栅极图案140上。在一些实施例中，第一电极170的第二布线172可以设置为彼此间隔开并平行于彼此。
第二电极180形成在第一层间绝缘层150上。第二电极180可以包括为多个指的形状的部分，该多个指与第一电极170的指啮合。第二电极180可以包括第一条形布线181以及连接到第一布线181的多个第二指形布线182。第二电极180的第一布线181可以形成为在第一方向上延伸，第二电极180的第二布线182可以形成为在第二方向上延伸。第二电极180的第一布线181可以设置在形成于栅极图案140的另一侧的第一杂质区域121上，第二电极180的第二布线182可以设置在栅极图案140上。第二电极180的第二布线182可以设置为彼此间隔开并平行于彼此。此外，第二电极180还可以包括形成为从第一布线181的一端或从第一布线181的一部分在第二方向上延伸的第三布线183，并可以包括形成为从第三布线183的一端或一部分在第一方向上延伸的第四布线184。第三布线183的至少一部分可以设置在第二杂质区域122上，并且第四布线184的至少一部分可以设置在栅极图案140的另一侧（也就是，在栅极图案140的与第一布线181相反的一侧）的第一杂质区域121上。
第一电极170的第二布线172和第二电极180的第二布线182交替地设置从而以啮合的构造彼此间隔开。图1示出第二电极180的第二布线182设置在第一电极170的第二布线172之间；然而，本发明构思的实施例不限于此具体的配置。第一电极170的第二布线172可以设置在第二电极180的第二布线182之间。第一电极170和第二电极180可以通过第二层间绝缘层190彼此绝缘。示范地，第一电极170和第二电极180可以包括金属或金属氮化物；然而，本发明构思的实施例不限于此。在一些示例实施例中，该金属可以包括铜、钨、铝、钌、铂、钛、钽、其合金及其他金属，并且该金属氮化物可以包括钨氮化物、钽氮化物或钛氮化物。
第一接触161、第二接触162和第三接触163形成为贯穿第一层间绝缘层150。第一接触161将第二电极180和第一杂质区域121连接到彼此。具体地，第一接触161的一部分可以将第二电极180的第一布线181连接到形成在栅极图案140的一侧的第一杂质区域121，第一接触161的另一部分可以将第二电极180的第四布线184连接到形成在栅极图案140的另一侧的第一杂质区域121。第二接触162将第二电极180和第二杂质区域122连接到彼此。具体地，第二接触162可以将第二电极180的第三布线183连接到第二杂质区域122。第三接触163将第一电极170和栅极图案140连接到彼此。具体地，第三接触163可以将第一电极170的第二布线172连接到栅极图案140。第三接触163可以沿第二方向（其是第一电极170的第二布线172的延伸方向）设置。另一方面，在第二电极180的第二布线182的下部上，没有形成第三接触163，但是存在第一层间绝缘层150，因此第二电极180和栅极图案140不连接到彼此。示范地，在各个实施例中，第一接触161、第二接触162和第三接触163可以包括金属或金属氮化物，但是不限于此。
在其他的实施例中，第一导电类型的阱可以形成在基板110中。此外，在其他的实施例中，第一导电类型的第一杂质区域121可以在栅极图案140的两侧形成在阱中。
第一电压可以施加到第一电极170，第二电压可以施加到第二电极180。根据按照本发明构思第一实施例的电容器结构，基板110、栅极绝缘膜130和栅极图案140形成第一电容器。示范地，第一电容器可以是MOS电容器或变容二极管。此外，第一电极170的第二布线172、第二层间绝缘层190和第二电极180的第二布线182形成第二电容器。第二电容器可以是垂直自然电容器（VNCAP）。此外，第二电极180的第二布线182、第一层间绝缘层150和栅极图案140形成第三电容器。因此，根据按照本发明构思第一实施例的电容器结构，每单位面积能够形成多个电容器，因此能够增加每单位面积的电容。此外，在将MOS晶体管或变容二极管并联连接到VNCAP的情形下，通过标准化布局提供参数化的单元，因此能够增加电容器的模型精确性。
图3是沿与图1中的线A-A'相同的线截取的示意截面图，说明根据本发明构思的第二实施例的电容器结构。为了说明的方便，将关于与图2不同的点来进行说明。
参照图3，根据本发明构思的第二实施例的电容器结构2包括基板110、栅极绝缘膜130、栅极图案140、第一杂质区域121、第二杂质区域122、第一层间绝缘层150、第一接触161、第二接触162、第三接触163、第二层间绝缘层190、第一电极以及第二电极。
基板110、栅极绝缘膜130、栅极图案140、第一杂质区域121、第二杂质区域122、第一层间绝缘层150、第一接触161、第二接触162、第三接触163和第二层间绝缘层190以与以上参照图1和2描述的基本上相同的方式形成。
第一电极和第二电极的每个包括两个或更多层叠的布线层以及连接布线层的通路。
示范地，第一电极可以包括第一布线层、第三布线层和第五布线层，第二电极可以包括第二布线层、第四布线层和第六布线层。第一布线层和第二布线层可以形成在第一层间绝缘层150上，第三布线层和第四布线层可以形成在第三层间绝缘层210上，第五布线层和第六布线层可以形成在第五层间绝缘层260上。第一通路200形成为贯穿第三层间绝缘层210，第二通路250形成为贯穿第五层间绝缘层260。第一布线层和第三布线层以及第二布线层和第四布线层分别通过第一通路200连接。第三布线层和第五布线层、以及第四布线层和第六布线层分别通过第二通路250连接。第一通路200和第二通路250可以包括金属或金属氮化物，但是不限于此。金属可以包括铜、钨、铝、钌、铂、钛、钽、或其合金、或其他适合的金属或导电材料，金属氮化物可以为钨氮化物、钽氮化物或钛氮化物。
与如上所述基本上相同的方式，各个布线层可以包括第一条形布线以及连接到第一布线的多个第二指形布线172、182、222、232、272和282。
第三层间绝缘层210、第四层间绝缘层240、第五层间绝缘层260和第六层间绝缘层290顺序地层叠在第二层间绝缘层190上。层间绝缘层190、210、240、260和290可以包括与第一层间绝缘层150相同的材料或与第一层间绝缘层150的材料不同的材料。第一电极和第二电极可以通过第二层间绝缘层190、第四层间绝缘层240和第六层间绝缘层290绝缘。
图3的实施例示出，第二电极的第三布线283形成为从第六布线层的第一布线延伸；然而，实施例不限于此。在其他的示例实施例中，第二电极的第三布线283可以形成为从第二电极的两个或更多层叠的布线层当中的任意布线层的第一布线延伸。
根据按照本发明构思第二实施例的电容器结构，由于第一电极和第二电极的每单位面积的电容器的数目增加，所以增加VNCAP的电容，因此能够增加电容器结构2的电容。
图4是说明根据本发明构思的第三实施例的电容器结构的示意平面图。为了说明的方便，说明将集中在与图1不同的特征上。
参照图4，根据本发明构思的第三实施例的电容器结构3包括基板、栅极绝缘膜、栅极图案340、第一杂质区域321、第二杂质区域322、第一层间绝缘层、第一接触361、第二接触362、第三接触363、第二层间绝缘层390、第一电极370以及第二电极380。
基板、第一层间绝缘层和第二层间绝缘层390以与以上参照图1描述的基本上相同的方式形成。
栅极绝缘膜形成在基板上。栅极绝缘膜可以形成为在第二方向上延伸。
栅极图案340形成在栅极绝缘膜上。
第一杂质区域321在栅极图案340的两侧形成在基板中。在一些实施例中，第一杂质区域321可以相应于源/漏区域。形成在栅极图案340一侧的第一杂质区域321的宽度可以等于或不同于形成在栅极图案340的另一侧的第一杂质区域321的宽度，如这里所述的。
第二杂质区域322邻近于栅极图案340形成在基板110中。第二杂质区域322可以对应于体区域。
第一电极370形成在第一层间绝缘层上。第一电极370可以为指形。第一电极370可以包括第一条形布线371以及连接到第一布线371的多个第二指形布线372。第一电极370的第一布线371可以形成为在第一方向上延伸，第一电极370的第二布线372可以形成为在第二方向上延伸。第一电极370的第一布线371的至少一部分和第二布线372可以设置在栅极图案340上。第一电极370的第二布线372可以设置为彼此间隔开并平行于彼此。
第二电极380形成在第一层间绝缘层上。第二电极380可以为多个指的形状，该多个指与第一电极370的多个指啮合。第二电极380可以包括第一条形布线381以及连接到第一布线381的多个第二指形布线382。第二电极380的第一布线381可以形成为在第一方向上延伸，第二电极380的第二布线382可以形成为在第二方向上延伸。第二电极380的第一布线381的至少一部分和第二布线382可以设置在栅极图案340上。第二电极380的第二布线382可以设置为彼此间隔开并平行于彼此。此外，第二电极380还可以包括形成为从第一布线381的两端或从靠近第一布线381的两端的位置在第二方向上延伸的多个第三布线383以及形成为第一方向上延伸并连接到第一布线381的中间部分（例如中心部分）的第四布线384。多个第三布线383的至少一部分可以设置在形成于栅极图案340两侧的第一杂质区域321上，第四布线384的至少一部分可以设置在第二杂质区域322上。
第一接触361、第二接触362和第三接触363形成为贯穿第一层间绝缘层。第一接触161将第二电极380和第一杂质区域321连接到彼此。具体地，第一接触361的一部分可以将在第二电极380的一侧的第三布线383连接到形成在栅极图案340的一侧的第一杂质区域321，第一接触361的另一部分可以将在第二电极的另一侧的第三布线383连接到形成在栅极图案340的另一侧的第一杂质区域321。第二接触362将第二电极380和第二杂质区域322连接到彼此。具体地，第二接触362可以将第二电极380的第三布线383连接到第二杂质区域322。第三接触363可以将第一电极370和栅极图案340连接到彼此。具体地，第三接触363可以将第一电极370的第二布线372连接到栅极图案340。第三接触363可以沿第二方向（其是第一电极370的第二布线372的延伸方向）设置。另一方面，在第二电极380的第二布线382的下部上，没有形成第三接触363，而是设置第一层间绝缘层，因此第二电极380和栅极图案340不直接连接到彼此。
根据按照本发明构思第三实施例的电容器结构3，每单位面积的多个电容器的数目相对增加，因此能够增加每单位面积的电容。此外，在将MOS晶体管或变容二极管并联连接到VNCAP的情形下，通过标准化布局提供参数化的单元，因此能够增加所得结构的模型精确性。
此外，如上参照图3所述，第一电极370和第二电极380可以改变为包括两个或更多层叠的布线层以及连接布线层的通路，例如这里结合图2的实施例所描述的。这样，由于第一电极370和第二电极380的表面面积相对增加，所以VNCAP的电容增加，因此电容器结构3的电容能够增加。
图5是说明根据本发明构思的第四实施例的电容器结构的示意平面图，图6是沿图5中的线B-B'截取的示意截面图。
参照图5和图6，根据本发明构思的第四实施例的电容器结构4包括基板410、第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450、第二栅极图案460、杂质区域422、第一层间绝缘层470、第一接触481、第二接触482、第三接触483、第二层间绝缘层510、第一电极490和第二电极500。
在一些实施例中，基板410可以包括刚性基板或柔性基板，刚性基板诸如是包括一个或多个半导体材料的基板、SOI基板、石英基板和用于显示的玻璃基板，一个或多个半导体材料从包括Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP的组中选出，柔性基板由聚酰亚胺、PET（聚对苯二甲酸乙二醇酯）、PEN（聚萘二甲酸乙二醇酯）、PMMA（聚甲基丙烯酸甲酯）、PC（聚碳酸酯）、PES（聚醚砜）、或塑性材料或聚酯制成。其他的半导体元件可以设置在基板410上。示范地，半导体元件可以包括晶体管、电阻器或电容器，但是不限于此。
第一栅极绝缘膜430位于基板410上。第一栅极绝缘膜430可以形成为在第二方向上延伸，例如在图5的页面的右侧和左侧之间的方向上。在一些实施例中，第一栅极绝缘膜430可以包括硅氧化物或硅氮化物。在一些实施例中，第一栅极绝缘膜430可以包括SiON，但是实施例不限于此。另一方面中，第一栅极绝缘膜430可以包括铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅或其他适合的绝缘材料中的一种或多种。在一些实施例中，第一栅极绝缘膜430可以是通过顺序地层叠多个膜而获得的膜。在一些实施例中，其他的材料膜可以存在于基板410和第一栅极绝缘膜430之间。
第一栅极图案440形成在第一栅极绝缘膜430上。第一栅极图案440可以形成为包括钛（Ti）、钽（Ta）、铝（Al）、钨（W）或其合金的单层或多层，但是不限于此。第二栅极绝缘膜450形成在第一栅极图案440上。在一些实施例中，第二栅极绝缘膜450可以形成为在第二方向上延伸。第二栅极绝缘膜450的面积可以小于第一栅极图案的面积。在一些实施例中，第二栅极绝缘膜450可以形成为可操作为捕获电荷的电荷俘获层。在一些实施例中，第二栅极绝缘膜450可以包括通过按顺序层叠多个膜而获得的膜。示范地，第二栅极绝缘膜450可以形成为ONO（氧化物-氮化物-氧化物）绝缘膜，但是不限于此，具有电荷俘获能力的其他合适的层同样地可适用于本发明构思。
第二栅极图案460形成在第二栅极绝缘膜450上。第二栅极图案460可以形成为包括钛（Ti）、钽（Ta）、铝（Al）、钨（W）或其合金的单层或多层，但是不限于此。
杂质区域422邻近于第一栅极图案440形成在基板410中。杂质区域422可以对应于体区域。示范地，杂质区域422可以为第二导电类型。第二导电类型可以是n型或p型。在下文，将假定第二导电类型是p型来进行说明。
第一层间绝缘层470形成为覆盖基板410、第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450和第二栅极图案460。示范地，第一层间绝缘层470可以包括硅氧化物，但是不限于此，其他的绝缘材料同样地可适用于本发明构思。第二层间绝缘层510形成在第一层间绝缘层470上。第二层间绝缘层510可以包括与第一层间绝缘层470相同的材料或与第一层间绝缘层470的材料不同的材料。
第一电极490形成在第一层间绝缘层470上。第一电极490可以为多个指的形状。第一电极490可以包括第一条形布线491以及连接到第一布线491的多个第二指形布线492。第一电极490的第一布线491可以形成为在第二方向上延伸，第一电极490的第二布线492可以形成为在第一方向上延伸，例如在图5中的页面的顶部和底部之间的方向上。第一电极490的第一布线491可以设置在第一栅极图案440的一部分上，第一电极490的第二布线492可以设置在第二栅极图案460上。第一电极490的第二布线492可以配置为彼此间隔开并平行于彼此。此外，第一电极490还可以包括形成为从第一布线491的一端在第一方向上延伸的第三布线493。第三布线493可以设置在杂质区域422上。
第二电极500形成在第一层间绝缘层470上。第二电极500可以为与第一电极490的指啮合的多个指的形状。第二电极500可以包括第一条形布线501以及连接到第一布线501的多个第二指形布线502。第二电极500的第一布线501可以形成为在第二方向上延伸，第二电极500的第二布线502可以形成为在第一方向上延伸。第二电极500的第一布线501可以设置在第一栅极图案440的一部分上，第二电极500的第二布线502可以设置在第二栅极图案460上。第二电极500的第二布线502可以设置为彼此间隔开并平行于彼此。此外，第二电极500还可以包括形成为从第一布线501的一端在第一方向上延伸的第三布线503。第三布线503可以设置在第一栅极图案440的一部分上。
第一电极490的第二布线492和第二电极500的第二布线502交替地设置以彼此间隔开。图5示出，第二电极500的第二布线502设置在第一电极490的第二布线492之间，但是不限于此。第一电极490的第二布线492可以设置在第二电极500的第二布线502之间。第一电极490和第二电极500可以通过第二层间绝缘层510绝缘。示范地，第一电极490和第二电极500可以包括金属或金属氮化物，但是不限于此。金属可以包括铜、钨、铝、钌、铂、钛、钽、或其合金、或其他金属，金属氮化物可以包括钨氮化物、钽氮化物、或钛氮化物、或其他适合的材料。
第一接触481、第二接触482和第三接触483形成为贯穿第一层间绝缘层470。第一接触481将第二电极500和第一栅极图案440连接到彼此。具体地，第一接触481可以将第二电极500的第三布线503连接到第一栅极图案440。第二接触482连接第一电极490和杂质区域422。具体地，第二接触482可以将第一电极490的第三布线493连接到杂质区域422。第三接触483将第一电极490和第二栅极图案460连接到彼此。具体地，第三接触483可以将第一电极490的第二布线492连接到第二栅极图案460。第三接触483可以沿第一方向（其是第一电极490的第二布线492的延伸方向）设置。另一方面，在第二电极500的第二布线502的下部上，没有形成第三接触483，而是替代地设置第一层间绝缘层470，因此第二电极500和第二栅极图案460不连接到彼此。示范地，第一接触481、第二接触482和第三接触483可以包括金属或金属氮化物，但是不限于此。
第一电压可以施加到第一电极490，第二电压可以施加到第二电极500。根据本发明构思的第四实施例的电容器结构4，基板410、第一栅极绝缘膜430和第一栅极图案440形成第一电容器。此外，第一栅极图案440、第二栅极绝缘膜450和第二栅极图案460形成第二电容器。示范地，第一电容器和第二电容器可以是闪速单元电容器（flash cellcapacitor）。此外，第一电极490的第二布线492、第二层间绝缘层510和第二电极500的第二布线502形成第三电容器。第三电容器可以是垂直自然电容器（VNCAP）。此外，第二电极500的第二布线502、第一层间绝缘层470和第二栅极图案460形成第四电容器。因此，根据按照本发明构思第四实施例的电容器结构4，每单位面积能够形成多个电容器，因此能够增加每单位面积的电容。此外，在将闪速单元电容器并联连接到VNCAP的情形下，通过标准化布局提供参数化的单元，因此能够增加所得的整个电容器的模型精确性。
图7是沿与图5中的线B-B'相同的线截取的示意截面图，说明根据本发明构思的第五实施例的电容器结构。为了说明的方便，说明将集中在与图6不同的特征上。
参照图7，根据本发明构思的第五实施例的电容器结构5包括基板410、第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450、第二栅极图案460、杂质区域422、第一层间绝缘层470、第一接触481、第二接触482、第三接触483、第二层间绝缘层510、第一电极和第二电极。
基板410、第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450、第二栅极图案460、杂质区域422、第一层间绝缘层470、第一接触481、第二接触482、第三接触483和第二层间绝缘层510以与如上参照图5和6描述的基本上相同的方式形成。
第一电极和第二电极的每个包括两个或更多层叠的布线层以及连接布线层的通路。
示范地，第一电极可以包括第一布线层、第三布线层和第五布线层，第二电极可以包括第二布线层、第四布线层和第六布线层。第一布线层和第二布线层可以形成在第一层间绝缘层470上，第三布线层和第四布线层可以形成在第三层间绝缘层530上，第五布线层和第六布线层可以形成在第五层间绝缘层580上。第一通路520形成为贯穿第三层间绝缘层530，第二通路570形成为贯穿第五层间绝缘层580。第一布线层和第三布线层以及第二布线层和第四布线层分别通过第一通路520连接。第三布线层和第五布线层以及第四布线层和第六布线层分别通过第二通路570连接。示范地，第一通路520和第二通路570可以包括多晶硅，但是不限于此。与如上所述基本上相同的方式，各个布线层可以包括第一条形布线以及连接到第一布线的多个第二指形布线492、502、542、552、592和602。
第三层间绝缘层530、第四层间绝缘层560、第五层间绝缘层580和第六层间绝缘层610顺序地层叠在第二层间绝缘层510上。层间绝缘层510、530、560、580和610可以包括与第一层间绝缘层470相同的材料或与第一层间绝缘层470的材料不同的材料。第一电极和第二电极可以通过第二层间绝缘层510、第四层间绝缘层560和第六层间绝缘层610而彼此绝缘。
图7示出第一电极的第三布线593形成为从第五布线层的第一布线延伸，但是本发明构思的实施例不限于此。第一电极的第三布线593可以形成为从第一电极的两个或更多层叠的布线层当中的任意一个布线层的第一布线延伸。此外，示出第二电极的第三布线603形成为从第六布线层的第一布线延伸，但是实施例不限于此。第二电极的第三布线603可以形成为从第二电极的两个或更多层叠的布线层当中的任意一个布线层的第一布线延伸。
根据按照本发明构思第五实施例的电容器结构5，由于第一电极和第二电极的每单位面积的电容器的数目相对增加，所以所得的VNCAP的电容增加，因此能够增加电容器结构5的电容。
图8是说明根据本发明构思的第六实施例的电容器结构的示意平面图。为了说明的方便，说明将集中在与图5不同的特征上。
参照图5，根据本发明构思的第六实施例的电容器结构6包括基板、第一栅极绝缘膜、第一栅极图案740、第二栅极绝缘膜、第二栅极图案760、杂质区域722、第一层间绝缘层、第一接触781、第二接触782、第三接触783、第二层间绝缘层810、第一电极790和第二电极800。
基板、第一层间绝缘层和第二层间绝缘层810以与以上参照图5描述的基本上相同的方式形成。
第一栅极绝缘膜形成在基板上。第一栅极绝缘膜可以形成为在第一方向上延伸。
第一栅极图案740形成在第一栅极绝缘膜上。
第二栅极绝缘膜形成在第一栅极图案740上。第二栅极绝缘膜可以形成为在第一方向上延伸。第二栅极绝缘膜的面积可以小于第一栅极图案740的面积。
第二栅极图案760形成在第二栅极绝缘膜上。
杂质区域722邻近于第一栅极图案740位于基板中。杂质区域722可以对应于体区域。
第一电极790形成在第一层间绝缘层上。第一电极790可以为多个指的形状。第一电极790可以包括第一条形布线791以及连接到第一布线791的多个第二指形布线792。第一电极790的第一布线791可以形成为在第二方向上延伸，第一电极790的第二布线792可以形成为在第一方向上延伸。第一电极790的第一布线791和第二布线792可以设置在第二栅极图案760上。第一电极790的第二布线792可以设置为彼此间隔开并平行于彼此。此外，第一电极790还可以包括第三布线793，第三布线793形成为在第二方向上延伸并连接到第一布线791的中心部分。第三布线793可以设置在杂质区域722上。
第二电极800形成在第一层间绝缘层上。第二电极800可以为与第一电极790的指啮合的多个指的形状。第二电极800可以包括第一条形布线801以及连接到第一布线801的多个第二指形布线802。第二电极800的第一布线801可以形成为在第二方向上延伸，第二电极800的第二布线802可以形成为在第一方向上延伸。第二电极800的第一布线801可以设置在第一栅极图案740的一部分上，第二电极800的第二布线802可以设置在第二栅极图案760上。第二电极800的第二布线802可以定位为彼此间隔开并平行于彼此。
第一接触781、第二接触782和第三接触783形成为贯穿第一层间绝缘层。第一接触781将第二电极800和第一栅极图案740连接到彼此。具体地，第一接触781可以将第二电极800的第一布线801连接到第一栅极图案740。第二接触782连接第一电极790和杂质区域722。具体地，第二接触782可以将第一电极790的第三布线793连接到杂质区域722。第三接触783将第一电极790和第二栅极图案760连接到彼此。具体地，第三接触783可以沿第一方向（其是第一电极790的第二布线792的延伸方向）设置。另一方面，在第二电极800的第二布线802的下部上，没有形成第三接触783；替代地设置第一层间绝缘层，因此第二电极800和第二栅极图案760不连接到彼此。
根据按照本发明构思第六实施例的电容器结构6，如上所述，每单位面积能够形成多个电容器，因此能够相对增加每单位面积的电容。此外，在将闪速单元电容器并联连接到VNCAP的情形下，通过标准化布局提供参数化的单元，因此能够增加模型精确性。
此外，如以上参照图7所述，第一电极790和第二电极800可以被改变为包括两个或更多层叠的布线层以及连接布线层的通路。这样，由于第一电极790和第二电极800的表面面积增加，所以VNCAP的电容增加，因此电容器结构6的电容能够增加。
在本说明书中，尽管各种电极的指被示出为线性或笔直地延伸，但是其他的指的几何形状同样地可适用于本发明构思的实施例。例如，能够采用在第一和第二方向之间改变方向的指、Z字形的指以及蜿蜒形状的指。不管形状，第一和第二电极的指应该彼此间隔开并大体平行于彼此定位，从而以间隔开的配置彼此交插，在该配置中它们彼此绝缘。在这种意义上，第一和第二电极的指能够被认为彼此“啮合”。
在下文，将描述根据本发明构思的实施例的制造电容器结构的方法。
图9至14是说明用于制造根据本发明构思的第二实施例的电容器结构的方法的中间步骤的示意截面图。
参照图9，基板110被首先制备，栅极绝缘膜130和栅极图案140形成在基板110上。为了形成栅极绝缘膜130和栅极图案140，可以使用MOCVD（金属有机化学气相沉积）、CVD（化学气相沉积）、PVD（物理汽相沉积）或ALD（原子层沉积），但是实施例不限于此。然后，通过进行离子注入工艺，第一杂质区域121和第二杂质区域122形成在基板110中。
参照图10，形成覆盖基板110、第一栅极绝缘膜130和栅极图案140的第一层间绝缘膜150。
参照图11，通过部分地蚀刻第一层间绝缘层150，形成用于部分地暴露栅极图案140的多个接触孔。填充多个接触孔的导电膜形成在第一层间绝缘层150上，第三接触163通过进行平坦化工艺直到暴露第一层间绝缘层150而形成。示范地，平坦化工艺可以是化学机械平坦化（CMP）工艺，但是实施例不限于此。
参照图12，第二层间绝缘层190形成在第一层间绝缘层150上。其中设置第一电极和第二电极的开口通过图案化第二层间绝缘层190而形成。填充开口的导电膜形成在第二层间绝缘层190上，第一电极的第一布线层和第二电极的第二布线层通过进行平坦化工艺直到第二层间绝缘层190被暴露而形成。
参照图13，第三层间绝缘层210形成在第二层间绝缘层190上。通过部分地蚀刻第三层间绝缘层210，形成用于部分地暴露第一电极和第二电极的多个通孔。填充多个通孔的硅膜形成在第三层间绝缘层210上，第一通路通过进行平坦化工艺直到暴露第三层间绝缘层210而形成。
参照图14，以与以上参照图12和13描述的基本上相同的方法，形成第一电极的第三布线层和第二电极的第四布线层，并形成第二通路250。通过部分地蚀刻层间绝缘层150、190、210、240和260，形成用于部分地暴露杂质区域121和122的多个接触孔。填充多个接触孔的导电膜形成在第五层间绝缘层260上，第一接触161和第二接触162通过进行平坦化工艺直到暴露第五层间绝缘层260而形成。
再次参照图3，以与以上参照图12描述的基本上相同的方法，形成第一电极的第五布线层和第二电极的第六布线层。第二电极的第三布线283和第四布线形成为从第六布线层的第一布线延伸以完成电容器结构2。
图15至图18是说明用于制造根据本发明构思的第五实施例的电容器结构的方法的中间步骤的示意截面图。
参照图15，基板410被首先制备，第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450和第二栅极图案460形成在基板410上。为了形成栅极绝缘膜430和450以及栅极图案440和460，可以使用MOCVD（金属有机化学气相沉积）、CVD（化学气相沉积）、PVD（物理汽相沉积）或ALD（原子层沉积），但是不限于此。然后，通过进行离子注入工艺，杂质区域422形成在基板110中。
参照图16，形成第一层间绝缘膜470，第一层间绝缘膜470覆盖基板410、第一栅极绝缘膜430、第一栅极图案440、第二栅极绝缘膜450和第二栅极图案460。
参照图17，通过部分地蚀刻第一层间绝缘层470，形成用于部分地暴露第二栅极图案460的多个接触孔。填充多个接触孔的导电膜形成在第一层间绝缘层470上，第三接触483通过进行平坦化工艺直到暴露第一层间绝缘层470而形成。示范地，平坦化工艺可以包括化学机械平坦化（CMP）工艺，但实施例不限于此。
参照图18，以与以上参照图12和13描述的基本上相同的方法，形成第一电极的第一布线层和第三布线层以及第二电极的第二布线层和第四布线层，并形成第一通路520和第二通路570。通过部分地蚀刻层间绝缘层470、510、530、560和580，形成用于部分地暴露第一栅极图案440的多个接触孔和用于部分地暴露杂质区域422的多个接触孔。然后，填充多个接触孔的导电膜形成在第五层间绝缘层580上，第一接触481和第二接触482通过进行平坦化工艺直到暴露第五层间绝缘层580而形成。
再次参照图7，以与以上参照图12描述的基本上相同的方法，形成第一电极的第五布线层和第二电极的第六布线层。然后，第一电极的第三布线593形成为从第五布线层的第一布线延伸，并且第二电极的第三布线603形成为从第六布线层的第一布线延伸以完成电容器结构5。
由于从如上参照图9至18所述的用于制造电容器结构的方法，用于制造根据本发明构思的另外的实施例的电容器结构1、3、4或6的方法对于本发明构思所属的领域内的普通技术人员是显然的，所以将省略其详细描述。
在总结详细说明时，本领域技术人员将理解，能够对实施例进行许多变化和修改而没有实质上背离本发明构思的原理。因此，本发明构思的公开的实施例仅以一般性和描述性的含义来使用，而不是为了限制的目的。
本申请基于2013年2月8日在韩国知识产权局提交的韩国专利申请No.10-2013-0014628并要求其优先权，其公开内容通过引用整体结合于此。

Claims (19)

1.一种电容器结构，包括：
基板；
第一栅极绝缘膜，在所述基板上；
第一栅极图案，在所述第一栅极绝缘膜上；
指形的第一电极，在所述第一栅极图案上；以及
指形的第二电极，在所述第一栅极图案上并与所述第一电极交替地设置以在水平方向上与所述第一电极间隔开，
其中所述第一电极连接到所述第一栅极图案，并且其中所述第二电极和所述第一栅极图案彼此绝缘。
2.如权利要求1所述的电容器结构，其中所述第一电极和所述第二电极还包括两个或更多层叠的布线层以及连接所述布线层的通路。
3.如权利要求1所述的电容器结构，还包括在所述基板中位于所述第一栅极图案的两侧的第一导电类型的第一杂质区域，
其中所述第二电极连接到所述第一杂质区域。
4.如权利要求1所述的电容器结构，还包括在所述基板中的第一导电类型阱和在所述阱中位于所述第一栅极图案两侧的第一导电类型的第一杂质区域，
其中所述第二电极连接到所述第一杂质区域。
5.如权利要求1所述的电容器结构，其中所述第一栅极绝缘膜包括SiON、钽氧化物、钛氧化物、铪氧化物、镧氧化物和铝氧化物中的至少一种。
6.如权利要求1所述的电容器结构，还包括在所述基板上的第二栅极绝缘膜以及在所述第二栅极绝缘膜和所述第一栅极绝缘膜之间的第二栅极图案。
7.如权利要求6所述的电容器结构，其中所述第二电极连接到所述第二栅极图案。
8.如权利要求6所述的电容器结构，其中所述第一栅极绝缘膜包括氧化物-氮化物-氧化物绝缘膜，所述第二栅极绝缘膜包括SiON、钽氧化物、钛氧化物、铪氧化物、镧氧化物和铝氧化物中的至少一种。
9.如权利要求1所述的电容器结构，其中第一电压被施加到所述第一电极，第二电压被施加到所述第二电极。
10.一种电容器结构，包括：
基板；
第一栅极绝缘膜，在所述基板上；
第一栅极图案，在所述第一栅极绝缘膜上；
层间绝缘层，覆盖所述基板、所述第一栅极绝缘膜和所述第一栅极图案；
指形的第一电极，在所述层间绝缘层上；
指形的第二电极，在所述层间绝缘层上并与所述第一电极交替地设置以在水平方向上与所述第一电极间隔开；以及
第一接触，穿过所述层间绝缘层并将所述第一电极和所述第一栅极图案彼此连接。
11.如权利要求10所述的电容器结构，其中所述第一电极和所述第二电极还包括两个或更多层叠的布线层以及连接所述布线层的通路。
12.如权利要求10所述的电容器结构，还包括在所述基板中位于所述第一栅极图案两侧的第一导电类型的第一杂质区域，
其中所述第二电极连接到所述第一杂质区域。
13.如权利要求10所述的电容器结构，还包括在所述基板中的第一导电类型的阱和在所述阱中位于所述第一栅极图案两侧的第一导电类型的第一杂质区域，
其中所述第二电极连接到所述第一杂质区域。
14.如权利要求10所述的电容器结构，还包括在所述基板上的第二栅极绝缘膜以及在所述第二栅极绝缘膜和所述第一栅极绝缘膜之间的第二栅极图案，
其中所述层间绝缘层覆盖所述基板、所述第一栅极绝缘膜、所述第一栅极图案、所述第二栅极绝缘膜和所述第二栅极图案。
15.如权利要求14所述的电容器结构，还包括第二接触，所述第二接触穿过所述层间绝缘层并将所述第二电极和所述第二栅极图案彼此连接。
16.一种电容器结构，包括：
第一电容器，包括第一电极、电介质和第二电极，所述第二电极在所述电介质上并且所述电介质在所述第一电极上；和
第二电容器，在所述第一电容器上，所述第二电容器包括垂直自然电容器，
其中所述第一电容器的所述第一电极包括基板，
其中所述第二电容器包括包含多个第一指的第一电极和包含多个第二指的第二电极，所述第一指和所述第二指在所述基板延伸的水平方向上彼此分离并且所述第一指和所述第二指彼此啮合，所述第一指和所述第二指位于所述第一电容器上的图案化的导电层处，绝缘层在所述第一指和第二指的至少部分与所述第一电容器的所述第二电极之间，
其中所述第一指连接到所述第一电容器的所述第二电极并且所述第二指之一连接到所述基板中的杂质区。
17.如权利要求16所述的电容器结构，其中第三电容器存在于所述第二指与所述第一电容器的所述第二电极之间。
18.如权利要求16所述的电容器结构，还包括在所述第一电容器上的第四电容器，其中所述第四电容器包括：
所述第四电容器的第一电极，其是所述第一电容器的所述第二电极；和
所述第四电容器的电介质，在所述第四电容器的所述第一电极上；以及
所述第四电容器的第二电极，在所述第四电容器的所述电介质上。
19.如权利要求16所述的电容器结构，其中所述垂直自然电容器包括多个图案化的导电层，所述导电层通过绝缘层与相邻的导电层分离，每个导电层包括包含多个第一指的第一电极和包含多个第二指的第二电极，所述第一指和所述第二指在所述基板延伸的水平方向上彼此分离并且所述第一指和所述第二指彼此啮合，所述导电层中的不同导电层的所述第一指通过导电的通路连接到彼此，并且所述导电层中的不同导电层的所述第二指通过导电的通路连接到彼此。
CN201410041396.4A 2013-02-08 2014-01-28 电容器结构 Active CN103985702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130014628A KR101936036B1 (ko) 2013-02-08 2013-02-08 커패시터 구조물
KR10-2013-0014628 2013-02-08

Publications (2)

Publication Number Publication Date
CN103985702A CN103985702A (zh) 2014-08-13
CN103985702B true CN103985702B (zh) 2018-04-27

Family

ID=51277611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410041396.4A Active CN103985702B (zh) 2013-02-08 2014-01-28 电容器结构

Country Status (3)

Country Link
US (1) US8847355B2 (zh)
KR (1) KR101936036B1 (zh)
CN (1) CN103985702B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229592B2 (en) * 2013-03-14 2016-01-05 Synaptics Incorporated Shear force detection using capacitive sensors
US9685433B2 (en) * 2013-09-25 2017-06-20 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor device
US20150325573A1 (en) 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
US10109623B2 (en) 2014-05-08 2018-10-23 Qorvo Us, Inc. Dual-series varactor EPI
US9484471B2 (en) * 2014-09-12 2016-11-01 Qorvo Us, Inc. Compound varactor
US9590669B2 (en) 2015-05-08 2017-03-07 Qorvo Us, Inc. Single varactor stack with low second-harmonic generation
CN105845669B (zh) * 2016-03-24 2018-06-12 杭州立昂东芯微电子有限公司 一种基于砷化镓器件的mim电容器及其制造工艺
US9685499B1 (en) 2016-09-21 2017-06-20 International Business Machines Corporation Nanosheet capacitor
US10147783B2 (en) * 2017-03-20 2018-12-04 Globalfoundries Inc. On-chip capacitors with floating islands
KR20190017558A (ko) 2017-08-11 2019-02-20 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 소자
FR3080948A1 (fr) * 2018-05-02 2019-11-08 Stmicroelectronics (Rousset) Sas Circuit integre comprenant un element capacitif, et procede de fabrication
CN113809233B (zh) * 2020-06-16 2023-10-20 长鑫存储技术有限公司 电容器结构及其制备方法
CN111653545B (zh) * 2020-06-28 2022-04-05 华虹半导体(无锡)有限公司 高密度电容器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578991A (zh) * 2001-08-28 2005-02-09 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN101409283A (zh) * 2007-10-08 2009-04-15 台湾积体电路制造股份有限公司 半导体结构
CN101714551A (zh) * 2008-09-30 2010-05-26 台湾积体电路制造股份有限公司 含层间绝缘部分的低漏电电容器
CN102856391A (zh) * 2012-06-08 2013-01-02 友达光电股份有限公司 主动元件、驱动电路结构以及显示面板
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229354B (en) * 2003-12-31 2005-03-11 Via Tech Inc Capacitor pair structure for increasing the match thereof
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7768044B2 (en) 2004-07-30 2010-08-03 Agere Systems Inc. Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
JP2006049486A (ja) 2004-08-03 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7009832B1 (en) * 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
JP2006261455A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置およびｍｉｍキャパシタ
US7518850B2 (en) 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
US7579644B2 (en) 2006-05-18 2009-08-25 International Business Machines Corporation Adjustable on-chip sub-capacitor design
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
JP2008235498A (ja) 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
JP5103232B2 (ja) * 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
KR100955841B1 (ko) 2008-06-12 2010-05-04 주식회사 동부하이텍 반도체 소자의 제조 방법
US7879681B2 (en) 2008-10-06 2011-02-01 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
JP2010140972A (ja) 2008-12-09 2010-06-24 Renesas Electronics Corp 半導体装置
KR101595788B1 (ko) * 2009-03-18 2016-02-22 삼성전자주식회사 커패시터 구조물 및 그 제조 방법
US20110260231A1 (en) 2010-04-21 2011-10-27 Institute of Microelectronics, Chinese Academy of Sciences Memory device and method for manufacturing the same
KR101143634B1 (ko) 2010-09-10 2012-05-11 에스케이하이닉스 주식회사 캐패시터 형성 방법과 이를 이용한 반도체 소자
JP5687582B2 (ja) * 2010-09-21 2015-03-18 株式会社東芝 半導体素子およびその製造方法
JP5558336B2 (ja) * 2010-12-27 2014-07-23 株式会社東芝 半導体装置
US8810001B2 (en) * 2011-06-13 2014-08-19 Mediatek Inc. Seal ring structure with capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
CN1578991A (zh) * 2001-08-28 2005-02-09 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN101409283A (zh) * 2007-10-08 2009-04-15 台湾积体电路制造股份有限公司 半导体结构
CN101714551A (zh) * 2008-09-30 2010-05-26 台湾积体电路制造股份有限公司 含层间绝缘部分的低漏电电容器
CN102856391A (zh) * 2012-06-08 2013-01-02 友达光电股份有限公司 主动元件、驱动电路结构以及显示面板

Also Published As

Publication number Publication date
US8847355B2 (en) 2014-09-30
KR101936036B1 (ko) 2019-01-09
KR20140101503A (ko) 2014-08-20
CN103985702A (zh) 2014-08-13
US20140225225A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
CN103985702B (zh) 电容器结构
US11844212B2 (en) Semiconductor memory devices
TWI659416B (zh) 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
CN105981171B (zh) 至三维存储器阵列的多级接触及其制造方法
US8253136B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN108369956A (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
US8344345B2 (en) Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof
KR101526926B1 (ko) 저항 메모리 소자 및 그 제조 방법
CN108701649A (zh) 导电结构、包括导电结构的系统及装置以及相关方法
US9373664B2 (en) Variable resistance memory devices and methods of manufacturing the same
CN109314115A (zh) 具有屏蔽层的三维存储器件及其形成方法
CN102473596B (zh) 高击穿电压嵌入式mim电容器结构
CN106972024A (zh) 三维半导体器件
CN109564892B (zh) 非晶态金属热电子晶体管
CN110010697B (zh) 薄膜晶体管及其制造方法
CN103560132A (zh) 半导体器件
US20190131523A1 (en) Resistive random access memory device for 3d stack and memory array using the same and fabrication method thereof
KR101145318B1 (ko) 반도체 장치 및 그 제조방법
KR20100130419A (ko) 이종접합 다이오드와 그 제조방법 및 이종접합 다이오드를 포함하는 전자소자
US20150129826A1 (en) Flexible Non-Volatile Memory
CN104134656B (zh) 显示面板
KR101924687B1 (ko) 반도체 소자 및 이의 제조 방법
JP5549126B2 (ja) 半導体記憶装置及びその製造方法
JP2014082279A (ja) 不揮発性記憶装置及びその製造方法
US20140021432A1 (en) Variable resistance memory device and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant