CN103943477A - 薄膜晶体管及其制备方法、双面显示器件、单面显示器件 - Google Patents

薄膜晶体管及其制备方法、双面显示器件、单面显示器件 Download PDF

Info

Publication number
CN103943477A
CN103943477A CN201410129681.1A CN201410129681A CN103943477A CN 103943477 A CN103943477 A CN 103943477A CN 201410129681 A CN201410129681 A CN 201410129681A CN 103943477 A CN103943477 A CN 103943477A
Authority
CN
China
Prior art keywords
preparation
film transistor
thin
silverskin
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410129681.1A
Other languages
English (en)
Inventor
张斌
刘震
孙冰
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410129681.1A priority Critical patent/CN103943477A/zh
Publication of CN103943477A publication Critical patent/CN103943477A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供了一种薄膜晶体管及其制备方法、双面显示器件、单面显示器件。涉及显示技术领域,为节约设备成本和能耗而发明。薄膜晶体管的制备方法,包括栅极的制备,所述栅极的制备包括:将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜;使所述基板两个表面上的第一银膜均形成栅极。本发明可用于显示器件中。

Description

薄膜晶体管及其制备方法、双面显示器件、单面显示器件
技术领域
本发明涉及显示技术领域,尤其涉及一种薄膜晶体管及其制备方法、双面显示器件、单面显示器件。
背景技术
近年来,在半导体集成电路或平板显示器中,晶体管的电极、布线趋向于使用导电薄膜。导电薄膜具有低电阻特性,从而使得数字信号的传输速度加快,或者通过降低功率损失而降低功耗。
目前,半导体集成电路内的布线层导电薄膜主要采用磁控溅射工艺。然而磁控溅射工艺的设备成本高、功耗大。此外,采用磁控溅射工艺形成的导电薄膜具有这样的缺点:导电薄膜与基底层之间贴覆性差,且电阻较高。
发明内容
本发明的实施例的主要目的在于,提供一种成本低、功耗小、易于制备的薄膜晶体管及其制备方法、双面显示器件、单面显示器件
为达到上述目的,本发明采用如下技术方案:
本发明的第一方面提供了一种薄膜晶体管的制备方法,包括栅极的制备,所述栅极的制备包括:
将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜;
使所述基板两个表面上的第一银膜均形成栅极。
可选的,所述方法还包括源极和漏极的制备,所述源极和漏极的制备包括:
将两个表面均形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的有源层上均形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
可选的,所述方法还包括源极和漏极的制备,所述源极和漏极的制备包括:
将两个表面均形成有所述栅极、栅极绝缘层、有源层、接触层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的接触层上均形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
可选的,所述还原试剂选自葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。
进一步可选的,所述银氨溶液的配置包括:采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液;或
所述还原试剂的浓度为:2~20wt%;或
控制所述银镜反应的pH为7~12;或
控制所述银镜反应的温度为50~80℃。
优选的,控制所述银镜反应的pH为9~10。
本发明的第二方面提供了一种薄膜晶体管的制备方法,包括栅极的制备,所述栅极的制备包括:
将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜;
去除所述基板上一个表面上的第一银膜,保留所述基板上另一个表面上的第一银膜;
使保留的第一银膜形成栅极。
可选的,所述方法还包括源极和漏极的制备,所述源极和漏极的制备包括:
将形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述有源层上形成第二银膜;
使所述基板上的所述第二银膜分别形成源极和漏极。
可选的,所述方法还包括源极和漏极的制备,所述源极和漏极的制备包括:
将形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述有源层上形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
可选的,所述还原试剂选自葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。
进一步可选的,所述银氨溶液的配置包括:采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液;或
所述还原试剂的浓度为:2~20wt%;或
控制所述银镜反应的pH为7~12;或
控制所述银镜反应的温度为50~80℃。
优选的,控制所述银镜反应的pH为9~10。
本发明的第三方面提供了一种薄膜晶体管,所述薄膜晶体管为根据本发明第一方面提供的薄膜晶体管的制备方法制备而成。
本发明的第四方面提供了一种薄膜晶体管,所述薄膜晶体管为根据本发明第二方面提供的薄膜晶体管的制备方法制备而成。
本发明的第五方面提供了一种单面显示器件,所述显示器件包括根据本发明第三方面提供的薄膜晶体管。
本发明的第六方面提供了一种双面显示器件,所述显示器件包括根据本发明第四方面提供的薄膜晶体管。
本发明提供的薄膜晶体管及其制备方法、单面和双面显示器件,包括栅极的制备,即通过银镜反应在基板上形成银膜进而制备栅极。该制备栅极的方式节省设备和功耗,并且由于反应本身的特性,在基板上形成的银膜与基板的粘附性好,进而提高了薄膜晶体管整体的性能。此外,由于金属银比其他现有的栅极金属材料的电阻小,从而又进一步降低了能耗并提高了显示器件的发光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的薄膜晶体管的制备方法流程图;
图2为本发明实施例提供的薄膜晶体管的制备方法流程图;
图3为本发明实施例提供的TN型薄膜晶体管的结构示意图;
图4为本发明实施例提供的FFS型薄膜晶体管的结构示意图;
图5为本发明实施例提供的薄膜晶体管的制备方法流程图;
图6为本发明实施例提供的薄膜晶体管的制备方法流程图。
附图标记
1——基板      2——栅极    3——绝缘层
4——a-Si:H   5——n+a-Si:H6——源极
7——漏极      8——绝缘层  9——像素电极
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图对本发明实施例的薄膜晶体管及其制备方法、双面显示器件、单面显示器件进行详细描述。
本发明实施例提供了一种薄膜晶体管的制备方法,包括栅极的制备,如图1所示,所述栅极的制备包括:
101、将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜。
银氨溶液即硝酸银的氨水溶液,向硝酸银溶液中滴加氨水溶液至最初的的白色沉淀刚好完全消失,即得到银氨溶液。该溶液需要即用即配。将基板浸没于所配置的银氨溶液中,然后滴加还原试剂。银氨溶液是一种弱的氧化剂,还原试剂与其反应,使得金属银均匀附着在基板的两个表面上,形成银膜,为与后面实施例中描述的用于制备源极和漏极的银膜相区分,将形成栅极的银膜称为第一银膜,将形成源极和漏极的银膜称为第二银膜。可以理解,所述第一、第二仅出于区分的目的,并不对步骤时序及银膜本身构成起到限定作用。
可选的,还原试剂可以为葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。优选的,可以为葡糖糖溶液。
可选的,采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液。进一步优选的采用采用1~5wt%的AgNO3溶液与1~5wt%的氨水溶液配置银氨溶液。
可选的,所述还原试剂的浓度为:2~20wt%。进一步优选的,为2~10wt%,进一步优选的,为2~5wt%。
可选的,控制所述银镜反应的pH为7~12。进一步优选的,为9~10。
可选的,控制所述银镜反应的温度为50~80℃。进一步优选的,为60~70℃。
可以理解的是,上述还原剂的种类及银镜反应的条件仅为可选示例,并不限定本实施例的范围。
102、使所述基板两个表面上的第一银膜均形成栅极。
本步骤中,可选择多种方式将第一银膜制备形成栅极。例如,在第一银膜上涂覆光刻胶,采用曝光、显影、刻蚀等一系列步骤将第一银膜制备成所需样态的栅极。当然,本步骤还可采用其他的工艺将银膜制备成栅极,此处不再赘述。
本发明实施例提供的薄膜晶体管的制备方法,栅极是由银镜反应制得,因此,与基板的附着力好。此外该反应无需额外复杂、昂贵的设备,大大节约了成本和能耗。此外,该反应在溶液中进行,浸没于溶液中基板的两个表面上能同时形成银膜,在用于制备双面薄膜晶体管时,具有很大优势。
在前述实施例的基础上,在本发明提供的又一实施例中,除了栅极是由银氨反应形成之外,源极和漏极也是由该反应形成,如图2所示,薄膜晶体管的制备方法还包括:
103、将两个表面均形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的有源层上均形成第二银膜。
在本步骤之前,依然可以通过常规构图方式在步骤102中形成的栅极上依次形成栅极绝缘层、有源层(例如a-Si:H等)。
可选的,为了使得源极、漏极与有源层的接触性更好,还可在步骤102形成栅极后,本步骤形成第二银膜之前,在形成的栅极上依次形成栅极绝缘层、有源层(例如a-Si:H等)、接触层(例如n+a-Si:H等)。
可以理解本步骤主要是为了说明源极和漏极的制备方法,对于介于栅极与源、漏极之间的层并不作具体限定。本领域技术人员还可根据需要具体设置。
在形成栅极绝缘层、有源层之后,或者在形成栅极绝缘层、有源层、接触层之后将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的有源层或接触层上均形成第二银膜。银镜反应涉及的具体的还原试剂、试剂的溶度、反应pH值、温度等工艺参数可参照步骤101的描述。优选的,为了更好的保护已经形成的层,反应pH控制在9-10,使得反应条件有利于已制备的构造。
104、使所述基板两侧的所述第二银膜均分别形成源极和漏极。
本步骤中,可选择多种方式将第二银膜制备形成源极和漏极。例如,在第二银膜上涂覆光刻胶,采用曝光、显影、刻蚀等一系列步骤将第二银膜制备成所需样态的源极和漏极。当然,本步骤还可采用其他的工艺将银膜制备成源极和漏极,此处不再赘述。
本发明实施例提供的薄膜晶体管的制备方法,栅极、源极、漏极均通过银镜反应制得,进一步节约了成本和能耗、提高了薄膜晶体管的性能。
本发明实施例还提供了利用如上说明的方法制备的薄膜晶体管,如图3和4所示。图3为TN型薄膜晶体管,图4为FFS型薄膜晶体管。其中2为通过银镜反应制得的银膜,6、7可以为通过银镜反应制得的源极、漏极,也可以为通过其他方式制得的源极、漏极。图中4为a-Si:H,即有源层,5为n+a-Si:H,即接触层,或称为重掺杂层。其中5为可选设置,在某些情况下可省略。需要说明的是,本实施例提供的薄膜晶体管在双侧均设置有栅极、源极和漏极,由于双侧相对应,因此,省略另一侧的视图。
本发明实施例提供的薄膜晶体管,其栅极是由银镜反应制得,因此,与基板的附着力好。此外该反应无需额外复杂、昂贵的设备,大大节约了成本和能耗。此外,该反应在溶液中进行,浸没于溶液中基板的两个表面上能同时形成银膜,在用于制备双面薄膜晶体管时,具有很大优势。
进而本发明还提供了包括有该薄膜晶体管的双面显示器件,性能良好,节约成本和能耗。
此外,本发明还提供了一种薄膜晶体管的制备方法,如图5所示,包括:
201、将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜。
此步骤与前述实施例中的步骤101一致,此处不再赘述。
可选的,还原试剂可以为葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。优选的,可以为葡糖糖溶液。
可选的,采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液。进一步优选的采用采用1~5wt%的AgNO3溶液与1~5wt%的氨水溶液配置银氨溶液。
可选的,所述还原试剂的浓度为:2~20wt%。进一步优选的,为2~10wt%,进一步优选的,为2~5wt%。
可选的,控制所述银镜反应的pH为7~12。进一步优选的,为9~10。
可选的,控制所述银镜反应的温度为50~80℃。进一步优选的,为60~70℃。
可以理解的是,上述还原剂的种类及银镜反应的条件仅为可选示例,并不限定本实施例的范围。
202、去除所述基板上一个表面上的第一银膜,保留所述基板上另一个表面上的第一银膜。
可通过多种方式实现本步骤,例如通过涂覆光刻胶、显影和刻蚀等工艺去除基板一表面银膜而保留另一表面上的银膜。
203、使保留的第一银膜形成栅极。
此步骤类似于前述实施例中步骤102,此处不再赘述。
本发明实施例提供的薄膜晶体管,其栅极是由银镜反应制得,因此,与基板的附着力好。此外该反应无需额外复杂、昂贵的设备,大大节约了成本和能耗。
在前一实施例的基础上,本发明实施例还提供了一种薄膜晶体管的制备方法,如图6所示,还包括:
204、将形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述有源层上形成第二银膜。
银镜反应涉及的具体的还原试剂、试剂的溶度、反应pH值、温度等工艺参数可参照步骤101的描述。优选的,为了更好的保护已经形成的层,反应pH控制在9-10,使得反应条件有利于已制备的构造。
205、使所述基板上的所述第二银膜分别形成源极和漏极。
步骤204、205分别类似与前述实施例中的步骤103、104,此处不再赘述。
本发明实施例还提供了利用如上说明的方法制备的薄膜晶体管,如图3和4所示。图3为TN型薄膜晶体管,图4为FFS型薄膜晶体管。其中2为通过银镜反应制得的银膜,6、7可以为通过银镜反应制得的源极、漏极,也可以为通过其他方式制得的源极、漏极。图中4为a-Si:H,即有源层,5为n+a-Si:H,即接触层,或称为重掺杂层。其中5为可选设置,在某些情况下可省略。
本发明实施例提供的薄膜晶体管,其栅极是由银镜反应制得,因此,与基板的附着力好。此外该反应无需额外复杂、昂贵的设备,大大节约了成本和能耗。
进而本发明还提供了包括有该薄膜晶体管的单面显示器件,性能良好,节约成本和能耗。
为了更好的说明本发明,下面以具体实施例进行说明。
实施例1
以3%硝酸银溶液以及3%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制5%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度60-70摄氏度,反应pH值9-10,反应时间60s。
实施例2
以10%硝酸银溶液以及10%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制5%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度60-70摄氏度,反应pH值9-10,反应时间60s。
实施例3
以3%硝酸银溶液以及3%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制20%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度60-70摄氏度,反应pH值9-10,反应时间60s。
实施例4
以3%硝酸银溶液以及3%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制5%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度80摄氏度,反应pH值9-10,反应时间60s。
实施例5
以3%硝酸银溶液以及3%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制5%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度60-70摄氏度,反应pH值12,反应时间60s。
实施例6
以3%硝酸银溶液以及3%氨水溶液配制银氨溶液,往硝酸银溶液中滴加氨水溶液至最初的白色沉淀刚好完全消失为止。配制5%葡萄糖溶液,以空白玻璃基板为基底,将玻璃基板浸没于银氨溶液中,加入葡萄糖溶液,控制反应温度60-70摄氏度,反应pH值9-10,反应时间180s。
性能测试
(1)对实施例1-6中在玻璃基板上制备形成的Ag膜进行观察,得到Ag的表面情况。
(2)采用国家标准百格法测试Ag在玻璃基板上的粘附力性能。
将上述性能测试的内容列于表1中。
表1
上述实施例及其性能测试,证实了发明提供的制备栅极的方法的有益效果。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种薄膜晶体管的制备方法,包括栅极的制备,其特征在于,所述栅极的制备包括:
将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜;
使所述基板两个表面上的第一银膜均形成栅极。
2.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,还包括源极和漏极的制备,所述源极和漏极的制备包括:
将两个表面均形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的有源层上均形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
3.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,还包括源极和漏极的制备,所述源极和漏极的制备包括:
将两个表面均形成有所述栅极、栅极绝缘层、有源层、接触层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板两侧的接触层上均形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
4.根据权利要求1-3任一项所述的薄膜晶体管的制备方法,其特征在于,
所述还原试剂选自葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。
5.根据权利要求1-3任一项所述的薄膜晶体管的制备方法,其特征在于,
所述银氨溶液的配置包括:采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液;或
所述还原试剂的浓度为:2~20wt%;或
控制所述银镜反应的pH为7~12;或
控制所述银镜反应的温度为50~80℃。
6.根据权利要求1-3任一项所述的薄膜晶体管的制备方法,其特征在于,
控制所述银镜反应的pH为9~10。
7.一种薄膜晶体管的制备方法,包括栅极的制备,其特征在于,所述栅极的制备包括:
将基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述基板的两个表面上均形成第一银膜;
去除所述基板上一个表面上的第一银膜,保留所述基板上另一个表面上的第一银膜;
使保留的第一银膜形成栅极。
8.根据权利要求7所述的薄膜晶体管的制备方法,其特征在于,还包括源极和漏极的制备,所述源极和漏极的制备包括:
将形成有所述栅极、栅极绝缘层、有源层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述有源层上形成第二银膜;
使所述基板两侧的所述第二银膜均分别形成源极和漏极。
9.根据权利要求7所述的薄膜晶体管的制备方法,其特征在于,还包括源极和漏极的制备,所述源极和漏极的制备包括:
将形成有所述栅极、栅极绝缘层、有源层、接触层的所述基板浸没于银氨溶液中,滴加还原试剂,通过银镜反应在所述接触层上形成第二银膜;
使所述基板上的所述第二银膜分别形成源极和漏极。
10.根据权利要求7-9任一项所述的薄膜晶体管的制备方法,其特征在于,
所述还原试剂选自葡糖糖溶液、甲醛、乙醛和甲酸中的一种或几种。
11.根据权利要求7-9任一项所述的薄膜晶体管的制备方法,其特征在于,
所述银氨溶液的配置包括:采用1~10wt%的AgNO3溶液与1~10wt%的氨水溶液配置银氨溶液;或
所述还原试剂的浓度为:2~20wt%;或
控制所述银镜反应的pH为7~12;或
控制所述银镜反应的温度为50~80℃。
12.根据权利要求7-9任一项所述的薄膜晶体管的制备方法,其特征在于,
控制所述银镜反应的pH为9~10。
13.一种薄膜晶体管,其特征在于,所述薄膜晶体管为根据权利要求1-6任一项所述的薄膜晶体管的制备方法制备而成。
14.一种薄膜晶体管,其特征在于,所述薄膜晶体管为根据权利要求7-12任一项所述的薄膜晶体管的制备方法制备而成。
15.一种单面显示器件,其特征在于,所述显示器件包括权利要求13所述的薄膜晶体管。
16.一种双面显示器件,其特征在于,所述显示器件包括权利要求14所述的薄膜晶体管。
CN201410129681.1A 2014-04-01 2014-04-01 薄膜晶体管及其制备方法、双面显示器件、单面显示器件 Pending CN103943477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410129681.1A CN103943477A (zh) 2014-04-01 2014-04-01 薄膜晶体管及其制备方法、双面显示器件、单面显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410129681.1A CN103943477A (zh) 2014-04-01 2014-04-01 薄膜晶体管及其制备方法、双面显示器件、单面显示器件

Publications (1)

Publication Number Publication Date
CN103943477A true CN103943477A (zh) 2014-07-23

Family

ID=51191088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410129681.1A Pending CN103943477A (zh) 2014-04-01 2014-04-01 薄膜晶体管及其制备方法、双面显示器件、单面显示器件

Country Status (1)

Country Link
CN (1) CN103943477A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752296A (zh) * 2019-11-22 2020-02-04 中国科学院化学研究所 溶液法制备ofet中顶接触源漏电极的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996772A (zh) * 2010-09-28 2011-03-30 彩虹集团公司 一种管状染料敏化太阳能电池的制备方法
CN102102227A (zh) * 2010-11-18 2011-06-22 华北电力大学 具有疏水性的硅表面陷光结构制备方法
CN102304766A (zh) * 2011-09-05 2012-01-04 华北电力大学 利用银镜反应制备硅表面陷光结构的方法
US20120001182A1 (en) * 2010-07-02 2012-01-05 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP5211612B2 (ja) * 2007-09-27 2013-06-12 大日本印刷株式会社 金属パターン形成体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211612B2 (ja) * 2007-09-27 2013-06-12 大日本印刷株式会社 金属パターン形成体の製造方法
US20120001182A1 (en) * 2010-07-02 2012-01-05 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
CN101996772A (zh) * 2010-09-28 2011-03-30 彩虹集团公司 一种管状染料敏化太阳能电池的制备方法
CN102102227A (zh) * 2010-11-18 2011-06-22 华北电力大学 具有疏水性的硅表面陷光结构制备方法
CN102304766A (zh) * 2011-09-05 2012-01-04 华北电力大学 利用银镜反应制备硅表面陷光结构的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
C.-C.LEE等: "Broadband graphene electro-optic modulators with sub-wavelength thickness", 《OPTICS EXPRESS》 *
DEYANG JI等: "Silver mirror reaction for organic electronics:towards high-performance organic field-effect transistors and circuits", 《JOURNAL OF MATERIALS CHEMISTRY C》 *
SEUNGJUN CHUNG等: "All-Inkjet-Printed Organic Thin-Film Transistors with Silver Gate,Source/Drain Electrodes", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752296A (zh) * 2019-11-22 2020-02-04 中国科学院化学研究所 溶液法制备ofet中顶接触源漏电极的方法

Similar Documents

Publication Publication Date Title
JP6817398B2 (ja) 表示装置
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
JP2009033140A (ja) Al合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置
US20220308376A1 (en) Array substrate, manufacturing method thereof, and display panel
EP1655773A3 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
TW200703662A (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
KR102362552B1 (ko) Oled 디스플레이 패널의 가요성 기판 및 이의 제조 방법
CN102484138B (zh) 布线层、半导体装置、液晶显示装置
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20150162361A1 (en) Array substrate, method for fabricating the same and display device
US20160247940A1 (en) Manufacturing method and structure of oxide semiconductor tft substrate
CN105430914A (zh) 一种单面双接触挠性线路板制作方法
CN104808398A (zh) 一种显示面板及其制作方法、以及显示装置
US9653284B2 (en) Thin film transistor, manufacturing method thereof and array substrate
CN103943477A (zh) 薄膜晶体管及其制备方法、双面显示器件、单面显示器件
US10269974B2 (en) Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate
WO2014180052A1 (zh) 彩色滤光片基板及其氧化铟锡薄膜图案结构、制作方法、液晶显示器
CN103698946B (zh) 一种tn型液晶面板及其制备方法、以及液晶显示装置
CN102851654B (zh) 导电玻璃用无敏化的化学镀镍方法
WO2018176880A1 (zh) 一种阵列基板的制作方法
US10325935B2 (en) Display panel, production method of the same, and display apparatus
CN205049844U (zh) 液晶显示面板
CN105206619B (zh) 一种阵列基板及其制备方法、显示面板
CN102674669B (zh) 一种玻璃基板的固定方法
US9171939B2 (en) Method for manufacturing thin-film transistor and thin-film transistor manufactured with same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723

RJ01 Rejection of invention patent application after publication