CN103918253A - 具有多阶段数字求和的移动图像传感器 - Google Patents

具有多阶段数字求和的移动图像传感器 Download PDF

Info

Publication number
CN103918253A
CN103918253A CN201280053661.XA CN201280053661A CN103918253A CN 103918253 A CN103918253 A CN 103918253A CN 201280053661 A CN201280053661 A CN 201280053661A CN 103918253 A CN103918253 A CN 103918253A
Authority
CN
China
Prior art keywords
pixel
node
photodiode
electric charge
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280053661.XA
Other languages
English (en)
Other versions
CN103918253B (zh
Inventor
F·迈耶
H·比涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Terastar Semiconductor Co ltd
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of CN103918253A publication Critical patent/CN103918253A/zh
Application granted granted Critical
Publication of CN103918253B publication Critical patent/CN103918253B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种具有电荷积分的移动图像传感器，其采用了CMOS技术中的有源像素。本传感器包括N个像素行而且大致为方形的每个像素包括两个(但也可能包括三个或四个)光电二极管(PPDai、PPDbi)和电荷存储结点(NDCi、NDEi)，还具有将电荷从每个光电二极管转移至一个或另一个存储结点的装置。从光电二极管至一个接着另一个存储结点的转移的控制这样进行，使得一个存储结点在周期性循环的两个连续阶段中连续接收在这两个阶段内探测到相同图像部分的两个光电二极管的电荷。一个存储结点在第一个阶段内接收的电荷与另一个存储结点在接下来的阶段内接收的电荷相加。

Description

具有多阶段数字求和的移动图像传感器
技术领域
本发明涉及线性时间延迟积分传感器(TDI传感器)，其中所观察景象的点组成的图像线通过图像相加重构，这些相加的图像为多个感光行连续拍摄，随着此景象在传感器前垂直于行移动，这些行连续观察此景象的给定的线。
背景技术
这类传感器比如用在通过卫星观察地球的系统中。它们包括感光像素的多个平行的行；用于控制各个行的电路的序列(曝光时间的控制以及光生电荷的读出)同步于景象和传感器间的相对移动，使得传感器全部的行见到所观察景象的单一的线。产生的信号对于所观察线的每个点逐点相加。
理论信噪比的改善正比于传感器的行的个数N的平方根。根据应用场合(工业质量控制、地面观测、全景牙科射线照相或乳房X光检查)，这个数字的范围可以从几行到大约一百行。
电荷转移传感器(CCD传感器)中，信号的逐点相加通过在每一像素行中注入前一像素行产生和累积的电荷来自然完成而不产生读取噪声，其与景象和传感器间的相对移动同步。将所观察景象线产生的电荷累积了N次的最后的像素行可以被转移至输出寄存器并在读取阶段被转换至电压或电流。
这样的电荷转移传感器或者用传统技术制造，其中邻近的转移栅极从至少两层多晶硅产生，第二层部分地覆盖第一层；或者用采用单层多晶硅栅极的技术制造，这些单层技术更符合现在的CMOS逻辑集成电路制造技术。
然而，使用有源CMOS技术像素的电荷传感器具有优点，专利申请WO2008/034794中描述了一个这样的例子。电荷没有逐行转移，因为有源像素并不在电荷转移模式下工作而是向列导线传递电压。为了使对应于各个像素行所见到的给定图像线的信号相加，使用了模拟/数字转换以传递每个像素的输出的数字表示，移动中连续见到图像点的N个像素给出的N个数字值被相加。然而，本申请所述的原理不允许真正的相关双重采样读出。
另外，时间延迟积分传感器所遇到的一个问题是调制传递函数的劣化，其原因在于，景象在传感器前的相对移动是连续的而像素信息的处理是离散的。这样，条纹间距等于像素间距的黑白条纹图像在图像移动时仅仅传递0.64的峰-峰幅度，而在图像静止时(忽略纯几何调制传递函数)传递单位值的峰-峰信号幅度作为传感器的输出。值0.64是调制传递函数的移动分量(还存在关于其他因素的其他分量，其可以进一步劣化整体的调制传递函数)。
当然，可以减小像素尺寸以通过增加理论分辨率来补偿此不良的调制传递函数。通过将像素间距减半，分辨率翻倍。然而，这种情况下模拟/数字转换器的数量也要翻倍。
CMOS技术像素捕捉图像的另一个限制是，其需要在相同的(如果可能的话时长可调的)时间窗口内曝光全部的像素行(全局快门操作模式)，而不是在相同时长但是从一行到下一行时移的连续窗口内(滚动快门操作模式)。
最后，应当注意，包括四个或五个晶体管的CMOS技术像素捕捉图像受制于kTC读取噪声，此噪声是需要通过进行相关双重采样读出来尝试减小的；这意味着，需要在转移活跃电荷至电荷存储结点前首先尝试读取此结点的重置电平。已知的CMOS技术传感器中，全局快门操作模式不符合真正的相关双重采样。
发明内容
本发明的目的在于提供一种采用有源CMOS像素的TDI传感器结构，此结构增加移动相关的调制传递函数的值，同时允许真正的相关双重采样读出以及优选具有可调积分时间的全局快门操作模式。为此目的，提供一种传感器，传感器的像素(大致为方形)包括至少两个(可选择地三个或甚至四个)光电二极管，这些光电二极管被连续地安排在传感器前的图像的移动方向上，在像素的光电二极管之间以及在给定像素列中的邻近像素的光电二极管之间具有电荷存储结点，并且在光电二极管与置于其侧面的两个结点之间具有与每个光电二极管相联系的两个转移栅极。第i个像素的存储结点连接至列导线，而且采样和模拟/数字转换电路的数量等于列中像素的数量。转移栅极这样被控制，使得其从一个光电二极管转移电荷至位于此光电二极管下游的存储结点或位于上游的结点。栅极的控制以多个阶段(与像素中光电二极管一样多的阶段)组成的周期性循环进行。循环的周期是传感器和景象相对彼此移动等于像素高度(即等于列中像素的间距)的距离所用的时间。每个阶段中存在没有从光电二极管接收电荷的存储结点；其他结点从与之相邻的光电二极管接收电荷；不接收电荷的结点在每个新阶段循环变更。在周期内各个阶段以及在N个连续的周期，其他存储结点接收的电荷具有时移地被数字化并相加到一起。相加与移动同步地进行，即相加的电荷由不同但在各个阶段见到相同图像部分的光电二极管给出。
在传感器具有两阶段操作的情况下(最简单的情况)，方形像素包括：两个光电二极管，其可以被称为下游光电二极管和上游光电二极管；中间电荷存储结点，其位于两个光电二极管之间；下游电荷存储结点，其位于像素的下游光电二极管和紧邻上述像素下游的像素的上游光电二极管之间；以及上游存储结点，其位于上述像素的上游光电二极管和紧邻上游的像素的下游光电二极管之间。因此下游结点如同上游结点那样为两个邻近像素共享。
更准确地说，两阶段操作的情况下，根据本发明提供了时间延迟电荷求和图像传感器，其电荷求和与传感器前图像的相对移动同步，此传感器包括N个按间距D分布的像素行；在移动方向上的列中的第i个的每个像素优选具有大体上为方形的形状并且包括在移动方向上连续放置的第一和第二光电二极管，以及三个电荷存储结点，电荷转移栅极将其从光电二极管分开；存储节点包括位于两个光电二极管之间的中间结点，和与邻近像素共享的两个其他结点，这两个结点为，位于第i个像素的第一光电二极管与紧邻第i个像素下游的第i+1个像素的第二光电二极管之间的下游结点，和位于第i个像素的第二光电二极管与紧邻第i个像素上游的第i-1个像素的第一光电二极管的上游结点。传感器还包括：
-与每个像素相联系的模拟/数字转换电路；以及
-控制转移栅极和转换电路的装置，其控制的转移栅极和转换电路用以在周期为Tp的周期性循环内从光电二极管转移电荷至置于其侧面的一个或另一个存储结点，然后转换这些电荷，其中Tp是图像移动等于像素行间距的距离所需的时间，其分为两个阶段，使得：
-第一阶段结束时，两个光电二极管的电荷被转移至中间结点；和
-第二阶段结束时，第i个像素的第一光电二极管的电荷和第i+1个下游像素的第二光电二极管的电荷被转移至下游结点，然后下游结点中的电荷在与第i个像素相联系的第i个模拟/数字转换器中被转换；以及
-在第i个转换器中将两阶段循环内进行的一次或多次转换的结果与在前一循环结束时第i-1个转换器先前累积的结果累积起来的装置。
第一实施方式中提供了选择装置，用来彼此独立地选择中间结点或下游结点以读取其中包含的电荷；尤其是，这些结点可以彼此独立地被重置，而且重置之后或电荷在每个结点独立地转移之后电荷可以被读取。这种情况下，第一阶段结束时，电荷转移至中间结点之后，此结点的电荷在与第i个像素相联系的第i个转换电路中被转换。
另一实施方式中，中间结点和下游结点通过导线电连接以构成电共有结点；彼此独立地选择结点的装置未被提供；这种情况下，电共有结点中包含的电荷只在第二阶段结束时而不在第一阶段结束时于第i个转换电路中被转换；源于各个光电二极管的这两个阶段的电荷在数字化之前于共有结点模拟相加。提供了用于重置共有结点的装置以在电荷转移至中间结点之前的第一阶段而不是在电荷转移至下游结点之前的第二阶段内重置结点。
三阶段操作的情况下，优选大致为方形的像素包括，在移动方向上连续放置的三个光电二极管，光电二极管之间的两个中间存储结点，和与邻近像素共享的两个其他结点，其分别为，位于第i个像素的第一光电二极管与紧邻下游的第i+1个像素的最后一个光电二极管之间的下游存储结点，和位于第i个像素的最后一个光电二极管与紧邻上游的第i-1个像素的第一光电二极管之间的上游存储结点；在像素内部以及在两个邻近像素的光电二极管之间，光电二极管和存储结点之间存在电荷转移栅极。在三个连续的阶段内转移栅极启动，使得两个而不是第三个存储结点接收电荷。不接收电荷的结点从一个阶段到下一个阶段循环变更，使得转移到存储结点的电荷每次对应像素见到的给定的图像部分。这些存储结点的电荷在三个阶段内被读取并数字化(对于每个接收了电荷的存储结点，每个阶段内进行了各自的转换，即此处每阶段两个转换)；在三个阶段里进行了相加，使得相加结果每次源自两个邻近的光电二极管，这两个光电二极管在三个阶段中并不是相同的，但是在三个阶段的循环内见到了相同的图像部分的光电二极管。此外进行N个像素转换结果的数字相加，这N个像素在传感器于图像前的移动中见到了相同的图像部分。
可以设想四阶段操作或涉及多于四个阶段的操作；然而这提升了复杂度而且得到的调制传递函数的改善变为边际的。
更一般地，对于P个阶段：优选大致为方形的每个像素包括，在传感器于图像前的移动方向上连续放置的P个光电二极管，其具有在像素的光电二极管之间的以及在给定像素列中邻近像素的光电二极管之间的电荷存储结点，并具有与每个光电二极管相联系的、在光电二极管和与其邻近的两个存储结点之间的两个转移栅极；可以选择将存储结点连接至列导线和个数与列中像素个数相等的模拟/数字转换电路，而且每个转换电路能够同时进行对应于P-1个存储结点上的电荷的P-1个同时转换(即与一个像素相联系的转换电路包括并行工作的P-1个采样电路和P-1个转换器)；这样控制转移栅极，使得电荷在周期为Tp的周期性循环中从一个光电二极管或者转移至位于光电二极管下游的存储结点或者转移至位于上游的结点，Tp对应于图像移动距离D所需的时间；循环包括时长相等的P个阶段；栅极的控制使得每个阶段中存在不从光电二极管接收电荷的存储结点，不接收电荷的结点在每个新阶段循环变更；其他存储结点接收的电荷在周期的各个阶段内被数字化并相加到一起，使得相加结果每次源自两个邻近的光电二极管，这两个光电二极管在P个阶段中并不是相同的，但是在P个阶段的循环内见到了相同的图像部分的光电二极管。此外进行N个像素转换结果的数字相加，这N个像素在传感器于图像前的移动中见到了相同的图像部分。
为了促进各个阶段内的数字相加以及见到相同图像部分的N个像素之间的相加，每个模拟/数字转换电路的运行具有计数器(更一般地，如果有P个阶段则有P-1个计数器)，计数器的内容的增加正比于待转换信号的模拟值；在周期性的两阶段(或者三个或三个以上阶段)循环开始时，而不是在同一循环的两个(或者三个或三个以上)阶段之间，对应于第i个像素的计数器的内容被设定为之前的第i-1个的转换电路的相应计数器累积结果的值。
附图说明
在阅读下面参考附图给出的详细描述之后，本发明的其他特征和优点会变得明显，其中涉及的附图如下：
-图1图示了根据本发明的传感器的一般结构；
-图2示意性图示了包括5个晶体管的有源CMOS像素；
-图3示意性图示了根据本发明的两阶段操作模式放置的像素列；
-图4图示了根据本发明的采用了两个阶段周期性循环的操作模式的传感器的一连串图像捕捉；
-图5图示了列中像素的电路图，每个像素与各自的模拟/数字转换电路相联系；
-图6图示了图3至5中的传感器的操作时序图；
-图7图示了变化的实施方式中的电路图，此实施方式中像素的两个存储结点电连接；
-图8图示了图7中的传感器的操作时序图；
-图9图示了三阶段操作模式中的像素结构；
-图10图示了三阶段循环中的图像捕捉的示意图；
-图11图示了图9中的结构的操作时序图。
具体实施方式
图1显示了通用时间延迟电荷求和图像传感器结构。传感器包括N个像素行；待观察图像在所示为箭头DPL的方向上相对于传感器移动，此方向垂直于行，即，平行于像素列。移动速度同步于积分序列和由光产生的电荷的读出，使得如果一列中像素的间距是D而移动速度是V，电荷积分和读出以Tp＝D/V的时间周期循环地进行。一个周期内从一像素行读取的电荷被加到前一周期内从前一(相对于箭头DPL的方向)像素行读取的电荷。电荷在N个周期内相加，其对应于给定图像部分的连续N个像素行的观察。
这些像素是CMOS技术产生的有源像素。它们在像素内进行电荷/电压转换：每个像素收集由照射它的光产生的电荷，并且向输出导线发送对应于周期内所收集的电荷的电势。输出导线是给定列的全部像素所共有的列导线。像素逐行寻址，使得行中的像素向其列导线传递电势，之后列导线接收对应于之后的行的像素的电势。行解码器DEC1执行连续的行寻址。
列导线上呈现的电势被采样，优选被双重采样，然后被数字/模拟转换器数字化，此转换器被置于N个像素行的矩阵之外。在图1的结构中，提供了转换电路(采样和模拟/数字转换)矩阵、与矩阵每个像素相联系的各自转换电路以及第二个行解码器DEC2，用于在相联系的像素行被转换器DEC1选中时选中转换电路的行。
这样，图像在周期Tp内于某一像素行前移动时，此像素行被选中以读出此像素行产生的信号(电势)，此时，一行采样器和转换器同时被选中。每个像素产生了数字结果。此结果被加到前一周期内前一像素行得到的结果，其中该像素行见到的是与所述前一周期相同的图像部分。此相加是数字的。
通用序列电路SEQ产生解码器DEC1和DEC2以及控制电路ADCCTRL所需的控制信号。电路SEQ由时钟信号CLK控制，时钟信号CLK作为整体为读出计时。
电路ADCCTRL是控制转换器的电路，其在明确的时刻传递计数斜坡和时钟信号以及转换控制脉冲。
最后，解码器DEC2也为转换电路的每行产生采样控制脉冲。
图2图示了在一列中第i个的单独像素Pi的例子，其中单独像素在半导体衬底上形成。一般情况下，希望逐行和逐列分辨率相同，像素优选地大体上为方形(图示为虚线)并且按照逐行和逐列的间距都为D的方式分布。像素Pi是传统的有源像素；它包括：
-光电二极管PPD，通常被称为固定光电二极管，即，其具有的表面电势由覆盖它的薄掺杂表面层固定；
-电荷存储结点ND，其是衬底中的n+型扩散；
-转移栅极(虚线所示)，其位于光电二极管和存储结点之间，可以被转移信号TRA控制，此信号将光电二极管中产生的电荷转移到存储结点；
-读取晶体管，其具有连接至供电电压Vdd的漏极、连接至存储结点ND的栅极(虚线所示)以及源极；此晶体管向其源极传递表示存储结点电势的电势；
-行选择晶体管，其具有由信号SEL控制的栅极，此信号由给定行的全部像素所共有的列导线传递而且源自解码器DEC1；选择晶体管的漏极连接至读取晶体管的源极(或由与源极相同的扩散生成)；选择晶体管的源极连接至列导线CC，此导线构成了给定列的全部像素的输出；当像素被信号SEL选中时，存储结点的电势被传递到列导线；
-用于重置存储结点电势的栅极，其由重置信号RST控制，并位于存储结点和漏极之间，此漏极被抬升至参考电势Vref；
-最后，可选地，用于整体重置光电二极管电势的栅极，其位于光电二极管和漏极之间，此漏极被抬升至参考电势，此参考电势可能为Vref；由信号GR控制的此栅极使得防止光电二极管累积电荷成为可能，这是为了对于矩阵的全部像素限定所需的电荷积分时间。
像素Pi向列导线CC传递：
-首先，在结点ND被信号RST重置之后传递重置电势；以及
-然后，在信号TRA使电荷从光电二极管转移到结点ND之后传递有用的信号电势。
如果要在采样时得到允许最小化kTC型读取噪音的真正的相关双重采样测量数据，那么上述操作的顺序很重要。
当第i个由解码器DEC1选中时，这两个电势被传递到同时被解码器DEC2选中的第i个采样电路。
图3图示了根据本发明的传感器的一列像素。此列构成了图1中一般结构的一部分，但是像素的结构与图2中的不同，这会通过与图2中的像素对比加以解释。
像素仍然具有虚线所示的大体上为方形的形状，而且像素的分布间距为D，优选地在逐行和逐列两个方向上都为D。像素电荷的积分并读出的周期时长是Tp＝D/V。相反，像素现在包括两个光电二极管和三个存储结点：下游存储结点、上游存储结点和中间存储结点。然而，下游存储结点与下游紧邻的像素共享，上游存储结点与上游紧邻的像素共享，这样，如果列中有N个像素，列中一共有2N个存储结点而不是3N个。上游侧和下游侧参考为箭头DPL所示的图像移动方向定义。
图3中，第i个的像素Pi包括：光电二极管PPDai和光电二极管PPDbi；位于光电二极管之间、但通过各自的转移栅极与它们都分离的中间存储结点NDCi；下游存储结点NDEi，其是紧邻像素Pi下游的像素Pi+1的上游存储结点；以及上游存储结点NDEi-1，其是上游像素Pi-1的下游结点。各自的转移栅极允许控制电荷从光电二极管PPDai到中间结点NDCi或下游结点NDEi的转移。同样的，各自的栅极允许电荷从光电二极管PPDbi到中间结点NDCi或上游结点NDEi-1的转移。对应于中间结点的栅极由对应于像素内的内部电荷转移的转移信号TRA同时控制；对应于外部(上游和下游)结点的栅极由转移信号TRA’控制，此信号控制源自两个不同像素的电荷到一个相同的存储结点的转移，此结点对于一个像素是下游结点而对于另一个像素是上游结点。
此处显示的光电二极管具有矩形表面，这是为了允许两个光电二极管、中间存储结点、一半上游和下游存储结点、转移栅极和与每个结点相联系的其他操作元素符合边长为D的方形。这些其他元素(读取晶体管、选择晶体管、重置栅极和漏极)具有与图2中的像素相同的布局和功能，如同下述：
-由重置信号控制的、用以重置每个存储结点的栅极；
-读取晶体管，其栅极连接至存储结点，其源极连接至列导线CC；
-由选择信号控制的行选择晶体管(注意，存储结点被分别选中，即，不同的选择信号允许任一存储结点的电势被读取)；以及
-由信号GR控制的、用于整体重置光电二极管电势的可选栅极。
本发明的原理如下：如图1所示，第i个各自的模拟/数字转换电路CONVi与第i个的每个像素相联系；此处，用来采样待转换电势的电路以及将采样电势(实际上是两个采样电势之间的差)转换至数字值的实际模拟/数字转换器在一起被简称为“转换电路”。另外，如同将会看到的，与像素相联系的转换电路优选地直接执行数字加法功能，用来将一个周期性循环中像素给出的结果加到前一循环中另一像素给出的结果。见到相同图像部分的N个不同像素给出的N个值的加法功能在这种情况下分布在各个转换电路；因此，名称“转换电路”被理解为也包括这种分布的加法功能。
根据本发明，提供了用来控制转移栅极以及采样和转换电路的装置以建立下述周期性循环，其具有时长相等的两个阶段；周期Tp对应于图像经过像素行的间距D的移动。如下所见，两个阶段是部分重叠的。
1.第一阶段
此阶段中两个光电二极管积分的电荷被转移到中间结点NDCi，然后中间结点上的电荷在与第i个像素相联系的第i个转换电路CONVi被转换，同时其他中间结点上的电荷在与其他像素相联系的转换电路被转换。
2.第二阶段
a)此阶段内第i个像素的第一光电二极管PPDai积分的电荷，以及此阶段内第i+1个像素(紧邻下游像素)的第二光电二极管PPDbi+1积分的电荷被转移到下游存储结点NDEi；同样地，第i个像素的第二光电二极管PPDbi的电荷以及第i-1个像素(上游像素)的第一光电二极管PPDai-1的电荷被转移到上游结点NDEi-1；
b)接下来，下游结点NDEi上的电荷在第i个转换电路CONVi被转换；同样地，上游结点NDEi-1上的电荷以及像素Pi-1的下游结点上的电荷同时由第i-1个转换电路CONVi-1转换。
第i个转换电路在这两个阶段进行的转换的结果在此电路中累积并且被加到第i-1个转换电路在前一循环结束时累积的结果。
优选地，涉及见到相同图像部分的各个像素的数字相加以以下方式进行：转换电路CONVi优选包括斜坡转换器，其包括在一定长度的时间内以给定的频率计数的计数器，此时间由待转换的电势差限定；计数器的最终内容和初始内容之间的差表示类似于此电势差的值。然后各个转换电路的计数器连接起来，使得在触发新转换之前第i-1个电路的计数器的内容被用作第i个电路的计数器的初始内容。
两个阶段转换结果的数字累积这样达成，第一阶段结束后计数器的内容不重置，即第一阶段结束时计数器的内容保存作第二阶段开始时计数器的初始内容。第二阶段结束时计数器的内容表示两个阶段转换结果的和。
图4图示了上述过程。图中显示了这样的方法：像素的光电二极管的电荷交替地先被引至中间结点再被引至上游、下游结点，使得尽管图像在两个阶段之间移动了D/2，在第二阶段里源自见到与第一阶段相同的图像部分的光电二极管的电荷也被相加。
图示了四个步骤，其分别对应两个连续循环的每个阶段PH1a、PH1b、PH2a、PH2b的结束；在这两个连续循环中，图像在宽度为D的图像线前移动了间距D的两倍。邻近的宽度为D的方形表示像素；两方形之间的界限表示上游和下游存储结点；方形中间的水平虚线表示中间存储结点。宽度为D(宽度沿移动方向测量)的斑点区域表示在固定位置的图像线；在此条前，传感器像素相对于图像从下游到上游相对移动(图中从上部到下部)。为使图清晰，斑点图像线显示在传感器旁边。
曲线箭头表示电荷首先到中间结点(每个循环的第一阶段PH1a、PH2a)、然后到下游和上游结点的电荷转移，即两个像素之间的结点(循环的第二阶段PH1b、PH2b)。
在像素右边显示的、对着每个存储结点位置的转换电路号码标识哪个电路接收对应于每个结点的电势以将其采样并转换。可以见到：
-第i-1个转换器首先(PH1a)从中间结点转换像素Pi-1的两个光电二极管所积分的电荷，然后(PH1b)从下游结点转换像素Pi-1的下游光电二极管以及像素Pi的上游光电二极管给出的电荷；从而，第二阶段中使用的两个光电二极管见到了与第一阶段相同的图像线。
-下面的循环PH2a、PH2b完成了同样的操作，但是如果考虑相同的图像线，操作开始于像素Pi和转换器CONVi；这就是为什么第二循环必须将转换电路CONVi(与像素Pi相联系)执行的转换结果加到转换电路CONVi-1在前一循环执行的转换结果。
图5图示了像素列(连续的三个像素Pi-1、Pi和Pi+1)以及与这些像素相联系的转换电路(CONVi-1、CONVi和CONVi+1)。列导线CC连接起全部像素的输出并且将存储结点的电势发送至转换电路。像素以电子电路的形式表示并且对应于参考图2和图3给出的物理描述。
下述配置假设，读出是相关双重采样读出，其中下面的操作顺序进行：重置存储结点，采样重置电平，然后从光电二极管转移电荷至存储结点以及最后采样表示电荷的有用电势电平。
另外，图5的实施方式中，第i个转换电路包括：
-两个采样电容，一个在第一采样信号SHRi的控制下存储重置电势电平，另一个在第二采样信号SHSi的控制下存储有用电势电平；信号SHRi和SHSi的发射同步于通过信号SELi或SEL’i的存储结点(NDCi或NDEi)与列导线的连接；
-线性电压斜坡产生器，其可以为全部转换电路共有并传递电压斜坡RMP；此斜坡施加到第二电容的一端；
-比较器CMP，其输入连接至两个电容，其在转换开始时首先具有第一状态，并且当其第二输入上的电势在施加到第二电容的斜坡的影响下达到其第一输入上的电势时，转变到第二状态。
-计数器CPT，其从斜坡的起始对设定频率的脉冲计数，并且当比较器转变时在比较器的控制下停止计数；为简洁起见，显示了时钟信号CLK，但是必须认识到，只有从电压斜坡RMP的起始才允许计数。
计数器的内容在电压斜坡期间增加，增加的值表示重置电势和有用电势之间的差。然而，如下所见，计数器的初始内容可以从位于上游的计数器的(在前一循环)最终内容设定，使得在第i个转换电路CONVi中直接把当前结果加到前一循环结束时前一行电路CONVi-1的计数器得到的内容。这样，第N次循环结束时计数器的内容表示在N次连续的读出循环中见到相同图像部分的N个像素所收集的电荷的转换结果的总和。信号SHIFT允许转换器CONVi-1的结果转移至转换器CONVi的计数器。
像素Pi的中间存储结点可以通过行选择导线SELi连接至列导线。下游存储结点NDEi可以被行选择导线SEL’i另外选中。全部中间存储结点NDCi可以由信号RST同时重置，同样的，全部上游和下游存储结点可以由信号RST’同时重置。全部像素共有的信号TRA可以使电荷从像素的两个光电二极管转移至中间结点NDCi；同样的，全部像素共有的信号TRA’可以使电荷从两个光电二极管转移至下游和上游结点。
全部像素共有的信号GR允许全部光电二极管的电势在选定的积分时间之后被重置。
转移信号TRA和TRA’为全部像素共有的情况使得以全局快门操作模式工作成为可能，其有益性在于，全部像素在同样的积分时间而不是在取决于像素行号i的错开的时间周期被同时照射。全局重置信号GR为全部像素共有的情况还允许调整此共有积分时间。
参考显示了周期为Tp的两个测量循环的两个阶段PH1a、PH1b以及PH2a、PH2b的时序图图6，图5的电路如按照下述方式作用。
显示了下述信号：
-TRA，其以周期Tp从光电二极管控制电荷从光电二极管转移至中间结点，TRA’，其也以周期Tp控制到下游和上游结点的转移，信号TRA’相对于信号TRA移动了Tp/2；
-RST和RST’，周期为Tp且相对于彼此移动了Tp/2的归零信号；
-GR，可选的，周期为Tp/2，信号GR的末端在时间上具有相对于信号TRA末端和相对于信号TRA’末端相同的位置；
-SEL1至SELN，选择第1至第N行的信号，在这些信号期间中间存储结点连接至列导线CC，不论这是在测量重置电势或是测量照明电势；
-SEL’1至SEL’N，选择第1至第N行的连续信号，在这些信号期间下游存储结点连接至列导线，同样不论这是在测量重置电势或是测量有用电势；
-SHR1至SHRN，各自转换电路CONV1至CONVN的第一电容上的重置电势电平的采样信号；这些信号依据行选择信号产生：信号SELi选中第i个的中间结点时电路CONVi的信号SHRi被发射，信号SEL’i选中此行下游结点时其被再一次发射；从而在每个转换电路中重置电平(在相同的电容上)的采样在每个循环内发生两次；
-SHS1至SHSN，各自转换电路CONV1至CONVN的第二电容上的照明电势电平的采样信号；这些信号也依据行选择信号产生：信号SELi选中第i个的中间结点时电路CONVi的信号SHSi被发射，信号SEL’i选中此行下游结点时其被再一次发射；从而在每个转换电路中有用电势电平(在相同的电容上)的采样在每个循环内发生两次；
-CONV：转换控制信号，在最后一行的采样信号SHSN之后同时传递至全部转换电路；转换控制信号触发电压斜坡和计数器的计数；转换在每个循环发生两次，第一次在采样全部中间结点的有用电势之后，第二次在采样下游结点的有用电势之后；以及
-全部转换器共有的信号SHIFT，其允许第i-1个转换器的内容转移至第i个转换器的计数器，使得此计数器被初始化至一个值，此值表示与第i个转换器见到相同图像部分的第1至第i-1个的转换结果的当前和；转换产生的结果会加到此初始内容。
每个阶段内电荷积分的时间或者是Tp/2或者是Tint/2，其小于Tp/2且当使用信号GR时可由信号GR的位置调整。信号GR的末端限定全部像素的积分时间起始。脉冲TRA和TRA’的末端分别限定第一和第二阶段的积分时间的末端，因为这些信号将光电二极管中的内容注入存储结点。当信号GR没有被使用时，脉冲TRA或TRA’的末端也限定新的积分时间的起始点。
周期性两阶段循环按下述方式进行：
第一阶段PH1a
-a)在Tint/2的时间内电荷在光电二极管中积分；此时间内，转换器转换前一阶段采样的信号；
-b)接近前一循环的信号已被转换的积分时间Tint/2的末端，信号SHIFT在全部转换电路将第i-1个计数器累积的结果转移至第i个计数器，以根据这些结果在新转换前初始化计数器；
-c)接近积分时间的末端，在信号SHIFT之前或之中或之后，发射全局信号RST以重置全部中间存储结点的电势；
-d)信号RST之后，信号SEL1至SELN连续选择第1至N行的中间存储结点；列导线每次接收各自的重置电势，采样信号SHR1至SHRN每次采样这些在相应转换器第一电容上的电势；信号SEL’i仍未激活；
-e)发射信号TRA，其将全部光电二极管的电荷转移至中间结点；控制信号TRA’仍未激活；
-f)信号TRA之后，信号SEL1至SELN再次连续选中第1至N行的中间存储结点；列导线每次接收表示存储于中间存储结点的电荷的有用电势；采样信号SHR1至SHRN每次在相应转换器的第二电容上采样这些有用电势；信号SEL’i仍未激活；从而有用电势在电荷被转移到结点后被采样，此结点的重置电势先前已被采样，这样就允许了真正的相关双重采样；以及
-g)采样全部重置电势和有用电势之后，转换控制信号CONV被同时施加到全部转换器；此控制信号触发电压斜坡和计数器的计数；计数器增加的量取决于转换器采样的电势差。
上下文都考虑了步骤f和g，其构成阶段PH1a的部分，因为它们涉及阶段PH1a内积分的电荷，然而这些步骤会持续到第二阶段PH1b开始后，即光电二极管中的电荷重新开始积分之后，其中此重新积分在转移信号TRA的末端之后开始。所以，这两个阶段是完全一致的，但是在某种程度上重叠。
第二阶段PH1b
第二阶段以同样的方式进行但是涉及的是下游结点而不是中间结点。所以，第二阶段中，信号TRA变为不激活并被信号TRA’替代；信号SEL1至SELN变为不激活并被信号SEL’1至SEL’N替代。
另外，不同于第一阶段，信号SHIFT未被发射，即计数器未被重置。它们保持在第一阶段积分的电荷转换结束时取得的结果；第二阶段PH1b中产生的电荷的转换从而从第一阶段所得的结果增加计数器。只有在此第二转换结束后信号SHIFT才会被再次发射。
N行转换电路CONVN累积在N次连续循环中N个转换电路见到的并且对应于相同图像部分的照明结果。它们传递总体的测量结果。此结果是周期为Tp的输出。
根据本发明的结构产生的噪音小于传统结构产生的噪音，传统结构中，两个光电二极管中都总是转移其电荷至其自己的存储结点。具体地说，本发明的结构中的转移无噪音的相加电荷，而产生噪音的数字求和只在此模拟电荷求和之后进行。
上文中，下游存储结点和中间存储结点都被认为联系到重置晶体管、读取晶体管和行选择晶体管。这就是为什么下游结点需要不同于中间结点行选择信号SELi的行选择信号SEL’i。然而，可以设想一种稍有不同的方案：尽管仍然提供如上所述的置于每个光电二极管侧面的不同的存储结点以及分开的信号TRA和TRA’，可以设想这两个结点通过电导线而电连接(此导线接触在实践中为集成电路里n型扩散的两结点)。这种变化的实施方式图示于图7中，图中所示中间结点NDCi和下游结点NDEi通过导线相连。
两个物理上不同的结点，一个接收电荷而另一个不接收电荷，它们被同时重置再同时读取，在这种意义上，它们变成了从电学上讲的共有结点。
在阶段PH1a中，单一信号RST所控制的单一重置晶体管将两个结点同时重置；它们共有的重置电平被采样(信号SELi和同时信号SHRi)；接下来，信号TRA将两个光电二极管的电荷转移至结点(此时中间结点从置于此结点侧面的两个光电二极管接收电荷)；在阶段PH1b中，电荷继续在光电二极管中积分，然后由信号TRA’再一次转移至共有结点而中间不经历重置(此时下游结点从置于其侧面的两个光电二极管接收电荷)。这两个阶段接收的电荷在共有存储结点模拟(无噪音)相加并且仅在此相加后才被数字化。从而，每个周期Tp内只进行一次单一的转换，这样就减小了噪音并缓和了转换器速度上的限制。
共有结点上所得的电势由读取晶体管以及两个连接结点共有的选择晶体管(SELi)施加到列导线；与SELi同时的脉冲SHSi采样此电势。不存在选择导线SEL’i。
此实施方式中，图8为其时序图；相对图6的差异如下所述：
-只存在一个周期为Tp/2的重置信号RST，其位于信号TRA之前而不是信号TRA’之前；
-跟随信号的信号SHR和SHS的周期为Tp而不是Tp/2，信号SHR跟随脉冲RST和之前信号TRA，信号SHS跟随脉冲TRA’；
-信号SEL1至SELN分别与信号SHR1至SHRN以及信号SHS1至SHSN同步；不存在信号SEL’；以及
-转换脉冲的周期为Tp而不是Tp/2并跟随最后的信号SHSN。
同样，具有可调积分时间的全局快门操作模式以及真正的相关双重采样读出是可能的。
图3至8的描述涉及在两个阶段周期性操作的传感器；但是设想更多的阶段也是可能的。大致上是方形的像素被分成更多的光电二极管，像素的光电二极管之间有多个中间存储结点，还有与下游像素共享的下游存储结点以及与上游像素共享的上游存储结点。
转换电路需要能够在给定的阶段里采样多个存储结点重置电势值和多个有用电势值；电路在每个转换步骤进行多个转换(每个阶段中有一个转换步骤)。更精确的说，如果存在P个阶段，一个阶段中需要采样P-1个重置电平和P-1个有用电平并且分别转换P-1个电势差；P-1个转换的结果被数字相加。
例如，如果有三个阶段，每个像素有三个光电二极管，一个共享的下游存储结点，一个共享的上游存储结点，和两个中间存储结点，其可以被称为下游中间结点和上游中间结点。
存储结点的使用是循环变更的，这允许了电荷从光电二极管沿着要将在这些阶段内见到相同的图像部分的光电二极管的电荷转移至在每个阶段变化的结点组的方向转移。有P-1个结点被使用，第P个结点未被使用而且此结点循环变更。
使用两个而不是一个阶段时，调制传递函数从0.64增加到0.90，使用三个阶段时其进一步改善并达到0.95。
也可以使用四阶段结构，其将进一步改善调制传递函数，但是随着阶段个数增加所得的改善变得越来越不明显。四个阶段时此函数的理论值是0.97，所以所得的改善只有大约2％。
图9图示了三个阶段的结构，大致上为方形的每个像素有三个光电二极管PPDai、PPDbi和PPDci。图10按照与图4相同的原理图示了三个阶段PH1a、PH1b和PH1c内的图像捕捉的示意图，显示出未使用结点的从上游到下游的循环变更。
图11图示了三阶段操作的时序图，包括转移信号TRA、TRA’和TRA”，其与像素三个存储结点中的每一个相联系并且为全部像素共有，重置信号RST、RST’和RST”，其与像素结点中的每一个相联系并且为全部像素共有，以及行选择信号SEL、SEL’和SEL”，其与像素结点中的每一个相联系并且为从1到N的每个像素所专有。为不使图复杂化，采样信号SHR和SHS未被显示；它们与行选择信号同步，应当理解为，每个阶段进行两个系列的采样和两个系列转换，因为每个阶段内三个存储结点中的两个从邻近的光电二极管接收电荷。如果只有一个列导线，这些采样连续进行。转换信号CONV控制两个模拟电势差的同时转换。从而其以周期Tp/3在每个阶段重复。信号SHIFT将转换电路计数器初始化为前一行的计数器在前一循环结束时的内容。其以周期Tp发射。
每个阶段内有两个同时的重置信号，第三个未激活，当改变阶段时发生循环变更。同样的，存在两个同时的转移信号而第三个仍未激活。就行选择信号而言，如果只有一个列导线它们不可能是同步的，在这种情况下它们彼此相继：信号SEL’1至SEL’N的系列接替SEL1至SELN的系列。同样，每个阶段使用两个系列的信号，例如SEL1至SELN和SEL’1至SEL’N，第三个未激活，并且对于其他阶段进行循环变更。
对于第i个转换电路所读取的第i个像素：
阶段1：首先重置第i个像素的上游结点和上游中间结点；逐行采样这两个重置电势；接下来，允许电荷从光电二极管到这两个结点的转移(两个结点之间的光电二极管的电荷为这两个结点共享)；逐行采样这些结点的有用电势；在第i个转换电路中同时地或连续地转换两个电势差，其中的第i个转换电路已经用见到相同图像部分的先前的像素预先初始化；下游中间结点未被使用且不接收电荷。
阶段2：重置两个中间结点；这两个重置电势在相同的转换电路被采样，其中的转换电路在阶段1之后没有被重置；允许电荷从光电二极管到所虑的两个结点的转移(邻近这两个结点的光电二极管的电荷是被共享的)；两个采样差再次在转换电路被采样和转换；上游结点仍未使用。
阶段3：除了使用了下游中间结点和下游结点之外其他相同；上游中间结点未被使用。未使用的结点从而经历循环变更。
阶段3之后，第i个转换器累积的计数结果转移至第i+1个转换器的计数器以得到所需的当前和，这对于全部像素是同时的。
这样，第一阶段PH1a内，如果考虑标号为i的三个邻近存储结点：
-在第一选择脉冲SELi期间，第一存储结点的重置电平在采样电容被采样，此重置电平在信号RST之后得到；
-接下来，在选择脉冲SEL’i期间，第二结点的重置电平在另一电容被采样，此重置电平在信号RST’之后得到，信号RST’与信号RST同步；
-接下来，在另一脉冲SELi和另一脉冲SEL’i期间，有用电平存储于另外两个电容(在同时转移脉冲TRA和TRA’之后)；以及
-接下来，两个模拟/数字转换基于这四个电容存储的样本进行。
下面的阶段中，此过程以第二和第三存储结点重新开始，其使用重置信号RST’和RST”而不是RST和RST’、选择信号SEL’和SEL”而不是SEL和SEL’以及同时转移信号TRA’和TRA”而不是TRA和TRA’，等等。
通过循环变更第三阶段也是如此。
计数器只在三个阶段的每个新周期性循环重置，在阶段PH1a积分的电荷的转换之前。
应当注意，根据本发明的图像传感器具有可以沿两个方向运转的结构，即图像移动的方向可以反转而不损失TDI操作的益处；那么就需要设想，比如，计数器连接的反转，或者甚至第i个像素与第N-i个转换器相联系。
如果需要，也可以选择在小于N的n个像素上累积电荷。那么就需要在n个周期后将计数器归零，并从第n个计数器读取输出结果。

Claims (7)

1.一种时间延迟电荷求和图像传感器，其电荷求和同步于所述传感器与所述图像之间的相对移动，所述传感器包括N个按间距D分布的像素行，列中第i个的每个像素包括在移动方向上连续放置的第一和第二光电二极管(PPDai、PPDbj)，和通过电荷转移栅极与所述光电二极管分离的三个电荷存储结点，这些存储结点包括位于两个光电二极管之间的中间结点(NDCi)，和与邻近像素共享的其他两个结点，所述其他两个结点为，位于所述第i个像素的第一光电二极管与紧邻第i个像素下游的第i+1个像素的第二光电二极管之间的下游结点(NDEi)，和位于所述第i个像素的第二光电二极管与紧邻第i个像素上游的第i-1个像素的第一光电二极管之间的上游结点(NDEi-1)，所述传感器还包括：
-与第i个每个像素相联系的第i个模拟/数字转换电路(CONVi)；以及
-控制所述转移栅极和所述转换电路的装置，其控制的所述转移栅极和所述转换电路用以在周期为Tp的周期性循环内从光电二极管转移电荷至置于其侧面的一个或另一个存储结点，然后转换这些电荷，其中Tp是图像移动等于所述像素行间距的距离所需的时间，其分为两个阶段，使得：
-第一阶段结束时，所述两个光电二极管的电荷被转移至所述中间结点；和
-时长为Tp/2的第二阶段结束时，所述第i个像素的第一光电二极管的电荷和所述第i+1个下游像素的第二光电二极管的电荷被转移至所述下游结点，然后下游结点中的电荷在与第i个像素相联系的所述第i个转换电路(CONVi)中被转换；以及
-在所述第i个转换电路中将两阶段循环内进行的一次或多次转换的结果与在前一循环结束时所述第i-1个转换电路先前累积的结果累积起来的装置。
2.根据权利要求1所述的图像传感器，其特征在于，所述像素具有大致为方形的形状。
3.根据权利要求1或2所述的图像传感器，其特征在于，提供了选择装置，用来彼此独立地选择所述中间结点或所述下游结点以读取其中包含的电荷，其特征还在于，所述第一阶段结束时，所述电荷转移至所述中间结点之后，此结点的电荷在与第i个像素相联系的所述第i个转换电路被转换。
4.根据权利要求1或2所述的图像传感器，其特征在于，所述中间结点和所述下游结点通过导线电连接以构成电共有结点，其特征还在于，电共有结点中包含的电荷只在所述第二阶段结束时而不在所述第一阶段结束时于所述第i个转换电路被转换。
5.根据权利要求4所述的图像传感器，其特征在于，提供了重置共有结点的装置用以于电荷转移至所述中间结点之前在所述第一阶段而不是所述第二阶段内重置此结点。
6.根据权利要求1所述的传感器，其特征在于，每个所述模拟/数字转换电路包括计数器，所述计数器的内容的增加正比于待转换信号的模拟值，在所述周期性的两阶段循环开始时，而不是在同一循环的所述两个阶段之间，对应于第i个像素的所述计数器的内容被设定为之后第i-1个的转换电路的计数器累积结果的值。
7.一种时间延迟电荷求和图像传感器，其电荷求和同步于所述传感器与所述图像之间的相对移动，所述传感器包括N个按间距D分布的像素行，大致为方形的每个像素包括在所述传感器于所述图像前的移动方向上连续放置的P个光电二极管，P为大于2的整数，所述像素具有在像素的光电二极管之间的以及在给定像素列中邻近像素的光电二极管之间的电荷存储结点，所述像素还具有光电二极管与存储结点之间的转移栅极，所述存储结点可以连接至列导线和个数与列中像素个数相等的模拟/数字转换电路，每个转换电路在每个阶段能够同时进行对应于P-1个存储结点上的电荷的P-1个模拟/数字转换，这样控制所述转移栅极，使得电荷在周期为对应于所述图像移动距离D所需的时间的周期性循环中从一个光电二极管或者转移至位于所述光电二极管下游的存储结点或者转移至位于上游的结点，所述循环包括时长相等的P个阶段，所述栅极的控制使得每个阶段中存在不从所述光电二极管接收电荷的存储结点，并且不接收电荷的结点在每个新阶段循环变更，其他存储结点接收的电荷在周期的各个阶段内以及与所述移动同步的N个连续周期内被数字化并相加到一起，使得所述相加结果每次源自两个邻近的光电二极管，这两个光电二极管在P个阶段中并不是相同的，但是在P个阶段的循环内见到了相同的图像部分。
CN201280053661.XA 2011-11-04 2012-10-18 具有多阶段数字求和的移动图像传感器 Expired - Fee Related CN103918253B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1160040 2011-11-04
FR1160040A FR2982418B1 (fr) 2011-11-04 2011-11-04 Capteur d'image a defilement et sommation numerique multiphase
PCT/EP2012/070658 WO2013064380A1 (fr) 2011-11-04 2012-10-18 Capteur d'image a defilement et sommation numerique multiphase

Publications (2)

Publication Number Publication Date
CN103918253A true CN103918253A (zh) 2014-07-09
CN103918253B CN103918253B (zh) 2017-08-04

Family

ID=47071263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280053661.XA Expired - Fee Related CN103918253B (zh) 2011-11-04 2012-10-18 具有多阶段数字求和的移动图像传感器

Country Status (9)

Country Link
US (1) US9253426B2 (zh)
EP (1) EP2774355B1 (zh)
JP (1) JP6068488B2 (zh)
KR (1) KR101924674B1 (zh)
CN (1) CN103918253B (zh)
FR (1) FR2982418B1 (zh)
IL (1) IL232216B (zh)
IN (1) IN2014DN03459A (zh)
WO (1) WO2013064380A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431081A (zh) * 2015-05-13 2017-12-01 雷索恩公司 具有电子可调节的检测器位置的检测器阵列
CN109863743A (zh) * 2016-10-25 2019-06-07 半导体元件工业有限责任公司 带溢出能力的图像传感器像素

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102124601B1 (ko) * 2013-06-21 2020-06-19 삼성전자주식회사 피사체의 거리를 추출하여 정보를 표시하는 전자 장치 및 방법
CN105741239B (zh) * 2014-12-11 2018-11-30 合肥美亚光电技术股份有限公司 牙齿全景图像的生成方法、装置及用于拍摄牙齿的全景机
US9787928B2 (en) * 2015-01-06 2017-10-10 Forza Silicon Corporation Layout and timing schemes for ping-pong readout architecture
JP2018137569A (ja) * 2017-02-21 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 測距装置、および測距方法
CN109216394B (zh) * 2018-10-31 2020-11-24 锐芯微电子股份有限公司 Cmos-tdi图像传感器及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217661A1 (en) * 2007-03-08 2008-09-11 Teledyne Licensing, Llc Two-dimensional time delay integration visible cmos image sensor
CN101594491A (zh) * 2008-05-30 2009-12-02 索尼株式会社 固态成像装置、成像装置和固态成像装置的驱动方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2906080B1 (fr) * 2006-09-19 2008-11-28 E2V Semiconductors Soc Par Act Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs
FR2959902B1 (fr) * 2010-05-04 2013-08-23 E2V Semiconductors Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217661A1 (en) * 2007-03-08 2008-09-11 Teledyne Licensing, Llc Two-dimensional time delay integration visible cmos image sensor
CN101594491A (zh) * 2008-05-30 2009-12-02 索尼株式会社 固态成像装置、成像装置和固态成像装置的驱动方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431081A (zh) * 2015-05-13 2017-12-01 雷索恩公司 具有电子可调节的检测器位置的检测器阵列
US10130280B2 (en) 2015-05-13 2018-11-20 Raytheon Company Detector arrays with electronically adjustable detector positions
US10213126B1 (en) 2015-05-13 2019-02-26 Raytheon Company Detector arrays with electronically adjustable detector positions
US10213127B1 (en) 2015-05-13 2019-02-26 Raytheon Company Detector arrays with electronically adjustable detector positions
CN107431081B (zh) * 2015-05-13 2019-08-23 雷索恩公司 具有电子可调节的检测器位置的检测器阵列
CN109863743A (zh) * 2016-10-25 2019-06-07 半导体元件工业有限责任公司 带溢出能力的图像传感器像素

Also Published As

Publication number Publication date
FR2982418A1 (fr) 2013-05-10
JP6068488B2 (ja) 2017-01-25
IN2014DN03459A (zh) 2015-06-26
CN103918253B (zh) 2017-08-04
KR20140090235A (ko) 2014-07-16
KR101924674B1 (ko) 2019-02-20
EP2774355A1 (fr) 2014-09-10
US9253426B2 (en) 2016-02-02
IL232216A0 (en) 2014-06-30
US20140263969A1 (en) 2014-09-18
WO2013064380A1 (fr) 2013-05-10
EP2774355B1 (fr) 2019-08-07
FR2982418B1 (fr) 2014-05-30
IL232216B (en) 2018-01-31
JP2014533025A (ja) 2014-12-08

Similar Documents

Publication Publication Date Title
CN103918253A (zh) 具有多阶段数字求和的移动图像传感器
CN102870407B (zh) 具有采样器阵列的图像传感器
CN102870406B (zh) 能够模拟和数字求和的刷卡机线性图像传感器及对应方法
JP4289244B2 (ja) 画像処理方法並びに物理量分布検知の半導体装置および電子機器
US7675561B2 (en) Time delayed integration CMOS image sensor with zero desynchronization
TWI327861B (en) Solid-state imaging device, driving method therefor, and imaging apparatus
JP4442669B2 (ja) 固体撮像素子およびカメラシステム
CN102196199B (zh) 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备
CN102891967A (zh) 成像装置
JP2017169143A5 (zh)
KR20060053841A (ko) 데이터 처리 방법, 물리량 분포의 검지를 위한 반도체 장치및 전자 기기
WO2016186889A1 (en) Interline charge-coupled devices
WO2015118973A1 (en) Image capturing apparatus and method of controlling the same
JP2015056902A (ja) Ｃｍｏｓ固体撮像素子及び圧縮センシング方法
US9531974B2 (en) Two-line, shared pixel linear image sensor
US20060268138A1 (en) Image signal processing unit, image pickup device including the same, and image signal processing method
JPH11146278A (ja) 固体撮像装置、並びに固体撮像装置の駆動方法
CN105009565B (zh) 产生图像的方法和线性传感器照相机
JP2009260809A (ja) Ｃｍｏｓ固体撮像装置
US20230353908A1 (en) Charge demultiplexing high-speed cmos time delay and integration imaging
JP4371851B2 (ja) 撮像装置及び撮像装置の制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: French looking leiwo

Patentee after: Terastar Semiconductor Co.,Ltd.

Address before: French looking leiwo

Patentee before: E2V Semiconductor Co.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170804

Termination date: 20211018

CF01 Termination of patent right due to non-payment of annual fee