JP2014533025A - 多段デジタル加算機能を備える動画像センサ - Google Patents
多段デジタル加算機能を備える動画像センサ Download PDFInfo
- Publication number
- JP2014533025A JP2014533025A JP2014539282A JP2014539282A JP2014533025A JP 2014533025 A JP2014533025 A JP 2014533025A JP 2014539282 A JP2014539282 A JP 2014539282A JP 2014539282 A JP2014539282 A JP 2014539282A JP 2014533025 A JP2014533025 A JP 2014533025A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- node
- pixel
- stage
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
−各画素に関連付けられたアナログ/デジタル変換回路と、
−転送ゲートと変換回路を制御して、フォトダイオードからその側面に位置する蓄積ノードの一方または他方に電荷を転送し、その後、これらの電荷を変換する手段であって、これが、画像が画素行のピッチと等しい距離だけ移動するのにかかる期間Tpである期間Tpの周期的サイクルで、2段階で行われ、
−第一段階の終了時に、2つのフォトダイオードの電荷が中央ノードに転送され、
−第二段階の終了時に、階層iの画素の第一のフォトダイオードの電荷と階層i+1の下流の画素の第二のフォトダイオードの電荷が下流ノードに転送され、その後、下流ノード内にある電荷が階層iの画素に関連付けられる階層iのアナログ/デジタル変換器の中で変換される
ようになっている手段と、
−階層iの変換器の中で、2段階サイクル中に実行された1回または複数の変換の結果を、それに先行するサイクルの終了時に階層i−1の変換器の中に予め累積されていた結果と累積する手段と、
をさらに含む。
−一般に埋め込みフォトダイオードと呼ばれる、すなわち表面電位がそれを覆う薄いドープ表面層によって固定されるフォトダイオードPPDと、
−基板中へのn+型拡散である電荷蓄積ノードNDと、
−フォトダイオードと蓄積ノードとの間にあり、フォトダイオード内で生成された電荷を蓄積ノードに転送する転送信号TRAにより制御可能な転送ゲート(斜線部)と、
−供給電源Vddに接続されたドレインと、蓄積ノードNDに接続されたゲート(斜線部)と、ソースとを有する読み出しトランジスタであって、蓄積ノードの電位を表す電位をそのソースに供給する読み出しトランジスタと、
−所与の行の全画素に共通する行導体を介して供給され、デコーダDEC1から発せられる信号SELによって制御されるゲートを含む行選択トランジスタであって、選択トランジスタのドレインが読み出しトランジスタのソースに接続され(または、そのソースと同じ拡散から作製され)、選択トランジスタのソースが所与の列の全画素の出力を形成する列導体CCに接続され、信号SELによってその画素が選択されると蓄積ノードの電位が列導体に供給されるような行選択トランジスタと、
−蓄積ノードの電位をリセットするゲートであって、リセット信号RSTによって制御され、蓄積ノードと基準電位Vrefまで上昇されたドレインとの間に配置されたゲートと、
−最後に、フォトダイオードの電位をすべてリセットするゲートであって、フォトダイオードとVrefでありうる基準電位まで上昇されたドレインとの間に配置され、信号GRによって制御されて、フォトダイオードが電荷を蓄積しないようにして、そのマトリクスの全画素のための所望の電荷積分時間を定めることを可能にするような、任意選択のゲートと、
を含む。
−まず、ノードNDが信号RSTによってリセットされた後に、リセット電位、
−次に、電荷がフォトダイオードからノードNDに信号TRAによって転送された後に、有用な信号電位、
を供給する。
−リセット信号によって制御される各蓄積ノードをリセットするゲート、
−そのゲートが蓄積ノードに接続され、そのソースが列導体CCに接続されている読み出しトランジスタ、
−選択信号によって制御される行選択トランジスタ(注:蓄積ノードは個々に選択され、すなわち、異なる選択信号によって、どの蓄積ノードの電位も読み出せる)と、
−信号GRによって制御される、フォトダイオードの電位を全部リセットするための、任意選択のゲート。
この段階中に2つのフォトダイオードにより積分される電荷は中央ノードNDCiに転送されて、その後、中央ノードの電荷が、階層iの画素に関連付けられた階層iの変換回路CONViで変換され、それと同時に、他方の中央ノードの電荷はこの他方の画素に関連付けられている変換回路の中で変換される。
a)この段階中に階層iの画素の第一のフォトダイオードPPDaiによって積分される電荷と、この段階中に階層i+1(すぐ下流の画素)の第二のフォトダイオードPPDbiによって積分される電荷は、下流蓄積ノードNDEiに転送され、同様に、階層iの画素の第二のフォトダイオードPPDbiの電荷と画素の階層i−1(上流の画素)の第一のフォトダイオードPPDai−1の電荷が上流ノードNDEi−1に転送される。
b)次に、下流のノードNDEiにある電荷が階層iの変換回路CONViで変換され、同様に、同時に画素Pi−1の下流ノードでもある上流ノードNDEi−1にある電荷が階層i−1の変換回路CONVi−1により変換される。
−階層i−1の変換器はまず、中央ノードから画素Pi−1の2つのフォトダイオードによって蓄積された電荷を変換し(PH1a)、次に、下流ノードから、画素Pi−1の下流フォトダイオードと画素Piの上流フォトダイオードから発さられた電荷を変換し(PH1b)、したがって、第二段階では、第一段階のそれと同じ画像の線を見てきた2つのフォトダイオードの集合が利用される。
−次のサイクルPH2a、PH2bの中でも同じことが行われるが、同じ画像の線を考えると、動作が始まるのは画素Piと変換器CONViからであり、そのために、第二のサイクルは変換回路CONVi(画素Piに関連付けられている)が実行した変換の結果を先行するサイクルで変換回路CONVi−1が実行した変換の結果に加算しなければならない。
−2つのサンプリングコンデンサ。一方は第一のサンプリング信号SHRiの制御下でリセット電位レベルを保存し、他方は第二のサンプリング信号SHSiの制御下で有用電位レベルを保存する。信号SHRiとSHSiは、信号SELiまたはSEL’iによる蓄積ノード(NDCiまたはNDEi)の列導体との接続と同期して発生される。
−全変換回路に共通していてもよく、電圧ランプRMPを供給する線形電圧ランプ発生器。このランプが第二のコンデンサの端子に印加される、
−その入力が2つのコンデンサに接続される比較器CMPであって、この比較器は当初、変換開始時に第一の状態を有し、その第二の入力での電位が第二のコンデンサに与えられるランプの影響により、その第一の入力での電位に到達すると、第二の状態に切り替わる。
−ランプの開始から所定の周期でパルスをカウントし、比較器が切り替わった時に比較器の制御下でカウントを停止するカウンタCPT。説明を簡単にするために、クロック信号CLKが示されているが、それは、電圧ランプRMPの開始からのみカウントを許可すると理解しなければならない。
−周期Tpでのフォトダイオードからの中央ノードへの電荷の転送を制御するTRAと、同じく周期Tpでの下流および上流ノードへの転送を制御するTRA’であり、信号TRA’は信号TRAに関してTp/2だけシフトされている。
−相互に関してTp/2だけシフトされた周期TpのRSTとRST’ゼロ化信号
−周期Tp/2の、所望に応じて採用可能なGR。信号GRの終端は信号TRAの終端に関して、および信号TRA’の終端に関して、時間的に同じ点を有する。
−中央蓄積ノードが列導体CCに接続されている状態で、リセット電位の測定のためか、照明による電位の測定のためかを問わず、行1〜Nを選択する信号であるSEL1〜SELN。
−ここでも再び、リセット電位の測定のためか、照明による電位の測定のために、下流蓄積ノードが列導体に接続されている状態で、行1〜Nを選択する連続信号であるSEL’1〜SEL’N。
−それぞれの変換回路CONV1〜CONVNの第一のコンデンサへのリセット電位レベルをサンプリングする信号であるSHR1〜SHRN。これらの信号は行選択信号に対応して生成され、回路CONViの信号SHRiは、信号SELiが階層iの行の中央ノードを選択した時に発生され、信号SEL’iがこの行の下流ノードを選択するともう一度発生され、したがって、(同じコンデンサへの)リセットレベルのサンプリングは各変換回路において1サイクルで2回行われる。
−それぞれの変換回路CONV1からCONVNの第二のコンデンサへの照明による電位レベルをサンプリングする信号であるSHS1〜SHSN。これらの信号もまた、行選択信号に対応して生成され、回路CONViの信号SHRiは、信号SELiが階層iの行の中央ノードを選択した時に発生され、信号SEL’iがこの行の下流ノードを選択するともう一度発生され、したがって、(同じコンデンサへの)有用電位レベルのサンプリングは各変換回路において1サイクルで2回行われる。
−最終行のサンプリング信号SHSNの後に全変換回路に同時に供給される変換制御信号であるCONV。変換回路信号は、電圧ランプとカウンタによるカウントをトリガし、変換は1サイクルに2回、すなわち1回目は全中央ノードの有用電位のサンプリング後、次に、下流ノードの有用電位のサンプリング後に行われる。
−最後に、全変換器に共通する信号SHIFTであり、これによって階層i−1の変換器の値を階層iの変換器のカウンタに転送して、このカウンタを、階層iの変換器と同じ画像部分を見ていた階層1〜i−1の行の変換結果の累積合計を表す数値で初期化し、変換によって生成される結果は、この初期値に加算される。
第一段階PH1a
−a)時間Tint/2中のフォトダイオード内の電荷の積分。この時間中、変換器は先行する段階中にサンプリングされた信号を変換する。
−b)先行するサイクルの信号が変換されている、積分時間Tint/2の終了に向かって、信号SHIFTは、全変換回路について、階層i−1のカウンタの中に蓄積された結果を階層iのカウンタに転送して、これらの結果に応じてカウンタを初期化した後に、新しい変換を行う。
−c)信号SHIFTの前、中、または後に、積分時間の終了に向かって、全中央蓄積ノードの電位をリセットするためにグローバル信号RSTが発生される。
−d)信号RSTの後に、行1〜Nの中央蓄積ノードが信号SEL1〜SELNによって連続的に選択され、列導体は毎回、それぞれのリセット電位を受け取り、サンプリング信号SHR1〜SHRNは毎回、これらの電位を対応する変換器の第一のコンデンサにサンプリングし、信号SEL’iは非活性状態のままである。
−e)信号TRAが発生され、全ダイオードの電荷を中央ノードに転送し、制御信号TRA’は非活性状態のままである。
−f)信号TRAの後に、列1〜Nの中央蓄積ノードがもう一度、信号SEL1〜SELNによって連続的に選択され、列導体は毎回、中央貯蓄積ノードの中に蓄積された電荷を表す有用電位を受け取り、サンプリング信号SHR1〜SHRNは毎回、これらの有用電位を対応する変換器の第二のコンデンサにサンプリングし、信号SEL’iは非活性状態のままであり、したがって、有用電位は、そのリセット電位が事前にサンプリングされたノードに電荷が転送された後にサンプリングされ、その結果、本当の意味での相関二重サンプリングが可能となる。
−g)リセット電位と有用電位のすべてがサンプリングされた後に、変換制御信号CONVが全変換器に同時に印加され、この制御信号は、カウンタの電圧ランプとカウンティングをトリガし、カウンタの増分の量は変換器にサンプリングされた電位差に依存する。
第二段階も同様に進むが、中央ノードではなく下流ノードに関連する。したがって、第二段階では、信号TRAが非活性状態となって、信号TRA’に取って代わられ、信号SEL1〜SELNが非活性状態となり、信号SEL’1〜SEL’Nに取って代わられる。
−周期Tp/2のリセット信号RSTが1つのみ、TRA’の前ではなく、信号TRAの前にある。
−信号SHRとその信号に続く信号SHSの周期はTp/2ではなくTpであり、信号SHRはパルスRSTに続き、かつ信号TRAの前にあり、信号SHSはパルスTRA’に続く。
−信号SEL1〜SELNはそれぞれ、信号SHR1〜SHRNおよび、信号SHS1〜SHSNと同期し、信号SEL’はない。
−変換パルスの周期はTp/2ではなくTpであり、最後の信号SHSNに続く。
段落1:まず、階層iの画素の上流ノードと上流中央ノードがリセットされ、2つのリセット電位が行ごとにサンプリングされ、次に、フォトダイオードからこれら2つのノードへの電荷の転送が可能となり(2つのノード間のフォトダイオードの電荷は2つのノード間で共有される)、これらのノードの有用電位が行ごとにサンプリングされ、2つの電位差が同時または連続的に、同じ画像部分を見ていた先行する画素から事前に初期化されていた階層iの変換回路の中で変換され、下流中央ノードは使用されず、電荷を受け取らない。
−信号RSTの後に得られる第一の蓄積ノードのリセットレベルが、第一の選択パルスSELi中にサンプリングコンデンサにサンプリングされる。
−次に、RSTと同時の信号RST’に続いて得られる第二のノードのリセットレベルが、選択パルスSEL’iの間に他のコンデンサにサンプリングされる。
−次に、他のパルスSELiと別のパルスSEL’iの間に有用レベルが2つの他のコンデンサに(同時の転送パルスTRAとTRA’の後に)蓄積される。
−次に、4つのコンデンサ内に蓄積されたサンプルに基づいて、2回のアナログ/デジタル変換が実行される。
Claims (7)
- 時間遅延および電荷加算画像センサであって、その前記電荷加算は前記センサと前記画像との間の相対的移動と同期され、センサはピッチDで分散されたN行の画素を含み、1列の中の階層iの各画素は、前記移動の方向に連続的に配置された第一および第二のフォトダイオード(PPDai、PPDbj)と、前記フォトダイオードから電荷転送ゲートによって分離された3つの電荷蓄積ノードとを含み、これらの蓄積ノードは、前記2つのフォトダイオード間に配置された中央ノード(NDCi)と、隣接する前記画素と共有される2つの他のノードとを含み、これらのノードは階層iの前記画素の前記第一のフォトダイオードと階層iの前記画素のすぐ下流に位置する階層i+1の前記画素の前記第二のフォトダイオードとの間に配置された下流ノード(NDEi)と、階層iの前記画素の前記第二のフォトダイオードと階層iの前記画素のすぐ上流に位置する階層i−1の前記画素の前記第一のフォトダイオードとの間に配置された上流ノード(NDEi−1)であり、前記センサは、
−階層iの各画素に関連付けられた階層iのアナログ/デジタル変換回路(CONVi)と、
−前記転送ゲートと前記変換回路を制御して、フォトダイオードからその側面に位置する前記蓄積ノードの一方または他方に電荷を転送し、その後、これらの電荷を変換する手段であって、これが、前記画像が前記画素の行の前記ピッチと等しい距離だけ移動するのにかかる時間Tpである期間Tpの周期的サイクルで、2段階で行われ、
−第一段階の終了時に、前記2つのフォトダイオードの前記電荷が前記中央ノードに転送され、
−期間Tp/2の第二段階の終了時に、階層iの前記画素の前記第一のフォトダイオードの前記電荷と階層i+1の前記下流の画素の前記第二のフォトダイオードの前記電荷とが前記下流ノードに転送され、その後、前記下流ノード内にある前記電荷が階層iの前記画素に関連付けられる階層iの前記変換器(CONVi)の中で変換される
ようになっている手段と、
−階層iの前記変換回路の中で、2段階サイクル中に実行された前記1回または複数の変換の結果を、それに先行するサイクルの終了時に階層i−1の前記変換回路の中に予め累積されていた結果と累積する手段と、
をさらに含む画像センサ。 - 前記画素が略正方形であることを特徴とする、請求項1に記載の画像センサ。
- 前記中央ノードまたは前記下流ノードを相互に独立して選択することにより、そこに含まれる電荷を読み出す選択手段が提供されることと、前記第一段階の終了時に、前記電荷が前記中央ノードに転送された後に、このノードの前記電荷が、階層iの前記画素に関連付けられた階層iの前記変換回路で変換されることを特徴とする、請求項1または2のいずれかに記載の画像センサ。
- 前記中央ノードと前記下流ノードが導体によって電気的に接続されて電気的共通ノードが形成されることと、前記電気的共通ノードに含まれる前記電荷が、前記第一段階の終了時ではなく、前記第二段階の終了時にのみ階層iの前記変換回路で変換されることを特徴とする、請求項1または2のいずれかに記載の画像センサ。
- 前記共通ノードをリセットする手段が提供され、前記第二段階中ではなく、前記第一段階中に電荷が前記中央ノードに転送される前にこのノードをリセットすることを特徴とする、請求項4に記載の画像センサ。
- 前記アナログ/デジタル変換回路の各々がカウンタを含み、その値が、変換対象の信号のアナログ値に比例して増加され、階層iの前記画素に対応する前記カウンタの前記値が、同じサイクルの2つの段階間ではなく、周期的2段階サイクルの開始時に、次の階層i−1の前記変換回路の前記カウンタによって累積された結果である値に設定されることを特徴とする、請求項1に記載のセンサ。
- 時間遅延および電荷加算画像センサであって、その前記電荷加算は前記センサと前記画像との間の相対的移動と同期し、そのセンサはピッチDで分散されたN行の画素を含み、各画素は略正方形であり、2より大きい整数PであるP個の、前記画像の正面での前記センサの前記移動の方向に連続的に配置されたフォトダイオードを含み、前記画素の前記フォトダイオード間および所与の画素列のうちの隣接する画素の前記フォトダイオード間の電荷蓄積ノードを有し、前記フォトダイオードと前記蓄積ノードとの間に転送ゲートを有し、前記蓄積ノードは列導体と、1列内の画素数と同数のアナログ/デジタル変換回路に接続されていてもよく、各変換回路は各段階でP−1回の同時アナログ/デジタル変換を実行することができ、これらの変換はP−1個の蓄積ノードの前記電荷に対応し、前記転送ゲートが、1つのフォトダイオードからの前記電荷を前記フォトダイオードの下流に位置する蓄積ノードか上流に位置するノードのいずれかに、前記画像が距離Dだけ移動するのにかかる時間に対応する期間の周期的サイクルで転送するように制御され、前記サイクルが等しい期間のP個の段階を含み、前記ゲートの前記制御が、各段階で、前記フォトダイオードから電荷を受け取らない蓄積ノードがあり、電荷を受け取らない蓄積ノードは新しい段階ごとに循環置換されるように行われ、それ以外の蓄積ノードが受け取った前記電荷が、1つの周期の異なる段階にわたり、およびN個の連続的周期にわたり、前記移動と同期してデジタル化され、相互に加算され、前記加算された結果が毎回、前記P個の段階において同じではないが、P段階の前記サイクル中に同じ画像部分を見ていた2つの隣接するフォトダイオードから発せられているようになっている画像センサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1160040 | 2011-11-04 | ||
FR1160040A FR2982418B1 (fr) | 2011-11-04 | 2011-11-04 | Capteur d'image a defilement et sommation numerique multiphase |
PCT/EP2012/070658 WO2013064380A1 (fr) | 2011-11-04 | 2012-10-18 | Capteur d'image a defilement et sommation numerique multiphase |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014533025A true JP2014533025A (ja) | 2014-12-08 |
JP6068488B2 JP6068488B2 (ja) | 2017-01-25 |
Family
ID=47071263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014539282A Expired - Fee Related JP6068488B2 (ja) | 2011-11-04 | 2012-10-18 | 多段デジタル加算機能を備える動画像センサ |
Country Status (9)
Country | Link |
---|---|
US (1) | US9253426B2 (ja) |
EP (1) | EP2774355B1 (ja) |
JP (1) | JP6068488B2 (ja) |
KR (1) | KR101924674B1 (ja) |
CN (1) | CN103918253B (ja) |
FR (1) | FR2982418B1 (ja) |
IL (1) | IL232216B (ja) |
IN (1) | IN2014DN03459A (ja) |
WO (1) | WO2013064380A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102124601B1 (ko) * | 2013-06-21 | 2020-06-19 | 삼성전자주식회사 | 피사체의 거리를 추출하여 정보를 표시하는 전자 장치 및 방법 |
CN105741239B (zh) * | 2014-12-11 | 2018-11-30 | 合肥美亚光电技术股份有限公司 | 牙齿全景图像的生成方法、装置及用于拍摄牙齿的全景机 |
US9787928B2 (en) * | 2015-01-06 | 2017-10-10 | Forza Silicon Corporation | Layout and timing schemes for ping-pong readout architecture |
US10130280B2 (en) | 2015-05-13 | 2018-11-20 | Raytheon Company | Detector arrays with electronically adjustable detector positions |
US10110840B2 (en) * | 2016-10-25 | 2018-10-23 | Semiconductor Components Industries, Llc | Image sensor pixels with overflow capabilities |
JP2018137569A (ja) * | 2017-02-21 | 2018-08-30 | ソニーセミコンダクタソリューションズ株式会社 | 測距装置、および測距方法 |
CN109216394B (zh) * | 2018-10-31 | 2020-11-24 | 锐芯微电子股份有限公司 | Cmos-tdi图像传感器及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080217661A1 (en) * | 2007-03-08 | 2008-09-11 | Teledyne Licensing, Llc | Two-dimensional time delay integration visible cmos image sensor |
JP2009290659A (ja) * | 2008-05-30 | 2009-12-10 | Sony Corp | 固体撮像装置、撮像装置、固体撮像装置の駆動方法 |
JP2010539733A (ja) * | 2006-09-19 | 2010-12-16 | ウードゥヴェ セミコンダクターズ | アクティブcmos画素を有し連続的に積分および合算を行う移動型画像センサ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2959902B1 (fr) * | 2010-05-04 | 2013-08-23 | E2V Semiconductors | Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant |
-
2011
- 2011-11-04 FR FR1160040A patent/FR2982418B1/fr not_active Expired - Fee Related
-
2012
- 2012-10-18 WO PCT/EP2012/070658 patent/WO2013064380A1/fr active Application Filing
- 2012-10-18 KR KR1020147015149A patent/KR101924674B1/ko active IP Right Grant
- 2012-10-18 CN CN201280053661.XA patent/CN103918253B/zh not_active Expired - Fee Related
- 2012-10-18 JP JP2014539282A patent/JP6068488B2/ja not_active Expired - Fee Related
- 2012-10-18 US US14/353,183 patent/US9253426B2/en not_active Expired - Fee Related
- 2012-10-18 IN IN3459DEN2014 patent/IN2014DN03459A/en unknown
- 2012-10-18 EP EP12775670.8A patent/EP2774355B1/fr not_active Not-in-force
-
2014
- 2014-04-24 IL IL232216A patent/IL232216B/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539733A (ja) * | 2006-09-19 | 2010-12-16 | ウードゥヴェ セミコンダクターズ | アクティブcmos画素を有し連続的に積分および合算を行う移動型画像センサ |
US20080217661A1 (en) * | 2007-03-08 | 2008-09-11 | Teledyne Licensing, Llc | Two-dimensional time delay integration visible cmos image sensor |
JP2009290659A (ja) * | 2008-05-30 | 2009-12-10 | Sony Corp | 固体撮像装置、撮像装置、固体撮像装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2982418A1 (fr) | 2013-05-10 |
JP6068488B2 (ja) | 2017-01-25 |
IN2014DN03459A (ja) | 2015-06-26 |
CN103918253B (zh) | 2017-08-04 |
KR20140090235A (ko) | 2014-07-16 |
KR101924674B1 (ko) | 2019-02-20 |
EP2774355A1 (fr) | 2014-09-10 |
US9253426B2 (en) | 2016-02-02 |
IL232216A0 (en) | 2014-06-30 |
US20140263969A1 (en) | 2014-09-18 |
WO2013064380A1 (fr) | 2013-05-10 |
CN103918253A (zh) | 2014-07-09 |
EP2774355B1 (fr) | 2019-08-07 |
FR2982418B1 (fr) | 2014-05-30 |
IL232216B (en) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6068488B2 (ja) | 多段デジタル加算機能を備える動画像センサ | |
JP5796261B2 (ja) | アナログおよびデジタル総和機能を備えたスワイプ式線形画像センサおよび対応する方法 | |
US8451354B2 (en) | TDI image sensor in CMOS technology with high video capture rate | |
US8817150B2 (en) | Linear image sensor in CMOS technology | |
JP5233828B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
US20200059616A1 (en) | Methods and apparatus for true high dynamic range (thdr) time-delay-and-integrate (tdi) imaging | |
US7319423B2 (en) | Multi-mode ADC and its application to CMOS image sensors | |
TWI327861B (en) | Solid-state imaging device, driving method therefor, and imaging apparatus | |
US8982262B2 (en) | Image sensor having a sampler array | |
US20080043128A1 (en) | Image sensor ADC and CDS per Column with Oversampling | |
JP2015156557A (ja) | 固体撮像装置および撮像システム | |
JP2012004989A (ja) | Ad変換器及びそれを複数用いた固体撮像装置 | |
TW200541328A (en) | Solid-state image pickup device and method for driving the same | |
JP2018011141A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US9531974B2 (en) | Two-line, shared pixel linear image sensor | |
KR102546191B1 (ko) | 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 | |
US10798323B1 (en) | Control method for an active pixel image sensor | |
JP5553121B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
JP2011176761A (ja) | 固体撮像装置及びカメラシステム | |
Derks et al. | A flexible 14-bit column-parallel ADC concept for application in wafer-scale X-ray CMOS imagers | |
TWI608736B (zh) | 產生影像的方法及線性感測器攝影機 | |
JP6133973B2 (ja) | 非対称ゲートを備えた双方向電荷転送を実現するマトリクス画像センサ | |
JP2004128111A (ja) | 電荷移動素子とそれを用いたイメージセンサ、及び生成電荷の移動方法 | |
JP2012191482A (ja) | 撮像装置、撮像表示システムおよび撮像信号の取得方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6068488 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |