CN103887189A - 用于制造芯片布置的方法和芯片布置 - Google Patents

用于制造芯片布置的方法和芯片布置 Download PDF

Info

Publication number
CN103887189A
CN103887189A CN201310707408.8A CN201310707408A CN103887189A CN 103887189 A CN103887189 A CN 103887189A CN 201310707408 A CN201310707408 A CN 201310707408A CN 103887189 A CN103887189 A CN 103887189A
Authority
CN
China
Prior art keywords
chip
metal structure
carrier
opening
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310707408.8A
Other languages
English (en)
Other versions
CN103887189B (zh
Inventor
P.帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103887189A publication Critical patent/CN103887189A/zh
Application granted granted Critical
Publication of CN103887189B publication Critical patent/CN103887189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

用于制造芯片布置的方法和芯片布置。根据各种实施例的一种用于制造芯片布置的方法可以包括：将芯片放置在设置在载体上的金属结构的开口内的载体上；将芯片固定到金属结构；去除载体以从而暴露芯片的至少一个接触；以及在芯片的至少一个接触和金属结构之间形成导电连接。

Description

用于制造芯片布置的方法和芯片布置
技术领域
各种实施例涉及用于制造芯片布置的方法，和芯片布置。
背景技术
芯片布置，例如芯片封装，可以包括与芯层（core layer）一起布置（例如嵌入在芯层中，诸如金属芯层）的至少一个芯片（或管芯）。芯片布置可以另外地包括与芯层一起布置（例如嵌入在芯层中）的至少一个无源部件（例如电阻器和/或电容器和/或电感器）。芯层可以提供对至少一个芯片（或管芯）和/或对至少一个无源部件的电和/或热连接。可能需要制造芯片布置的新的方法。
发明内容
根据各种实施例的一种用于制造芯片布置的方法可以包括：将芯片放置在设置在载体上的金属结构的开口内的载体上；将芯片固定到金属结构；去除载体以从而暴露芯片的至少一个接触；和在芯片的至少一个接触和金属结构之间形成导电连接。
附图说明
在图中，遍及不同的视图，相似的参考标记通常指的是相同的部分。各图不必要按比例，而是通常将重点放在说明本发明的原理上。在下面的描述中，参照下面的图来描述本发明的各种实施例，其中：
图1A至图1G图示出用于制造芯片布置的传统方法。
图2示出根据各种实施例的用于制造芯片布置的方法。
图3A至3O示出图示出根据各种实施例的用于制造芯片布置的方法的各种视图。
图4A至4O示出图示出根据各种实施例的用于制造芯片布置的方法的各种视图。
图5示出根据各种实施例的芯片布置。
图6A和6B示出根据各种实施例的芯片布置的截面图。
具体实施方式
下面的详细描述参照附图，所述附图借助图示示出其中本发明可以被实施的实施例和具体细节。这些实施例被足够详细地描述以使得本领域技术人员能够实施本发明。可以利用其它实施例并且在不脱离本发明的范围的情况下可以作出结构，逻辑，和电气变化。各种实施例不必要是互相排斥的，因为一些实施例可以与一个或多个其它实施例相结合以形成新的实施例。用于结构或装置的各种实施例被描述，并且用于方法的各种实施例被描述。可以理解结合结构或装置描述的一个或多个（例如全部）实施例可以同样地适用于方法，并且反之亦然。
本文使用词“示例性的”来意指“用作实例，例子，或者示例”等。本文描述为“示例性的”的任何实施例或者设计不一定被解释为比其它实施例或者设计优选或者有利。
本文用来描述在面或者表面“上面”形成特征，例如层的词“上面”可以用来表示该特征，例如该层可以被“直接地”形成在暗指的面或表面“上面”，例如与暗指的面或表面直接接触。本文用来描述在面或者表面“上面”形成特征，例如层的词“上面”可以用来表示该特征，例如该层可以被“间接地”形成在暗指的面或表面“上面”，其中一个或多个另外的层被布置在暗指的面或表面和形成的层之间。
以类似的方式，本文用来描述被设置在另一个上面的特征，例如层“覆盖”面或者表面的词“覆盖”可以用来表示该特征，例如该层可以被设置在暗指的面或表面上面并且与暗指的面或表面直接接触。本文用来描述被设置在另一个上面的特征，例如层“覆盖”面或者表面的词“覆盖”可以用来表示该特征，例如该层可以被设置在暗指的面或表面上面并且与暗指的面或表面间接接触，其中一个或多个另外的层被布置在暗指的面或表面和覆盖层之间。
本文用来描述特征被连接到至少一个其它暗指的特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”不意味着表示该特征和该至少一个其它暗指的特征必须被直接地耦合或连接在一起；中间特征可以被提供在该特征和该至少一个其它暗指的特征之间。
可以参照被描述的图的方向来使用方向性术语，例如诸如“上部”，“下部”，“顶部”，“底部”，“左手”，“右手”等。因为图中的部件可以被定位在许多不同的方向上，方向性术语被用于说明的目的并且绝不是限制性的。应该理解到可以在不脱离本发明的范围的情况下作出结构或逻辑变化。
现代芯片（或管芯）布置，例如芯片（或管芯）封装，可以展现薄的平面封装，其可以实现3D堆叠。在这方面嵌入式芯片（或管芯）封装可以是尤为有用的。制造芯片（或管芯）布置可能需要在芯层（例如金属芯层，诸如引线框）和芯片（或管芯）之间形成导电连接。制造芯片（或管芯）布置可以另外地需要在芯层和至少一个无源部件（例如电容器，电阻器，和/或电感器）之间形成导电连接。
图1A至图1G图示出用于制造芯片布置的传统方法。
图1A示出包括引线框102和芯片104（或管芯）的芯片布置的截面图100。芯片104（或管芯）可以包括正面104a和背面104b。金属化层104c可以被形成在芯片104的背面104b处并且至少一个接触104d（例如结合焊盘）可以被形成在芯片104的正面104a处。可以利用结合工艺（由箭头100a表示）来将芯片104结合到引线框102，其可以在从约200℃至约350℃的范围中的温度处被执行。
如在图1B中以视图101所示的，引线框102（例如铜引线框）的表面可以被变粗糙（例如利用微蚀刻工艺）以便例如，促进可以在芯片104和/或引线框102上形成的后面的层的附着。
如在图1C中以视图103所示的，芯片104可以被检查（例如光学地检查）以测量和/或计算在结合到引线框102的相邻芯片104（或管芯）之间的相对空间位移。例如，可以通过设备103a检查（例如光学检查）在左边的芯片104和在右边的芯片104，并且可以计算在左侧芯片104和右侧芯片104之间的相位位置。
如在图1D中以视图105所示的，可以在芯片104和引线框102上形成叠层（layup）105a。叠层105a可以包括被构造的半固化片（prepreg）层106，绝缘层108（例如树脂和/或未固化的半固化片）和导电层110。被构造的半固化片层106可以被设置在（例如直接地设置在）引线框102上。被构造的半固化片层106可以被配置为占用在结合到引线框102的相邻芯片104之间的间隙。例如，如在图1D中所示，被构造的半固化片层106可以占用在左边的芯片104和右边的芯片104之间的间隙。另外，被构造的半固化片层106可以被配置为占用在芯片104和引线框102的边缘之间的间隙，如在图1D中所示。绝缘层108可以被设置在被构造的半固化片层106上，并且导电层110可以被设置在绝缘层108上，如在图1D中所示。
可以将热和/或压力（由箭头105b表示）施加到叠层105a和引线框102以将被构造的半固化片106，绝缘层（例如树脂）108和导电层110结合（例如通过层压）到引线框102和芯片104。可以同时在多个引线框102上执行结合叠层105a（例如通过层压）。例如，在BLADE生产中，可以同时层压八个引线框102，并且可以利用可被包括在叠层105a中的模版来将每个引线框连接到另一引线框。
如在图1E中以视图107所示的，通孔112可以被形成在导电层110中（例如通过蚀刻工艺）。
如在图1F中以视图109所示的，通孔112可以被延伸以暴露引线框102的一部分和/或芯片104的一部分。例如，如在图1F中所示，通孔112可以被延伸以暴露芯片104的至少一个接触104c（例如结合焊盘）。可以利用钻孔工艺，例如激光钻孔工艺来延伸通孔112。
如在图1G中以视图111所示的，通孔可以被填充有导电材料114（例如铜或铜合金或任何其它合适的金属或金属合金例如诸如钨）。导电材料114可以随后例如利用蚀刻来被构造（例如图案化）。
用于制造在图1A至图1G中示出的芯片布置的传统方法可能遭受不良影响。例如，可以在高温下（例如在从约200℃至约350℃的范围中）来执行将芯片104结合到引线框102（例如厚的铜层），例如如在图1A中所示。
高结合温度可能引起引线框102的扭曲。虽然可以注意到较厚的引线框102可以减少由高结合温度引起的扭曲，较厚引线框102的使用可能导致较高的材料清单（bill-of-material，BOM）。
高结合温度可能导致在芯片104和引线框102之间的热膨胀系数（CTE）不匹配。因此，使用在图1A至图1G中示出的方法来制造的芯片布置可能遭受高的残余应力，其可能影响芯片布置的性能。
高的结合温度也可能导致由可在结合工艺期间产生的铜硅化物引起的失效的高风险。
除了高结合温度引起在芯片布置方面的上面提到的不良影响以外，在其之上结合芯片104的引线框102可以具有小的尺寸（例如约165×68mm2）。如上面描述的，可以利用可被包括在叠层105a中的模版（例如另外的PCB模版）来互相连接多个引线框102。这可能导致复杂的叠层结构，和复杂的引线框结构。复杂的结构可能导致在多个引线框之间的差的对准精度并且可能遭受非线性尺度变化。例如，引线框102和/或芯片104的尺度的小变化可能导致可在多个引线框102上形成的叠层105和/或模版的尺度的不成比例的变化。
此外，因为芯片104（或管芯）被结合在引线框102的基本平面的表面上，用于芯片104的开口可能需要被制造到叠层105a。例如，层压在引线框102和芯片104的顶部上的在图1D中示出的被构造的半固化片106可以形成用于芯片104的开口。因此，甚至在形成层叠结构之前，可能需要材料（例如半固化片106和/或导电层110和/或在叠层105中的模版）的昂贵的预构造。
在一个或多个实施例中，可以提供用于制造芯片布置的方法。
一个或多个实施例的效果可以是芯片在简单层压叠层的面板和/或装置上的精确对准。
一个或多个实施例的效果可以是防止或大大减少可能破坏芯片的化合物（例如铜硅化物）的形成。
一个或多个实施例的效果可以是防止或大大减少CTE不匹配和/或高残余应力。
一个或多个实施例的效果可以是去除对构造和/或图案化在层压中使用的半固化片的需要。
一个或多个实施例的效果可以是仅对在层压中使用的一个绝缘层的需要。
一个或多个实施例的效果可以是在材料清单（BOM）中的成本节省。
一个或多个实施例的效果可以是在相对低的温度中在芯片和金属结构302之间的互连（例如冶金互连）的制造。
一个或多个实施例的效果可以是防止或大大减少在金属结构和/或芯片中的扭曲。
一个或多个实施例的效果可以是制造芯片（或管芯）布置的简单PCB（印刷电路板）制造工艺的使用。
图2示出根据各种实施例的用于制造芯片布置的方法。
在一个或多个实施例中，该方法可以被用来制造芯片（或管芯）布置，例如，嵌入式芯片（或管芯）布置。
如在图2中所示，用于制造芯片布置的方法200可以包括：将芯片放置在设置在载体上的金属结构的开口内的载体上（在202中）；将芯片固定到金属结构（在204中）；去除载体以从而暴露芯片的至少一个接触（在206中）；和在芯片的至少一个接触和金属结构之间形成导电连接（在208中）。
图3A至图3O示出图示出根据各种实施例的用于制造芯片（或管芯）布置的方法的各种截面图。
图3A示出设置在载体304的表面304a上的金属结构302的截面图300。
在一个或多个实施例中，金属结构302可以是芯片（或管芯）封装（例如嵌入式芯片封装）的金属芯层。金属结构302可以例如提供对芯片（或管芯）布置（例如在嵌入式芯片封装中）的芯片（或管芯）的电和/或热接触。
在一个或多个实施例中，金属结构302可以包括金属或金属合金，或者可以由金属或金属合金构成。在一个或多个实施例中，金属可以包括从金属的组中选择的至少一个金属，该组由如下构成：铜、铝、镍或者包含前述金属的至少一个的合金。例如，金属结构302可以包括或者可以是芯片（或管芯）封装的铜芯层。
在一个或多个实施例中，金属结构302可以包括可利用例如电镀工艺电镀的材料，或者可以由可利用例如电镀工艺电镀的材料构成。例如，在一个或多个实施例中，金属结构302可以包括铜，或者可以由铜构成。
在一个或多个实施例中，金属结构302可以包括多层结构，或者可以由多层结构构成。在一个或多个实施例中，多层结构可以包括包含铜、铝、或镍的至少一个层，或者可以包括由铜、铝、或镍构成的至少一个层。例如，金属结构302可以是包括铜层的多层结构（例如，金属堆叠）。
在一个或多个实施例中，金属结构302可以包括材料，或可以由材料构成，该材料可以具有大于或等于约145W/m/K的热导率，例如大于或等于约148W/m/K，例如大于或等于约160W/m/K，例如大于或等于约200W/m/K，然而根据其它实施例其它值也可以是可能的。
在一个或多个实施例中，金属结构302可以是厚的金属层，其可以是芯片（或管芯）封装（例如嵌入式芯片封装）的厚金属芯层的至少一部分。在一个或多个实施例中，金属结构302的厚度T1可以大于或等于约30μm，例如大于或等于约50μm，例如在从约50μm至约100μm的范围中，例如在从约60μm至约90μm的范围中，例如约80μm，然而根据其它实施例其它值也可以是可能的。
在一个或多个实施例中，载体304可以包括金属或金属合金，或者可以由金属或金属合金构成。在一个或多个实施例中，金属可以包括从金属的组中选择的至少一个金属，该组由如下构成：铝、铁、或包含前述金属中的至少一个的合金。例如，载体304可以包括通过结合铁和至少一个其它元素（例如碳）来制作的合金，或者可以由通过结合铁和至少一个其它元素（例如碳）来制作的合金构成。例如，载体304可以包括钢，或者可以由钢构成。
在一个或多个实施例中，载体304可以包括金属层（例如铜层）或者可以由金属层（例如铜层）构成，该金属层（例如铜层）具有被插入在金属层和金属结构302之间的涂层（例如被涂覆的层）。
在一个或多个实施例中，载体304的厚度T2可以大于约40μm，例如在从约40μm至约200μm的范围中，例如在从约60μm至约150μm的范围中，例如在从约80μm至约120μm的范围中，例如约100μm，然而根据其它实施例其它值也可以是可能的。
在一个或多个实施例中，载体304可以例如是在其上可随后构造和/或成形金属结构302的层（例如临时层）。因此，在一个或多个实施例中，金属结构302可以包括材料，或可以由材料构成，该材料可以对于载体304的材料是选择性地可蚀刻的。例如，金属结构302的材料可以利用蚀刻工艺（例如湿法蚀刻工艺和/或干法蚀刻工艺，诸如等离子体蚀刻工艺）被去除，其可以使载体304的材料至少基本上处于未被干扰和/或未被去除。作为另一示例，载体304的材料可以利用另一蚀刻工艺（例如另一湿法蚀刻工艺和/或另一干法蚀刻工艺，诸如另一等离子体蚀刻工艺）来被去除，其可以使金属结构302的材料至少基本上处于未被干扰和/或未被去除。
在一个或多个实施例中，设置在载体304的表面304a上的金属结构302可以是可从商业上得到的面板，例如箔（诸如导电箔）(例如从Metfoil AB可得到的箔)。例如，设置在载体304的表面304a上的金属结构302可以是测量约300×400mm2的面板，其可以通常被用作PCB（印刷电路板）材料。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括使用例如载体304作为在其上执行这种构造的层来构造金属结构302。例如，在一个或多个实施例中，制造芯片（或管芯）布置可以包括在金属结构302的一部分中形成开口以暴露载体304的表面304a（例如上表面）的一部分。
图3B和图3C示出在金属结构302的一部分中形成的开口306（在图3C中示出）以暴露载体304的表面304a（例如上表面）的一部分304b的截面图301和303。
 在图3C中仅示出五个开口306，然而可以理解在一些实施例中开口306的数目可以例如是一个、两个、三个、四个、六个、七个、八个、九个、几十个、几百个，或者甚至更多开口。
如在图3B中以视图301所示的，在金属结构302的一部分中形成开口306（在图3C中示出）可以包括在金属结构302的表面302a（例如上表面）上形成蚀刻掩模308。金属结构302的表面302a可以是远离（例如背对）载体304的金属结构302的表面。
在一个或多个实施例中，可以通过在金属结构302的表面302a上沉积抗蚀剂材料，并且将抗蚀剂材料图案化来在金属结构302的表面302a（例如上表面）上形成蚀刻掩模308。在一个或多个实施例中，将抗蚀剂材料图案化可以包括平版印刷工艺（例如光刻工艺），或者可以由平版印刷工艺（例如光刻工艺）构成。
在一个或多个实施例中，可以通过在金属结构302的表面302a上电镀金属层或金属合金层，并且将在金属结构302的表面302a上电镀的金属层或金属合金层图案化（例如利用蚀刻）来在金属结构302的表面302a（例如上表面）上形成蚀刻掩模308。例如，可以通过在金属结构302的表面302a上电镀锡以形成锡层，并且将锡层图案化（例如通过蚀刻锡层的一部分）以形成蚀刻掩模308来形成蚀刻掩模308。
如在图3C中以视图303所示的，在金属结构302的一部分中形成开口306可以包括去除金属结构302的一部分以暴露载体304的表面304a（例如上表面）的一部分304b。在一个或多个实施例中，去除金属结构302的一部分以形成开口306可以留下可包括例如至少一个侧壁302c的金属结构302的一部分302b。至少一个侧壁302c可以例如形成开口306的侧壁302c。金属结构302的一部分302b可以例如是芯片布置（例如芯片封装）的芯层。
在一个或多个实施例中，可以利用蚀刻工艺在金属结构302的一部分中形成开口306。如上面描述的，金属结构302可以包括材料，或者可以由材料构成，该材料可以对载体304的材料是选择性地可蚀刻的。因此，用来形成开口306的蚀刻工艺可以例如是选择性蚀刻工艺。可以将蚀刻掩模308用作掩模通过蚀刻金属结构302的一部分来形成开口306。在一个或多个实施例中，可以在形成开口306之后将蚀刻掩模308从金属结构302的表面302a去除。
在一个或多个实施例中，蚀刻工艺可以包括，或者可以是湿法蚀刻工艺和干法蚀刻工艺（例如等离子体蚀刻工艺，诸如Bosch（博世）蚀刻工艺）中的至少一个，或其它适合的蚀刻工艺。
在一个或多个实施例中，在金属结构302中形成的开口306可以包括孔（例如贯穿孔），切割街区（dicing street），通孔（例如微通孔和/或贯穿通孔），加深（deepening），腔和沟槽中的至少一个，然而根据其它实施例其它类型的开口也可以是可能的。例如，开口306A和306B可以是在金属结构302中形成的切割街区。
根据实施例，开口306沿着在图3C中示出的平面A-B的截面可以例如具有圆形形状、矩形形状、三角形形状、椭圆形形状、方形形状（quadratic shape）、多边形形状，或者不规则形状，然而根据其它实施例其它形状也可以是可能的。
在一个或多个实施例中，在图3A至图3C中图示出的方法的一方面可以是可以在载体上制造（例如图案化）金属芯层（例如铜芯层）。
在一个或多个实施例中，在图3A至图3C中图示出的方法的效果可以是用于在芯片（或管芯）布置中使用的相对大量的金属（例如铜）的供应（例如在金属结构302中），其可以实现良好的电和热性能。
在一个或多个实施例中，在图3A至图3C中图示出的方法的一方面可以是可需要包括载体304和金属结构302的仅一个面板来制造芯片布置（例如嵌入式芯片封装），而不是如在图1D中的多个引线框102和将多个引线框102连接在一起的包括在叠层105a中的模版。因此，在图3A至图3C中图示出的方法的效果可以是在材料清单（BOM）中的成本节省。在图3A至图3C中图示出的方法的效果可以是利用比用于制造在图1A至1G中示出的芯片布置的传统方法更少的工艺步骤来形成芯层（例如金属结构302的一部分302b）。
在一个或多个实施例中，在图3A至图3C中图示出的方法的效果可以是从金属结构302的一部分去除材料（例如铜），其可以例如后来成为切割街区（诸如开口306A和306B）。
在一个或多个实施例中，在图3A至图3C中图示出的方法的一方面可以是可使用大的面板尺寸（例如测量约300×400mm2或更大的面板，诸如约500×600mm2或更大，然而根据其它实施例其它值也可以是可能的），而不是可以例如是更小的（例如约165×68mm2）在图1A至图1H中示出的引线框102。因此，在图3A至图3C中图示出的方法的效果可以是芯片在面板上的精确对准（在图3E和图3F中示出）。此外，因为可以不需要如在图1A至图1H中的多个引线框102，在图3A至图3C中图示出的方法的效果可以是简单叠层的供应（在图3G和图3H中示出）。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括使金属结构302b和暴露的载体304的表面304a的部分304b变粗糙。使金属结构302b变粗糙可以例如在金属结构302b的表面302a（例如上表面）和/或侧壁302c处形成不平坦表面。以类似的方式，使暴露的载体304的表面304a的部分304b变粗糙可以例如在载体304的表面304a的部分304b处形成不平坦表面。变粗糙可以例如增强可形成（例如沉积和/或挤压）在金属结构302b的表面302a（例如上表面）和/或侧壁302c和/或载体304的表面304a的一部分304b上的后面的材料的附着。
图3D示出其中不平坦表面被形成在金属结构302b的表面302a（例如上表面）和侧壁302c处以及被暴露的载体304的表面304a的部分304b处的视图305。在一个或多个实施例中，使金属结构302b和被暴露的载体304的表面304a的部分304b变粗糙可以包括蚀刻工艺（例如微蚀刻工艺）。
在图3A至图3D中图示出的方法可以被用来在金属结构302的一部分中形成开口306。但是，在另一实施例中，可以利用除了蚀刻工艺之外的工艺来形成金属结构302中的开口306，例如利用被构造的沉积工艺和/或选择性电镀工艺。例如，可以在载体304（例如铝或钢载体）上选择性地沉积和/或选择性地电镀金属结构302（例如铜）的一部分302b使得载体304的表面304a（例如上表面）的一部分304b处于暴露。这种工艺可以导致形成与在图3D中示出的布置相似或者相同的布置。例如，被图案化的抗蚀剂材料（例如光致抗蚀剂材料）可以形成在载体304的表面304a的一部分304b上，并且金属结构302可以被形成（例如利用选择性沉积和/或选择性电镀）在可没有被图案化的抗蚀剂材料的载体304的一部分表面304a上。换句话说，金属结构302可以被形成（例如利用选择性沉积和/或选择性电镀）在载体304的未被图案化抗蚀剂材料覆盖的一部分表面304a上。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括在金属结构302b的开口306内，并且在暴露的载体304的表面304a的一部分304b上设置芯片（或管芯）。
图3E和图3F示出其中芯片310（或管芯）被设置在金属结构302b的开口306内，并且在暴露的载体304的表面304a的一部分304b上的截面图307和309。
在一个或多个实施例中，芯片310可以例如是用于MEMS和/或逻辑电路和/或存储器和/或电源应用的芯片。
在一个或多个实施例中，芯片310可以包括至少一个接触（例如导电接触）。在一个或多个实施例中，芯片310的至少一个接触可以被设置在芯片310的正面310a上。例如，芯片的至少一个接触可以是被设置在芯片310的正面310a上的导电接触（例如结合焊盘310c）。在一个或多个实施例中，芯片310的至少一个接触可以被设置在芯片310的背面310b上。例如，芯片310的至少一个接触可以包括，或者可以是可以例如被设置在芯片310的背面310b上的金属化层。在图3E中示出的芯片310可以例如是被配置用于在电源应用中使用的芯片，并且因此可以包括在芯片310的正面310a和背面310b上设置的至少一个接触。
如在图3E中以视图307所示的，在开口306内设置芯片310（或管芯）可以包括在暴露的载体304的表面304a的部分304b上设置（例如沉积和/或分配）粘合剂312。粘合剂312可以例如被用来将芯片310（或管芯）固定（例如临时固定）到载体304（例如铝载体），以便芯片310可以被设置在开口306内。
在一个或多个实施例中，粘合剂312可以包括非导电材料（例如非导电糊剂），或者可以由非导电材料（例如非导电糊剂）构成。在一个或多个实施例中，粘合剂312可以包括切割胶粘带，或者可以由切割胶粘带构成。在一个或多个实施例中，粘合剂312可以包括热塑性材料（即可以在特定温度之上是易弯的和/或可塑的，并且在冷却时可以返回到固态的材料）和热固性材料（即在固化过程期间形成不可逆化学键，在熔化时可以断裂，并且在冷却时不可以重组的材料）中的至少一个，或者可以由该热塑性材料和该热固性材料中的至少一个构成。
如在图3F中以视图309所示的，将芯片310（或管芯）设置在开口306内可以进一步包括将芯片310设置在粘合剂312上。如在图3F中所示，芯片310（或管芯）可以被设置在开口306内使得芯片310的背面310b面向载体304的表面304a。换句话说，芯片310的正面310a可以背对（即可以远离）载体304的表面304a。在一个或多个实施例中，芯片310的背面310b可以与金属结构302b面向载体304的表面（例如与金属结构302的表面302a相对的表面）基本上齐平（例如基本上为平面的）。
在一个或多个实施例中，粘合剂312可以将芯片310附着到载体304。例如，粘合剂312可以将芯片310的背面310b附着到被暴露的载体304的表面304a的部分304b。
在一个或多个实施例中，粘合剂312可能需要被加热以便芯片310被附着（例如固定）到载体304并且在开口306内。在一个或多个实施例中，将芯片310（或管芯）设置在开口306内可以进一步包括在将芯片310设置在粘合剂312上之后加热粘合剂312。在一个或多个实施例中，加热粘合剂312可以包括固化工艺。固化工艺可以例如在从约100℃至约200℃的范围中的温度下被实施，例如，在从约120℃至约150℃的范围中，例如，在从约130℃至约140℃的范围中。
在一个或多个实施例中，可以使用芯片310（或管芯）来加热粘合剂312。例如，在一个或多个实施例中，可以在将芯片310（或管芯）设置在开口306内之前加热芯片310（或管芯）。例如，在图3E中示出的芯片310（或管芯）可以被加热（例如至在从约100℃至约200℃的范围中的温度），并且被加热的芯片310（或管芯）可以被设置在开口306内，从而固化粘合剂312。
在一个或多个实施例中，在图3E和图3F中图示出的方法的一方面可以是芯片310在相对低的温度下被结合到载体304。
在一个或多个实施例中，在图3E和图3F中图示出的方法的效果可以是防止或大大地减少可能损害芯片310的化合物（例如铜硅化物）的形成。
在一个或多个实施例中，在图3A至图3F中图示出的方法的效果可以是避免CTE不匹配和/或高残余应力。
图3A至图3F中图示出的方法可以被用来将芯片310放置在设置在载体304上的金属结构302的开口306内的载体304上。换句话说，将芯片310放置在设置在载体304上的金属结构302的开口306内的载体304上可以包括提供设置在载体304的表面304a上的金属结构302（例如在图3A中）；在金属结构302的部分中形成开口306以暴露载体304的表面304a的一部分304b（例如在图3B至图3D中）；和在金属结构302的开口306内，并且在被暴露的载体304的表面304a的一部分304b上设置芯片310（例如在图3E和图3F中）。在一个或多个实施例中，在图3A至图3F中图示出的方法可以对应于在图2中示出的方法200的“将芯片放置在设置在载体上的金属结构的开口内的载体上”（在202中）。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括将芯片310固定到金属结构302b。如上面关于图3E和图3F描述的，粘合剂312可以将芯片310附着（例如固定）（诸如临时固定）到载体304。但是芯片310（或管芯）可能需要被附着（例如固定）到金属结构302b。在一个或多个实施例中，将芯片310固定到金属结构302b可以包括在芯片310和金属结构302b上形成层（例如绝缘层），其中该层（例如绝缘层）填充金属结构302b的开口306。
图3G和图3H示出其中芯片310（或管芯）被固定到金属结构302b的截面图311和313。
如在图3G中以视图311所示的，将芯片310固定到金属结构302b可以包括在芯片310，金属结构302b，和载体304上形成叠层。叠层可以包括绝缘层314和导电层316。在一个或多个实施例中，形成叠层可以包括将绝缘层314放置在开口306内设置的芯片310和导电层316之间。因为芯片310的表面（例如在图3G中芯片310的背面310b）可以与面向载体304的金属结构302b的表面基本上齐平，放置在导电层316和芯片310之间的绝缘层314也被定位在导电层316和金属结构302b之间。
在一个或多个实施例中，绝缘层314可以包括从材料的组中选择的至少一个材料，或者可以由从材料的组中选择的至少一个材料构成，该组由如下构成：半固化片材料和树脂材料。例如，绝缘层314可以包括树脂膜和/或成型树脂。
在一个或多个实施例中，导电层316可以包括第二载体318和设置在第二载体318上的金属层320。如在图3G中所示，金属层320的表面320a可以面向绝缘层314。在一个或多个实施例中，导电层316可以是可从商业上得到（例如从Metfoils AB得到）的箔（例如导电箔）。
在一个或多个实施例中，金属层320可以包括铜或铜合金，或者可以由铜或铜合金构成。在一个或多个实施例中，金属层320的厚度T3可以在从约5μm至约20μm的范围中，例如在从约5μm至约15μm的范围中，例如约9μm，然而根据其它实施例其它值也可以是可能的。
在一个或多个实施例中，可能需要金属层320用于形成后面的与芯片310的电和/或热连接。例如，金属层320可以被使用或者可以是对芯片310的正面310a（例如对芯片310的至少一个结合焊盘310c）的电和/或热连接的一部分。
在一个或多个实施例中，第二载体318可以包括金属或金属合金，或者可以由金属或金属合金构成。在一个或多个实施例中，金属可以包括从金属的组中选择的至少一个金属，该组由如下构成：铝、铁、或包含前述金属中的至少一个的合金。第二载体318的厚度可以大于或等于约15μm，例如大于或等于约18μm，例如大于或等于约40μm，例如在从约40μm至约200μm的范围中，例如在从约60μm至约150μm的范围中，例如在从约80μm至约120μm的范围中，例如约100μm，然而根据其它实施例其它值也可以是可能的。
如在图3H中以视图313所示的，将芯片310固定到金属结构302b可以包括施加热和压力（由箭头313a表示）以将导电层316，绝缘层314，芯片310，和金属结构302b熔合在一起。在一个或多个实施例中，施加的热和/或压力可以将绝缘层314软化（例如熔化）使得绝缘层314流入并且填充金属结构302b的开口306。使用的绝缘层314的体积可能引起在施加热和/或压力之后绝缘层314被另外地设置在芯片310和金属结构302b上，如在图3H中所示。
在一个或多个实施例中，将芯片310固定到金属结构302b可以进一步包括在熔化设置在载体304上的金属结构302b、金属层320、绝缘层314和芯片310之后去除导电层316的一部分。如上面描述的，可能需要金属层320用于形成后面的与芯片310的电和/或热连接。因此，去除导电层316的一部分可以包括从金属层320去除第二载体318。在去除第二载体318之后，金属层320可以保留并且可以被设置在绝缘层314上。
在一个或多个实施例中，在图3G和图3H中图示出的方法的一方面可以是更简单的叠层结构，因为芯片310被设置在开口306内。
在一个或多个实施例中，在图3G和图3H中图示出的方法的效果可以是在施加热和/或压力之前去除将绝缘层314构造和/或图案化的需要，因为芯片310被设置在开口306内。相比之下，在图1D中图示出的传统方法需要在层压之前形成被构造的半固化片106，以便为芯片104创建开口。这可以是芯片104被设置在引线框102的基本平面的表面上的结果。
在一个或多个实施例中，在图3G和图3H中图示出的方法的效果可以是需要仅一个绝缘层314（例如半固化片和/或树脂）来填充开口306。因此，在图3G和图3H中图示出的方法的效果可以是在材料清单（BOM）中的成本节省。
在图3G和图3H中图示出的方法可以被用来将芯片310固定到金属结构302b。换句话说，将芯片310固定到金属结构302b可以包括在芯片310和金属结构302b上形成绝缘层314，其中绝缘层314填充金属结构302b的开口306。例如，将芯片310固定到金属结构302b可以包括将绝缘层314放置在设置在载体304上的金属结构302b和芯片310与导电层316之间（例如在图3G中），并且施加热和/或压力以熔化设置在载体304上的金属结构302b，芯片310和绝缘层314和导电层316（例如在图3H中）。在一个或多个实施例中，在图3G和图3H中图示出的方法可以对应于在图2中示出的方法200的将芯片固定在金属结构上（在204中）。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括暴露被设置在开口306内并且被绝缘层314覆盖的芯片310的至少一个接触。
图3I和图3J示出其中芯片310的至少一个接触被暴露的截面图315和317。
在一个或多个实施例中，暴露芯片310的至少一个接触可以包括去除载体304以从而暴露芯片310的至少一个接触。
如在图3I中以视图315所示的，暴露芯片310的至少一个接触可以包括去除载体304。如上面描述的，金属结构302可以包括材料，或者可以由材料构成，该材料可以对载体304的材料是选择性地可蚀刻的。因此，在一个或多个实施例中，可以利用例如蚀刻工艺（例如等离子体蚀刻工艺）去除载体304，其可以使金属结构302的材料至少基本上处于未被干扰和/或未被去除。
在一个或多个实施例中，去除载体304可以包括剥掉载体304。例如，如上面描述的，载体304可以包括金属层（例如铜层），或者可以由金属层（例如铜层）构成，该金属层（例如铜层）具有被插入在金属层和金属结构302之间的涂层（例如被涂覆的层）。在这样的实施例中，可以例如利用从金属结构302剥离金属层和涂层来去除载体304。
如在图3J中以视图317所示的，暴露芯片310的至少一个接触可以进一步包括形成至少一个第二开口322a，322b以暴露芯片310的至少一个接触。可以需要至少一个第二开口322a，322b来形成在芯片310的至少一个接触和金属结构302b之间的导电连接。
如上面描述的，芯片310可以例如是用于MEMS和/或逻辑电路和/或存储器和/或电源应用的芯片。因此，在一个或多个实施例中，暴露芯片310的至少一个接触可以包括形成至少一个第二开口322a以暴露设置在芯片310的正面310a上的至少一个接触（例如结合焊盘310c）（例如在用于逻辑电路和/或存储器的芯片中）。以类似的方式，在一个或多个实施例中，暴露芯片310的至少一个接触可以另外地包括形成至少一个第二开口322b以暴露设置在芯片310的背面310b上的至少一个接触（例如金属化层）（例如在用于电源应用的芯片中）。
例如，在图3J中示出的芯片310可以用于电源应用。因此，芯片310可能需要在其正面310a和其背面310b之间的电流流动。因此，可以形成至少一个第二开口322b以暴露在芯片310的背面310b上设置的至少一个接触（例如金属化层）并且可以形成至少一个第二开口322a以暴露在芯片310的正面310a上的至少一个接触（例如至少一个结合焊盘310c）。因此，在图3J中所示的布置中，可以在绝缘层314中（例如关于至少一个开口322a）并且在粘合剂312中（例如关于至少一个开口322b）形成至少一个开口322a，322b。
如在图3J中所示，为暴露在芯片310的背面310b上设置的至少一个接触（例如金属化层）而形成的至少一个第二开口322b（例如在用于电源应用的芯片中）可以被形成使得粘合剂312的一部分保留在芯片310的背面310b的边缘处。例如，保留在芯片310的边缘处的粘合剂312的部分可以在芯片310的背面310b的周边处形成密封环（如在图3J中所示）。
在一个或多个实施例中，为暴露在芯片310的背面310b上设置的至少一个接触（例如金属化层）而形成的至少一个第二开口322b（例如在用于电源应用的芯片中）可以被形成使得从芯片310的整个背面310b去除粘合剂312。换句话说，可以形成至少一个第二开口322b使得芯片310的背面310b没有粘合剂312。在一个或多个实施例中，可以利用钻孔工艺（例如激光钻孔工艺）和/或溶解工艺（例如使用溶剂溶解粘合剂312的工艺）和/或蚀刻工艺（例如等离子体蚀刻工艺）来从芯片310的整个背面310b去除粘合剂312。
尽管图3J示出在绝缘层314中（例如关于至少一个开口322a）并且在粘合剂312中（例如关于至少一个开口322a）形成至少一个第二开口322a，322b，这可以在其它实施例的情况下变化。例如，芯片310可以被用于除了电源应用以外的目的。因此，对芯片310的背面310b的导电连接可以不是必需的。因此，在这样的实施例中，可以形成至少一个开口322a以暴露在芯片310的正面310a上设置的至少一个接触（例如至少一个结合焊盘310c）。换句话说，可以不形成暴露芯片310的背面310b的至少一个开口322b。
在一个或多个实施例中，至少一个第二开口322a，322b可以包括，或者可以是通孔（例如微通孔或者贯穿通孔）和接触孔中的至少一个。例如，在绝缘层314中形成的暴露在芯片310的正面310a上设置的芯片310的至少一个接触（例如至少一个结合焊盘310c）的至少一个第二开口322a可以是通孔（例如微通孔或贯穿通孔）。作为另一示例，在粘合剂312中形成的暴露在芯片310的背面310b上设置的芯片310的至少一个接触（例如金属化层）的至少一个第二开口322b可以是接触孔。
在一个或多个实施例中，形成暴露芯片310的至少一个接触的至少一个第二开口322a，322b可以包括钻孔工艺（例如激光钻孔工艺）。钻孔工艺（例如激光钻孔工艺）可以去除材料以便暴露芯片310的至少一个接触。例如，在粘合剂312中的至少一个开口322b可以通过利用钻孔工艺去除粘合剂312的至少一部分来形成。作为另一示例，在绝缘层314中的至少一个开口322a可以通过利用钻孔工艺（例如激光钻孔工艺）去除一部分金属层320和在金属层320下面设置的一部分绝缘层312来形成。
在一个或多个实施例中，形成暴露芯片310的至少一个接触的至少一个第二开口322a，322b可以包括等离子体处理工艺和/或化学处理工艺。例如，可以利用等离子体处理工艺去除至少一部分粘合剂312（其可以包括热固性材料）。作为另一示例，可以利用化学处理工艺去除至少一部分粘合剂312（其可以包括热塑性材料）。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括形成（例如利用蚀刻工艺和/或钻孔工艺，诸如激光钻孔工艺）暴露金属结构302b的一部分表面302a的至少一个第三开口324（在图3J中示出）。在一个或多个实施例中，可以需要至少一个第三开口324来形成在芯片310的至少一个接触和金属结构302b之间的导电连接。
在一个或多个实施例中，在图3I和图3J中图示出的方法的效果可以是形成第二开口322a，322b和/或第三开口324，相比于在图1F中图示出的传统方法中形成的开口，其可以在深度上更短，因为和被设置在图1F中的引线框102的平面表面上相比，芯片310可以被设置在开口306内。
在图3I和图3J中图示出的方法可以被用来去除载体304以从而暴露芯片310的至少一个接触。换句话说，去除载体304以从而暴露芯片310的至少一个接触可以包括从芯片310和金属结构302b去除载体304（例如在图3I中）；和形成至少一个第二开口322a，322b以暴露芯片310的至少一个接触（例如在图3J中）。在一个或多个实施例中，在图3I和图3J中图示出的方法可以对应于在图2中示出的方法200的去除载体以从而暴露芯片的至少一个接触（在206中）。
在一个或多个实施例中，制造芯片（或管芯）布置可以包括在芯片310的至少一个接触和金属结构302b之间形成导电连接。
图3K至图3N示出其中在芯片310的至少一个接触和金属结构302b之间形成导电连接的截面图319，321，323和325。
在一个或多个实施例中，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括电镀工艺。例如，电镀工艺可以包括无电极电镀工艺或电化学电镀工艺或直接金属化工艺。
如在图3K中以视图319所示的，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括在芯片310的至少一部分上并且在金属结构302b的表面的第一部分上形成电镀掩模326。如在图3K中所示，金属结构302b的表面可以是金属结构302b的正面302a和/或背面302d。
可以形成电镀掩模326使得芯片310的至少一个接触（例如设置在芯片310的正面310a和/或背面310b上的接触）没有电镀掩模326。以类似的方式，可以形成电镀掩模326使得金属结构302b的表面的第二部分没有电镀掩模326，如在图3K中所示。
在一个或多个实施例中，可以通过在芯片310和金属结构302b的表面上沉积抗蚀剂材料，并且将抗蚀剂材料图案化来形成电镀掩模326。在一个或多个实施例中，将抗蚀剂材料图案化可以包括平版印刷工艺（例如光刻工艺），或者可以由平版印刷工艺（例如光刻工艺）构成。
如在图3L中以视图321所示的，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括将电镀掩模326用作掩模来在芯片310的至少一个接触和金属结构302b的表面的第二部分上电镀（例如利用无电极电镀工艺或电化学电镀工艺）导电层328。
在一个或多个实施例中，可以在小于或等于约150℃的温度下实施电镀工艺，所述温度例如小于或等于约100℃，例如小于或等于约50℃，例如小于或等于约35℃，例如为约室温。
使用电镀工艺来在芯片310的至少一个接触和金属结构302b之间形成导电连接的效果可以是以相对低的温度在芯片310和金属结构302（例如相对厚的铜层）之间制造互连（例如冶金互连）。例如，可以在从约200℃至约350℃的范围中的温度下执行图1A中的用来将芯片104（或管芯）附着到引线框102的结合工艺。
在一个或多个实施例中，使用电镀工艺来形成导电连接的效果可以是防止或大大减少铜硅化物的形成，其可能损坏芯片310和/或引起芯片310失效。
在一个或多个实施例中，使用电镀工艺来形成导电连接的效果可以是由于较低处理温度引起的金属结构302b和/或芯片310的较小扭曲。
在一个或多个实施例中，使用电镀工艺来形成导电连接的效果可以是在芯片310和金属结构302（例如铜芯层）之间形成可靠的互连（例如冶金连接）。
如在图3M中以视图323所示的，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括在电镀导电层328之后去除电镀掩模326（例如利用剥离工艺，诸如化学剥离工艺）。
如在图3N中以视图325所示的，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括将导电层328图案化以形成图案化的导电层328’。图案化的导电层328’可以例如是芯片布置（例如嵌入式芯片封装）的电路图案。在一个或多个实施例中，将导电层328图案化可以包括蚀刻工艺（例如等离子体蚀刻工艺）。
在图3K至图3N中图示出的方法可以被用来在芯片310的至少一个接触和金属结构302b之间形成导电连接。但是，在另一实施例中，在芯片310的至少一个接触和金属结构302b之间形成导电连接可以包括在图3J中示出的金属层320和芯片310的至少一个接触上沉积（例如利用电镀）导电材料（例如铜），并且将导电材料图案化（例如利用蚀刻）以形成在图3N中示出的导电层328’。
在一个或多个实施例中，至少一个另外的导电层可以被形成在导电层328’上。在一个或多个实施例中，在导电层328’上形成的至少一个另外的导电层可以形成多层导电层（例如在图6B中示出的第一导电结构608a和第二导电结构608b）。在导电层328’上形成至少一个另外的导电层的效果可以是芯片布置的改进的布线能力。
图3O示出其中执行单体化（由箭头327表示）以将一个芯片布置（例如芯片封装）与另一个分离的视图327。在一个或多个实施例中，可以在可以没有金属结构302b的材料（例如没有铜）的切割街区上执行单体化。
图4A至图4O示出图示出根据各种实施例的用于制造芯片（或管芯）布置的方法的多种截面图。
与在图3A至图3O中相同的图4A至图4O中的参考符号表示与在图3A至图3O中相同或者相似的元件。因此，这里将不再次详细地描述那些元件；参照上面的描述。下面描述在图4A至图4O和图3A至图3O之间的区别。
如在图4F中以视图409所示的，将芯片310（或管芯）设置在开口306内可以包括将芯片310设置在粘合剂312上。如在图4F中所示，芯片310（或管芯）可以被设置在开口306内使得芯片310的正面310a面向载体304的表面304a。换句话说，芯片310的背面310b可以背对（即可以远离）载体304的表面304a。在一个或多个实施例中，芯片310的正面310a可以与面向载体304的金属结构302b的表面（例如与金属结构302的表面302a相对的表面）基本上齐平（例如基本上为平面的）。
如在图4I-1中以视图415-1所示的，暴露芯片310的至少一个接触可以包括去除载体304。如上面描述的，金属结构302可以包括材料，或者可以由材料构成，该材料可以对载体304的材料是选择性可蚀刻的。因此，在一个或多个实施例中，载体304可以利用例如蚀刻工艺（例如等离子体蚀刻工艺）被去除，其可以使金属结构302的材料至少基本上处于未被干扰和/或未被去除。
在一个或多个实施例中，去除载体304可以包括剥掉载体304。例如，如上面描述的，载体304可以包括金属层（例如铜层），或者可以由金属层（例如铜层）构成，该金属层（例如铜层）具有被插入在金属层和金属结构302之间的涂层（例如被涂覆的层）。在这样的实施例中，可以例如利用从金属结构302剥离金属层和涂层来去除载体304。
在一个或多个实施例中，可以在去除载体304之后形成（例如利用层压）可选绝缘层402（例如绝缘树脂层），如在图4I-2中以视图415-2所示的。例如，绝缘层402可以被形成在粘合剂312上使得芯片310（或管芯）的正面310a面向绝缘层402，如在图4I-2中所示。在一个或多个实施例中，由于被形成（例如利用层压）在粘合剂312上，绝缘层402可以被形成在金属结构302b的表面（例如底表面）和/或绝缘层314的一部分表面（例如底表面）上，如在图4I-2中所示。
在一个或多个实施例中，绝缘层402（例如绝缘树脂层）可以包括可被用在于芯片310的至少一个接触和金属结构302b之间形成（例如利用电镀）导电连接中的种晶金属或种晶金属合金（例如种晶铜）。此后，用于制造芯片（或管芯）布置的方法的描述从其中在去除载体304之后不形成可选绝缘层402的实施例继续。换句话说，接下来的描述从图4I-1继续。
如在图4J中以视图417所示的，暴露芯片310的至少一个接触可以进一步包括形成至少一个第二开口322a，322b以暴露芯片310的至少一个接触。可以需要至少一个第二开口322a，322b来形成在芯片310的至少一个接触和金属结构302b之间的导电连接。
如上面描述的，芯片310可以例如是用于MEMS和/或逻辑电路和/或存储器和/或电源应用的芯片。因此，在一个或多个实施例中，暴露芯片310的至少一个接触可以包括形成至少一个第二开口322a以暴露在芯片310的正面310a上设置的至少一个接触（例如结合焊盘310c）（例如在用于逻辑电路和/或存储器的芯片中）。以类似的方式，在一个或多个实施例中，暴露芯片310的至少一个接触可以另外地包括形成至少一个第二开口322b以暴露在芯片310的背面310b上设置的至少一个接触（例如金属化层）（例如在用于电源应用的芯片中）。
例如，在图4J中示出的芯片310可以被用于电源应用。因此，芯片310可以需要在其正面310a和其背面310b之间的电流流动。因此，可以形成至少一个第二开口322a，322b以暴露在芯片310的背面310b上（例如关于至少一个第二开口322b）并且在芯片310的正面310a上（例如关于至少一个第二开口322a）设置的至少一个接触（例如金属化层）。因此，在图4J中示出的布置中，可以在绝缘层314中并且在粘合剂312中形成至少一个开口322a，322b。
尽管图4J示出在绝缘层314中并且在粘合剂312中形成的至少一个第二开口322a，322b，这可以在其它实施例的情况下变化。例如，芯片310可以被用于除了电源应用之外的目的。因此，对芯片310的背面310b的导电连接可以不是必需的。因此，在这样的实施例中，可以形成至少一个开口322a以暴露在芯片310的正面310a上设置的至少一个接触（例如至少一个结合焊盘310c）。换句话说，可以在粘合剂312中并且不在绝缘层314中形成至少一个开口322a。再换种方式说，可以不形成至少一个开口322b来从而暴露在芯片310的背面310b上设置的至少一个接触。
在其中去除载体304之后形成绝缘层402的实施例中（例如如在图4I-2中所示），可以通过去除一部分绝缘层402和一部分粘合剂312来形成至少一个第二开口322a以暴露在芯片310的正面310a上设置的至少一个接触（例如至少一个结合焊盘310c）。换句话说，可以在形成（例如层压）绝缘层402之后形成至少一个开口322a。
在一个或多个实施例中，至少一个第二开口322a，322b可以包括，或者可以是通孔（例如微通孔或贯穿通孔）和接触孔中的至少一个。例如，在粘合剂312中形成以暴露在芯片310的正面310a上设置的芯片310的至少一个接触（例如至少一个结合焊盘310）的至少一个第二开口322a可以是通孔（例如微通孔或贯穿通孔）。作为另一示例，在绝缘层314中形成以暴露在芯片310的背面310b上设置的芯片310的至少一个接触（例如金属化层）的至少一个第二开口322b可以是接触孔和/或通孔。
图5示出根据各种实施例制造的芯片（或管芯）布置的截面图500。
与在图3A至图3O中相同的图5中的参考符号表示与在图3A至图3O中相同的或相似的元件。因此，这里将不再次详细地描述那些元件；参照上面的描述。下面描述在图5A至图5O和图3A至图3O之间的区别。
在一个或多个实施例中，芯片布置可以包括多个芯片510-A和510-B。在一个或多个实施例中，多个芯片510-A和510-B中的至少一个芯片可以被设置在开口306内使得至少一个芯片的正面310a面向载体304的表面304a。例如，在图5中，芯片510-A被设置在开口306内使得至少一个芯片的正面310a面向载体304的表面304a。在一个或多个实施例中，多个芯片510-A和510-B中的至少一个芯片可以被设置在开口306内使得至少一个芯片的背面310b面向载体304的表面304a。例如，在图5中，芯片510-B被设置在开口306内使得至少一个芯片的背面310b面向载体304的表面304a。
上面在图3A至3O和图4A至图4O中描述的关于形成至少一个第二开口322a，322b以暴露芯片310的至少一个接触的更多特征可以同样地适用于形成至少一个第二开口322a，322b以暴露多个芯片510-A和510-B中的每个芯片的至少一个接触。
图6A和图6B示出根据各种实施例的芯片布置的截面图。
上面在图3A至3O中描述的关于在芯片布置中形成各种结构的特征可以同样地适用于形成在图6A和图6B中示出的芯片布置的各种结构。
如在图6A中以视图600所示的，芯片布置可以包括在金属结构604的开口606内设置的芯片602。在一个或多个实施例中，芯片602的至少一个接触602a，602b可以被电连接到金属结构604。例如，芯片602的至少一个接触602a可以利用第一导电结构608a被电连接到金属结构604。在一个或多个实施例中，第一导电结构608a可以由电镀工艺，或者上面关于在芯片610和金属结构604（例如金属芯层）之间形成导电连接描述的任何其它工艺来形成。作为另一示例，芯片602的至少一个接触602b可以利用第二导电结构608b被电连接到金属结构604。在一个或多个实施例中，第二导电结构608b可以由电镀工艺，或者上面关于在芯片610和金属结构604（例如金属芯层）之间形成导电连接描述的任何其它工艺来形成。在一个或多个实施例中，一部分第一导电结构608a和/或一部分第二导电结构608b可以通过电镀工艺或者通过上面关于在芯片610和金属结构604（例如金属芯层）之间形成导电连接描述的任何其它工艺来被形成在一部分芯片602上。在一个或多个实施例中，芯片602的表面（例如背面）的一部分可以被粘合剂610（例如非导电糊剂）覆盖。在一个或多个实施例中，粘合剂610可以在芯片602的边缘处形成密封环。如上面描述的，在其它实施例中，可以在图6A中示出的芯片布置的制造期间完全地去除粘合剂610。因此，在其它实施例中，芯片602的表面（例如背面）的一部分可以没有粘合剂610。在一个或多个实施例中，金属结构604的开口606可以利用蚀刻工艺（例如等离子体蚀刻工艺），或上面关于在金属结构604（例如金属芯层）中形成开口606描述的任何其它工艺来形成。在一个或多个实施例中，由于蚀刻工艺，开口606的侧壁可以具有不规则四边形形状。在一个或多个实施例中，蚀刻工艺可能导致用于芯片布置的屏蔽边缘。换句话说，芯片布置的边缘600a可以没有金属结构604的材料（例如铜）。在一个或多个实施例中，可以没有金属结构604的材料的芯片布置的边缘可以是切割街区。
在一个或多个实施例中，芯片布置可以包括多个通孔612a，612b。多个通孔612a，612b可以被填充有导电材料并且多个通孔612a，612b中的通孔的深度可以基本上等于多个通孔612a，612b中另一通孔的深度。在一个或多个实施例中，多个通孔612a，612b可以包括在芯片602的表面处形成的至少一个通孔。例如，在图6A中，可以在芯片602的表面处形成通孔612a。在一个或多个实施例中，多个通孔612a，612b可以包括在金属结构604的表面处形成的至少一个通孔。例如，在图6A中，可以在金属结构604的表面处形成通孔612b。在一个或多个实施例中，芯片602的表面可以至少与金属结构604的表面基本上齐平。例如，在图6A中示出的芯片602的背面可以与金属结构604的表面基本上齐平。
图6B示出图示出芯片布置的视图601，其中导电结构608a，608b被布置为在芯片602和金属结构604上的多个层。例如，如上面关于图3N描述的，在一个或多个实施例中，可以在导电层328’上形成至少一个另外的导电层。换句话说，在芯片602和金属结构604之间形成导电连接的导电结构可以是多层导电层（如在图6B中关于导电结构608a，608b示出的）。形成多层导电层608a，608b的效果可以是芯片布置的改进的布线能力。上面关于在图6A中示出的芯片布置描述的特征可以同样地适用于在图6B中示出的芯片布置。
根据一个或多个实施例，可以提供用于制造芯片布置的方法。在一个或多个实施例中，该方法可以包括：将芯片放置在设置在载体上的金属结构的开口内的载体上；将芯片固定到金属结构；去除载体以从而暴露芯片的至少一个接触；和在芯片的至少一个接触和金属结构之间形成导电连接。
在一个或多个实施例中，在芯片的至少一个接触和金属结构之间形成导电连接可以包括电镀工艺。
在一个或多个实施例中，电镀工艺可以包括无电极电镀工艺和电化学电镀工艺中的一个。
在一个或多个实施例中，芯片的至少一个接触可以被设置在芯片的正面和背面中的至少一个上。
在一个或多个实施例中，在芯片的至少一个接触和金属结构之间形成导电连接可以包括：在芯片的至少一部分上并且在金属结构的表面的第一部分上形成电镀掩模，其中芯片的至少一个接触和金属结构的表面的第二部分没有电镀掩模；并且使用电镀掩模作为掩模来在芯片的至少一个接触和金属结构的表面的第二部分上电镀导电层。
在一个或多个实施例中，在芯片的至少一个接触和金属结构之间形成导电连接可以包括：在芯片的至少一个接触和金属层上沉积导电材料；并且将导电材料图案化。
在一个或多个实施例中，金属结构的表面可以包括金属结构的正面和背面中的至少一个。
在一个或多个实施例中，在芯片的至少一个接触和金属结构之间形成导电连接可以进一步包括：在电镀导电层之后从芯片的一部分和金属结构的表面的第一部分去除电镀掩模。
在一个或多个实施例中，去除电镀掩模可以包括剥离工艺。
在一个或多个实施例中，在芯片的至少一个接触和金属结构之间形成导电连接可以进一步包括：将导电层图案化。
在一个或多个实施例中，将导电层图案化可以包括蚀刻工艺。
在一个或多个实施例中，将芯片放置在设置在载体上的金属结构的开口内的载体上可以包括：提供设置在载体的表面上的金属结构；在金属结构的一部分中形成开口以暴露载体的表面的一部分；和在金属结构的开口内并且在被暴露的载体的表面的一部分上设置芯片。
在一个或多个实施例中，在金属结构的一部分中形成开口以暴露载体的表面的一部分可以包括蚀刻工艺。
在一个或多个实施例中，蚀刻工艺可以包括选择性蚀刻工艺。
在一个或多个实施例中，在金属结构的一部分中形成开口以暴露载体的表面的一部分可以包括：在金属结构的表面上形成蚀刻掩模；并且使用蚀刻掩模作为掩模来蚀刻金属结构的一部分以暴露载体的表面的一部分。
在一个或多个实施例中，在金属结构的一部分中形成开口以暴露载体的表面的一部分可以进一步包括：从金属结构的表面去除蚀刻掩模。
在一个或多个实施例中，在金属结构的表面上形成蚀刻掩模可以包括：将抗蚀剂材料沉积在金属结构的表面上；并且将抗蚀剂材料图案化。
在一个或多个实施例中，将抗蚀剂材料图案化可以包括平版印刷工艺。
在一个或多个实施例中，在金属结构的开口内并且在被暴露的载体的表面的一部分上设置芯片可以包括：在被暴露的载体的表面的该部分上设置粘合剂；并且在粘合剂上设置芯片。
在一个或多个实施例中，粘合剂可以包括非导电材料。
在一个或多个实施例中，粘合剂可以包括非导电糊剂。
在一个或多个实施例中，在金属结构的开口内并且在被暴露的载体的表面的一部分上设置芯片可以进一步包括：在粘合剂上设置芯片之后加热粘合剂。
在一个或多个实施例中，加热粘合剂可以包括固化工艺。
在一个或多个实施例中，将芯片放置在设置在载体上的金属结构的开口内的载体上可以进一步包括：使金属结构和被暴露的载体的表面的一部分变粗糙。
在一个或多个实施例中，使金属结构和被暴露的载体的表面的一部分变粗糙可以包括蚀刻工艺。
在一个或多个实施例中，使金属结构和被暴露的载体的表面的一部分变粗糙可以包括微蚀刻工艺。
在一个或多个实施例中，将芯片固定到金属结构可以包括：在芯片和金属结构上形成绝缘层，其中绝缘层填充金属结构的开口。
在一个或多个实施例中，将芯片固定到金属结构可以包括：将绝缘层放置在导电层与设置在载体上的金属结构和芯片之间；并且施加热和压力以熔合导电层，绝缘层和设置在载体上的金属结构和芯片。
在一个或多个实施例中，绝缘层可以填充金属结构的开口并且可以被设置在芯片和金属结构上。
在一个或多个实施例中，将芯片固定到金属结构可以进一步包括：在熔合金属层，绝缘层和设置在载体上的金属结构和芯片之后去除导电层的一部分。
在一个或多个实施例中，导电层可以包括第二载体和设置在第二载体上的金属层，其中金属层的表面可以面向绝缘层，并且其中去除导电层的一部分可以包括从金属层去除第二载体。
在一个或多个实施例中，去除载体以从而暴露芯片的至少一个接触可以包括：从芯片和金属结构去除载体；并且形成至少一个第二开口以暴露芯片的至少一个接触。
在一个或多个实施例中，从芯片和金属结构去除载体可以包括蚀刻工艺。
在一个或多个实施例中，至少一个第二开口可以被形成在绝缘层中。
在一个或多个实施例中，至少一个第二开口可以被形成在粘合剂中。
在一个或多个实施例中，形成至少一个第二开口以暴露芯片的至少一个接触可以包括钻孔工艺，等离子体处理工艺，和化学处理工艺中的至少一个。
在一个或多个实施例中，金属结构可以包括对载体的材料是选择性可去除的材料。
在一个或多个实施例中，载体可以包括金属或者金属合金。
在一个或多个实施例中，载体可以包括铝或者铝合金。
在一个或多个实施例中，金属结构可以包括铜或者铜合金。
在一个或多个实施例中，载体的厚度可以是在从约40μm至约200μm的范围中。
在一个或多个实施例中，金属结构的厚度可以是在从约50μm至约100μm的范围中。
在一个或多个实施例中，绝缘层可以包括半固化片和树脂材料中的至少一个。
根据一个或多个实施例，可以提供一种用于制造芯片布置的方法。在一个或多个实施例中，该方法可以包括：提供设置在载体上的金属结构；在金属结构中形成至少一个第一开口以暴露载体的一部分；在至少一个第一开口内设置至少一个芯片，其中粘合剂层将至少一个芯片附着到被暴露的载体的一部分；在至少一个芯片和金属结构上形成绝缘层，其中绝缘层填充至少一个第一开口；在绝缘层和粘合剂层的至少一个中形成至少一个第二开口以暴露至少一个芯片的一部分和金属结构的一部分中的至少一个；并且在至少一个芯片的一部分和被暴露的金属结构的一部分上电镀导电层。
根据一个或多个实施例，可以提供一种芯片布置。在一个或多个实施例中，该芯片布置可以包括：在金属结构的开口内设置的芯片；其中芯片的至少一个接触被电连接到金属结构，并且其中芯片的表面至少与金属结构的表面基本上齐平。
虽然参照本公开的各个方面已经具体地示出和描述了本公开的这些方面，本领域技术人员应该理解到可以在不脱离如由所附的权利要求限定的本公开的精神和范围的情况下在其中作出形式和细节方面的各种变化。本公开的范围因而被所附的权利要求表明，并且因此旨在包括落入权利要求的等同物的含义和范围内的所有改变。

Claims (22)

1.一种用于制造芯片布置的方法，所述方法包括：
将芯片放置在设置在载体上的金属结构的开口内的所述载体上；
将所述芯片固定到所述金属结构；
去除所述载体以从而暴露所述芯片的至少一个接触；和
在所述芯片的所述至少一个接触和所述金属结构之间形成导电连接。
2.权利要求1的方法，
其中在所述芯片的所述至少一个接触和所述金属结构之间形成导电连接包括电镀工艺。
3.权利要求1的方法，
其中在所述芯片的所述至少一个接触和所述金属结构之间形成导电连接包括：
在所述芯片的至少一部分上并且在所述金属结构的表面的第一部分上形成电镀掩模，其中所述芯片的所述至少一个接触和所述金属结构的所述表面的第二部分没有所述电镀掩模；并且
使用所述电镀掩模作为掩模来在所述芯片的所述至少一个接触和所述金属结构的所述表面的所述第二部分上电镀导电层。
4.权利要求1的方法，
其中在所述芯片的所述至少一个接触和所述金属结构之间形成导电连接包括：
在所述芯片的所述至少一个接触和所述金属层上沉积导电材料；并且
将所述导电材料图案化。
5.权利要求3的方法，进一步包括：
将所述导电层图案化。
6.权利要求1的方法，
其中将所述芯片放置在设置在所述载体上的所述金属结构的所述开口内的所述载体上包括：
提供设置在所述载体的表面上的所述金属结构；
在所述金属结构的一部分中形成所述开口以暴露所述载体的所述表面的一部分；和
在所述金属结构的所述开口内并且在被暴露的所述载体的所述表面的所述部分上设置所述芯片。
7.权利要求6的方法，
其中在所述金属结构的一部分中形成所述开口以暴露所述载体的所述表面的所述部分包括蚀刻工艺。
8.权利要求6的方法，
其中在所述金属结构的所述开口内并且在被暴露的所述载体的所述表面的所述部分上设置所述芯片包括：
在被暴露的所述载体的所述表面的所述部分上设置粘合剂；并且
在所述粘合剂上设置所述芯片。
9.权利要求8的方法，
其中所述粘合剂包括非导电材料。
10.权利要求8的方法，
其中所述粘合剂包括非导电糊剂。
11.权利要求8的方法，进一步包括：
在所述粘合剂上设置所述芯片之后加热所述粘合剂。
12.权利要求6的方法，进一步包括：
使所述金属结构和被暴露的所述载体的所述表面的所述部分变粗糙。
13.权利要求12的方法，
其中使所述金属结构和被暴露的所述载体的所述表面的所述部分变粗糙包括蚀刻工艺。
14.权利要求13的方法，
其中所述蚀刻工艺包括微蚀刻工艺。
15.权利要求1的方法，
其中将所述芯片固定到所述金属结构包括：
在所述芯片和所述金属结构上形成绝缘层，其中所述绝缘层填充所述金属结构的所述开口。
16.权利要求1的方法，
其中将所述芯片固定到所述金属结构包括：
将绝缘层放置在导电层与设置在所述载体上的所述金属结构和所述芯片之间；并且
施加热和压力以熔合所述导电层，所述绝缘层和设置在所述载体上的所述金属结构和所述芯片。
17.权利要求16的方法，
其中所述绝缘层填充所述金属结构的所述开口并且被设置在所述芯片和所述金属结构上。
18.权利要求1的方法，
其中去除所述载体以从而暴露所述芯片的至少一个接触包括：
从所述芯片和所述金属结构去除所述载体；并且
形成至少一个第二开口以暴露所述芯片的所述至少一个接触。
19.权利要求1的方法，
其中所述载体包括金属或者金属合金。
20.权利要求15的方法，
其中所述绝缘层包括半固化片和树脂材料中的至少一个。
21.一种用于制造芯片布置的方法，所述方法包括：
提供设置在载体上的金属结构；
在所述金属结构中形成至少一个第一开口以暴露所述载体的一部分；
在所述至少一个第一开口内设置至少一个芯片，其中粘合剂层将所述至少一个芯片附着到被暴露的所述载体的所述部分；
在所述至少一个芯片和所述金属结构上形成绝缘层，其中所述绝缘层填充所述至少一个第一开口；
在所述绝缘层和所述粘合剂层的至少一个中形成至少一个第二开口以暴露所述至少一个芯片的一部分和所述金属结构的一部分中的至少一个；并且
在所述至少一个芯片的所述部分和被暴露的所述金属结构的所述部分上电镀导电层。
22.一种芯片布置，包括：
在金属结构的开口内设置的芯片；
其中所述芯片的至少一个接触被电连接到所述金属结构，
并且其中所述芯片的表面至少与所述金属结构的表面基本上齐平。
CN201310707408.8A 2012-12-20 2013-12-20 用于制造芯片布置的方法和芯片布置 Active CN103887189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/721,337 US8956918B2 (en) 2012-12-20 2012-12-20 Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US13/721337 2012-12-20

Publications (2)

Publication Number Publication Date
CN103887189A true CN103887189A (zh) 2014-06-25
CN103887189B CN103887189B (zh) 2018-06-12

Family

ID=50878909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310707408.8A Active CN103887189B (zh) 2012-12-20 2013-12-20 用于制造芯片布置的方法和芯片布置

Country Status (3)

Country Link
US (2) US8956918B2 (zh)
CN (1) CN103887189B (zh)
DE (1) DE102013114472A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507779A (zh) * 2016-06-14 2017-12-22 株式会社吉帝伟士 半导体封装件的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
JP6592948B2 (ja) * 2015-04-21 2019-10-23 富士通株式会社 半導体装置の製造方法
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102017105330B4 (de) 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
DE102019116928B3 (de) * 2019-06-24 2020-12-10 Infineon Technologies Ag Die-gehäuse und verfahren zu m herstellen eines die-gehäuses
TWI733544B (zh) * 2020-08-04 2021-07-11 恆勁科技股份有限公司 半導體封裝結構及其製造方法
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US20110001245A1 (en) * 2009-07-02 2011-01-06 Casio Computer Co., Ltd. Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400558B2 (ja) * 1994-08-12 2003-04-28 メック株式会社 銅および銅合金のエッチング液
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI271807B (en) * 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US20110001245A1 (en) * 2009-07-02 2011-01-06 Casio Computer Co., Ltd. Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507779A (zh) * 2016-06-14 2017-12-22 株式会社吉帝伟士 半导体封装件的制造方法

Also Published As

Publication number Publication date
US20140175624A1 (en) 2014-06-26
US8956918B2 (en) 2015-02-17
US20150123255A1 (en) 2015-05-07
CN103887189B (zh) 2018-06-12
DE102013114472A1 (de) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103887189A (zh) 用于制造芯片布置的方法和芯片布置
CN101027948B (zh) 电子模块及其制造方法
CN102017133B (zh) 芯片尺寸两面连接封装件及其制造方法
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
CN110634805B (zh) 一种部件承载件和制造该部件承载件的方法
CN101409985B (zh) 衬底的制造方法
CN109712894A (zh) 在部件承载件中嵌入具有预连接柱的部件
CN101409983B (zh) 衬底的制造方法
CN104347434A (zh) 用于制造芯片布置的方法和芯片布置
TWI538069B (zh) 多層膜元件
TW201435936A (zh) 用樹脂基板並藉由電鑄造而製造線圈元件的方法
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
CN106158667B (zh) 封装基板及其制作方法
CN105122449A (zh) 包括氧化层的低成本中介体
CN100517545C (zh) 表面黏着型保险丝的制法
CN100441074C (zh) 多层集成电路封装
CN108463047A (zh) 基部结构上的限定腔体和对准标记的图案化覆盖层
CN102577642A (zh) 印刷电路板及其制造方法
CN105321896B (zh) 嵌入式芯片封装技术
JP2012104521A (ja) 回路基板の製造方法
JP2004103911A (ja) 配線形成方法
TW201417651A (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
CN107223284A (zh) 通过在部件承载件的具有均匀消蚀特性的表面部分中的接线结构接触嵌入式电子部件
TWI311452B (en) Method of fabricating a device-containing substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant