CN104347434A - 用于制造芯片布置的方法和芯片布置 - Google Patents

用于制造芯片布置的方法和芯片布置 Download PDF

Info

Publication number
CN104347434A
CN104347434A CN201410383467.9A CN201410383467A CN104347434A CN 104347434 A CN104347434 A CN 104347434A CN 201410383467 A CN201410383467 A CN 201410383467A CN 104347434 A CN104347434 A CN 104347434A
Authority
CN
China
Prior art keywords
chip
carrier
contact
stabilisation structure
stabilisation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410383467.9A
Other languages
English (en)
Other versions
CN104347434B (zh
Inventor
P.帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104347434A publication Critical patent/CN104347434A/zh
Application granted granted Critical
Publication of CN104347434B publication Critical patent/CN104347434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明涉及用于制造芯片布置的方法和芯片布置。用于制造芯片布置的方法可以包含：彼此紧邻并且在载体上方安置包括至少一个接触的芯片和稳定化结构；通过密封结构的方式密封芯片和稳定化结构；并且形成导电连接到芯片的至少一个接触。

Description

用于制造芯片布置的方法和芯片布置
技术领域
各个实施例涉及用于制造芯片布置的方法和芯片布置。
背景技术
芯片布置，比如芯片封装，可以包含嵌入在材料（例如，密封剂）中的至少一个芯片（或管芯）。芯片布置的电和/或热和/或机械属性可能取决于制造芯片布置所用的工艺。一些制造工艺可以负面地影响芯片布置和/或包含在芯片布置中的至少一个芯片的电和/或热和/或机械属性。可能需要制造芯片布置的新途径。
附图说明
在绘图中，遍及不同视图相同的参考标记通常地指代相同的部分。绘图不必成比例，而是通常将重点放在图解本发明的原理。在以下描述中，参考以下绘图描述本发明的各个实施例，其中：
图1A到图1G图解了用于制造芯片布置的传统方法。
图2示出了制造芯片布置的方法。
图3A到图3K示出了图解在图2中所示方法的示例的工艺流程。
图4A和图4B示出了用于形成接合层和贯通开口的方法的示例。
图5A和图5B示出了包含可以用稳定化结构的接合层的材料填充的至少一个开口的载体。
图6A到图6I示出了图解在图2中所示方法的另一个示例的工艺流程。
图7A到图7K示出了图解在图2中所示方法的又一个示例的工艺流程。
图8A到图8K示出了图解应用到三维芯片布置制造的在图2中所示方法的示例的工艺流程。
图9A到图9C示出了图解在图2中所示方法的其它示例的流程图。
图10示出了芯片布置。
具体实施方式
以下详细的描述参考附图，附图通过图解的方式示出可以实践本发明的具体细节和实施例。这些实施例被足够详细地描述以使本领域技术人员能够实践本发明。可以利用其它实施例并且可以进行结构的、逻辑的和电的变化而没有脱离本发明的范围。各个实施例不必互相排斥，由于一些实施例能够与一个或多个其它实施例组合以形成新的实施例。各个实施例被描述用于结构或器件，并且各个实施例被描述用于方法。可以被理解的是，关于结构或器件所描述的一个或多个（例如，所有的）实施例可以等同地应用到方法，并且反之亦然。
措辞“示例性的”在本文中用来表示“用作示例，例子或图解”。在本文中描述为“示例性的”任何实施例或设计不必被解释为比其它实施例或设计是优选的或有利的。
在本文中用来描述形成特征的措辞“在...上方”，例如“在侧或表面上方”的层，可以被用来表示该特征，例如所述层，可以“直接地在暗示的侧或表面上”被形成，例如与暗示的侧或表面直接接触。在本文中用来描述形成特征的措辞“在...上方”，例如“在侧或表面上方”的层，可以被用来表示该特征，例如所述层，可以“间接地在暗示的侧或表面上”被形成，其中一个或多个附加层被布置在暗示的侧或表面和形成的层之间。
以类似的方式，在本文中用来描述安置在另一个上方的特征的措辞“覆盖”，例如“覆盖”侧或表面的层，可以被用来表示该特征，例如所述层，可以被安置在暗示的侧或表面上方并且与暗示的侧或表面直接接触。在本文中用来描述安置在另一个上方的特征的措辞“覆盖”，例如“覆盖”侧或表面的层，可以被用来表示该特征例如所述层可以被安置在暗示的侧或表面上方并且与暗示的侧或表面间接接触，其中一个或多个附加层被布置在暗示的侧或表面和所述覆盖层之间。
在本文中用来描述特征正在被连接到至少一个其它暗示的特征的术语“耦合的”和/或“电耦合的”和/或“连接的”和/或“电连接的”，不意欲表示特征和至少一个其它暗示的特征必须直接地耦合或连接在一起，介于中间的特征可以在特征和至少一个其它暗示的特征之间被提供。
方向性的术语，诸如例如“上”、“下”、“顶”、“底”、“左手”、“右手”等可以参考正在被描述的（一幅或多幅）图的定向而被使用。因为（一幅或多幅）图的组件可以被定位在许多不同的定向上，方向性的术语为了图解的目的而被使用并且绝不是限制的。将要被理解的是可以进行结构或逻辑的变化而没有脱离本发明的范围。
现代芯片（或管芯）布置，例如芯片（或管芯）封装，可以包含可以被嵌入在材料（例如，密封剂）中的至少一个芯片（或管芯）。
图1A到图1G图解了用于制造芯片布置的传统方法。
图1A示出了包含引线框架102和芯片104（或管芯）的芯片布置的截面视图100。芯片104（或管芯）可以包含前侧104a和背侧104b。金属化层104c可以被形成在芯片104的背侧104b，并且至少一个接触104d（例如接合焊盘）可以被形成在芯片104的前侧104a。芯片104可以通过接合工艺（通过箭头100a指示）的方式被接合到引线框架102，所述接合工艺可以在从大约200℃到大约350℃的范围里的温度被执行。
如图1B中所示在视图101中，引线框架102（例如铜引线框架）的表面和/或芯片104的前侧104a可以被粗糙化（例如通过微刻蚀工艺的方式）以便比如促进可以在芯片104和/或引线框架102上方形成的随后层的附着。
如图1C中所示在视图103中，芯片104可以被检查（例如光学检查）以确定接合到引线框架102的相邻芯片104（或管芯）之间的相对空间移动。比如，在左边的芯片104和在右边的芯片104可以通过装置103a被检查（例如光学检查），并且左边芯片104和右边芯片104之间的相对位置可以被确定。
如在图1D中所示在视图105中，叠层（layup）105a可以在芯片104和引线框架102上方被形成。叠层105a可以包含结构化的预浸料层106、绝缘层108（例如树脂和或未固化的预浸料）和传导层110。结构化的预浸料层106可以被安置在引线框架102上方（例如被直接地安置在引线框架102上方）。结构化的预浸料层106可以被配置成占据接合到引线框架102的相邻芯片104之间的间隙。比如，如图1D中所示，结构化的预浸料层106可以占据在左边的芯片104和在右边的芯片104之间的间隙。附加地，结构化的预浸料层106可以被配置成占据在芯片104和引线框架102的边缘之间的间隙，如图1D中所示。绝缘层108可以被安置在结构化的预浸料层106上方，并且传导层110可以被安置在绝缘层108上方，如图1D中所示。
热和/或压力（通过箭头105b指示）可以被施加到叠层105a和引线框架102以（例如通过层压）接合结构化的预浸料106、绝缘层（例如树脂）108和传导层110到引线框架102和芯片104。接合该叠层105a（例如通过层压）可以同时在多个引线框架102上方被执行。比如，在叶片（BLADE）的生产中，8个引线框架102可以同时被层压，并且每个引线框架可以通过可以被包含在叠层105a中的模板的方式被连接到另一个引线框架。
如图1E中所示在视图107中，通孔112可以在传导层110中被形成（例如通过刻蚀工艺的方式）。
如图1F中所示在视图109中，通孔112可以被延伸以暴露引线框架102的一部分和/或芯片104的一部分。比如，如图1F中所示，通孔112可以被延伸以暴露芯片104的至少一个接触104c（例如接合焊盘）。通孔112可以通过钻孔工艺（比如，激光钻孔工艺）的方式被延伸。
如图1G中所示在视图111中，通孔112可以用传导材料114（例如铜或铜合金或任何其它合适的金属或金属合金诸如例如钨）填充。传导材料114可以随后比如通过刻蚀的方式被结构化（例如图案化）。
图1A到图1G中所示的用于制造芯片布置的传统方法可能遭受非期望的效果。比如，接合芯片104到引线框架102（例如，厚的铜层），比如如图1A中所示，可能在高温（例如在从大约200℃到大约350℃的范围里）被执行。
高接合温度可能造成引线框架102的翘曲。虽然可以指出的是厚的引线框架102可以减少由高接合温度造成的翘曲，但是更厚的引线框架102的使用可能导致更高的材料单（BOM）。
高接合温度可能致使在芯片104和引线框架102之间的热膨胀系数（CTE）失配。因此，使用图1A到图1G中所示的方法制造的芯片布置可能遭受可以影响芯片布置性能的高残余应力。
高接合温度也可能致使由在接合工艺期间可能产生的硅化铜造成的失效的高风险。
如上关于图1D所述，热和/或压力（通过箭头105b指示）可以被施加到叠层105a和引线框架102以（例如通过层压）接合结构化的预浸料层106、绝缘层（例如树脂）108和传导层110到引线框架102和芯片104。接合叠层105a（例如通过层压）可能造成叠层105a的至少一部分（例如结构化的预浸料106和/或绝缘层（例如树脂）108）皱缩。这可以导致引线框架102的翘曲。
引线框架102（芯片104被接合到其上）可以具有小尺寸（例如大约165×68 mm2）。如上所述，多个引线框架102可以用可以被包含在叠层105a中的模板（例如附加的PCB模板）而被彼此连接。这可能导致复杂的叠层结构以及复杂的引线框架结构。复杂结构可能致使在多个引线框架之间的糟糕的对准精确性，并且可能遭受非线性尺度变化。比如，引线框架102和/或芯片104的尺度中的小变化可以导致在多个引线框架102上方可以被形成的叠层105和/或模板的尺度的不成比例的变化。
图1A到图1G图解了用于制造芯片布置的传统方法的一个示例。在用于制造芯片布置的传统方法的另一个示例中，芯片104可以通过非传导粘合剂和/或非传导浆糊的方式被接合到箔（例如铜箔）。在这样的示例中，芯片104的前侧104a可以面对引线框架102（引线框架可以包含或可以是箔，例如铜箔）。换句话说，在这样的示例中，局部的非传导粘合剂和/或非传导浆糊可以被安置在芯片104的前侧104a和引线框架102（例如箔，例如铜箔）之间。用于制造芯片布置的这样的方法可能遭受在非传导粘合剂和/或非传导浆糊中具有空洞的高风险。这些空洞可能从而在可能被执行的图案化工艺（例如图案化到和/或在芯片104的前侧104a的电连接）期间导致成品率损失。此外，空洞可能致使芯片104从引线框架102（例如箔）的分层和/或高加速应力测试（HAST）问题（例如由于俘获的电镀化学）。空洞可能从而导致使用如下这样的工艺制造的芯片布置的可靠性的损失：该工艺可以使用安置在芯片104的前侧104a和引线框架102（例如箔，例如铜箔）之间的局部的非传导粘合剂和/或非传导浆糊。
在用于制造芯片布置的传统方法的另一个示例中，嵌入式晶圆级球栅格阵列（eWLB）工艺可以被使用。在这样的示例中，晶圆级工艺可以被用来制造芯片布置。此外，在eWLB工艺中，芯片104可以被安置（例如在载体上方）以使得芯片104的前侧104a在制造工艺期间可以面对载体。换句话说，eWLB工艺可能不具有在任何其它定向中放置芯片104（例如以使得芯片104的背侧104b可以面对载体）的灵活性。
鉴于上面提到的用于制造芯片布置的传统方法的特征，提供了用于制造芯片布置的方法。用于制造芯片布置的方法的一个或多个实施例可以具有以下效果和/或方面中的至少一个：
一个或多个实施例的方面可以是使用简单的PCB（印刷电路板）制造工艺和/或材料来制造芯片（或管芯）布置。
一个或多个实施例的方面可以是使用作为PCB（印刷电路板）材料和/或在PCB工艺中可以被普遍使用的面板。
一个或多个实施例的方面可以是用在层压工艺期间可以不皱缩的稳定化结构替代叠层（例如图1D中所示的叠层105a）的至少一部分。
一个或多个实施例的效果可以是在引线框架的至少一部分中翘曲的阻止或显著的减少。
一个或多个实施例的效果可以是可以损坏芯片的化合物（例如硅化铜）的形成的阻止或显著的减少。
一个或多个实施例的效果可以是CTE失配和/或高残余应力的阻止或显著的减少。
一个或多个实施例的效果可以是在相对低的温度下在芯片和传导层之间的互连（例如冶金互连）的制造。
一个或多个实施例的效果可以是在传导层和/或芯片中翘曲的阻止或显著的减少。
一个或多个实施例的效果可以是在载体上的芯片的精确对准，所述载体可以包含或可以是作为PCB（印刷电路板）材料和/或在PCB工艺中可以被普遍使用的面板。
图2示出了用于制造芯片布置的方法200。
方法200可以比如被用来制造嵌入式芯片（或管芯）布置。
用于制造芯片布置的方法200可以包含：彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构（在202中）；通过密封结构的方式密封芯片和稳定化结构（在204中）；并且形成导电连接到芯片的至少一个接触（在206中）。
通过方法200提供的效果可以是引线框架的至少一部分的翘曲的阻止或显著的减少。
通过方法200提供的效果可以是可以损坏芯片的化合物（例如硅化铜）的形成的阻止或显著的减少。
通过方法200提供的效果可以是CTE失配和/或高残余应力的阻止或显著的减少。
通过方法200提供的效果可以是在相对低的温度下在芯片和传导层之间的互连（例如冶金互连）的制造。
通过方法200提供的效果可以是在传导层和/或芯片中翘曲的阻止或显著的减少。
通过方法200提供的效果可以是在载体上的芯片的精确对准，所述载体可以包含或可以是作为PCB（印刷电路板）材料和/或在PCB工艺中可以被普遍使用的面板。
图3A到图3K示出了图解在图2中所示的方法200的示例的工艺流程。
图3A到图3C示出了制造芯片布置可以包含彼此紧邻并且在载体302上方安置稳定化结构304和芯片306。
在图3A到图3C所示的示例中，稳定化结构304可以被安置在载体302上方（例如如图3B中所示），并且芯片306可以随后紧邻稳定化结构304并且在载体302上方被安置（例如如图3C中所示）。换句话说，稳定化结构304可以在芯片306之前被安置在载体302上方（例如如图3B和3C中所示）。
然而，在另一个示例中，芯片306可以被安置在载体302上方，并且稳定化结构304可以随后紧邻芯片306并且在载体302上方被安置。换句话说，在另一个示例中，芯片306可以在稳定化结构304之前被安置在载体302上方（例如见下面关于图7B和图7C的描述）。
图3A示出了载体302的截面视图300。
载体302可以包含板302a和粘合层302b或可以由板302a和粘合层302b组成。如图3A中所示，粘合层302b可以被安置在板302a上方（例如在板302a上）。载体302的粘合层302b可以比如通过层压工艺（例如真空层压工艺）和/或淀积工艺（尽管其它工艺也可以是可能的）的方式而在载体302的板302a上方被形成。
载体302（例如载体302的板302a）可以包含或可以是面板。载体302（例如载体302的板302a）可以例如包含或可以是箔（例如传导箔），其可以是商业上可获得的（例如从Metfoils AB可获得的箔）。
载体302（例如载体302的板302a）可以包含或可以是作为PCB（印刷电路板）材料可以被普遍使用的计大约300×400 mm2的面板。作为另一个示例，载体302（例如载体302的板302a）可以包含或可以是可以具有大面板尺寸的面板（例如计大约300×400 mm2或更大的面板，比如大约500×600 mm2或更大，尽管其它值也可以是可能的）。
既然载体302（例如载体302的板302a）可以是大面板（例如计大约300×400 mm2），相比于例如图1A到图1G中所示的可以是更小尺寸例如165×68 mm2的引线框架，载体302的收缩和/或膨胀可以在整个面板区域上是更加可预测的。
载体302（例如载体302的板302a）可以包含或可以由以下组成：金属或金属合金。金属可以包含从一组金属选择的至少一种金属，所述组由以下组成：铝、铁、或含有以上提及的金属中的至少一种的合金，尽管其它金属也可以是可能的。比如，载体302（例如载体302的板302a）可以包含或可以由以下组成：合金，包含或由铁和至少一种其它元素（例如碳）组成。比如，载体302（例如载体302的板302a）可以包含或可以由以下组成：钢。
载体302（例如载体302的粘合层302b）可以包含或可以由以下组成：非传导材料。载体302（例如载体302的粘合层302b）可以包含或可以由以下组成：释放胶带（例如热释放胶带，例如临时热释放胶带）。
载体302（例如载体302的粘合层302b）可以包含或可以由以下组成：带有热释放属性的双侧粘性胶带（也就是，元件和/或组件可以通过加热和/或固化双侧粘性胶带的方式而从双侧粘性胶带被分开和/或被释放）。
载体302可以包含至少一个对准标记302AL，所述对准标记可以被配置成对准可以随后形成和/或安置在载体302上方的结构和/或组件和/或层。
图3B示出了安置在载体302上方的稳定化结构304的截面视图301。
稳定化结构304可以通过层压工艺（例如真空层压工艺）的方式被安置在载体302上方，尽管其它工艺也可以是可能的。比如，稳定化结构304可以被层压到载体302的粘合层302b。
稳定化结构304可以包含至少一个对准标记304AL，所述对准标记可以被配置成将稳定化结构304对准到载体302。比如，稳定化结构304的至少一个对准标记304AL可以被对准到载体302的至少一个对准标记302AL，因而将稳定化结构304对准到载体302。换句话说，在载体上方安置稳定化结构304可以包含将稳定化结构304对准到载体302，例如通过稳定化结构304的至少一个对准标记304AL和载体302的至少一个对准标记302AL的方式。
稳定化结构304可以包含贯通开口304O（例如一个或多个贯通开口），所述贯通开口可以通过打孔工艺、布线工艺、钻孔工艺、刻蚀工艺（例如湿法刻蚀和/或干法刻蚀工艺）、和激光结构化工艺中的至少一种的方式被形成，尽管其它工艺也可以是可能的。贯通开口304O可以在在载体302上方安置稳定化结构304之前被形成。
稳定化结构304可以包含衬底层304A和安置在衬底层304A上方的接合层304BL。接合层304BL可以通过层压工艺（例如真空层压工艺）的方式在衬底层304A上方被形成，尽管其它工艺也可以是可能的。在在载体302上方安置稳定化结构304之前，接合层304BL可以在衬底层304A上方被形成。
稳定化结构304的接合层304BL可以被配置成附连稳定化结构304的衬底层304A到载体302。在这点上，在载体302上方安置稳定化结构304可以包含通过稳定化结构304的接合层304BL的方式附连稳定化结构304的衬底层304A到载体302（例如载体302的粘合层302b），如图3B中所示。比如，稳定化结构304的接合层304BL可以被安置在稳定化结构304的衬底层304A和载体302（例如载体302的粘合层302b）之间，如图3B中所示。
接合层304BL可以包含或可以是树脂薄膜（例如B阶树脂薄膜）。作为另一个示例，接合层304BL可以包含或可以由以下组成：可以被用于将PCB层层压在一起的材料，尽管其它材料也可以是可能的。
图4A和图4B示出了用于在在载体302上方安置稳定化结构304之前形成稳定化结构304的贯通开口304O和接合层304BL的方法的示例。
如图4A中所示在视图400中，接合层304BL可以被安置在衬底层304A上方。如上所述，接合层304BL可以通过层压工艺的方式在衬底层304A上方被形成。
接合层304BL的厚度T1可能取决于接合层304BL的材料。接合层304BL的厚度T1可以在从大约5μm到大约150μm的范围里，例如在从大约10μm到大约100μm的范围里，例如在从大约20μm到大约90μm的范围里，例如在从大约20μm到大约60μm的范围里，例如在从大约20μm到大约40μm的范围里，例如大约30μm。
如图4B中所示在视图401中，贯通开口304O（例如至少一个贯通开口）可以在衬底层304A上方形成接合层304BL之后被形成（例如穿过衬底层304A和接合层304BL）。如上所述，贯通开口304O可以通过打孔工艺、布线工艺、钻孔工艺、刻蚀工艺（例如湿法刻蚀和/或干法刻蚀）、和激光结构化工艺中的至少一种的方式被形成，尽管其它工艺也可以是可能的。
接合层304BL的厚度T1可以被确定以使得可以存在至少足够的可以填充载体302的开口（例如腔）的接合层304BL的材料，倘若载体302包含开口（例如腔）。这作为在图5A和图5B中的示例被图解。
图5A和图5B示出了包含至少一个开口302O的载体302，所述开口可以用稳定化结构304的接合层304BL的材料填充。
如图5A中所示在视图500中，载体302（例如载体302的板302a）可以包含至少一个开口302O。图5A可以比如是在图3A中所示的载体302的一部分的放大视图。
如图5B中所示在视图501中，载体302的至少一个开口302O可以被稳定化结构304的接合层304BL填充。图5B可以比如是在图3B中所示的稳定化结构304的接合层304BL和载体302的一部分的放大视图。
如图5B中所示，接合层304BL的第一部分304BL-1可以填充载体302的至少一个开口302O，并且接合层304BL的第二部分304BL-2可以被安置在在至少一个开口302O外部的载体302的表面的至少一部分上方。因此，接合层304BL的厚度T1可以被确定以使得可以存在足够的材料以填充载体的至少一个开口302O并且以装衬（例如涂布）在至少一个开口302O外部的载体302的表面的部分，如图5B中所示。
因此，通过确定接合层304BL的厚度T1，载体302的至少一个开口302O可以用接合层304BL的材料填充，而不必取决于用于填充载体302的至少一个开口302O的随后层和/或结构的（例如密封结构）的材料。从而，随后层和/或结构（例如密封结构）的材料可以只需要填充稳定化结构304的贯通开口304O的至少一部分，而不必填充载体302的至少一个开口302O。
有关图3B，在载体302上方安置稳定化结构304可以包含在载体302的至少一个开口302O上方安置稳定化结构，其中接合层304BL的第一部分304BL-1可以填充载体302的至少一个开口302O，并且其中接合层304BL的第二部分304BL-2可以被安置在在至少一个开口302O外部的载体302的表面的至少一部分上方。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成阻止或显著地减少在通过方法200的方式制造的芯片布置中的翘曲。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成阻止或显著地减少在通过方法200的方式制造的芯片布置中的CTE失配和/或高残余应力。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成阻止或显著地减少在通过方法200的方式制造的芯片布置中的皱缩。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成改进（例如优化）通过方法200的方式制造的芯片布置中的机械和/或热和/或电属性。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成电和/或热隔离可以被包含在通过方法200的方式制造的芯片布置中的芯片。
稳定化结构304（例如稳定化结构304的衬底层304A）可以被配置成冷却可以被包含在通过方法200的方式制造的芯片布置中的芯片。
稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：层压材料（例如固化的层压材料）。比如，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：PCB层压材料（例如固化的PCB层压材料）。作为另一个示例，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：FR4层压材料（例如固化的FR4层压材料）。
包含层压材料或由层压材料组成的稳定化结构304可以比如被配置成阻止或显著地减少在通过方法200的方式制造的芯片布置中的翘曲和/或CTE失配和/或高残余应力和/或皱缩。包含层压材料或由层压材料组成的稳定化结构304可以比如被配置成改进（例如优化）通过方法200的方式制造的芯片布置的机械属性。
稳定化结构304可以包含可以比如嵌入在稳定化结构304的衬底层304A中的至少一个芯片（或管芯）。所述至少一个芯片（或管芯）可以比如被配置成与可以被包含在稳定化结构304中（例如嵌入在稳定化结构的衬底层304A中）和/或可以在稳定化结构304外的芯片一起操作。包含至少一个芯片（或管芯）的稳定化结构304可以比如被配置成改进（例如优化）通过方法200的方式制造的芯片布置的电属性。
稳定化结构304可以包含至少一个通孔（例如贯穿通孔，例如贯穿通孔的矩阵），所述通孔可以比如被嵌入在稳定化结构304的衬底层304A中。包含至少一个通孔（例如贯穿通孔的矩阵）的稳定化结构304可以比如被配置成改进（例如优化）通过方法200的方式制造的芯片布置的机械和/或热和/或电属性。
稳定化结构304（例如稳定化结构304的衬底层304A）可以包含至少一个导电层（例如铜层），所述导电层可以适合于电信号的路由和/或重新分布。
在稳定化结构304（例如稳定化结构304的衬底层304A）可以包含一个导电层的示例中，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以是单层RDL（重新分布层）。
在稳定化结构304（例如稳定化结构304的衬底层304A）可以包含多个导电层的另一个示例中，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以是多层RDL。在这样的示例中，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含延伸穿过稳定化结构304（例如稳定化结构304的衬底层304A）的至少一部分的至少一个通孔。所述至少一个通孔可以比如电连接多个导电层中的第一导电层到多个导电层中的第二导电层。换句话说，多个导电层中的至少两个导电层可以是彼此电连接的。
稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：聚合物材料（例如聚酰亚胺材料）。包含聚合物材料或由聚合物材料组成的稳定化结构304可以比如被配置成改进（例如优化）通过方法200的方式制造的芯片布置的机械和/或热和/或电属性。包含聚合物材料或由聚合物材料组成的稳定化结构304可以比如被配置成电和/或热隔离可以被包含在通过方法200的方式制造的芯片布置中的芯片。
稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：金属或金属合金。金属可以包含从一组金属选择的至少一种金属，所述组由以下组成：铜、铝、钛、钨、镍、钯、金或含有以上提及的金属中的至少一种的合金，尽管其它金属也可以是可能的。比如，稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：铜。包含金属或金属合金或由金属或金属合金组成的稳定化结构304可以被配置成冷却可以被包含在通过方法200的方式制造的芯片布置中的芯片。包含金属或金属合金或由金属或金属合金组成的稳定化结构304比如可以被配置成改进（例如优化）通过方法200的方式制造的芯片布置的机械和/或热和/或电属性。
稳定化结构304（例如稳定化结构304的衬底层304A）可以包含或可以由以下组成：陶瓷材料。包含陶瓷材料或由陶瓷材料组成的稳定化结构304比如可以被配置成电和/或热隔离可以被包含在通过方法200的方式制造的芯片布置中的芯片。包含陶瓷材料或由陶瓷材料组成的稳定化结构304比如可以被配置成封闭可以被包含在通过方法200的方式制造的芯片布置中的芯片。包含陶瓷材料或由陶瓷材料组成的稳定化结构304可以比如被配置成优化通过方法200的方式制造的芯片布置的机械和/或热和/或电属性。
图3C示出了紧邻稳定化结构304并且在载体302上方安置的芯片306的截面视图303。
只有两个芯片306被示出作为示例，然而，芯片的数量可以少于两个（例如一个）或多于两个，并且可以比如是三、四、五、六、七、八、九个或大约几十或甚至更多芯片。
芯片306可以比如是用于MEMS和/或逻辑和/或存储器和/或功率应用的芯片，尽管用于其它应用的芯片也可以是可能的。
如图3C中所示，芯片306可以包含第一侧306a和与第一侧306a相对的第二侧306b。芯片306的第一侧306a和第二侧306b分别可以包含或可以是芯片306的前侧和后侧。作为另一个示例，芯片306的第一侧306a可以包含或可以是芯片306的有源侧。
芯片306可以包含至少一个接触306c。芯片306的至少一个接触306c可以比如为芯片306提供接口（例如电和/或热接口）。比如，信号（例如，电信号、功率供给电势、地电势等等）可以经由至少一个接触306c与芯片306交换。作为另一个示例，热可以通过至少一个接触306c的方式被传导远离芯片306。
芯片306的至少一个接触306c可以比如被安置在第一侧306a（例如有源侧）、第二侧306b（例如背侧）、或两者。比如，至少一个接触306c可以包含或可以是可以比如被安置在芯片306的第二侧306b（背侧）上方的金属化层。在图3C所示的示例中，至少一个接触306c可以被安置在芯片306的第一侧306a（例如有源侧）和第二侧306b（背侧）（图3C中未示出安置在第二侧306b的至少一个接触306c）。在另一个示例中，至少一个接触306c可以被安置在芯片306的第一侧306a和第二侧306b中的一个。
在图3C所示的示例中，芯片306的第一侧306a（例如有源侧）可以面对载体302和/或可以与载体302接触（例如物理接触）。芯片306的这样的布置可以比如称为芯片306的面朝下的布置。
在另一个示例中，芯片306的第二侧306a（例如背侧）可以面对载体302和/或可以与载体302接触（例如物理接触）（例如见下面关于图6C的描述）。在这个示例中，芯片306的这样的布置可以称为芯片306的面朝上的布置。
如图3C中所示，芯片306可以被安置在载体302的粘合层302b上方。因此，彼此紧邻并且在载体302上方安置稳定化结构304和芯片306可以包含彼此紧邻并且在载体302的粘合层302b上方安置稳定化结构304和芯片306。
如上所述，稳定化结构304可以包含至少一个对准标记304AL，并且载体302可以包含至少一个对准标记302AL。在这点上，彼此紧邻并且在载体302上方安置稳定化结构304和芯片306可以包含：通过至少一个对准标记304AL和/或至少一个对准标记302AL的方式将芯片306对准到稳定化结构304，并且紧邻稳定化结构304并且在载体302上方安置芯片306。换句话说，芯片306可以通过稳定化结构304的至少一个对准标记304AL和/或载体302的至少一个对准标记302AL的方式被对准（例如精确地对准）。
在图3C所示的示例中，一个或多个芯片306中的每一个可以被安装在大的载体302（例如300×400 mm2）上，并且使用相同的对准标记（例如稳定化结构304和/或载体302的对准标记）被对准。因此，遍及载体302的全部区域（例如整个面板区域）对准精确性可以是良好的。
如上所述，图3A到图3C示出了示例，其中稳定化结构304可以被安置在载体302上方（例如如图3B中所示），并且芯片306可以随后被紧邻稳定化结构304并且在载体302上方被安置（例如如图3C中所示）。然而，在另一个示例中，芯片306可以被安置在载体302上方，并且稳定化结构304可以随后被紧邻芯片306并且在载体302上方被安置。在这样的示例中，芯片306可以通过载体302的至少一个对准标记302AL的方式被对准到载体302。稳定化结构304可以通过载体302的至少一个对准标记302AL和/或稳定化结构304的至少一个对准标记304AL的方式随后被对准到芯片306和/或载体302。
如上所述，稳定化结构304可以包含贯通开口304O。在这点上，彼此紧邻并且在载体302上方安置芯片306和稳定化结构304可以包含在稳定化结构304的贯通开口304O之内并且在载体302上方安置芯片306，如图3C中所示。
图3A到图3C中所示的示例可以比如被认为与在方法200的202中公开的“彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构”等同。
图3D和图3E示出了通过密封结构308的方式密封的稳定化结构304和芯片306的截面视图305和307。
图3D和图3E中所示的示例可以比如被认为与在方法200的204中公开的“通过密封结构的方式密封芯片和稳定化结构”等同。
如图3D中所示在视图305中，密封芯片306和稳定化结构304可以包含在芯片306、稳定化结构304和载体302上方叠合密封结构308。
密封结构308可以包含绝缘层308a。图3D中所示的密封结构308可以附加地包含传导层308b。然而，在另一个示例中，密封结构308可以只包含绝缘层308a。如在图3D中所示的示例中图解的，绝缘层308a可以被安置在芯片306和传导层308b之间。
密封结构308（例如密封结构308的绝缘层308a）可以包含以下中的至少一种或可以由以下中的至少一种组成：成型材料、预浸料材料、树脂材料、和层压材料（例如未固化的层压材料），尽管其它材料也可以是可能的。
密封结构308（例如密封结构308的传导层308b）可以包含或可以由以下组成：导电材料和/或导热材料。比如，密封结构308（例如密封结构308的传导层308b）可以包含或可以由以下组成：金属或金属合金。金属可以包含从一组金属选择的至少一种金属，所述组由以下组成：铜、铝、钛、钨、镍、钯、金或含有以上提及的金属中的至少一种的合金，尽管其它金属也可以是可能的。比如，密封结构308（例如密封结构308的传导层308b）可以包含或可以由以下组成：铜或铜合金。
如上有关图3C中所示的芯片306所述，至少一个接触306c可以被安置在芯片306的第一侧306a（例如有源侧）和/或第二侧306b（例如背侧）。密封结构308的传导层308b可以适合于与稳定化结构304和/或芯片306形成随后的电和/或热连接。比如，密封结构308的传导层308b可以是到安置在芯片306的第二侧306b的至少一个接触306c的电和/或热连接的至少一部分。
如图3E中所示在视图307中，通过密封结构308的方式密封芯片306和稳定化结构304可以包含施加热和压力（通过箭头310指示）以将密封结构308、芯片306和稳定化结构304融合在一起。施加热和压力（通过箭头310指示）可以包含或可以是层压工艺。换句话说，通过密封结构308的方式密封芯片306和稳定化结构304可以包含或可以由以下组成：层压工艺。
施加的热和/或压力（通过箭头310指示）可以软化（例如熔化）密封结构308（例如密封结构308的绝缘层308a）以使得密封结构308（例如密封结构308的绝缘层308a）流进并且填充稳定化结构304的贯通开口304O。密封结构308的至少一部分（例如密封结构308的传导层308b和/或绝缘层308a的至少一部分）可以在热和/或压力的施加之后被附加地安置在芯片306和稳定化结构304上方，如图3E中所示。
图3F到图3K示出了图解到芯片306的至少一个接触306c的至少一个导电连接的形成的截面视图。
图3F到图3K中所示的示例比如可以被认为与在方法200的206中公开的“形成导电连接到芯片的至少一个接触”等同。
如图3F中所示在视图309中，形成至少一个导电连接到芯片306的至少一个接触306c可以包含去除载体302，例如以暴露芯片306的至少一个接触306c。比如，芯片306的至少一个接触306c随着载体302的去除可以是可见的和/或暴露的。在图3F所示的示例中，安置在芯片306的第一侧306a（例如有源侧）的至少一个接触306c通过载体302的去除可以是可见的和/或暴露的。在图3F所示的示例中，接合层304BL可以随着载体302被去除（例如通过溶解、剥落、和固化中的至少一种的方式）。
如上所述，载体302可以包含板302a和粘合层302b。因此，去除载体302可以包含去除载体302的板302a和粘合层302b，例如以暴露芯片306的至少一个接触306c。去除载体302的粘合层302b可以包含溶解粘合层302b（通过溶剂的方式）、剥落粘合层302b以及固化粘合层302b中的至少一种。比如，如上所述，载体302（例如载体302的粘合层302b）可以包含或可以由以下组成：带有热释放属性的双侧粘性胶带（也就是，元件可以通过加热和/或固化双侧粘性胶带的方式从双侧粘性胶带被分开和/或被释放）。在这样的示例中，粘合层302b可以被固化，因而，从载体302分开芯片306和稳定化结构304。稳定化结构304和芯片306可以通过密封结构308（例如密封结构308的绝缘层308a）的方式被固定就位。
如图3G中所示在视图311中，形成导电连接到芯片306的至少一个接触306c可以包含在芯片306的至少一个接触306c上方（例如芯片306的至少一个暴露的接触306c）安置第二传导层312b。在图3G所示的示例中，第二传导层312b可以被安置于安置在芯片306的第一侧306a的至少一个接触306c上方，所述至少一个接触306c可以是暴露的和/或可见的（例如由于载体302的去除）。既然稳定化结构304紧邻芯片306被安置，第二传导层312b也可以在稳定化结构304上方被安置。
第二传导层312b可以包含或可以由以下组成：导电材料和/或导热材料。比如，第二传导层312b可以包含或可以由以下组成：金属或金属合金。金属可以包含从一组金属选择的至少一种金属，所述组由以下组成：铜、铝、钛、钨、镍、钯、金或含有以上提及的金属中的至少一种的合金，尽管其它金属也可以是可能的。比如，第二传导层312b可以包含或可以由以下组成：铜或铜合金。
如图3G中所示，在芯片306的至少一个接触306c上方安置第二传导层312b可以包含在第二传导层312b和芯片306的至少一个接触306c（例如芯片的暴露的接触，例如，安置在芯片306的第一侧306a的至少一个接触306c）之间安置第二绝缘层312a。
第二绝缘层312a可以包含或可以由以下组成：成型材料、预浸料材料、树脂材料和层压材料（例如未固化的层压材料）中的至少一种，尽管其它材料也可以是可能的。
如上有关图3C中所示的芯片306所述，至少一个接触306c可以被安置在芯片306的第一侧306a（例如有源侧）和/或第二侧306b（例如背侧）。在图3C所示的示例中，第二传导层312b可以适合于与稳定化结构304和/或芯片306（例如安置在芯片306的第一侧306a的至少一个接触306c）形成导电连接。
如图3H中所示在视图313中，在芯片306的至少一个接触306c（例如在安置在芯片306的第一侧306a的至少一个接触306c）上方安置第二传导层312b可以包含施加热和压力（通过箭头314指示）以将第二传导层312b、第二绝缘层312a、密封结构308、芯片306、和稳定化结构304融合在一起。施加热和压力（通过箭头314指示）可以包含或可以是层压工艺。换句话说，在芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）上方安置第二传导层312b可以包含或可以由以下组成：层压工艺。
在芯片306的至少一个接触306c（例如芯片306的至少一个暴露的接触306c）和第二传导层312b之间的距离D可以在图3H中所示的芯片布置的横向广度上至少实质相等。距离D可以通过控制第二绝缘层312a的厚度而被容易地控制。
如上所述，可以与芯片306的至少一个接触306c形成导电连接。如上所述，图3C到图3K中所示的芯片306的至少一个接触306c可以被安置在芯片306的第一侧306a和第二侧306b。因此，可以与芯片306的第一侧306a和第二侧306b形成导电连接。在另一个示例中，取决于芯片306的至少一个接触306c可以被安置的位置，可以形成导电连接到芯片306的第一侧306a或第二侧306b。
如图3I中所示在视图315中和图3J中所示在视图317中，形成导电连接到芯片306的至少一个接触306c可以包含在密封结构308中形成至少一个开口316以暴露芯片306的至少一个接触306c（例如安置在芯片306的第二侧306b的至少一个接触306c）。比如，至少一个开口316可以在密封结构308的传导层308b中被形成，如图3I中所示。至少一个开口316可以通过刻蚀工艺（例如微刻蚀工艺，例如微通孔刻蚀工艺）和/或钻孔工艺（例如微钻孔工艺）的方式在密封结构308中被形成。
至少一个开口316可以随后被加深（例如延伸穿过密封结构308的绝缘层308a）以暴露芯片306的至少一个接触306c（例如安置在芯片306的第二侧306b的至少一个接触306c），如图3J中所示。至少一个开口316可以通过清洗工艺和/或钻孔工艺（例如通孔清洗和/或钻孔工艺，例如微通孔清洗和/或钻孔工艺）的方式被加深。
如图3I中所示在视图315中和图3J中所示在视图317中，形成导电连接到芯片306的至少一个接触306c可以包含在第二传导层312b和第二绝缘层312a中形成至少一个开口318以暴露芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）。比如，至少一个开口318可以在第二传导层312b中被形成，如图3I中所示。至少一个开口318可以通过刻蚀工艺（例如微刻蚀工艺，例如微通孔刻蚀工艺）和/或钻孔工艺（例如微钻孔工艺）的方式在第二传导层312b中被形成。
至少一个开口318可以随后被加深（例如延伸穿过第二绝缘层312a）以暴露芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c），如图3J中所示。至少一个开口318可以通过清洗工艺和/或钻孔工艺（例如通孔清洗和/或钻孔工艺，例如微通孔清洗和/或钻孔工艺）的方式被加深。
在图3I和图3J所示的示例中，至少一个开口323可以被形成以暴露稳定化结构304中的至少一部分。至少一个开口323可以通过有关至少一个开口316和至少一个开口318而使用的类似工艺的方式被形成和/或被加深。在另一个示例中，然而，可以不存在可以暴露稳定化结构304中的至少一部分的开口。
形成至少一个开口316和/或318和/或323（例如通过刻蚀工艺和/或微通孔清洗和/或钻孔工艺的方式）可以包含使用稳定化结构的至少一个对准标记304AL，其可以改进刻蚀工艺和/或微通孔清洗和/或钻孔工艺的精确性和/或准确性。
如图3K中所示在视图319中，形成导电连接到芯片306的至少一个接触306c可以包含电镀工艺（通过箭头320指示）。在一个或多个示例中，种子金属或种子金属合金（例如种子铜）可以在电镀工艺（通过箭头320指示）之前或作为电镀工艺的一部分被溅射。电镀工艺（通过箭头320指示）可以比如用导电材料填充至少一个开口316、318和/或323。
在图3K所示的示例中，在第二传导层312b和芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）之间的导电连接可以通过电镀工艺（通过箭头320指示）的方式被形成。作为另一个示例，在密封结构308的传导层308b和芯片306的至少一个接触306c（例如安置在芯片306的第二侧306b的至少一个接触306c）之间的导电连接可以通过电镀工艺（通过箭头320指示）的方式被形成。
在图3K所示的示例中，导电连接也可以在密封结构308的传导层308b和稳定化结构304之间通过电镀工艺（通过箭头320指示）的方式被形成。
用于形成导电连接到芯片306的至少一个接触306c的电镀工艺（通过箭头320指示）可以包含化学镀工艺或电化学镀工艺或直接金属化工艺。
形成导电连接到芯片306的至少一个接触306c可以包含例如在图3K中所示的电镀工艺之后图案化密封结构308的传导层308a和/或第二传导层312b。图案化密封结构308的传导层308a和/或第二传导层312b可以包含或可以由以下组成：刻蚀工艺（例如干法刻蚀和/或湿法刻蚀工艺）。图案化工艺可以比如利用至少一个对准标记，其可以改进图案化工艺的精确性和/或准确性。至少一个对准标记可以比如被安置在传导层308b和/或第二传导层312b。这个对准标记可以比如例如在载体302的去除之前通过复制稳定化结构304的至少一个对准标记304AL和/或载体302的至少一个对准标记302AL的方式被形成。
如上所述，图案化工艺可以在图3K中所示的电镀工艺之后被执行。然而，在另一个示例中，至少一个开口316和/或318和/或323可以通过结构化的淀积工艺和/或选择性电镀工艺的方式用导电材料填充。比如，图案化的抗蚀剂材料（例如光致抗蚀剂材料）可以在密封结构308的传导层308b和/或第二传导层312b上方被形成，其中至少一个开口316和/或318和/或323可以使之暴露（也就是，没有被图案化的抗蚀剂材料覆盖）。随后，电镀工艺可以被执行，其可以形成导电连接到芯片306的至少一个接触306c。在这样的示例中，导电连接可以在没有被图案化的抗蚀剂材料覆盖的稳定化结构304和/或芯片306的部分上方被形成（例如通过择性淀积和/或选择性电镀的方式）。
图6A到图6I示出了图解在图2中所示的方法200的另一个示例的工艺流程。
图6A到图6I中的与图3A到图3K中相同的参考记号指代与图3A到图3K中相同或相似的元件。因而那些元件将不会在这里再次详细描述；参考以上描述。图6A到图6I和图3A到图3K之间的差异在以下被描述。
如图6C中所示在视图603中，芯片306可以被布置在面朝上的布置中。换句话说，芯片306的第二侧306b（例如背侧）可以面对载体302和/或可以与载体302接触（例如物理接触）。
如图6F中所示在视图609中，形成至少一个导电连接到芯片306的至少一个接触306c可以例如包含去除载体302以暴露芯片306的至少一个接触306c。在图6F所示的示例中，安置在芯片306的第二侧306b（例如背侧）的至少一个接触306c可以随着载体302的去除而被暴露。
如上所述，安置在芯片306的第二侧306b（例如背侧）的至少一个接触306c可以包含或可以由以下组成：金属化层。因此，在图6F所示的示例中，芯片306的金属化层可以随着载体302的去除而被暴露。
如在图6G中所示在视图611中和在图6H中所示在视图613中，形成导电连接到芯片306的至少一个接触306c可以包含在密封结构308中形成至少一个开口316以暴露芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）。比如，至少一个开口316可以在密封结构308的传导层308b中被形成，如图6G中所示。至少一个开口316可以通过刻蚀工艺（例如微刻蚀工艺，例如微通孔刻蚀工艺）和/或钻孔工艺（例如微钻孔工艺）的方式在密封结构308中被形成。
至少一个开口316可以随后被加深（例如延伸穿过密封结构308的绝缘层308a）以暴露芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c），如图6H中所示。至少一个开口316可以通过清洗工艺和/或钻孔工艺（例如通孔清洗和/或钻孔工艺，例如微通孔清洗和/或钻孔工艺）的方式被加深。
在图6G和图6H所示的示例中，可以不存在为暴露稳定化结构304中的至少一部分而形成的开口。然后，在另一个示例中，至少一个开口323可以被形成以暴露稳定化结构304的至少一部分。
如图6I中所示在视图615中，形成导电连接到芯片306的至少一个接触306c可以包含电镀工艺（通过箭头320指示）。比如，在密封结构308的传导层308b和芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）之间的导电连接可以通过电镀工艺（通过箭头320指示）的方式被形成。作为另一个示例，到安置在芯片306的第二侧306b的至少一个接触306c的导电连接可以通过电镀工艺（通过箭头320指示）的方式被形成。
用于形成导电连接到芯片306的至少一个接触306c的电镀工艺（通过箭头320指示）可以包含化学镀工艺或电化学镀工艺或直接金属化工艺。
如上有关图3A到图3K所示的示例所述，形成导电连接到芯片306的至少一个接触306c可以包含图案化电镀的导电连接。以上所述的图案化工艺的特征可以相似地可应用到图6A到图6I所示的示例。
图7A到图7K示出了图解在图2中所示的方法200的又一个示例的工艺流程。
图7A到图7K中的与图3A到图3K中相同的参考记号指代与图3A到图3K中相同或相似的元件。因而那些元件将不会在这里再次详细描述；参考以上描述。图7A到图7K和图3A到图3K的差异在以下被描述。
如图7B中所示在视图701中，芯片布置可以包含多个芯片306。至少一个芯片306可以被布置在面朝上的布置中（也就是，第二侧306b可以面对载体302和/或与载体302接触（例如物理接触）），并且至少一个其它芯片306可以被布置在面朝下的布置中（也就是，第一侧306a可以面对载体302和/或与载体302接触（例如物理接触））。
如图7B中所示，芯片306可以在稳定化结构304之前被安置在载体302上方。在这样的示例中，载体的至少一个对准标记302AL可以被用来将芯片306对准到载体302。
如图7C中所示在视图703中，稳定化结构304可以在安置芯片306之后被安置。在这样的示例中，载体的至少一个对准标记302AL可以被用来对准稳定化结构304。比如，稳定化结构304的至少一个对准标记304AL和载体302的至少一个对准标记302AL可以被用来对准稳定化结构304。
图7D到图7K示出了工艺流程，其可以使用以上关于图3D到图3K所描述的工艺来执行。
图8A到图8K示出了图解应用到三维（3D）芯片布置制造的在图2中所示的方法200的示例的工艺流程。
图8A到图8K中的与图7A到图7K中相同的参考记号指代与图7A到图7K中相同或相似的元件。因而那些元件将不会在这里再次详细描述；参考以上描述。图8A到图8K中与图7A到图7K的差异在以下被描述。
如图8F中所示，第一模块802可以被布置在第二模块804上方。第三绝缘层806可以被安置在第一模块802和第二模块804之间。
第一模块802和第二模块804可以每个包含或可以是图8E中所示的芯片布置。也就是，第一模块802和第二模块804中的每一个可以包含载体302、芯片306、稳定化结构304、和密封结构308（例如密封结构308可以包含绝缘层308a，并且可以没有传导层308b）。
如图8F中所示，第一模块802、第二模块804、和第三绝缘层806可以被安置在工件808上方。第一模块802、第二模块804、和第三绝缘层806可以通过第一模块802和/或第二模块804的载体302的至少一个对准标记302AL的方式被彼此对准。
如图8G中所示在视图811中，第一模块802、第二模块804、和第三绝缘层806可以被按压在一起（通过箭头812指示）以形成3D芯片布置。
如图8H中所示在视图813中，第一模块802和第二模块804的各自的载体可以被去除以暴露第一模块802和第二模块804的芯片306的至少一个接触306c。
如图8I中所示在视图815中，形成导电连接到芯片306的至少一个接触306c可以包含在第一模块802和第二模块804的芯片306的至少一个接触306c上方安置第二传导层312b。在图8I所示的示例中，第二传导层312b可以被安置于安置在第一模块802和第二模块804的芯片306的第一侧306a的至少一个接触306c上方。如图8I中所示，在芯片306的至少一个接触306c上方安置第二传导层312b可以包含在第二传导层312b和芯片306的至少一个接触306c之间安置第二绝缘层312a。
如图8J中所示在视图817中，形成导电连接到芯片306的至少一个接触306c可以包含在第二传导层312b和第二绝缘层312a中形成至少一个开口318以暴露芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）。至少一个开口318可以通过以上关于图3I和图3J所描述的工艺的方式被形成和/或被加深。
形成导电连接到芯片306的至少一个接触306c可以包含在3D芯片布置中形成至少一个贯穿通孔814。至少一个贯穿通孔814可以通过与以上有关至少一个开口316、318、和/或323所描述的那些相似或相同的工艺的方式被形成。
如图8K中所示在视图819中，形成导电连接到芯片306的至少一个接触306c可以包含电镀工艺（通过箭头320指示）。比如，在密封结构308的传导层308b和第一模块802与第二模块804的芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）之间的导电连接可以通过电镀工艺（通过箭头320指示）的方式被形成。电镀工艺（通过箭头320指示）可以用导电材料装衬至少一个贯穿通孔814和/或填充至少一个开口318。
电镀的导电连接可以被图案化，如上有关图3K所述。
如上所述，用于制造芯片布置的传统方法可以包含在预浸料内部嵌入芯片，并且可以包含接合可以用非传导粘合剂被面朝下安置在铜箔上的芯片。与这样的示例相比较，既然在第二传导层312b和芯片306的至少一个接触306c（例如安置在芯片306的第一侧306a的至少一个接触306c）之间的第二绝缘层312a在使用真空层压之后被形成，方法200可以避免这样的传统方法的劣势（例如HAST问题，分层等等）。
如上所述，用于制造芯片布置的传统方法可以包含eWLB制造工艺。与eWLB制造工艺相比较，方法200可以允许制造双侧布置，其中芯片306可以被布置在面朝上和/或面朝下的布置中。与eWLB制造工艺相比较，方法200可以允许与芯片306的第一侧306a和/或第二侧306b形成电镀的电连接。与eWLB制造工艺相比较，方法200可以允许与芯片306的第二侧306b（例如背侧）的导电连接通过电镀工艺的方式而形成。与eWLB制造工艺相比较，方法200可以允许标准PCB材料（例如标准加强PCB材料）、大面板尺寸和低成本PCB制造工艺（而不是晶圆级工艺）的使用。这可以容易结合和/或包含在标准PCB生产中。
如上所述，用于制造芯片布置的传统方法可以包含图1A到图1G中所示的示例。与所述示例相比较，方法200可以允许制造双侧布置，其中芯片306可以被布置在面朝上和/或面朝下的布置中。与图1A到图1G中所示的示例相比较，方法200可以允许与芯片306的第一侧306a和/或第二侧306b的电镀的电连接的形成。与图1A到图1G中所示的示例相比较，方法200可以允许与芯片306的第二侧306b（例如背侧）的电连接通过电镀工艺的方式而形成。与图1A到图1G中所示的示例相比较，芯片306可以使用载体302的至少一个对准标记302AL被对准到可以具有大尺寸（例如与生产面板相同的尺寸）的载体302。与图1A到图1G中所示的引线框架102相比较，所述引线框架可以比如更小（例如大约165×68 mm2），方法200可以提供芯片306到载体302的精准对准。既然与图1A到图1G中所示的示例相比较，可以不需要多个引线框架102，方法200的效果可以是多个引线框架102（其也可以称为子面板）之间附加容限的减少或阻止。
如上所述，芯片306可以被安置在面朝下的布置中。在这样的布置中，芯片306的至少一个接触306c和第二传导层312b之间的距离可以在芯片布置的横向广度上至少实质上等同。距离可以通过控制第二绝缘层312a的厚度而被容易地控制。这可以允许至少一个开口316、318和323的更容易的形成。
如与用于制造芯片布置的传统方法相比较，方法200可以允许芯片306在面朝上或面朝下布置或两者中的布置，并且允许形成从第一侧306a和/或第二侧306b到芯片306的导电连接，因而使能3D芯片布置的制造。
图9A到图9C示出了图解在图2中所示的方法200的其它示例的流程图。
作为示例，图9A中所示的流程图900示出了工艺902，所述工艺902可以比如被认为与图4A和图4B中所示的工艺等同。
图9A的流程图900中所示的工艺904可以比如被认为与图6B中所示的工艺等同。
图9A的流程图900中所示的工艺906可以比如被认为与图6C中所示的工艺等同。
图9A的流程图900中所示的工艺908可以比如被认为与图6D中所示的工艺等同。
图9A的流程图900中所示的工艺910可以比如被认为与图6E中所示的工艺等同。
图9A的流程图900中所示的工艺912可以比如被认为与图6F中所示的工艺等同。
图9A的流程图900中所示的工艺914可以比如被认为与图6G和图6H中所示的工艺等同。
图9A的流程图900中所示的工艺916可以比如被认为与以上所述的可以在电镀工艺之前或作为电镀工艺（通过箭头320指示）的一部分被溅射的种子金属或种子金属合金（例如种子铜）等同。
图9A的流程图900中所示的工艺918可以比如被认为与图6I中所示的工艺等同。
图9A的流程图900中所示的工艺920可以比如被认为与以上所述的图案化工艺等同。
作为另一个示例，图9B中所示的流程图901示出了工艺901，所述工艺901可以比如被认为与图4A和图4B中所示的工艺等同。
图9B的流程图901中所示的工艺922可以比如被认为与图7B中所示的工艺等同。
图9B的流程图901中所示的工艺924可以比如被认为与图7C和图7D中所示的工艺等同。
图9B的流程图901中所示的工艺926可以比如被认为与图7E中所示的工艺等同。
图9B的流程图901中所示的工艺928可以比如指示载体302的至少一个对准标记302AL和稳定化结构304的至少一个对准标记304AL可以在密封结构308被复制（例如在密封结构308的表面上方被复制）。
图9B的流程图901中所示的工艺930可以比如被认为与图7F中所示的工艺等同。
图9B的流程图901中所示的工艺932可以比如被认为与图7G和图7H中所示的工艺等同。
图9B的流程图901中所示的工艺934可以比如被认为与图7I和图7J中所示的工艺等同。
图9B的流程图901中所示的工艺936可以比如被认为与图7K中所示的工艺等同。
图9B的流程图901中所示的工艺938可以比如被认为与以上所述的图案化工艺等同。
作为又一个示例，图9C中所示的流程图903示出了工艺902，其可以比如被认为与图4A和图4B中所示的工艺等同。
图9C的流程图903中所示的工艺940可以比如被认为与图3B中所示的工艺等同。
图9C的流程图903中所示的工艺942可以比如被认为与图3C中所示的工艺等同。
图9C的流程图903中所示的工艺944可以比如被认为与图3D中所示的工艺等同。
图9C的流程图903中所示的工艺946可以比如被认为与图3E中所示的工艺等同。
图9C的流程图903中所示的工艺948可以比如被认为与图3F中所示的工艺等同。
图9C的流程图903中所示的工艺950可以比如被认为与图3G和图3H中所示的工艺等同。
图9C的流程图903中所示的工艺952可以比如被认为与图3I和图3J中所示的工艺等同。
图9C的流程图903中所示的工艺954可以比如被认为与图3K中所示的工艺等同。
图9C的流程图903中所示的工艺956可以比如被认为与以上所述的图案化工艺等同。
图10示出了芯片布置1000。
图10中的与图3A到图3K中相同的参考记号指代与图3A到图3K中相同或相似的元件。因而那些元件将不会在这里再次详细描述；参考以上描述。
芯片布置1000可以比如通过图2中所示的方法200的方式被制造。
芯片布置1000可以包含：芯片306、紧邻芯片306安置的稳定化结构304、以及密封芯片306和稳定化结构304的密封结构308。
依据本文中呈现的各个示例，芯片布置可以使用大面板尺寸和标准PCB材料和/或工艺被制造。
依据本文中呈现的各个示例，芯片可以在面朝上和/或面朝下布置中被接合到载体的临时热释放胶带。在将芯片接合到临时释放胶带之后，带有标准PCB预浸料箔或预浸料和层压材料的绝缘层可以被制造。绝缘层可以例如通过层压工艺的方式被层压在接合到临时释放胶带的芯片上方。
在层压绝缘层之后，载体和释放胶带可以被去除，并且芯片的整个顶侧或底侧可以是可见的。在载体和释放胶带的去除之后，绝缘层可以被层压在芯片上方，并且微通孔可以在面板的两侧被制造以使芯片接触到可以被层压在芯片上的传导层。电镀和图案化可以用直接金属化及消减工艺或者正常图案电镀工艺（例如标准PCB工艺）被执行。因为工艺使用标准低成本的大量PCB材料和制造设备，制造工艺可以是低成本的并且能够在大面板上被执行。
制造工艺可以允许芯片的整个前侧和/或背侧的暴露。此外，芯片一侧和传导层（例如铜表面）之间的距离能够被精确地固定并且被制造而没有任何空洞。通过用PCB层压材料（固化的FR4）代替中央的预浸料，芯片布置的翘曲更小。此外，芯片布置的尺度稳定性可以被改进（例如既然固化的层压材料比预浸料具有不同寻常的更小的皱缩）。这种PCB层压材料也能够被图案化（导体和通孔）以改进布线能力。带有厚的载体（例如铝或铜）载体的箔（例如铜箔），而不是薄的箔，能够被用来减少可能在层压期间发生的翘曲。在层压材料用于稳定化结构而不是预浸料的情形中，稳定化结构的至少一个贯通开口的制造可以更容易和更便宜，因为布线或打孔工艺能够被使用，而不是缓慢和昂贵的激光切割。这也可以减少由可以在激光切割期间在预浸料上形成的碳所造成的潜在的风险。这个芯层的属性也能够被选择以适应于应用（例如低CTE，超低CTE）。
依据本文中呈现的各个示例，用于制造芯片布置的方法可以被提供。所述方法可以包含：彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构；通过密封结构的方式密封芯片和稳定化结构；并且形成导电连接到芯片的至少一个接触。
稳定化结构可以包含或可以由以下组成：从一组材料中选择的至少一种材料，该组以下组成：层压材料、聚合物材料、陶瓷材料、金属、和金属合金。
层压材料可以包含或可以由以下组成：固化的层压材料。
稳定化结构可以包含至少一个导电层。
至少一个导电层可以包含多个导电层，并且其中稳定化结构可以包含至少一个通孔，所述通孔延伸穿过稳定化结构的至少一部分并且电连接多个导电层的第一导电层到多个导电层的第二导电层。
稳定化结构可以包含配置成附连稳定化结构到载体的接合层，其中彼此紧邻并且在载体上方安置可以包含至少一个接触的芯片和稳定化结构可以包含通过接合层的方式附连稳定化结构到载体。
稳定化结构的接合层的厚度可以在从大约5μm到大约150μm的范围里。
载体可以包含至少一个开口，其中彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构包含在载体的至少一个开口上方安置稳定化结构，其中接合层中的第一部分填充载体的至少一个开口，并且其中接合层中的第二部分被安置在在至少一个开口外部的载体的表面的至少一部分上方。
密封芯片和稳定化结构可以包含层压工艺。
密封结构可以包含或可以由以下组成：成型材料、预浸料材料、树脂材料、层压材料、导电材料、和导热材料中的至少一种。
层压材料可以包含或可以由以下组成：未固化的层压材料。
稳定化结构可以包含贯通开口，其中彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构可以包含在稳定化结构的贯通开口之内并且在载体上方安置芯片。
贯通开口可以通过打孔工艺、布线工艺、钻孔、刻蚀工艺和激光结构化工艺中的至少一种的方式被形成。
芯片可以包含面对载体的第一侧和与第一侧相对的第二侧，并且其中芯片的至少一个接触被安置在芯片的第一侧或芯片的第二侧，或两者。
形成导电连接到芯片的至少一个接触可以包含在密封结构中形成至少一个开口以暴露芯片的至少一个接触。
形成导电连接到芯片的至少一个接触可以包含去除载体以暴露芯片的至少一个接触。
形成导电连接到芯片的至少一个接触可以包含电镀工艺。
形成导电连接到芯片的至少一个接触可以包含：在芯片的至少一个接触上方安置传导层；在传导层和芯片的至少一个接触之间形成导电连接；并且图案化传导层。
图案化传导层可以包含刻蚀工艺。
在传导层和芯片的至少一个接触之间形成导电连接可以包含电镀工艺。
在芯片的至少一个接触上方安置传导层可以包含层压工艺。
在芯片的至少一个接触上方安置传导层可以包含：在传导层和芯片的至少一个接触之间安置绝缘层。
在传导层和芯片的至少一个接触之间形成导电连接可以包含在传导层和绝缘层中形成至少一个开口以暴露芯片的至少一个接触。
载体可以包含板和安置在板上方的粘合层，其中粘合层面对稳定化结构和芯片，并且其中彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构可以包含在载体的粘合层上方安置稳定化结构和芯片。
形成导电连接到芯片的至少一个接触可以包含去除载体的粘合层和板以暴露芯片的至少一个接触。
去除载体的粘合层可以包含溶解粘合层、剥落粘合层、和固化粘合层中的至少一种。
粘合层可以包含或可以是释放胶带。
稳定化结构可以包含至少一个对准标记，并且其中彼此紧邻并且在载体上方安置包含至少一个接触的芯片和稳定化结构可以包含：在载体上方安置稳定化结构；通过至少一个对准标记的方式将芯片对准到稳定化结构；并且紧邻稳定化结构并且在载体上方安置芯片。
依据本文中呈现的各个示例，芯片布置可以被提供。芯片布置可以包含：芯片；紧邻芯片安置的稳定化结构；和密封芯片和稳定化结构的密封结构。
稳定化结构可以包含从一组材料中选择的至少一种材料，所述组由以下组成：层压材料、聚合物材料、陶瓷材料、金属、和金属合金。
层压材料可以包含固化的层压材料。
稳定化结构可以包含至少一个导电层。
至少一个导电层可以包含多个导电层，并且其中稳定化结构可以包含至少一个通孔，所述通孔延伸穿过稳定化结构的至少一部分并且电连接多个导电层的一个导电层到多个导电层的另一个导电层。
密封结构可以包含或可以由以下组成：成型材料、预浸料材料、树脂材料和层压材料中的至少一种。
层压材料可以包含或可以由以下组成：未固化的层压材料。
在本文中描述的芯片布置或方法中的一个的背景下描述的各个示例和方面对本文中描述的其它芯片布置或方法可以是相似有效的。
尽管本公开的各个方面已经参考本公开的这些方面被特别地示出和描述，应该被本领域技术人员理解的是，可以在其中做出在形式和细节中的各个变化，而没有脱离如被所附的权利要求定义的本公开的精神和范围。本公开的范围因而被所附的权利要求指示，并且因此意欲包括落入权利要求的等价物的含义和范围之内的所有变化。

Claims (23)

1.用于制造芯片布置的方法，所述方法包括:
彼此紧邻并且在载体上方安置包括至少一个接触的芯片和稳定化结构；
通过密封结构的方式密封所述芯片和所述稳定化结构；并且
形成导电连接到所述芯片的所述至少一个接触。
2.权利要求1的所述方法，其中所述稳定化结构包括从一组材料中选择的至少一种材料，所述组由以下组成：层压材料、聚合物材料、陶瓷材料、金属、和金属合金。
3.权利要求2的所述方法，其中所述层压材料包括固化的层压材料。
4.权利要求1的所述方法，其中所述稳定化结构包括至少一个导电层。
5.权利要求4的所述方法，其中所述至少一个导电层包括多个导电层，并且其中所述稳定化结构包括：至少一个通孔，延伸穿过所述稳定化结构的至少一部分并且电连接所述多个导电层的第一导电层到所述多个导电层的第二导电层。
6.权利要求1的所述方法，其中所述稳定化结构包括配置成附连所述稳定化结构到所述载体的接合层，并且其中彼此紧邻并且在所述载体上方安置包括所述至少一个接触的所述芯片和所述稳定化结构包括通过所述接合层的方式附连所述稳定化结构到所述载体。
7.权利要求6的所述方法，其中所述载体包括至少一个开口，并且其中彼此紧邻并且在所述载体上方安置包括所述至少一个接触的所述芯片和所述稳定化结构包括在所述载体的所述至少一个开口上方安置所述稳定化结构，其中所述接合层的第一部分填充所述载体的所述至少一个开口，并且其中所述接合层的第二部分被安置于在所述至少一个开口外部的所述载体的表面的至少一部分上方。
8.权利要求1的所述方法，其中密封所述芯片和所述稳定化结构包括层压工艺。
9.权利要求1的所述方法，其中所述密封结构包括成型材料、预浸料材料、树脂材料、层压材料、导电材料、和导热材料中的至少一种。
10.权利要求1的所述方法，其中所述稳定化结构包括贯通开口，并且其中彼此紧邻并且在所述载体上方安置包括所述至少一个接触的所述芯片和所述稳定化结构包括在所述稳定化结构的所述贯通开口之内并且在所述载体上方安置所述芯片。
11.权利要求1的所述方法，其中所述芯片包括面对所述载体的第一侧和与所述第一侧相对的第二侧，并且其中所述芯片的所述至少一个接触被安置在所述芯片的所述第一侧或所述芯片的所述第二侧，或两者。
12.权利要求1的所述方法，其中形成所述导电连接到所述芯片的所述至少一个接触包括在所述密封结构中形成至少一个开口以暴露所述芯片的所述至少一个接触。
13.权利要求1的所述方法，其中形成所述导电连接到所述芯片的所述至少一个接触包括去除所述载体以暴露所述芯片的所述至少一个接触。
14.权利要求1的所述方法，其中形成所述导电连接到所述芯片的所述至少一个接触包括电镀工艺。
15.权利要求1的所述方法，其中形成所述导电连接到所述芯片的所述至少一个接触包括：
在所述芯片的所述至少一个接触上方安置传导层；
在所述传导层和所述芯片的所述至少一个接触之间形成所述导电连接；并且
图案化所述传导层。
16.权利要求15的所述方法，其中在所述传导层和所述芯片的所述至少一个接触之间形成所述导电连接包括电镀工艺。
17.权利要求15的所述方法，其中在所述芯片的所述至少一个接触上方安置所述传导层包括：在所述传导层和所述芯片的所述至少一个接触之间安置绝缘层。
18.权利要求17的所述方法，其中在所述传导层和所述芯片的所述至少一个接触之间形成所述导电连接包括在所述传导层和所述绝缘层中形成至少一个开口以暴露所述芯片的所述至少一个接触。
19.权利要求1的所述方法，其中所述载体包括板和安置在所述板上方的粘合层，其中所述粘合层面对所述稳定化结构和所述芯片，并且其中彼此紧邻并且在所述载体上方安置包括所述至少一个接触的所述芯片和所述稳定化结构包括在所述载体的所述粘合层上方安置所述稳定化结构和所述芯片。
20.权利要求19的所述方法，其中形成所述导电连接到所述芯片的所述至少一个接触包括去除所述载体的粘合层和所述板以暴露所述芯片的所述至少一个接触。
21.芯片布置，包括：
芯片；
稳定化结构，紧邻所述芯片被安置；和
密封结构，密封所述芯片和所述稳定化结构。
22.权利要求21的所述芯片布置，其中所述稳定化结构包括从一组材料中选择的至少一种材料，所述组由以下组成：层压材料、聚合物材料、陶瓷材料、金属、和金属合金。
23.权利要求21的所述芯片布置，其中所述稳定化结构包括至少一个导电层。
CN201410383467.9A 2013-08-06 2014-08-06 用于制造芯片布置的方法和芯片布置 Active CN104347434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/959795 2013-08-06
US13/959,795 US20150041993A1 (en) 2013-08-06 2013-08-06 Method for manufacturing a chip arrangement, and a chip arrangement

Publications (2)

Publication Number Publication Date
CN104347434A true CN104347434A (zh) 2015-02-11
CN104347434B CN104347434B (zh) 2018-01-19

Family

ID=52388986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410383467.9A Active CN104347434B (zh) 2013-08-06 2014-08-06 用于制造芯片布置的方法和芯片布置

Country Status (3)

Country Link
US (1) US20150041993A1 (zh)
CN (1) CN104347434B (zh)
DE (1) DE102014111195B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914157A (zh) * 2016-04-28 2016-08-31 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN107039364A (zh) * 2015-12-11 2017-08-11 株式会社吉帝伟士 半导体封装件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582913B (zh) * 2013-08-02 2017-05-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US9847244B2 (en) 2015-07-15 2017-12-19 Chip Solutions, LLC Semiconductor device and method
EP3540765A4 (en) * 2016-11-11 2020-05-13 SHIN-ETSU ENGINEERING Co., Ltd. RESIN SEALING DEVICE AND RESIN SEALING METHOD
DE102017207887B3 (de) * 2017-05-10 2018-10-31 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten MEMS-Bausteinen auf Waferebene
US10411020B2 (en) * 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206366A1 (en) * 2002-01-31 2007-09-06 Tuominen Risto Method for embedding a component in a base
US20100013081A1 (en) * 2008-07-18 2010-01-21 United Test And Assembly Center Ltd. Packaging structural member
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US7070590B1 (en) * 1996-07-02 2006-07-04 Massachusetts Institute Of Technology Microchip drug delivery devices
US5882957A (en) * 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
US8264085B2 (en) * 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
TWI420634B (zh) * 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
US20130187540A1 (en) * 2012-01-24 2013-07-25 Michael A. Tischler Discrete phosphor chips for light-emitting devices and related methods
US9362191B2 (en) * 2013-08-29 2016-06-07 Infineon Technologies Austria Ag Encapsulated semiconductor device
US9530752B2 (en) * 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070206366A1 (en) * 2002-01-31 2007-09-06 Tuominen Risto Method for embedding a component in a base
US20100013081A1 (en) * 2008-07-18 2010-01-21 United Test And Assembly Center Ltd. Packaging structural member
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039364A (zh) * 2015-12-11 2017-08-11 株式会社吉帝伟士 半导体封装件及其制造方法
CN107039364B (zh) * 2015-12-11 2022-02-15 安靠科技日本公司 半导体封装件及其制造方法
CN105914157A (zh) * 2016-04-28 2016-08-31 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601635B (zh) * 2016-08-25 2019-07-09 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634B (zh) * 2016-08-25 2021-04-02 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构

Also Published As

Publication number Publication date
DE102014111195B4 (de) 2023-11-02
CN104347434B (zh) 2018-01-19
US20150041993A1 (en) 2015-02-12
DE102014111195A1 (de) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347434A (zh) 用于制造芯片布置的方法和芯片布置
CN104576421B (zh) 半导体器件和用于制造半导体器件的方法
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
US11749573B2 (en) Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
US8945994B2 (en) Single layer coreless substrate
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
CN103887189B (zh) 用于制造芯片布置的方法和芯片布置
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
CN102315190B (zh) 用于集成电路封装的电互连及其制造方法
CN106257966A (zh) 电路板及其制造方法
KR20120095357A (ko) 전자 디바이스, 전자 장치, 전자 디바이스 제조 방법
US20180092220A1 (en) Embedding a Component in a Core on Conductive Foil
CN103985695A (zh) 一种扇出型封装结构及其制作工艺
CN102915995B (zh) 半导体封装件、基板及其制造方法
CN103219317B (zh) 集成电路封装以及用于制造集成电路封装的方法
CN108463047A (zh) 基部结构上的限定腔体和对准标记的图案化覆盖层
CN106158667B (zh) 封装基板及其制作方法
CN105518858B (zh) 用于半导体封装的多层衬底
TWI733690B (zh) 半導體加工方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
CN110349934A (zh) 线路板、封装结构及其制造方法
CN106449584B (zh) Ic载板、具有该ic载板的封装结构及其制作方法
CN218514576U (zh) 电路板以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant