CN103855225A - 薄膜晶体管、显示装置及其制造方法 - Google Patents

薄膜晶体管、显示装置及其制造方法 Download PDF

Info

Publication number
CN103855225A
CN103855225A CN201310632892.2A CN201310632892A CN103855225A CN 103855225 A CN103855225 A CN 103855225A CN 201310632892 A CN201310632892 A CN 201310632892A CN 103855225 A CN103855225 A CN 103855225A
Authority
CN
China
Prior art keywords
active layer
film transistor
thin film
base plate
transistor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310632892.2A
Other languages
English (en)
Inventor
田承峻
曹基述
徐诚模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130047635A external-priority patent/KR102093192B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN201811093909.0A priority Critical patent/CN109285892A/zh
Publication of CN103855225A publication Critical patent/CN103855225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了薄膜晶体管、显示装置及其制造方法，其中，薄膜晶体管基板包括：形成在基板上的有源层；对有源层内的电子迁移进行控制的栅极；与有源层的一端区域连接的源极；与有源层的另一端区域连接的漏极；以及形成在有源层下方以阻止光进入有源层的遮光层。

Description

薄膜晶体管、显示装置及其制造方法
技术领域
本发明涉及薄膜晶体管，更具体地说，涉及用作显示装置的开关元件的薄膜晶体管。
背景技术
薄膜晶体管广泛用作诸如液晶显示装置和有机发光装置等的显示装置的开关装置。
薄膜晶体管包括栅极、有源层、源极和漏极。该薄膜晶体管根据电极的排布可以被划分为交错结构和共面结构。
在交错结构中，栅极和源/漏极相对于有源层上下排布，而在共面结构中，栅极和源/漏极共同排布在有源层上。
下文中，将参照附图描述根据相关技术的薄膜晶体管。
图1A是例示相关技术的共面结构的薄膜晶体管基板的截面图。
如图1A所示，根据相关技术的共面结构的薄膜晶体管基板包括基板10、缓冲层20、有源层30、栅绝缘膜40、栅极50、绝缘隔层60、源极70a、漏极70b、钝化膜80和像素电极90。
虽然主要使用玻璃作为基板10，但是可以使用可以弯曲的透明塑料作为基板10。
缓冲层20形成在基板10上，并且用于防止基板10上含有的材料在高温沉积工艺期间扩散到有源层30。
有源层30形成在缓冲层20上。
栅绝缘膜40形成在有源层30上，以使栅极50与有源层30绝缘。
栅极50形成在栅绝缘膜40上。
绝缘隔层60形成在基板的包括栅极50的整个表面上。然而，由于绝缘隔层60在预定区域中包括第一接触孔CH1，所以有源层30的一端区域和另一端区域经由第一接触孔CH1而露出。
源极70a和漏极70b形成在绝缘隔层60上。具体地，源极70a和漏极70b通过第一接触孔CH1与有源层30的露出的一端区域和露出的另一端区域连接。
钝化膜80形成在基板的包括源极70a和漏极70b的整个表面上。然而，由于钝化膜80在预定区域中包括第二接触孔CH2，所以漏极70b的预定区域经由第二接触孔CH2而露出。
像素电极90形成在钝化膜80上。具体地，像素电极90通过第二接触孔CH2与露出的漏极70b的预定区域连接。
然而，上述根据相关技术的共面结构的薄膜晶体管基板具有以下问题。
有源层30被暴露于从基板10的下部进入的光，由此，随着时间流逝，有源层30的可靠性降低。
图1B是例示根据相关技术的交错结构的薄膜晶体管基板的截面图。
如图1B所示，根据相关技术的交错结构的薄膜晶体管基板包括基板10、栅极50、栅绝缘膜40、有源层30、源极70a、漏极70b、钝化膜80和像素电极90。
栅极50形成在基板10上。
栅绝缘膜40形成在栅极50上并使栅极50与有源层30绝缘。
有源层30形成在栅绝缘膜40上。
源极70a和漏极70b形成在有源层30上。更具体地，源极70a形成在有源层30的一端区域上，而漏极70b形成在有源层30的另一端区域上。
钝化膜80形成在基板的包括源极70a和漏极70b的整个表面上。然而，由于钝化膜80在预定区域中设置有第二接触孔CH2，所以漏极70b的预定区域经由第二接触孔CH2露出。
像素电极90形成在钝化膜80上。具体地，像素电极90通过第二接触孔CH2与露出的漏极70b的预定区域连接。
然而，根据相关技术的交错结构的薄膜晶体管基板具有以下问题。
栅极50被形成为大尺寸，以防止从基板10的下部进入的光照射到有源层30。在这种情况下，由于增加了栅极50的尺寸，所以在设计薄膜晶体管方面可能存在限制。而且，由于增加了栅极50的尺寸，所以可能增加栅极50与源极70a之间、以及栅极50与漏极70b之间的寄生电容，借此可能使装置的高速驱动劣化。
发明内容
因此，本发明致力于一种基本上消除了由于相关技术的局限和缺点导致的一个或更多个问题的薄膜晶体管、显示装置及其制造方法。
本发明的优点是提供防止有源层的可靠性由于从共面结构的基板的下部进入的光而降低并且在交错结构的情况下可以减小栅极尺寸的薄膜晶体管及其制造方法以及显示装置及其制造方法。
本发明另外的优点和特征将在下面的描述中部分地得到阐述，并且，在某种程度上，对于查阅下面内容的本领域普通技术人员将变得明确，或者可以通过本发明的实践来得到了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些目的和其它优点并且根据本发明的目的，如本文中具体实现和广义描述的，一种薄膜晶体管基板包括：形成在基板上的有源层；对所述有源层内的电子迁移进行控制的栅极；与所述有源层的一端区域连接的源极；与所述有源层的另一端区域连接的漏极；以及形成在所述有源层下方以阻止光进入所述有源层的遮光层。
在本发明的另一个方面中，一种薄膜晶体管基板的制造方法包括以下步骤：在基板上形成有源层；在所述基板上形成对所述有源层内的电子迁移进行控制的栅极；形成与所述有源层的一端区域连接的源极和与所述有源层的另一端区域连接的漏极；以及在所述有源层下方形成遮光层，以阻止光进入所述有源层。
在本发明的又一方面中，一种显示装置包括薄膜晶体管基板，该薄膜晶体管基板包括形成在基板上的有源层；对所述有源层内的电子迁移进行控制的栅极；与所述有源层的一端区域连接的源极；与所述有源层的另一端区域连接的漏极；以及形成在所述有源层下方以阻止光进入所述有源层的遮光层。
在本发明的又一方面中，一种显示装置的制造方法包括薄膜晶体管基板的制造方法，所述薄膜晶体管基板的制造方法包括以下步骤：在基板上形成有源层；在所述基板上形成对所述有源层内的电子迁移进行控制的栅极；形成与所述有源层的一端区域连接的源极和与所述有源层的另一端区域连接的漏极；以及在所述有源层下方形成遮光层，以阻止光进入所述有源层。
应该理解，对本发明的以上概述和以下详述都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
包括附图来提供对本发明的进一步理解，附图被结合到本申请中且构成本申请的一部分，附图例示了本发明的实施方式，且与说明书一起用于解释本发明的原理。在附图中：
图1A是例示相关技术的共面结构的薄膜晶体管基板的截面图，并且图1B是例示根据相关技术的交错结构的薄膜晶体管基板的截面图；
图2是例示根据本发明的一个实施方式的薄膜晶体管基板的截面图；
图3是例示根据本发明的另一个实施方式的薄膜晶体管基板的截面图；
图4A至图4G是例示根据本发明的一个实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图5A至图5F是例示根据本发明的另一个实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图6是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图7是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图8A至图8E是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图9A至图9E是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图10是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图11是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图12A至图12F是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图13A至图13F是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图14是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图15是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图；
图16A至图16G是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图17A至图17G是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图；
图18是例示根据本发明的一个实施方式的有机发光装置的截面图；
图19是例示根据本发明的一个实施方式的液晶显示装置的截面图；以及
图20是例示非晶硅的遮光效果的曲线图。
具体实施方式
现在将详细参照本发明的示例性实施方式，在附图中例示出了本发明的示例。在可能的情况下，相同的附图标记在所有附图中将用于指代相同或类似的部件。
在本说明书中，术语“在…上”表示元件直接形成在另一元件上，以及第三元件插入在这些元件之间。
下文将参照附图对本发明的优选实施方式进行详细描述。
图2是例示根据本发明的一个实施方式的薄膜晶体管基板的截面图。
如图2所示，根据本发明的一个实施方式的薄膜晶体管基板包括基板100、遮光层110、缓冲层120、有源层130、栅绝缘膜140、栅极150、绝缘隔层160、源极170a、漏极170b、钝化膜180和像素电极190。
虽然玻璃主要用作基板100，但是可以弯曲的透明塑料（例如，聚酰亚胺）也可以用作基板100。如果聚酰亚胺用作基板100的材料，则考虑到在基板100上执行高温沉积工艺，可以忍耐高温的、具有优秀耐热性的聚酰亚胺可以用作基板100。
在基板100上对遮光层110进行构图。遮光层110用于阻止光从基板100的下部进入有源层130。因此，遮光层110形成为遮蔽有源层130。遮光层110形成为具有与有源层130的面积相同或比其大的面积。
遮光层110由不包括具有优秀电导性的金属的材料制成。
如果遮光层110由具有优秀电导性的金属的材料制成，则在遮光层110与其它电极之间会出现寄生电容，由此可能使装置的驱动特性劣化。为了防止出现寄生电容，金属制成的遮光层110可以与栅极150连接，以形成双栅结构。在这种情况下，出现的问题在于可能使用于在遮光层110与栅极150之间进行连接的设计和工艺步骤复杂。
因此，根据本发明的一个实施方式的遮光层110由具有较差电导性的材料制成，具体地，可以由诸如非晶硅（a-Si）或黑色树脂材料等的半导体材料制成。
同时，由于执行高于300℃的高温沉积工艺来制造根据本发明的薄膜晶体管，所以遮光层110的材料应经受住高温沉积工艺。考虑到该耐热特性，与黑色树脂材料相比，诸如a-Si等的半导体材料更优选地用作遮光层110的材料。
如果诸如a-Si的半导体材料用作遮光层110的材料，则优选地，半导体材料具有1000
Figure BDA0000428057090000061
至3000
Figure BDA0000428057090000062
的厚度。如果半导体材料的厚度小于1000
Figure BDA0000428057090000063
则可能降低遮光效果。如果半导体材料的厚度超过3000
Figure BDA0000428057090000064
则会很小程度地提高遮光效果，而薄膜晶体管的总厚度增加。
图20是例示非晶硅的遮光效果的曲线图。
参照图20，比较例1是例示在虽然未形成遮光层但入射光被遮蔽的状态下，Vth（阈值电压）基于时间的变化的曲线图，比较例2是例示在未形成遮光层且未遮蔽入射光的状态下，Vth基于时间的变化的曲线图，并且实施方式是例示在形成a-Si遮光层而入射光未被遮蔽的状态下Vth基于时间的变化的曲线图。
由于比较例1例示出入射光被遮蔽，所以有源层未受到光的影响。由于比较例2例示出入射光未被遮蔽，所以有源层受到光的影响。要注意的是，比较例2的曲线图例示出与比较例1中相比，Vth变化更加显著。
另一方面，由于实施方式例示出入射光未被遮蔽，所以有源层可能受到光的影响。然而，要注意的是，实施方式例示出与比较例1类似的Vth行为。因此，图20的曲线图表明a-Si遮蔽光透射。
再次参照图2，缓冲层120形成在基板100的包括遮光层110的整个表面上。缓冲层120用于防止基板100上含有的材料在高温沉积工艺期间扩散到有源层130。而且，如果根据本发明的薄膜晶体管应用于有机发光装置，则缓冲层120可以用于防止外部的水或湿气渗透到有机发光装置中。缓冲层120可以由二氧化硅或氮化硅制成。根据情况，可以省略缓冲层。另外，本领域技术人员将会理解，如果必要，则可以在薄膜晶体管基板中省略缓冲层120。
有源层130形成在缓冲层120上。有源层130可以由但不限于诸如In-Ga-Zn-O（IGZO）的氧化物半导体制成。
在有源层130的中心部上对栅绝缘膜140进行构图。栅绝缘膜140用于使栅极150与有源层130绝缘。
栅绝缘膜140可以由但不限于诸如二氧化硅或氮化硅的无机绝缘材料制成。栅绝缘膜140可以由诸如感光亚克力或BCB的有机绝缘材料制成。
在栅绝缘膜140上对栅极150进行构图，以控制有源层130内部的电子迁移。可以同时对栅极150与栅绝缘膜140进行构图。因此，栅极150可以形成为与栅绝缘膜140相同的图案。在这种情况下，栅极150具有与栅绝缘膜140相同的图案的含义应包括在工艺步骤期间出现细微差别的情况。
栅极150可以由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或它们的合金制成，或者可以由单层上述各个金属或合金或多层（不少于两层）上述金属或合金制成。
绝缘隔层160形成在栅极150和有源层130上。尤其地，绝缘隔层160形成在基板的整个表面上。然而，由于绝缘隔层160在预定区域中包括第一接触孔CH1，所以有源层130的一端区域和另一端区域经由第一接触孔CH1而露出。
绝缘隔层160可以由但不限于诸如二氧化硅或氮化硅的无机绝缘材料制成。绝缘隔层160可以由诸如感光亚克力或BCB的有机绝缘材料制成。
在绝缘隔层160上将源极170a和漏极170b构图为彼此面对。
源极170a通过第一接触孔CH1与有源层130的一端区域连接，并且漏极170b通过第一接触孔CH1与有源层130的另一端区域连接。
源极170a和漏极170b每一个均可以由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或它们的合金制成，或者可以由单层上述各个金属或合金或多层（不少于两层）上述金属或合金制成。
钝化膜180形成在源极170a和漏极170b上。尤其地，钝化膜180形成在基板的整个表面上。然而，由于钝化膜180在预定区域中包括第二接触孔CH2，所以漏极170b的预定区域经由第二接触孔CH2而露出。另外，本领域技术人员将会理解，如果必要，则可以在薄膜晶体管基板中省略钝化膜180。
钝化膜180可以由但不限于诸如二氧化硅或氮化硅的无机绝缘材料制成。钝化膜180可以由诸如感光亚克力或BCB的有机绝缘材料制成。
在钝化膜180上对像素电极190进行构图。具体地，像素电极190通过第二接触孔CH2与露出的漏极170b连接。
像素电极190可以由但不限于诸如ITO的透明金属氧化物制成。根据情况，像素电极190可以由不透明金属制成。
图3是例示根据本发明的另一个实施方式的薄膜晶体管基板的截面图。除了改变了遮光层110的位置之外，图3的薄膜晶体管基板与图2的薄膜晶体管基板相同。因此，相同的附图标记在所有附图中将用于指代相同或类似的部件，并且将省略相同或类似部件的重复描述。
图4A至图4G是例示根据本发明的一个实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及图2的薄膜晶体管的工艺步骤。下文中将省略各个元件的材料和结构的重复描述。
首先，如图4A所示，在基板100上对遮光层110进行构图，并且在基板100的包括遮光层110的整个表面上形成缓冲层120。另外，本领域技术人员将会理解，如果必要，则可以在薄膜晶体管基板上省略缓冲层120。
可以按照以下方式形成遮光层110：利用等离子体增强化学气相沉积（PECVD）法来沉积a-Si，然后利用光刻沉积、曝光、显影、蚀刻和剥离的掩模工艺（第一掩模工艺）对a-Si进行构图。下文中，可以利用上述曝光、显影、蚀刻和剥离的掩模工艺来执行后面要描述的各个元件的构图。
可以利用PECVD法来形成缓冲层120。
接着，如图4B所示，在缓冲层120上对有源层130进行构图。
可以按照以下方式形成有源层130：通过利用溅射或金属有机化学气相沉积（MOCVD）在缓冲层120上沉积诸如a-IGZO的非晶氧化物半导体，通过执行借助于熔炉的高于650℃的高温热处理工艺或快速热处理（RTP）而使非晶氧化物半导体结晶，并且通过掩模工艺（第二掩模工艺）对非晶氧化物半导体进行构图。
接着，如图4C所示，在有源层130上对栅绝缘膜140和栅极150进行构图。
可以按照以下方式形成栅绝缘膜140和栅极150：通过PECVD在有源层130上沉积栅绝缘膜140层，通过溅射沉积栅极150层并且通过掩模工艺（第三掩模工艺）对栅绝缘膜140层和栅极150层进行构图。
如上所述，如果通过一个掩模工艺形成栅绝缘膜140和栅极150，则它们形成为相同图案。
接着，如图4D所示，在有源层130和栅极150上对绝缘隔层160进行构图。
通过掩模工艺（第四掩模工艺）来对绝缘隔层160进行构图，以具有使有源层130的一端区域和另一端区域露出的第一接触孔CH1。
接着，如图4E所示，在绝缘隔层160上对源极170a和漏极170b进行构图。
通过掩模工艺（第五掩模工艺）对源极170a和漏极170b进行构图，以通过第一接触孔CH1与有源层130的一端区域和另一端区域连接。
接着，如图4F所示，在源极170a和漏极170b上对钝化膜180进行构图。
通过掩模工艺（第六掩模工艺）对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。另外，本领域技术人员将会理解，如果必要，则可以在薄膜晶体管基板中省略钝化膜180。
接着，如图4G所示，在钝化膜180上对像素电极190进行构图。
通过掩模工艺（第七掩模工艺）对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图5A至图5F是例示根据本发明的另一个实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及图3的薄膜晶体管的工艺步骤。下文中将省略关于上述实施方式的重复描述。
首先，如图5A所示，在基板100的整个表面上形成缓冲层120，并且在缓冲层120上对遮光层110和有源层130进行构图。
可以按照以下方式形成遮光层110和有源层130：利用等离子体增强化学气相沉积（PECVD）法在缓冲层120上沉积a-Si，通过利用溅射或金属有机化学气相沉积（MOCVD）来沉积诸如a-IGZO的非晶氧化物半导体，通过执行借助于熔炉的高于650℃的高温热处理工艺或快速热处理（RTP）而使非晶氧化物半导体结晶，并且通过掩模工艺（第一掩模工艺）对a-Si和氧化物半导体一起进行构图。
如上所述，如果通过一个掩模工艺形成遮光层110和有源层130，则它们形成为相同图案。
接着，如图5B所示，在有源层130上形成栅绝缘膜140和栅极150。
可以通过一个掩模工艺（第二掩模工艺）对栅绝缘膜140和栅极150一起进行构图。
接着，如图5C所示，通过掩模工艺（第三掩模工艺）在有源层130和栅极150上对绝缘隔层160进行构图。
接着，如图5D所示，通过掩模工艺（第四掩模工艺）在绝缘隔层160上对源极170a和漏极170b进行构图。
接着，如图5E所示，通过掩模工艺（第五掩模工艺）在源极170a和漏极170b上对钝化膜180进行构图。
接着，如图5F所示，通过掩模工艺（第六掩模工艺）在钝化膜180上对像素电极190进行构图。在以下实施方式中将省略与上述实施方式相同元件的重复描述。
图6是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。
如图6所示，根据本发明的又一实施方式的薄膜晶体管基板包括基板100、遮光层110、缓冲层120、栅极150、栅绝缘膜140、有源层130、源极170a、漏极170b、钝化膜180和像素电极190。
在基板100上对遮光层110进行构图。
缓冲层120形成在基板100的包括遮光层110的整个表面上。
在缓冲层120上对栅极150进行构图。
栅绝缘膜140形成在基板100的包括栅极150的整个表面上。
在栅绝缘膜140上对有源层130进行构图。
在有源层130上将源极170a和漏极170b构图为彼此面对。具体地，在有源层130的一端区域上对源极170a进行构图，而在有源层130的另一端区域上对漏极170b进行构图。
钝化膜180形成在基板的包括源极170a和漏极170b的整个表面上。然而，由于钝化膜180设置有第二接触孔CH2，所以漏极170b的预定区域经由第二接触孔CH2露出。
在钝化膜180上对像素电极190进行构图。具体地，像素电极190通过第二接触孔CH2与露出的漏极170b的预定区域连接。
在如上所述图6的实施方式的情况下，由于遮光层110可以防止光照射到有源层130，所以可以减小栅极150的尺寸。因此，可以降低对设计薄膜晶体管的限制，并且可以减小栅极150与源极170a之间以及栅极150与漏极170b之间的寄生电容，以使得能够进行装置的高速驱动。
图7是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。除了缓冲层120不形成在遮光层110与栅极150之间之外，图7的薄膜晶体管基板与图6的薄膜晶体管基板相同。
如图7所示，栅极150直接形成在遮光层110上，借此栅极150与遮光层110直接接触。
图8A至图8E是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图6的薄膜晶体管基板的工艺步骤。
首先，如图8A所示，在基板100上对遮光层110进行构图，并且在基板100的包括遮光层110的整个表面上形成缓冲层120。可以使用第一掩模工艺来对遮光层110进行构图。
接着，如图8B所示，在缓冲层120上对栅极150进行构图，并且在基板100的包括栅极150的整个表面上形成栅绝缘膜140。可以使用第二掩模工艺来对栅极150进行构图。
接着，如图8C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对源极170a和漏极170b进行构图。可以使用第三掩模工艺来对有源层130进行构图，并且可以使用第四掩模工艺来对源极170a和漏极170b进行构图。
接着，如图8D所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第五掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图8E所示，在钝化膜180上对像素电极190进行构图。可以使用第六掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图9A至图9E是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图7的薄膜晶体管基板的工艺步骤。
首先，如图9A所示，在基板100上对遮光层110和栅极150进行构图。
在基板100上对遮光层110进行构图，并且在遮光层110上对栅极150进行构图。可以经由通过使用半色调掩模的一次曝光工艺的第一掩模工艺来对遮光层110和栅极150进行构图。
接着，如图9B所示，在基板100的包括栅极150的整个表面上形成栅绝缘膜140。
接着，如图9C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对源极170a和漏极170b进行构图。可以使用第二掩模工艺来对有源层130进行构图，并且可以使用第三掩模工艺来对源极170a和漏极170b进行构图。
接着，如图9D所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第四掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图9E所示，在钝化膜180上对像素电极190进行构图。可以使用第五掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图10是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。除了蚀刻阻止层135另外形成在有源层130与源极170a之间以及有源层130与漏极170b之间之外，图10的薄膜晶体管基板与图6的薄膜晶体管基板相同。
如图10所示，遮光层110、缓冲层120、栅极150、栅绝缘膜140和有源层130顺序形成在基板100上。
蚀刻阻止层135形成在有源层130上。蚀刻阻止层135用于防止有源层130的沟道区域被蚀刻。蚀刻阻止层135可以由诸如氮化硅的无机绝缘膜形成，但不限于此。
在蚀刻阻止层135上将源极170a和漏极170b构图为彼此面对，并且设置有第二接触孔CH2的钝化膜180形成在源极170a和漏极170b上。通过第二接触孔CH2与露出的漏极170b的预定区域连接的像素电极190形成在钝化膜180上。
图11是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。除了缓冲层120不形成在遮光层110与栅极150之间之外，图11的薄膜晶体管基板与图10的薄膜晶体管基板相同。
如图11所示，栅极150直接形成在遮光层110上，借此栅极150与遮光层110直接接触。
图12A至图12F是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图10的薄膜晶体管基板的工艺步骤。
首先，如图12A所示，在基板100上对遮光层110进行构图，并且缓冲层120形成在基板100的包括遮光层110的整个表面上。可以使用第一掩模工艺来对遮光层110进行构图。
接着，如图12B所示，在缓冲层120上对栅极150进行构图，并且在基板100的包括栅极150的整个表面上形成栅绝缘膜140。可以使用第二掩模工艺来对栅极150进行构图。
接着，如图12C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对蚀刻阻止层135进行构图。可以使用第三掩模工艺来对有源层130进行构图，并且可以使用第四掩模工艺来对蚀刻阻止层135进行构图。
接着，如图12D所示，在蚀刻阻止层135上对源极170a和漏极170b进行构图。可以使用第五掩模工艺来对源极170a和漏极170b进行构图。
接着，如图12E所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第六掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图12F所示，在钝化膜180上对像素电极190进行构图。可以使用第七掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图13A至图13F是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图11的薄膜晶体管基板的工艺步骤。
首先，如图13A所示，在基板100上对遮光层110和栅极150进行构图。
可以经由通过使用半色调掩模的一次曝光工艺的第一掩模工艺来对遮光层110和栅极150进行构图。
接着，如图13B所示，在基板100的包括栅极150的整个表面上形成栅绝缘膜140。
接着，如图13C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对蚀刻阻止层135进行构图。可以使用第二掩模工艺来对有源层130进行构图，并且可以使用第三掩模工艺来对蚀刻阻止层135进行构图。
接着，如图13D所示，在蚀刻阻止层135上对源极170a和漏极170b进行构图。可以使用第四掩模工艺来对源极170a和漏极170b进行构图。
接着，如图13E所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第五掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图13F所示，在钝化膜180上对像素电极190进行构图。可以使用第六掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图14是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。
如图14所示，遮光层110、缓冲层120、栅极150、栅绝缘膜140和有源层130顺序形成在基板100上。
掩模层136形成在有源层130上。掩模层136覆盖有源层130的沟道区域，借此可以仅在除了沟道区域之外的区域中执行导电工艺。即，有源层130的用掩模层136覆盖的中心区域是用于迁移电子的沟道，且具有半导体特征，而有源层130的没有用掩模层136覆盖的一端区域和另一端区域通过后面要描述的导电工艺可以是具有优秀电导性的层，借此可以更积极地执行电子迁移。
掩模层136可以由诸如氮化硅的无机绝缘膜形成，但不限于此。
绝缘隔层160形成在基板的包括掩模层136的整个表面上。然而，因为绝缘隔层160在预定区域中具有第一接触孔CH1，所以导电的有源层130的一端区域和另一端区域经由第一接触孔CH1露出。
通过第一接触孔CH1与有源层130的一端区域连接的源极170a和通过第一接触孔CH1与有源层130的另一端区域连接的漏极170b彼此面对地形成在绝缘隔层160上。
设置有第二接触孔CH2的钝化膜180形成在源极170a和漏极170b上，并且通过第二接触孔CH2与露出的漏极170b的预定区域连接的像素电极190形成在钝化膜180上。
图15是例示根据本发明的又一实施方式的薄膜晶体管基板的截面图。除了缓冲层120不形成在遮光层110与栅极150之间之外，图15的薄膜晶体管基板与图14的薄膜晶体管基板相同。
如图15所示，栅极150直接形成在遮光层110上，借此栅极150与遮光层110直接接触。
图16A至图16G是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图14的薄膜晶体管基板的工艺步骤。
首先，如图16A所示，在基板100上对遮光层110进行构图，并且在基板100的包括遮光层110的整个表面上形成缓冲层120。可以使用第一掩模工艺来对遮光层110进行构图。
接着，如图16B所示，在缓冲层120上对栅极150进行构图，并且在基板100的包括栅极150的整个表面上形成栅绝缘膜140。可以使用第二掩模工艺来对栅极150进行构图。
接着，如图16C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对掩模层136进行构图。可以使用第三掩模工艺来对有源层130进行构图，并且可以使用第四掩模工艺来对掩模层136进行构图。
在对掩模层136进行构图之后，针对有源层130的没有用掩模层136覆盖的一端区域和另一端区域执行导电工艺。
通过对构成有源层130的氧化物半导体执行等离子体处理的工艺，可以执行导电工艺。即，如果对诸如IGZO的氧化物半导体执行等离子体处理，则氧化物半导体的特征被改变，然后使其导电。
通过等离子体蚀刻工艺或增强电容耦合等离子体处理工艺可以执行针对氧化物半导体的等离子处理。由于使用现有的干法蚀刻设备可以执行等离子蚀刻工艺或增强电容耦合等离子体处理工艺，所以优点在于可以降低用于设备开发的成本。
接着，如图16D所示，在有源层130和掩模层136上对绝缘隔层160进行构图。
可以通过第五掩模工艺来对绝缘隔层160进行构图，以具有使导电的有源层130的一端区域和另一端区域露出的第一接触孔CH1。
接着，如图16E所示，在绝缘隔层160上对源极170a和漏极170b进行构图。
可以使用第六掩模工艺来对源极170a和漏极170b进行构图，使得源极170a通过第一接触孔CH1与有源层130的一端区域连接，并且漏极170b通过第一接触孔CH1与有源层130的另一端区域连接。
接着，如图16F所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第七掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图16G所示，在钝化膜180上对像素电极190进行构图。可以使用第八掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图17A至图17G是例示根据本发明的又一实施方式的薄膜晶体管基板的制造方法的工艺步骤的截面图，并且涉及上述图15的薄膜晶体管基板的工艺步骤。
首先，如图17A所示，在基板100上对遮光层110和栅极150进行构图。
可以经由通过使用半色调掩模的一次曝光工艺的第一掩模工艺来对遮光层110和栅极150进行构图。
接着，如图17B所示，在基板100的包括栅极150的整个表面上形成栅绝缘膜140。
接着，如图17C所示，在栅绝缘膜140上对有源层130进行构图，并且在有源层130上对掩模层136进行构图。可以使用第二掩模工艺来对有源层130进行构图，并且可以使用第三掩模工艺来对掩模层136进行构图。
在对掩模层136进行构图之后，针对有源层130的没有用掩模层136覆盖的一端区域和另一端区域执行导电工艺。
接着，如图17D所示，在有源层130和掩模层136上对绝缘隔层160进行构图。
可以通过第四掩模工艺来对绝缘隔层160进行构图，以具有使导电的有源层130的一端区域和另一端区域露出的第一接触孔CH1。
接着，如图17E所示，在绝缘隔层160上对源极170a和漏极170b进行构图。
可以经由第五掩模工艺来对源极170a和漏极170b进行构图，使得源极170a通过第一接触孔CH1与有源层130的一端区域连接，并且漏极170b通过第一接触孔CH1与有源层130的另一端区域连接。
接着，如图17F所示，在源极170a和漏极170b上对钝化膜180进行构图。可以使用第六掩模工艺来对钝化膜180进行构图，以具有使漏极170b露出的第二接触孔CH2。
接着，如图17G所示，在钝化膜180上对像素电极190进行构图。可以使用第七掩模工艺来对像素电极190进行构图，以通过第二接触孔CH2与漏极170b连接。
图18是例示根据本发明的一个实施方式的有机发光装置的截面图，并且涉及应用了图2的薄膜晶体管基板的有机发光装置。
如图18所示，根据本发明的一个实施方式的有机发光装置包括图2的上述薄膜晶体管基板，并且在薄膜晶体管基板上还包括堤岸层200、发光部件210和上电极220。
堤岸层200形成在钝化膜180上。更详细地，堤岸层200形成为特别是在除了像素区域之外的区域中与源极170a和漏极170b交叠。换言之，显示图片图像的像素区域被堤岸层200包围。
堤岸层200可以由但不限于诸如聚酰亚胺、感光亚克力或BCB的有机绝缘材料制成。
发光部件210形成在像素电极190上。虽然未示出，但是发光部件210可以形成为顺序堆叠空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层的堆叠结构。然而，可以省略空穴注入层、空穴传输层、电子传输层和电子注入层中的一个或更多个。除了组合上述层之外，可以对发光部件210进行本领域已知的各种修改。
上电极220形成在发光部件210上。上电极220可以充当公共电极。在这种情况下，上电极220可以形成在除了发光部件210之外的堤岸层200上。
上电极220可以由但不限于诸如Ag的金属制成。
按照以下方式来制造上述图18的有机发光装置：通过图4A至图4G的工艺步骤来制造薄膜晶体管基板，在源极170a和漏极170b上方的钝化膜180上对堤岸层200进行构图，在像素电极190上对发光部件210进行构图，并且在发光部件210上形成上电极220。
虽然未示出，但是应用了根据上述实施方式的薄膜晶体管基板的有机发光装置和应用了根据上述实施方式的薄膜晶体管基板的制造方法的有机发光装置的制造方法在本发明的范围之内。
图19是例示根据本发明的一个实施方式的液晶显示装置的截面图，并且涉及应用了图2的薄膜晶体管基板的液晶显示装置。
如图19所示，根据本发明的一个实施方式的液晶显示装置包括上述图2的薄膜晶体管基板、与薄膜晶体管基板相对的对置基板300和形成在上述基板之间的液晶层400。
尽管未示出，但是可以同时在薄膜晶体管基板上另外形成用于形成电场的公共电极和用于驱动液晶的像素电极190。
虽然未示出，但是对置基板300可以包括黑底和滤色器层。
黑底被形成为矩阵排布结构，以阻止光泄露到除了像素区域之外的区域，并且滤色器层形成在黑底的矩阵结构之间。
根据本发明的液晶显示装置可以应用于本领域已知的各种模式的液晶显示装置，诸如扭曲向列（TN）模式、垂直对准（VA）模式和共平面开关（IPS）模式。
按照以下方式来制造上述图19的液晶显示装置：通过图4A至图4G的工艺步骤来制造薄膜晶体管基板，制造对置基板300，并且在基板之间具有液晶层400的同时将基板彼此结合。
可以利用真空注入法或液晶分配法来执行基板结合工艺。
虽然未示出，但是应用了根据上述实施方式的薄膜晶体管基板的液晶显示装置和应用了根据上述实施方式的薄膜晶体管基板的制造方法的液晶显示装置的制造方法在本发明的范围之内。
根据如上所述的本发明，可以获得以下优点。
由于根据本发明的遮光层形成在基板上，所以该遮光层可以阻止光进入有源层，由此可以维持有源层的可靠性，而不会下降。具体地，由于根据本发明的遮光层由具有较差电导性的半导体材料或黑色树脂材料制成，所以寄生电容不会在遮光层与其它电极之间出现，由此不需要设计和工艺步骤复杂的双栅结构。
而且，根据本发明，由于遮光层形成在基板上，所以可以减小栅极的尺寸，借此可以降低薄膜晶体管的设计限制，并且可以减小栅极与源极之间以及栅极与漏极之间的寄生电容，以使得能够进行装置的高速驱动。
对于本领域技术人员而言，很明显，可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变化。因此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明的修改和变型。
相关申请的交叉引用
本申请要求2012年12月3日提交的韩国专利申请No.10-2012-0138737和2013年4月29日提交的韩国专利申请No.10-2013-0047635的权益，此处为了一切目的以引证的方式并入上述申请，如同在本文中完全阐述一样。

Claims (16)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
形成在基板上的有源层；
对所述有源层内的电子迁移进行控制的栅极；
与所述有源层的一端区域连接的源极；
与所述有源层的另一端区域连接的漏极；以及
形成在所述有源层下方以阻止光进入所述有源层的遮光层。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述遮光层由半导体材料或黑色树脂材料制成。
3.根据权利要求2所述的薄膜晶体管基板，其中，所述半导体材料由非晶硅制成。
4.根据权利要求3所述的薄膜晶体管基板，其中，所述非晶硅被形成为1000
Figure FDA0000428057080000011
至3000
Figure FDA0000428057080000012
的厚度。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述遮光层与所述有源层接触。
6.根据权利要求1所述的薄膜晶体管基板，其中，在所述遮光层与所述有源层之间另外形成有缓冲层。
7.根据权利要求1所述的薄膜晶体管基板，其中，所述遮光层与所述栅极接触。
8.根据权利要求1所述的薄膜晶体管基板，其中，在所述遮光层与所述栅极之间另外形成有缓冲层。
9.一种薄膜晶体管基板的制造方法，所述方法包括以下步骤：
在基板上形成有源层；
在所述基板上形成对所述有源层内的电子迁移进行控制的栅极；
形成与所述有源层的一端区域连接的源极和与所述有源层的另一端区域连接的漏极；以及
在所述有源层下方形成遮光层，以阻止光进入所述有源层。
10.根据权利要求9所述的方法，其中，所述遮光层由半导体材料或黑色树脂材料制成。
11.根据权利要求9所述的方法，其中，通过一个掩模工艺一起对所述遮光层和所述有源层进行构图。
12.根据权利要求9所述的方法，该方法还包括在所述遮光层与所述有源层之间形成缓冲层。
13.根据权利要求9所述的方法，其中，通过一个掩模工艺一起对所述遮光层和所述栅极进行构图。
14.根据权利要求9所述的方法，该方法还包括在所述遮光层与所述栅极之间形成缓冲层。
15.一种包括薄膜晶体管基板的显示装置，
所述薄膜晶体管基板包括：
形成在基板上的有源层；
对所述有源层内的电子迁移进行控制的栅极；
与所述有源层的一端区域连接的源极；
与所述有源层的另一端区域连接的漏极；以及
形成在所述有源层下方以阻止光进入所述有源层的遮光层。
16.一种显示装置的制造方法，该方法包括薄膜晶体管基板的制造方法，
所述薄膜晶体管基板的制造方法包括以下步骤：
在基板上形成有源层；
在所述基板上形成对所述有源层内的电子迁移进行控制的栅极；
形成与所述有源层的一端区域连接的源极和与所述有源层的另一端区域连接的漏极；以及
在所述有源层下方形成遮光层，以阻止光进入所述有源层。
CN201310632892.2A 2012-12-03 2013-12-02 薄膜晶体管、显示装置及其制造方法 Pending CN103855225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811093909.0A CN109285892A (zh) 2012-12-03 2013-12-02 薄膜晶体管基板、显示装置及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0138737 2012-12-03
KR20120138737 2012-12-03
KR1020130047635A KR102093192B1 (ko) 2012-12-03 2013-04-29 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR10-2013-0047635 2013-04-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811093909.0A Division CN109285892A (zh) 2012-12-03 2013-12-02 薄膜晶体管基板、显示装置及其制造方法

Publications (1)

Publication Number Publication Date
CN103855225A true CN103855225A (zh) 2014-06-11

Family

ID=50824587

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310632892.2A Pending CN103855225A (zh) 2012-12-03 2013-12-02 薄膜晶体管、显示装置及其制造方法
CN201811093909.0A Pending CN109285892A (zh) 2012-12-03 2013-12-02 薄膜晶体管基板、显示装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811093909.0A Pending CN109285892A (zh) 2012-12-03 2013-12-02 薄膜晶体管基板、显示装置及其制造方法

Country Status (2)

Country Link
US (1) US10199507B2 (zh)
CN (2) CN103855225A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
WO2017024573A1 (zh) * 2015-08-10 2017-02-16 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106449656A (zh) * 2016-10-26 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106992190A (zh) * 2017-04-28 2017-07-28 深圳市华星光电技术有限公司 一种显示设备、阵列基板及其制作方法
CN107623023A (zh) * 2017-10-17 2018-01-23 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、oled显示装置
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107946321A (zh) * 2017-12-12 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
WO2018201788A1 (zh) * 2017-05-04 2018-11-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2019085973A1 (en) * 2017-11-03 2019-05-09 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel, and display apparatus
US10355021B2 (en) 2017-09-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and method for manufacturing same
WO2020019869A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2020051983A1 (zh) * 2018-09-12 2020-03-19 重庆惠科金渝光电科技有限公司 一种显示面板的加工方法以及显示面板
CN111739897A (zh) * 2020-07-14 2020-10-02 武汉华星光电技术有限公司 阵列基板及其制作方法
CN112349244A (zh) * 2019-08-07 2021-02-09 乐金显示有限公司 有机发光显示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102225594B1 (ko) * 2013-09-12 2021-03-09 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20150045761A (ko) * 2013-10-21 2015-04-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN103728803B (zh) * 2013-12-26 2015-04-08 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US9964820B2 (en) * 2014-02-04 2018-05-08 Apple Inc. Displays with flipped panel structures
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN106981478A (zh) * 2017-04-07 2017-07-25 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN107170811B (zh) * 2017-05-12 2019-12-31 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管结构背板及其制备方法
CN107146818B (zh) * 2017-06-27 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN107579005B (zh) * 2017-09-11 2020-03-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
CN107942595B (zh) * 2017-12-21 2024-03-29 惠科股份有限公司 阵列基板及其制造方法、液晶显示面板及其制造方法
CN109755285B (zh) * 2019-02-01 2022-12-06 合肥鑫晟光电科技有限公司 显示面板及其制造方法和显示装置
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN110071069B (zh) * 2019-04-19 2021-11-23 深圳市华星光电半导体显示技术有限公司 显示背板及其制作方法
CN110690231A (zh) * 2019-10-15 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法、显示面板和显示装置
KR20220022013A (ko) 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN113611664A (zh) * 2021-07-30 2021-11-05 惠科股份有限公司 阵列基板的制备方法、阵列基板以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121640A1 (en) * 1995-11-17 2002-09-05 Semiconductor Energy Laboratory Co., Ltd., A Japanese Corporation Active matrix electro-luminescent display with an organic leveling layer
US20050158925A1 (en) * 2003-12-08 2005-07-21 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20090087933A1 (en) * 2000-05-23 2009-04-02 Jang Kun Song Thin Film Transistor Substrate for a Liquid Crystal Display Wherein a Black Matrix Formed on the Substrate Comprises an Inner Aperture Formed Completely Within the Black Matrix
US20110003418A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US20110068343A1 (en) * 2007-07-09 2011-03-24 Nec Lcd Technologies, Ltd. Thin film transistor and manufacturing method of the same
US20110273651A1 (en) * 2010-05-04 2011-11-10 Sun-Woo Kim Liquid crystal display device and method of manufacturing the same
US20120168761A1 (en) * 2011-01-05 2012-07-05 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode and method for manufacturing the same
US20120256184A1 (en) * 2009-12-17 2012-10-11 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
KR101242030B1 (ko) * 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
CN102484136A (zh) * 2009-08-28 2012-05-30 夏普株式会社 半导体装置、有源矩阵基板以及显示装置
KR101084233B1 (ko) * 2009-10-13 2011-11-16 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조 방법
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
KR20110111708A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 표시장치 및 그 제조방법
CN102645799B (zh) * 2011-03-29 2015-01-07 京东方科技集团股份有限公司 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
KR20130027188A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121640A1 (en) * 1995-11-17 2002-09-05 Semiconductor Energy Laboratory Co., Ltd., A Japanese Corporation Active matrix electro-luminescent display with an organic leveling layer
US20090087933A1 (en) * 2000-05-23 2009-04-02 Jang Kun Song Thin Film Transistor Substrate for a Liquid Crystal Display Wherein a Black Matrix Formed on the Substrate Comprises an Inner Aperture Formed Completely Within the Black Matrix
US20050158925A1 (en) * 2003-12-08 2005-07-21 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20110068343A1 (en) * 2007-07-09 2011-03-24 Nec Lcd Technologies, Ltd. Thin film transistor and manufacturing method of the same
US20110003418A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US20120256184A1 (en) * 2009-12-17 2012-10-11 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate and display device
US20110273651A1 (en) * 2010-05-04 2011-11-10 Sun-Woo Kim Liquid crystal display device and method of manufacturing the same
US20120168761A1 (en) * 2011-01-05 2012-07-05 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode and method for manufacturing the same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157696B (zh) * 2014-07-16 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN104157696A (zh) * 2014-07-16 2014-11-19 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
US10084013B2 (en) 2014-11-24 2018-09-25 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor, display device, and method for manufacturing thin-film transistor
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
WO2017024573A1 (zh) * 2015-08-10 2017-02-16 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106449656A (zh) * 2016-10-26 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106992190A (zh) * 2017-04-28 2017-07-28 深圳市华星光电技术有限公司 一种显示设备、阵列基板及其制作方法
WO2018201788A1 (zh) * 2017-05-04 2018-11-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
US10355021B2 (en) 2017-09-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and method for manufacturing same
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN107623023A (zh) * 2017-10-17 2018-01-23 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、oled显示装置
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
WO2019085973A1 (en) * 2017-11-03 2019-05-09 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel, and display apparatus
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN107946321B (zh) * 2017-12-12 2022-06-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN107946321A (zh) * 2017-12-12 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
WO2020019869A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110767661A (zh) * 2018-07-27 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2020051983A1 (zh) * 2018-09-12 2020-03-19 重庆惠科金渝光电科技有限公司 一种显示面板的加工方法以及显示面板
CN112349244A (zh) * 2019-08-07 2021-02-09 乐金显示有限公司 有机发光显示装置
US11335757B2 (en) 2019-08-07 2022-05-17 Lg Display Co., Ltd. Organic light emitting display device
CN111739897A (zh) * 2020-07-14 2020-10-02 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111739897B (zh) * 2020-07-14 2022-07-12 武汉华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN109285892A (zh) 2019-01-29
US20140151708A1 (en) 2014-06-05
US10199507B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN103855225A (zh) 薄膜晶体管、显示装置及其制造方法
US9911762B2 (en) Display device
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
KR102093192B1 (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
US20140061632A1 (en) Thin film transistor substrate and method of manufacturing the same
TWI574374B (zh) 製作光學感測元件與薄膜電晶體元件的方法
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
CN109166864A (zh) 阵列基板及其制造方法、显示面板
KR101947007B1 (ko) 디스플레이 장치 및 그 제조 방법
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN101533858A (zh) 一种薄膜晶体管及其制作方法、图像显示装置
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
CN103021942B (zh) 阵列基板及其制造方法、显示装置
CN102569413A (zh) 薄膜晶体管及其制造方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
CN102709328A (zh) 一种阵列基板、其制造方法、显示面板及显示装置
US20130270556A1 (en) Active device and fabricating method thereof
KR20150044747A (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
CN203466192U (zh) 阵列基板以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140611