CN106992190A - 一种显示设备、阵列基板及其制作方法 - Google Patents
一种显示设备、阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN106992190A CN106992190A CN201710296181.0A CN201710296181A CN106992190A CN 106992190 A CN106992190 A CN 106992190A CN 201710296181 A CN201710296181 A CN 201710296181A CN 106992190 A CN106992190 A CN 106992190A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- grid insulating
- semiconductor layer
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 65
- 230000008021 deposition Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004062 sedimentation Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示设备、阵列基板及其制作方法，其中该阵列基板，包括:半导体层；第一栅极绝缘层，形成于所述半导体层一面，且通过第一方法形成；第二栅极绝缘层，形成于所述第一栅极绝缘层的背对所述半导体层一侧，且通过第二方法形成；其中，所述第一方法可保护所述半导体层的可靠性。本发明可避免损伤半导体层，提高薄膜晶体管的可靠性。
Description
技术领域
本发明涉及液晶显示器领域，特别是涉及一种显示设备、阵列基板及其制作方法。
背景技术
薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)是一种重要的平板显示设备，它的主体结构为对盒设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶层。在阵列基板上形成有栅线和数据线以及由栅线和数据线限定的像素单元，每个像素单元包括薄膜晶体管(Thin Film Transistor,简称TFT)和像素电极。在显示过程中，TFT作为开关控制对液晶施加驱动电场，从而控制液晶的旋转，实现画面的显示。通常在彩膜基板上形成有黑矩阵，其与阵列基板上的非显示区域位置对应，用于防止非显示区域漏光，影响显示质量。
本申请的发明人在长期的研发中发现，现有技术的氧化物薄膜晶体管(OxideTFT)技术还存在一些问题，其中最重要的一部分是它的可靠性问题。而决定其可靠性的主要因素在于活性层(active layer)膜质。在顶栅(top-gate)结构中，当前常用的栅极绝缘层成膜工艺，是通过化学气相沉积法(PECVD)沉积一层1500～2000A的SiO2，但是PECVD使用的等离子体会对下层的active layer造成损伤，进而导致薄膜晶体管(TFT)的可靠性降低。
发明内容
本发明主要提供一种显示设备、阵列基板及其制作方法，以解决现有技术中，在制作栅极绝缘层时，半导体层容易受到损伤，进而导致TFT的可靠性下降的问题。
为解决上述技术问题，本发明采用的一技术方案如下：提供一种阵列基板，包括:
半导体层；
第一栅极绝缘层，形成于所述半导体层一面，且通过第一方法形成；
第二栅极绝缘层，形成于所述第一栅极绝缘层的背对所述半导体层一侧，且通过第二方法形成；
其中，所述第一方法可保护所述半导体层的可靠性。
可选地，所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
可选地，所述第一栅极绝缘层的厚度范围为50～100A，所述第二栅极绝缘层的厚度范围为1500～2000A。
可选地，所述第一方法为原子沉积法，所述第二方法为化学气相沉积法。
可选地，所述第一栅极绝缘层的材料为高介电常数材料。
可选地，所述高介电材料为氧化铝材料。
为解决上述技术问题，本发明采用的另一技术方案如下：提供一种显示设备，其包括上述任一项所述的阵列基板。
为解决上述技术问题，本发明采用的又一技术方案如下：提供一种阵列基板的制作方法，包括：
形成半导体层；
通过第一方法在所述半导体层的一面形成第一栅极绝缘层，且所述第一方法可保护所述半导体层的可靠性；
通过第二方法在所述第一栅极绝缘层的背对所述半导体层一侧形成第二栅极绝缘层。
可选地，所述第一方法为原子沉积法，所述第二方法为化学气相沉积法。
可选地，通过干蚀刻方式形成所述第一栅极绝缘层及所述第二栅极绝缘层。
本发明的有益效果是：区别于现有技术的情况，本发明通过第一方法形成第一栅极绝缘层，通过第二方法形成第二栅极绝缘层，其中所述第一方法可保护所述半导体层的可靠性，可避免损伤半导体层，提高薄膜晶体管的可靠性。
附图说明
图1本发明阵列基板一实施方式的部分结构构示意图，其中仅示意性显示一个像素，或阵列基板的制作方法一实施方式的形成像素定义层及设置有机发光二极管后的机构示意图；
图2是本发明显示设备一实施方式的结构示意图；
图3是本发明阵列基板的制作方法一实施方式的整体实施步骤流程示意图；
图4是本发明阵列基板的制作方法一实施方式的在衬底基板上从下到上依次形成遮光层、阻挡层及半导体层时的结构示意图；
图5是本发明阵列基板的制作方法一实施方式的形成第一栅极绝缘层、第二栅极绝缘层和栅极时的结构示意图。
具体实施方式
实施例一
请参阅图1，图1是本发明的一种阵列基板的制作方法的形成像素定义层14及设置有机发光二极管15后的机构示意图。从图1可以看到，本实施例的一种阵列基板，包括：
在衬底基板1上从下到上依次形成的遮光层2、阻挡层3以及半导体层4；
第一栅极绝缘层5，形成于所述半导体层4一面，且通过第一方法形成；
第二栅极绝缘层6，形成于所述第一栅极绝缘层5的背对所述半导体层4一侧，且通过第二方法形成；
其中，所述第一方法可保护所述半导体层4的可靠性。
在本实施例中，本发明的阵列基板还包括在所述第二栅极绝缘层6上形成的栅极7，在所述栅极7、所述第二栅极绝缘层6、所述第一栅极绝缘层5、所述半导体层4及所述阻挡层3上，依次形成的源漏极10绝缘层8、源极9、漏极10、保护层11、平坦层12、像素电极层13及像素定义层14。其中，在所述像素定义层14内还设置有用于发光的有机发光二极管15。
在本实施例中，所述第一栅极绝缘层5的厚度小于所述第二栅极绝缘层6的厚度，以减少沉积形成所述第一栅极绝缘层5的时间，进而减少形成整个液晶显示面板的时间，提高生产效率。
在本实施例中，所述第一栅极绝缘层5的厚度范围为50～100A，可选为50A、60A、70A、80A、90A或100A，所述第二栅极绝缘层6的厚度范围为1500～2000A，可选为1500A、1600A、1700A、1800A、1900A或2000A。
在本实施例中可选地，可选所述第一方法为原子沉积法，所述第二方法为化学气相沉积法。原子沉积法的沉积速度相对较慢，不会损伤所述半导体层4以至超过所述半导体层4的可靠性底线，所以设置所述第一栅极绝缘层5的厚度小，可以节省沉积时间又不至于过度损伤半导体层4。化学气相沉积法的沉积速度相对较快，所以设置所述第二栅极绝缘层6的厚度大，也不会需要多少沉积时间，不会影响产品的生产效率；同时因为第一栅极绝缘层5的存在，遮挡住并保护半导体层4，因此化学气相沉积法的使用并不会损伤半导体层4。
在本实施例中，可选所述第一栅极绝缘层5的材料为高介电常数材料，并可选所述高介电材料为氧化铝材料。
本发明通过原子沉积法沉积形成第一栅极绝缘层5，以及通过化学气相沉积法沉积形成第二栅极绝缘层6，既可避免损伤半导体层4，提高薄膜晶体管的可靠性，又减少了原子沉积发沉积速率过低而影响生产效率的影响，可以在生产效率和TFT可靠度方面很好地平衡。
实施例二
本实施例提供一种显示设备，该显示设备包括实施例一所述的阵列基板20，在所述阵列基板20上设置了相应的驱动电路30。由于该阵列基板20已经在实施例一中进行了详细的说明，在此不再重复论述。
本发明的一种显示设备，其阵列基板20通过原子沉积法沉积形成第一栅极绝缘层5，以及通过化学气相沉积法沉积形成第二栅极绝缘层6，既可避免损伤半导体层4，提高薄膜晶体管的可靠性，又减少了原子沉积发沉积速率过低而影响生产效率的影响，可以在生产效率和TFT可靠度方面很好地平衡。
实施例三
请参阅图3，图3是本实施例的一种阵列基板的制作方法的整体实施步骤流程图。从图3可以看到，本实施例的一种阵列基板的制作方法，包括以下几个步骤：
步骤S101：在衬底基板1上从下到上依次形成遮光层2、阻挡层3及半导体层4。如图4所示，图4是本实施例的一种阵列基板的制作方法的在衬底基板1上从下到上依次形成遮光层2、阻挡层3及半导体层4时的结构示意图。
步骤S102：在所述半导体层4上形成第一栅极绝缘层5，并在所述第一栅极绝缘层5上形成第二栅极绝缘层6。
在本步骤中，通过第一方法在所述半导体层4的一面形成第一栅极绝缘层5，且所述第一方法可保护所述半导体层4的可靠性。通过第二方法在所述第一栅极绝缘层5的背对所述半导体层4一侧形成第二栅极绝缘层6。
步骤S103：在所述第二栅极绝缘层6上形成栅极7。如图5所示，图5是本实施例阵列基板的制作方法的形成第一栅极绝缘层5、第二栅极绝缘层6和栅极7时的结构示意图。
在本步骤中，首先采用物理气相沉积法在所述第二栅极绝缘层6上沉积一层金属层，再采用湿蚀刻方式对所述金属层进行图案化处理，以形成所述栅极7。
步骤S104：在所述栅极7、所述第二栅极绝缘层6、所述第一栅极绝缘层5、所述半导体层4及所述阻挡层3上，形成源漏极10绝缘层8、源极9、漏极10、保护层11、平坦层12、像素电极层13及像素定义层14。
在本实施例中，可选所述第一方法为原子沉积法，并可选所述第二方法为化学气相沉积法。
在本实施例中，通过干蚀刻方式形成所述第一栅极绝缘层5及所述第二栅极绝缘层6。
本发明采用双层沉积的方式制作栅极绝缘层，在半导体层上首先采用不需要等离子体参加的原子沉积法，沉积50-100A厚度的氧化铝(Al2O3)等高介电常数的材料，作为第一栅极绝缘层5，这是因为原子沉积法的沉积速度很小，不会对半导体层4造成损伤。另外我们采用PECVD的方式沉积1500-2000A厚度的二氧化硅(SiO2)，作为第二栅极绝缘层6，由于第二栅极绝缘层6不接触到半导体层4，也不会对半导体层4造成损伤并且PECVD沉积速度较大，可以节省沉积时间，弥补了原子沉积法速度过小导致产品生产效率过低的问题。本发明既避免了PECVD的等离子体对半导体层4的损伤，提高了TFT的可靠性，又减少了原子沉积法沉积速率过低而影响生产效率的影响，可以在生产效率和TFT可靠度方面很好地平衡。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板，其特征在于，包括:
半导体层；
第一栅极绝缘层，形成于所述半导体层一面，且通过第一方法形成；
第二栅极绝缘层，形成于所述第一栅极绝缘层的背对所述半导体层一侧，且通过第二方法形成；
其中，所述第一方法可保护所述半导体层的可靠性。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度范围为50～100A，所述第二栅极绝缘层的厚度范围为1500～2000A。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一方法为原子沉积法，所述第二方法为化学气相沉积法。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极绝缘层的材料为高介电常数材料。
6.根据权利要求5所述的阵列基板，其特征在于，所述高介电材料为氧化铝材料。
7.一种显示设备，其特征在于，其包括如权利要求1至6任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括：
形成半导体层；
通过第一方法在所述半导体层的一面形成第一栅极绝缘层，且所述第一方法可保护所述半导体层的可靠性；
通过第二方法在所述第一栅极绝缘层的背对所述半导体层一侧形成第二栅极绝缘层。
9.根据权利要求8所述的制作方法，其特征在于，所述第一方法为原子沉积法，所述第二方法为化学气相沉积法。
10.根据权利要求8所述的制作方法，其特征在于，通过干蚀刻方式形成所述第一栅极绝缘层及所述第二栅极绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710296181.0A CN106992190A (zh) | 2017-04-28 | 2017-04-28 | 一种显示设备、阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710296181.0A CN106992190A (zh) | 2017-04-28 | 2017-04-28 | 一种显示设备、阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106992190A true CN106992190A (zh) | 2017-07-28 |
Family
ID=59418633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710296181.0A Pending CN106992190A (zh) | 2017-04-28 | 2017-04-28 | 一种显示设备、阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992190A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507839A (zh) * | 2017-08-25 | 2017-12-22 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177970A (zh) * | 2013-02-26 | 2013-06-26 | 上海大学 | 一种氧化物薄膜晶体管制备方法 |
| CN103855225A (zh) * | 2012-12-03 | 2014-06-11 | 乐金显示有限公司 | 薄膜晶体管、显示装置及其制造方法 |
-
2017
- 2017-04-28 CN CN201710296181.0A patent/CN106992190A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855225A (zh) * | 2012-12-03 | 2014-06-11 | 乐金显示有限公司 | 薄膜晶体管、显示装置及其制造方法 |
| CN103177970A (zh) * | 2013-02-26 | 2013-06-26 | 上海大学 | 一种氧化物薄膜晶体管制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507839A (zh) * | 2017-08-25 | 2017-12-22 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
| WO2019037631A1 (zh) * | 2017-08-25 | 2019-02-28 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
| US10921663B2 (en) * | 2017-08-25 | 2021-02-16 | HKC Corporation Limited | Array substrate and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7407881B2 (ja) | 表示装置 | |
| JP2022003691A (ja) | 半導体装置 | |
| JP6321356B2 (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| CN105280717B (zh) | Tft及其制作方法、阵列基板及显示装置 | |
| US20140084282A1 (en) | Thin film transistor, array substrate and display device | |
| CN105226015B (zh) | 一种tft阵列基板及其制作方法 | |
| CN107564949B (zh) | 氧化物tft、其制造方法、使用其的显示面板和显示装置 | |
| CN109065616A (zh) | 柔性显示面板及制造方法 | |
| CN103887245B (zh) | 一种阵列基板的制造方法 | |
| CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
| CN105789120B (zh) | Tft基板的制作方法及tft基板 | |
| CN110061034A (zh) | Oled显示面板的制备方法及oled显示面板 | |
| WO2014117512A1 (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN102945828A (zh) | 一种主动矩阵有机发光二极体驱动背板及其制备方法 | |
| CN108346620A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9647127B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104319261B (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| US9397223B2 (en) | Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device | |
| CN104037233A (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN106992190A (zh) | 一种显示设备、阵列基板及其制作方法 | |
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| US20190267476A1 (en) | Back-channel-etched tft substrate and manufacturing method thereof | |
| CN109346459A (zh) | Amoled补偿电路的电容结构及其容量的提升方法 | |
| Kim et al. | Transparent AMOLED display driven by hafnium-indium-zinc oxide thin film transistor array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171019 Address after: 518000 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd. Address before: 518006 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170728 |
|
| WD01 | Invention patent application deemed withdrawn after publication |