CN103855176A

CN103855176A - 检测装置和放射线检测系统

Info

Publication number: CN103855176A
Application number: CN201310641703.8A
Authority: CN
Inventors: 和山弘; 渡边实; 横山启吾; 大藤将人; 川锅润; 藤吉健太郎; 中山明哉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-12-03
Filing date: 2013-12-03
Publication date: 2014-06-11
Also published as: US20140151769A1; JP2014110353A

Abstract

本公开涉及一种检测装置和放射线检测系统，该检测装置包括：被配置为将入射光或放射线转换成电荷的转换层；被配置为收集作为转换层的转换的结果而产生的电荷的电极；以及被布置在电极与转换层之间的杂质半导体层。所述转换层被布置在电极之上以便覆盖电极。转换层的覆盖相邻的一对电极之间的区域的部分包括膜厚比转换层的覆盖电极的边缘的部分小的部分。

Description

检测装置和放射线检测系统

技术领域

本公开涉及一种检测装置和放射线检测系统。

背景技术

近年来，使用薄膜晶体管（TFT）的液晶面板的制造技术已被用于检测装置。在这样的检测装置中，通过在TFT被覆盖的位置处形成转换元件来实现开口率的提高。转换元件具有PIN结构，在该PIN结构中，例如，p型半导体层、本征半导体层以及n型半导体层被累积，并且，本征半导体层用作光电转换层。为了提高电荷量和SNR，美国专利No.5,619,033提出了一种检测装置，该检测装置通过在整个像素阵列之上形成光电转换层、并在逐个像素的基础上放置适于收集由光电转换层产生的电荷的电极来实现100%的开口率。

发明内容

在根据美国专利No.5,619,033的检测装置中，光电转换层的顶面被配置为平坦。利用该配置，如后面所描述的那样，电荷量和SNR不能充分地提高。因此，本发明的一个方面提供了有利于在像素阵列之上形成转换层的检测装置的技术。

根据一些实施例，提供一种检测装置，该检测装置包括：转换层，其被配置为将入射光或放射线转换成电荷；多个第一电极，其被配置为收集作为所述转换层的转换的结果而产生的电荷；以及多个第一杂质半导体层，其被布置在所述多个第一电极与所述转换层之间。所述转换层被布置在所述多个第一电极之上以便覆盖所述多个第一电极。所述转换层的覆盖相邻的一对所述第一电极的之间的区域的部分包括膜厚比所述转换层的覆盖所述第一电极的边缘的部分小的部分。

本发明的其它特征从以下示例性实施例（参照附图）的描述将变得清晰。

附图说明

图1是描述根据本发明的实施例的检测装置的总体配置的示例的示图。

图2A～2C是描述根据本发明的实施例的检测装置的详细配置示例的示图。

图3是描述根据本发明的实施例的检测装置的电势分布的示图。

图4A～4I是描述根据本发明的实施例的检测装置的制造方法的示例的示图。

图5是描述在根据本发明的实施例的检测装置中产生的自然氧化膜的示图。

图6A～6C是描述根据本发明的实施例的检测装置的制造方法的另一示例的示图。

图7是描述根据本发明的实施例的放射线检测装置的配置的示图。

具体实施方式

以下将参照附图详细地描述本发明的实施例。贯穿于各个实施例，类似的部件由相同的附图标记表示，并且将省略其冗余的描述。并且，每个实施例可被适当改变，并且可以组合使用不同的实施例。一般地，本发明可应用于在包含多个像素的像素阵列之上形成转换层的检测装置。以下将通过示例来描述PIN结构的转换元件，但可替代地使用具有相反导电类型的NIP结构的转换元件或MIS结构的转换元件。类似地，以下将通过示例来描述底栅薄膜晶体管，但可替代地使用顶栅薄膜晶体管。晶体管可由非晶硅或多晶硅制成。并且，这里的电磁波的范围为从光的波长区域中的电磁波到放射线的波长区域中的电磁波，并且包括可见光到红外光线以及诸如X射线、α射线、β射线以及γ射线的放射线。

将参照图1描述根据本发明的一些实施例的检测装置100的总体配置。检测装置100包括像素阵列110、共用电极驱动电路120、栅极驱动电路130以及信号处理电路140。像素阵列110具有以阵列形式布置的多个像素。像素阵列110具有例如约3000行×3000列的像素，但出于解释的目的，该像素阵列110在图1中被示为具有5行×5列的像素。

每个像素包括转换元件111和晶体管112。转换元件111产生与由检测装置100所接收的电磁波相对应的电荷。转换元件111可以是适于将由闪烁体从放射线转换的可见光转换成电荷的光电转换元件，或者可以是适于将导向（direct）检测装置100的放射线直接转换成电荷的转换元件。晶体管112例如为薄膜晶体管。转换元件111和晶体管112的第一主电极（源极或漏极）彼此电连接。尽管转换元件111和晶体管112在图1中被示为在与基板表面平行的方向上彼此相邻，但转换元件111和晶体管112如后面所描述的那样通过在与基板表面垂直的方向上彼此重叠而放置。像素阵列110还包括对于多个像素共同放置的共用电极113。

共用电极驱动电路120经由驱动线121与共用电极113连接，并且适于控制供给到共用电极113的驱动电压。栅极驱动电路130通过栅极线131与晶体管112的栅极连接，并且适于控制晶体管112的导通。信号处理电路140经由信号线141与晶体管112的第二主电极（漏极或源极）连接，并且适于将信号读出转换元件111。

下面，将参照图2A～2C描述检测装置100的像素的详细配置。图2A是集中于包含在像素阵列110中的两个相邻的像素PXa和PXb的平面图。图2B是沿图2A中的线A-A′切取的截面图，图2C是图2B中的区域B的放大图。像素阵列110中的每个像素可具有相同的配置，并且因此以下将主要描述像素PXa的配置。

像素阵列110被放置在基板201上，并且像素阵列110中的每个像素具有转换元件111和晶体管112。像素PXa包括作为转换元件111的转换元件111a和作为晶体管112的晶体管112a。晶体管112a包括栅电极202、绝缘层203、本征半导体层204、杂质半导体层205、第一主电极206以及第二主电极207。对于每个像素单独地设置栅电极202。绝缘层203在像素阵列110之上形成，从而覆盖像素中的每一个的栅电极202。绝缘层203覆盖栅电极202的那部分用作晶体管112a的栅极绝缘膜。本征半导体层204对于每个像素被单独地设置在这样的位置处：使得经由绝缘层203覆盖栅电极202。在本征半导体层204中形成晶体管112a的沟道。第一主电极206的一端经由杂质半导体层205被放置本征半导体层204上，而另一端与信号线141连接。第二主电极207的一端经由杂质半导体层205被放置在本征半导体层204上，而另一端延伸到本征半导体层204的外侧。杂质半导体层205减小了本征半导体层204与第一、第二主电极206和207之间的接触电阻。

检测装置100还包括形成在像素阵列110之上、覆盖晶体管112的保护层208。保护层208具有露出第二主电极207的部分的开口。平坦化层（planarizing layer）209在保护层208上形成，在像素阵列110之上扩展（spread）。平坦化层209具有适于露出保护层208中的开口、并因此露出第二主电极207的部分的开口。平坦化层209使得能够稳定形成转换元件111a并允许减小晶体管112a与转换元件111a之间的寄生电容。

按照离基板201的距离增加的顺序，检测装置100包括分立（discrete）电极210a、n型半导体层211a、本征半导体层212、p型半导体层213以及共用电极（第二电极）113，从而构成转换元件111a。即，转换元件111a具有PIN结构。对于每个像素单独地设置分立电极210a（第一电极）和n型半导体层（第一杂质半导体层）211a。本征半导体层212、p型半导体层213（第二杂质半导体层）以及共用电极（第二电极）113在像素阵列110之上被形成。分立电极210a被放在通过保护层208中的开口和平坦化层209中的开口与晶体管112a的第二主电极207接触处，从而使分立电极210a和晶体管112a彼此电连接。本征半导体层212用作转换层，并且产生与接收的电磁波相对应的电荷。由本征半导体层212覆盖分立电极210a的那部分所产生的电荷被分立电极210a收集。检测装置100还包括形成在像素阵列110之上、覆盖转换元件111的保护层214。

将参照图2C描述像素PXa和PXb之间的区域周围的配置。像素PXb的转换元件111具有分立电极210b和n型半导体层211b。本征半导体层212覆盖分立电极210a与210b之间的区域的那部分（称为边界覆盖部分250）的膜厚Tb小于本征半导体层212覆盖分立电极210a与210b的边缘的那部分（称为边缘覆盖部分251）的膜厚Te。以下将描述该配置的优点。

边界覆盖部分250的更接近分立电极210a的那一半部分被称为左侧部分250a，而更接近分立电极210b的那一半部分被称为右侧部分250b。期望地，在左侧部分250a中产生的电荷由分立电极210a收集，而在右侧部分250b中产生的电荷由分立电极210b收集。以下，以这种方式收集的电荷被描述为已被恰当地收集。然而，当边界覆盖部分250中的电场较弱时，关于在边界覆盖部分250中所产生的电荷由分立电极210a和210b中的哪一个收集的问题依赖于概率。当在右侧部分250b中所产生的电荷由分立电极210a收集或者在左侧部分250a中所产生的电荷由分立电极210b收集时，将导致噪声。并且，当边界覆盖部分250中的电场较弱时，在边界覆盖部分250中所产生的电荷会消失，而不被分立电极210a和210b中的任意一个收集。这将引起由检测装置100所检测的信号量的减小。此外，当边界覆盖部分250中的电场较弱时，电荷到达分立电极210a与210b需要时间，将出现残留图像，这也导致噪声。在任意一种情况下，当边界覆盖部分250中的电场较弱时，SNR（信号与噪声比）会劣化。利用根据本实施例的检测装置100，通过使边界覆盖部分250的膜厚Tb小于边缘覆盖部分251的膜厚Te，可使边界覆盖部分250中的电场更强。

将参照图3描述当边界覆盖部分250的膜厚Tb改变时沿图2C中的线C-C′发生的电势分布的变化。线C-C′是在n型半导体层211a和211b正上方的位置处所取得的。如果ΔTHK是边界覆盖部分250的顶面与边缘覆盖部分251的顶面之间的差，那么图3图形化地示出了对于不同的ΔTHK值沿线C-C′发生的电势分布。具体地，曲线301～305分别代表当ΔTHK值为0μm、0.3μm、0.6μm、0.9μm以及1.1μm时所产生的电势分布。当ΔTHK值为0μm时，本征半导体层212的上端基本上是平坦的，这与在美国专利No.5,619,033中所提出的配置相同。ΔTHK的值越大，边界覆盖部分250的膜厚Tb则越小。对于每一条曲线，横坐标代表线C-C′上的位置，而纵轴代表电势。在横坐标上，原点被设定在C的位置处，并且向右的方向（朝向C′的方向）对应于正方向。电势分布根据通过向分立电极210a和210b施加15V的电压、向共用电极113施加0V的电压、边界覆盖部分250的宽度Wb被设定为4μm以及边缘覆盖部分251的膜厚Te被设定为1.2μm而获得的模拟值来创建。

一般地，电场通过电势分布的空间导数给出，并且，施加在电荷上的力与电场强度成比例。如图3所示，在边界覆盖部分250的外侧（在更接近边缘覆盖部分251的侧），ΔTHK的值越大，边界覆盖部分250的电势的值则越小，并且因此电势分布的斜率越陡。因此，ΔTHK的值越大且边界覆盖部分250的膜厚Tb越小，在电荷将被恰当地收集的这样的方向上作用在电荷上的力则越强，这提高了SNR。

另一方面，在边界覆盖部分250的内侧（在边界覆盖部分250的中央部分中），ΔTHK的值越大，边界覆盖部分250的电势的值则越小，但当电势等于0V（分立电极210a和210b的电压）时，电势的值则停止降低。如果ΔTHK的值在这种状态下进一步增加，那么电势为大约0V的范围增加。例如，当曲线303所代表的ΔTHK为0.6μm时，电势在边界覆盖部分250的中央变为大约0V。当由曲线304所代表的ΔTHK为0.9μm时，电势在边界覆盖部分250的大约一半区域中变为大约0V。当由曲线305所代表的ΔTHK为1.1μm时，电势在边界覆盖部分250的大部分区域中变为大约0V。在电势在大约0V处保持恒定的区域中，由于没有力作用在电荷上，因此SNR由于上述原因而降低。并且，如果边界覆盖部分250的膜厚Tb太小，这将引起暗电流（dark current）的增加。

以这种方式，边界覆盖部分250的膜厚Tb的降低提高了SNR，但当膜厚Tb与预定值相比进一步降低时，SNR则下降。例如，在图3的示例中，ΔTHK可被设定为0.6μm以获得由曲线303所代表的电势分布。在这种情况下，电势在电势分布的一个点上变得等于大约0V，而在任何地方电势梯度都不变为0。一般地，边界覆盖部分250的膜厚Tb的最小值可被设计为边缘覆盖部分251的膜厚Te的三分之一或更多。

在图3所示的模拟中，边界覆盖部分250的宽度Wb被设定为4μm。然而，宽度Wb可被设定为另一个值，例如，设定为大致1μm或500nm，或者大致20μm或更低。根据本实施例，通过减小边界覆盖部分250的膜厚Tb，能够改变对应部分中的电势分布，并从而提高所检测的信号量以及SNR。

接下来，将参照图4A～4I描述检测装置100的制造方法的示例。图4A～4I是与图2B的截面图相对应、并与各制造过程相对应的截面图。首先，如图4A所示，在基板201上形成晶体管112的栅电极202，并且在其上沉积绝缘层203。栅电极202例如通过对由溅射机在基板201的整个表面上沉积的金属层进行构图（pattern）来形成。金属层例如为150nm～700nm厚，并由诸如Al、Cu、Mo或W的低电阻金属、或其合金或叠层（laminate）制成。绝缘层203由例如氮化硅膜（SiN）制成。绝缘层203的膜厚被设定为例如150nm～600nm以增加栅绝缘膜的容量（capacity）同时将晶体管112的击穿电压维持在例如大致200V。

接下来，如图4B所示，在绝缘层203上形成本征半导体层204，并在其上形成杂质半导体层205。本征半导体层204通过以岛状图案（island pattern）蚀刻沉积的本征半导体层来形成。本征半导体层204被设定为例如100nm～250nm厚，以便减小晶体管112的串联电阻以及以便足够厚以至于在形成杂质半导体层205时不被蚀刻去除。杂质半导体层205通过以岛状图案蚀刻沉积的杂质半导体层、并然后去除其中心部分（覆盖沟道区域的部分）来形成。只要考虑到本征半导体层204与第一、第二主电极206和207之间的接合（junction），杂质半导体层205就可具有任意的厚度，并且该厚度可以为例如20nm～70nm厚。

接下来，如图4C所示，形成信号线141、第一主电极206以及第二主电极207，并然后在其上形成保护层208。例如，信号线141、第一主电极206以及第二主电极207例如通过对由溅射机在基板201的整个表面上沉积的金属层进行构图来形成。金属层为例如150nm～800nm厚，并由诸如Al、Cu、Mo或W的低电阻金属、或其合金或叠层制成。保护层208通过在基板201的整个表面上沉积绝缘层、并然后去除绝缘层的部分以便露出第二主电极207的部分来形成。保护层208的膜厚为例如200nm～500nm。

接下来，如图4D所示，形成平坦化层209。平坦化层209通过在基板201的整个表面上沉积有机层、并然后去除有机层的部分以便露出保护层208中的开口来形成。平坦化层209被配置为例如1μm～5μm的膜厚，以便实现上述平坦化层209的功能。

接下来，如图4E所示，形成分立电极210a和210b。分立电极210a和210b例如通过对在基板201的整个表面上沉积的金属层进行构图来形成。分立电极210a和210b可以是由ITO等制成的透明电极，并且在这种情况下可被配置为约数十nm厚。可替代地，分立电极210a和210b可由诸如Al、Cu、Mo或W的低电阻金属、或其合金或叠层制成，并且在这种情况下可被配置为例如约50nm～300nm厚。

接下来，如图4F所示，在基板201的整个表面上形成n型半导体层401，并然后在其上形成本征半导体层402，从而覆盖基板201的整个表面。n型半导体层401和本征半导体层402被同一沉积装置（例如，CVD装置）连续地沉积。首先，在沉积装置中设立经受图4E的处理的基板201，并且n型半导体层401被沉积到例如10nm～100nm的厚度。随后，在基板201被保持在沉积装置中时，改变气体，并且本征半导体层402被沉积到例如30nm～100nm的厚度。

接下来，如图4G所示，对n型半导体层401和本征半导体层402进行构图，并去除覆盖没有分立电极210a和210b的部分的部分。因此，n型半导体层401被分成逐个像素（pixel-by-pixel）、n型半导体层211a和211b。

接下来，如图4H所示，在基板201的整个表面上形成本征半导体层403，并然后在其上形成p型半导体层213，从而覆盖基板201的整个表面。本征半导体层403和p型半导体层213被同一沉积装置（例如，CVD装置）连续地沉积。首先，在沉积装置中设置经受图4G的处理的基板201，并且本征半导体层403被沉积到例如300nm～2000nm的厚度。随后，在基板201被保持在沉积装置中时，改变气体，并且p型半导体层213被沉积到例如约数十nm的厚度。上述两个本征半导体层402和403构成图2A～2C的本征半导体层212。

接下来，如图4I所示，形成共用电极113，并然后在其上形成保护层214，从而覆盖基板201的整个表面。共用电极113例如通过在基板201的整个表面上沉积金属层来形成。共用电极可以是由ITO等制成的透明电极，并且在这种情况下可被配置为约数十nm厚。可替代地，共用电极113可由诸如Al、Cu、Mo或W的低电阻金属、或其合金或叠层制成，并且在这种情况下可被配置为例如约300nm～700nm厚。例如，通过在基板201的整个表面上沉积绝缘层，形成保护层214。随后，具有图2B所示的截面结构的检测装置100例如通过用已知的方法形成剩余的部件来产生。

如果如上述方法的情况那样，本征半导体层212通过被分成本征半导体层402和本征半导体层403而被沉积、以及n型半导体层401和本征半导体层402被同一沉积装置连续地沉积，那么能够抑制在n型半导体层401的表面上生成自然氧化膜。并且，如果n型半导体层401在被沉积之后被构图，那么n型半导体层401会由于较小的膜厚而剥离。然而，当如利用以上方法那样在沉积n型半导体层401和本征半导体层402之后完成构图时，由于这些层的总膜厚为至少30nm，因此不太可能发生剥离。

当对n型半导体层401和本征半导体层402进行构图时，在本征半导体层402的表面上产生自然氧化膜501。然而，由于本征半导体层的氧化速度一般小于n型半导体层的氧化速度，因此，与在n型半导体层401的表面上产生自然氧化膜时相比，自然氧化膜的膜厚可被减小，并因此可减小结电阻（junction resistance）。此外，在以上方法中，由于自然氧化膜501位于远离分立电极210a处，因此，当例如通过光电转换所累积的电荷被传送到晶体管112a时，对于电荷在其上被累积的电极的邻近（neighborhood）的影响被减小。为了保持自然氧化膜501远离分立电极210a和共用电极113二者，n型半导体层401和本征半导体层402可被配置为厚度彼此大约相等。例如，层的每一个可被设定为300nm～1000nm的膜厚。

接下来，将参照图6A～6C描述图1中的检测装置100的制造方法的另一示例。利用该制造方法，通过一次膜沉积处理沉积本征半导体层212。首先，通过执行直到上述图4E的处理的处理，形成直到分立电极210a和210b的部件。如图6A所示，沉积n型半导体层，并且去除覆盖分立电极210a和210b之间的区域的部分以形成n型半导体层211a和211b。接下来，如图6B所示，沉积本征半导体层601。接下来，如图6C所示，通过蚀刻本征半导体层601来形成本征半导体层212，以便减小覆盖分立电极210a和210b之间的区域的部分的厚度。执行一段时间的蚀刻，该段时间足以留下适当的膜厚。随后，检测装置100以与图4H和随后处理类似的方式完成。

图7是示出根据本发明的放射线检测装置被应用于X射线诊断系统（放射线检测系统）的示例的示图。由X射线管6050（放射线源）产生的放射线，即，X射线6060穿过被检体或病人6061的胸部6062并进入检测装置6040，该检测装置6040是根据本发明的、具有设置在上部中的闪烁体的检测装置。这里，具有设置在上部中的闪烁体的检测/转换装置构成放射线检测装置。入射的X射线包含关于病人6061的内部身体信息。闪烁体响应于入射的X射线而发射光，并且，通过发射的光的光电转换获得电信息。电信息被转换成数字信号，并然后经受用作信号处理单元的图像处理器6070的图像处理，以允许在用作控制室的显示单元的显示器6080上观察。注意，放射线检测系统至少包括检测装置和适于处理来自检测装置的信号的信号处理单元。

并且，该信息可由诸如电话电路6090的传输处理单元被传送到远程位置，在诸如医生室或其它位置中的光盘的记录单元上保存或者用作显示单元的显示器6081上显示，从而允许远程位置处的医生执行诊断。并且，该信息也可由用作记录单元的胶片处理器6100记录在用作记录介质的胶片6110上。

尽管已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。随附权利要求的范围应被赋予最宽泛的解释以包含所有这样的修改以及等同的结构和功能。

Claims

1.一种检测装置，包括：

转换层，其被配置为将入射光或放射线转换成电荷；

多个第一电极，其被配置为收集作为所述转换层的转换的结果而产生的电荷；以及

多个第一杂质半导体层，其被布置在所述多个第一电极与所述转换层之间，

其中，所述转换层被布置在所述多个第一电极之上以便覆盖所述多个第一电极，并且，

所述转换层的覆盖相邻的一对所述第一电极之间的区域的部分包括膜厚比所述转换层的覆盖所述第一电极的边缘的部分小的部分。

2.根据权利要求1的检测装置，还包括与所述多个第一电极电连接的多个晶体管，其中，

所述多个晶体管中的每一个分别布置在被与该晶体管电连接的所述多个第一电极中的电极覆盖的位置中。

3.根据权利要求1的检测装置，其中，所述转换层在覆盖相邻的一对所述第一电极之间的区域的部分中凹陷。

4.根据权利要求1的检测装置，还包括在所述多个第一电极之上扩展、在所述转换层上面依次布置的第二杂质半导体层和第二电极，其中:

所述转换层包括本征半导体层；并且，

所述多个第一杂质半导体层和所述第二杂质半导体层在导电类型上彼此不同。

5.根据权利要求4的检测装置，其中，所述第二杂质半导体层和所述第二电极在覆盖相邻的一对所述第一电极之间的区域的部分中凹陷。

6.根据权利要求1的检测装置，其中，所述转换层的覆盖相邻的一对所述第一电极之间的区域的部分的膜厚的最小值是所述转换层的覆盖所述第一电极的边缘的部分的膜厚的三分之一或更多。

7.一种放射线检测系统，包括：

根据权利要求1的检测装置；以及

适于处理由所述检测装置获得的信号的信号处理单元。