CN103794555B - 制造阵列基板的方法 - Google Patents

制造阵列基板的方法 Download PDF

Info

Publication number
CN103794555B
CN103794555B CN201310532513.2A CN201310532513A CN103794555B CN 103794555 B CN103794555 B CN 103794555B CN 201310532513 A CN201310532513 A CN 201310532513A CN 103794555 B CN103794555 B CN 103794555B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor layer
region
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310532513.2A
Other languages
English (en)
Other versions
CN103794555A (zh
Inventor
杨熙正
金炯泰
丁载荣
韩奎元
金东先
扈源俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103794555A publication Critical patent/CN103794555A/zh
Application granted granted Critical
Publication of CN103794555B publication Critical patent/CN103794555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种制造阵列基板的方法，该方法包括以下步骤：在基板上形成氧化物半导体层；顺序地形成与所述氧化物半导体层的中间部分对应的栅绝缘层和栅极；通过执行氢气等离子体处理，来在所述氧化物半导体层中形成具有导电特性的源区和漏区；在所述源区和漏区上形成阻隔层，该阻隔层具有第一厚度；在所述栅极上形成层间绝缘层，并使所述层间绝缘层具有暴露所述阻隔层的第一接触孔；以及在所述层间绝缘层上形成源极和漏极，并使所述源极和所述漏极分别通过所述第一接触孔接触所述阻隔层。

Description

制造阵列基板的方法
技术领域
本发明涉及阵列基板，更具体地，涉及制造包括具有氧化物半导体层的薄膜晶体管的阵列基板的方法。
背景技术
随着信息技术的快速发展，用于显示大量信息的显示装置迅速发展。更具体地，外形薄、重量轻且功耗低的平板显示（FPD）装置（诸如有机电致发光显示（OLED）装置和液晶显示（LCD）装置）被积极推行并且正取代阴极射线管（CRT）。
在液晶显示装置当中，包括用于控制各个像素的开/关的薄膜晶体管的有源矩阵型液晶显示装置因其高分辨率、显色（color rendering）能力和显示运动图像的优异性而被广泛使用。
另外，近来突出的是有机电致发光显示装置，因为它们具有如下的优点：有机电致发光显示装置具有高亮度和低驱动电压；因为它们是自发光的，所以有机电致发光显示装置具有优异的对比度和超薄的厚度；有机电致发光显示装置的响应时间是几微秒，并且在显示运动图像时具有优点；有机电致发光显示装置具有广视角并且在低温下是稳定的；由于有机电致发光显示装置是由直流（DC）的低电压5V至15V驱动的，因此容易设计和制造驱动电路；由于只需要沉积步骤和封装步骤，因此有机电致发光显示装置的制造工艺简单。在有机电致发光显示装置中，有源矩阵型显示装置因其低功耗、高分辨率和大尺寸可能性也被广泛使用。
有源矩阵型液晶显示装置和有源矩阵型有机电致发光显示装置中的每一个包括以薄膜晶体管作为控制其相应像素的开/关的开关元件的阵列基板。
图1是示出根据现有技术的液晶显示装置的阵列基板的截面图。图1示出阵列基板中的包括薄膜晶体管的像素区域的截面。
在图1中，选通线（未示出）和数据线（未示出）形成在基板11上并且彼此交叉以限定像素区域P。栅极15形成在像素区域P的开关区域TrA中。
栅绝缘层18形成在栅极15上，半导体层28形成在栅绝缘层18上，半导体层28包括本征非晶硅的有源层22和掺杂有杂质的非晶硅的欧姆接触层26。
源极36和漏极38形成在欧姆接触层26上。源极36和漏极38对应于栅极15并且彼此分隔开。顺序形成在开关区域TrA中的栅极15、栅绝缘层18、半导体层28、源极36和漏极38构成薄膜晶体管Tr。
钝化层42形成整个基板11上的源极36和漏极38以及被暴露的有源层22上。钝化层42具有暴露漏极38的一部分的漏接触孔45。像素电极50独立地形成在钝化层42上的各个像素区域P中。像素电极50通过漏接触孔45接触漏极38。
这里，尽管未在附图中示出，但是半导体图案形成在数据线下方。半导体图案具有双层结构，该双层结构包括与欧姆接触层26相同材料的第一图案和与有源层22相同材料的第二图案。
在现有技术的阵列基板的开关区域TrA中形成的半导体层28中，本征非晶硅的有源层22具有取决于位置的不同厚度。也就是说，有源层22通过选择性地去除欧姆接触层26而被暴露的一部分具有第一厚度t1并且有源层22在欧姆接触层26下方的一部分具有第二厚度t2，第二厚度t2比第一厚度t1厚。有源层22的不同部分的不同厚度是由制造方法导致的，这使薄膜晶体管Tr的输出特性变差并且对薄膜晶体管Tr的性能产生不利影响，因为源极36和漏极38之间的变成薄膜晶体管Tr的沟道的有源层22具有减小的厚度。
为了解决该问题，引入了一种具有单层的氧化物半导体层的薄膜晶体管，它不需要现有技术的欧姆接触层并且使用氧化物半导体材料作为有源层。
图2是示出根据现有技术的包括具有这种氧化物半导体层的薄膜晶体管的阵列基板的像素区域的截面图。
在图2中，氧化物半导体层63形成在透明绝缘基板61上的各个像素区域P中。栅极69被形成为对应于氧化物半导体层63的中间部分，栅绝缘层66被设置在氧化物半导体层63和栅极69之间。
此时，氧化物半导体层63包括有源区63a以及源区和漏区63b。有源区63a对应于栅极69并且具有半导体特性。源区和漏区63b被暴露于栅绝缘层66的两侧并且具有与有源区63a不同的导电特性。
无机绝缘材料的层间绝缘层72形成在栅极69和栅绝缘层66上。层间绝缘层72包括在栅极69两侧的第一半导体接触孔74a和第二半导体接触孔74b，第一半导体接触孔74a和第二半导体接触孔74b分别暴露氧化物半导体层63的源区和漏区63b。
源极76和漏极77形成在层间绝缘层72上。源极76和漏极77分别通过第一半导体接触孔74a和第二半导体接触孔74b接触源区和漏区63b。
钝化层78形成在源极76和漏极77上，像素电极85形成在像素区域P中的钝化层上。像素电极85通过钝化层78的漏接触孔80接触漏极77。
在包括具有氧化物半导体层63的图2的薄膜晶体管OTr的阵列基板中，氧化物半导体层63具有单层结构，没有欧姆接触层。因此，氧化物半导体层63没有暴露于在用于形成图1的欧姆接触层26的干法蚀刻工艺中使用的蚀刻气体。因此，防止了薄膜晶体管OTr的输出特性变差且变得最低。
然而，在包括具有氧化物半导体层63的图2的薄膜晶体管OTr的阵列基板中，为了通过氧化物半导体层63向漏极77发送从源极76施加的信号电压，需要减小氧化物半导体层63与源极76和漏极77之间的接触电阻。因此，为了提高氧化物半导体层63的接触源极76和漏极77的那些部分的导电特性，可以对图3所示的暴露于栅绝缘层66外部的氧化物半导体层63执行氢气等离子体处理，图3是示出在执行氢气等离子体处理的步骤中包括具有氧化物半导体层的薄膜晶体管的阵列基板的截面图。
然而，即使用氢气等离子体对氧化物半导体层63的源区和漏区63b进行处理，氧化物半导体层63的接触源极76和漏极77的源区和漏区63b随时间过去而逐渐丧失导电特性，氧化物薄膜晶体管的特性变差。
发明内容
因此，本发明致力于基本消除由于现有技术的局限和缺点导致的一个或更多个问题的包括氧化物薄膜晶体管的阵列基板和制造该阵列基板的方法。
本发明的目的在于提供随时间过去而保持氧化物半导体层的源区和漏区的导电特性的包括氧化物薄膜晶体管的阵列基板和制造该阵列基板的方法。
本发明另外的特征和优点将在随后的描述中阐述，部分地将从描述中清楚，或者可通过实践本发明而得知。将通过书面描述及其权利要求书以及附图中具体指出的结构来实现和获得本发明的这些和其它优点。
为了实现这些和其它优点并且根据本发明的目的，如具体实施和广义描述的，一种制造阵列基板的方法包括以下步骤：在基板上形成氧化物半导体层；顺序地形成与所述氧化物半导体层的中间部分对应的栅绝缘层和栅极；通过执行氢气等离子体处理，在所述氧化物半导体层中形成具有导电特性的源区和漏区；在所述源区和漏区上形成阻隔层，该阻隔层具有第一厚度；在所述栅极上形成层间绝缘层，并使所述层间绝缘层具有暴露所述阻隔层的第一接触孔；以及在所述层间绝缘层上形成源极和漏极，并使所述源极和所述漏极分别通过所述第一接触孔接触所述阻隔层。
在另一方面中，一种制造阵列基板的方法包括以下步骤：在基板上形成氧化物半导体层；形成与所述氧化物半导体层的中间部分对应的栅绝缘层；在所述栅绝缘层和所述氧化物半导体层的暴露在所述栅绝缘层外部的部分上分别形成第一反应金属图案和第二反应金属图案；在所述第一反应金属图案上形成栅极；通过执行热处理使得所述第二反应金属图案的材料扩散到接触所述第二反应金属图案的所述氧化物半导体层中，来在所述氧化物半导体层中形成具有导电特性的源区和漏区；在所述栅极上形成层间绝缘层，并使所述层间绝缘层具有暴露所述第二反应金属图案的第一接触孔；以及在所述层间绝缘层上形成源极和漏极，并使所述源极和所述漏极分别通过所述第一接触孔接触所述第二反应金属图案。
在另一方面中，一种制造阵列基板的方法包括以下步骤：在基板上形成氧化物半导体层；顺序地形成与所述氧化物半导体层的中间部分对应的栅绝缘层和栅极；通过向暴露在所述栅极外部的所述氧化物半导体层照射X射线或UV射线，来在所述氧化物半导体层中形成具有导电特性的源区和漏区；在所述栅极上形成层间绝缘层，并使所述层间绝缘层具有暴露所述源区和漏区的第一接触孔；以及在所述层间绝缘层上形成源极和漏极，并使所述源极和所述漏极通过所述第一接触孔分别接触所述源区和漏区。
要理解的是，以上的总体描述和以下的详细描述都是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书且构成本说明书的一部分，附图示出了本发明的实施方式并且与描述一起用于说明本发明的原理。
图1是示出根据现有技术的液晶显示装置的阵列基板的截面图。
图2是示出根据现有技术的包括具有这种氧化物半导体层的薄膜晶体管的阵列基板的像素区域的截面图。
图3是示出在执行氢气等离子体处理的步骤中包括具有氧化物半导体层的薄膜晶体管的阵列基板的截面图。
图4A至图4H是示出根据本发明的第一实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。
图5A至图5E是示出根据本发明的第二实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。
图6A至图6C是示出根据本发明的第三实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。
具体实施方式
现在，将详细参照本发明的实施方式，在附图中示出这些实施方式的示例。将尽可能地使用类似的附图标记来表示相同或类似的部件。
图4A至图4H是示出根据本发明的第一实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。为了方便说明，氧化物薄膜晶体管所在的区域被定义为各个像素区域P中的开关区域TrA。
在图4A中，通过沉积无机绝缘材料，来在透明绝缘基板101上形成缓冲层103。基板101可包括玻璃或塑料，无机绝缘材料可包括氮化硅。
缓冲层103防止当在形成薄膜晶体管的元件的工艺期间施加热时有机材料的基板103中的碱离子（诸如钾离子（K+）或钠离子（Na+））流出基板101从而使氧化物半导体层的特性变差。可省略缓冲层103，这取决于基板101的材料或工艺的温度。
接下来，通过在基板101的整个表面上沉积氧化物半导体材料，来在缓冲层103上形成氧化物半导体材料层（未示出）。氧化物半导体材料可以是铟镓锌氧化物（IGZO）、锌锡氧化物（ZTO）和锌铟氧化物（ZIO）中的一种。
然后，通过用掩模工艺将氧化物半导体材料层图案化，来在开关区域TrA中形成氧化物半导体层106，掩模工艺包括施用光刻胶、使用光掩模进行曝光、将曝光的光刻胶显影、使用显影的光刻胶进行蚀刻以及剥离光刻胶。氧化物半导体层106可具有岛状。
接下来，在图4B中，通过在基板101的整个表面上沉积无机绝缘材料（诸如二氧化硅（SiO2）或氮化硅（SiNx）），来在氧化物半导体层106上形成栅绝缘材料层（未示出）。随后，通过在基板101的整个表面上沉积电阻相对低的金属材料，来在栅绝缘材料层上形成第一金属层（未示出）。金属材料可包括选自铝（Al）、诸如AlNd的铝合金、铜（Cu）、铜合金、钼（Mo）、诸如MoTi的钼合金的一种或更多种。
然后，通过用掩模工艺将第一金属层及其下方的栅绝缘材料层图案化，来在与氧化物半导体层106的中间部分对应的开关区域TrA中顺序地形成栅绝缘层110和栅极115。同时，沿着第一方向在缓冲层103上形成与栅极115连接的选通线（未示出）。此时，栅绝缘层110还形成在选通线下方并且从平面图看与选通线具有相同的形状。
接下来，如图4C所示，通过对包括选通线（未示出）和栅极115的基板101执行氢气等离子体工艺来为暴露在栅极115外部的氧化物半导体层106赋予导电特性，来在暴露的氧化物半导体层106中形成源区和漏区106b。这里，氧化物半导体层106的在栅绝缘层110和栅极115下方的一部分没有暴露于氢气等离子体，并且变成形成有沟道的有源区106a。
然后，如图4D所示，通过利用电镀法、化学气相沉积（CVD）法和原子层沉积（ALD）法中的一种，来在选通线（未示出）、栅极115和氧化物半导体层106的源区和漏区106b上形成阻隔层120。阻隔层120可形成在选通线、栅极115以及源区和漏区106b中的每一个的被暴露侧和上表面。阻隔层120可包括选自极少被氧化（也就是说，几乎不能被氧化）的钴（Co）、镍（Ni）、金（Au）和银（Ag）的金属材料。阻隔层120的厚度可为几埃（）至十几埃。
在这些方法当中，期望的是，用电镀法仅在金属层和导电层上选择性地形成阻隔层120。不可能利用CVD法和ALD法仅在金属层和导电层上选择性地形成层使得该层的厚度为几百埃。然而，可利用CVD法和ALD法仅在选通线（未示出）、栅极115以及源区和漏区160b上选择性地形成阻隔层120，使得阻隔层120的厚度为几埃至十几埃。
由几乎不能被氧化的金属材料形成并形成在源区和漏区106b上的阻隔层120防止由于来自层间绝缘层125的氧而导致源区和漏区106b的导电特性降低，层间绝缘层125随后将由无机绝缘材料形成。在氢气等离子体工艺期间，源区和漏区106b中的氧分子与氢分子结合并且脱离氧化物半导体层106，由此源区和漏区106b的导电特性增加。然而，如果通过扩散从与源区和漏区106b相邻的元件向源区和漏区106b供应氧分子，则源区和漏区106b往往会恢复到原始氧化物半导体的特性，并且源区和漏区106b的导电特性降低。
因此，为了防止出现上述问题，由几乎不能被氧化的金属材料形成的阻隔层120在氧化物半导体层106的源区和漏区106b上形成几埃至十几埃的厚度。此时，由于选通线和栅极115具有导电特性，所以当通过CVD法和ALD法在源区和漏区106b上选择性地沉积用于阻隔层120的金属材料时，在选通线和栅极115上也形成阻隔层120。
栅极115上的阻隔层120通过栅绝缘层110的侧表面与氧化物半导体层106的源区和漏区106b上的阻隔层120分开。
可通过在基板101的整个表面上沉积几乎不能被氧化的金属材料并且将金属材料选择性地图案化，来在氧化物半导体层106的源区和漏区106b上形成阻隔层120。需要用另外的掩模工艺来将金属材料图案化。
另一方面，可在不用另外的掩模工艺的情况下，通过电镀法、CVD法或ALD法，来在源区和漏区106b、选通线以及栅极115上选择性地形成阻隔层120。
在图4E中，通过在基板101的整个表面上沉积无机绝缘材料（诸如二氧化硅或氮化硅），来在选通线（未示出）、栅极115以及氧化物半导体层106的源区和漏区106b中的每一个上的阻隔层120上形成层间绝缘层125。
然后，通过掩模工艺将层间绝缘层125图案化，从而形成第一半导体接触孔128a和第二半导体接触孔128b。第一半导体接触孔128a和第二半导体接触孔128b分别暴露开关区域TrA中的栅极115的两侧设置的氧化物半导体层106的源区和漏区106b。
接下来，在图4F中，通过沉积电阻相对低的第二金属材料，来在具有第一半导体接触孔128a和第二半导体接触孔128b的层间绝缘层125上形成第二金属层（未示出）。第二金属材料可以是选自铜（Cu）、铜合金、铝（Al）、诸如铝钕合金（AlNd）的铝合金、钼（Mo）以及诸如钼钛合金（MoTi）的钼合金的一种或更多种。第二金属层可具有单层结构或多层结构。
然后，通过掩模工艺将第二金属层图案化，从而在层间绝缘层120上形成源极133和漏极136以及数据线（未示出）。源极133和漏极136设置在开关区域TrA中并且彼此分隔开。源极133和漏极136分别通过第一半导体接触孔128a和第二半导体接触孔128b接触氧化物半导体层106的源区和漏区106b上的阻隔层120。数据线沿着第二方向延伸并且与选通线（未示出）交叉以限定像素区域P。数据线连接到源极133。
接下来，如图4G所示，通过在基板101的基本整个表面上沉积无机绝缘材料或者施用有机绝缘材料，来在源极133和漏极136以及数据线（未示出）上形成钝化层140。例如，无机绝缘材料可以是二氧化硅或氮化硅，有机绝缘材料可以是苯并环丁烯（BCB）或感光亚克力。
通过掩模工艺将钝化层140图案化，从而在开关区域TrA中形成暴露漏极136的漏接触孔143。
接下来，在图4H中，通过沉积透明导电材料并且通过掩模工艺将其图案化，来在具有漏接触孔143的钝化层140上的各个像素区域P中形成像素电极150。像素电极150通过漏接触孔143接触漏极136。例如，透明导电材料可以是铟锡氧化物（ITO）或铟锌氧化物（IZO）。
因此，完成了根据本发明的第一实施方式的阵列基板。
在根据本发明的第一实施方式的阵列基板中，由于在氧化物半导体层106的源区和漏区106b上形成几乎不能被氧化的金属材料的阻隔层120，所以防止从层间绝缘层125向氧化物半导体层106的源区和漏区106b提供氧。因此，防止了源区和漏区106b的导电特性随时间过去而降低。
图5A至图5E是示出根据本发明的第二实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。除了氧化物半导体层的源区和漏区的形成以外，根据第二实施方式的方法与第一实施方式基本相同。可省略对相同部件的说明。
在图5A中，通过沉积无机绝缘材料（例如，氮化硅），来在透明绝缘基板201上形成缓冲层203。基板201可包括玻璃或塑料。
然后，通过在基板201的整个表面上沉积氧化物半导体材料，来在缓冲层203上形成氧化物半导体材料层（未示出），并且通过掩模工艺将氧化物半导体材料层图案化，从而在开关区域TrA中形成具有岛状的氧化物半导体层206。氧化物半导体材料可以是铟镓锌氧化物（IGZO）、锌锡氧化物（ZTO）和锌铟氧化物（ZIO）中的一种。
接下来，通过在基板201的整个表面上沉积无机绝缘材料（诸如二氧化硅或氮化硅），来在氧化物半导体层206上形成栅绝缘材料层（未示出），并且通过掩模工艺将栅绝缘材料图案化，从而形成具有岛状并且对应于氧化物半导体层206的中间部分的栅绝缘层210。
这里，栅绝缘层210可被形成为仅对应于氧化物半导体层206的中间部分。另选地，栅绝缘层210还可被形成为对应于随后将形成的选通线。
接下来，在图5B中，通过在基板201的整个表面上沉积与氧化物半导体层206的材料反应的反应金属材料以及电阻率相对低的金属材料，来在栅绝缘层210上顺序地形成反应金属层212和第一金属层214。反应金属材料和氧化物半导体材料可在施加热时彼此反向扩散。反应金属材料可包括钛（Ti）或钽（Ta）。反应金属层212的厚度可为几埃至十几埃。第一金属层214可包括选自铝（Al）、诸如AlNd的铝合金、铜（Cu）、铜合金、钼（Mo）以及诸如MoTi的钼合金的一种或更多种。
然后，在图5C中，通过用掩模工艺将第一金属层214和反应金属层图案化，来在开关区域TrA中形成反应金属图案213和栅极215。反应金属图案213的一部分形成在暴露在栅极215外部的氧化物半导体层206上，反应金属图案213的另一部分形成在栅极215和栅绝缘层210之间。此外，选通线（未示出）还形成在缓冲层203上或者缓冲层203上的栅绝缘层210上。选通线连接到栅极215，反应金属图案213形成在选通线下方。
当图5B的反应金属层212接触氧化物半导体层时，由反应金属材料形成的图5B的反应金属层212与氧化物半导体层206反应，在其间的界面处产生反应金属材料的氧化物层。当将图5B的第一金属层214图案化以形成栅极215时，反应金属材料的氧化物层没有被完全去除，而是保留在氧化物半导体层206上，变成与暴露在栅绝缘层110外部的氧化物半导体层206对应的反应金属图案213。
接下来，在图5D中，对包括选通线（未示出）、栅极215和反应金属图案213的基板201执行热处理工艺。此时，通过热处理工艺，分子在反应金属图案213和直接接触反应金属图案213的氧化物半导体层206之间的界面处扩散。因此，反应金属图案213的分子部分地扩散到氧化物半导体层206中，氧化物半导体层206的被暴露的部分具有改进的导电特性，并且变成源区和漏区206b。
反应金属图案213的分子没有扩散到氧化物半导体层206的与栅绝缘层210交叠的那部分，氧化物半导体层206的与栅绝缘层210交叠的那部分变成有源区203。
在第二实施方式中，由于金属材料的分子扩散到氧化物半导体层206中以形成源区和漏区206b，所以即使从图5E的层间绝缘层225向源区和漏区206b供应氧，源区和漏区206b的导电特性也没有降低。
此外，反应金属图案213形成在源区和漏区206b上，并且用作阻挡来自图5E的层间绝缘层225的氧的第一实施方式的阻隔层。因此，进一步防止源区和漏区206b的导电特性随时间过去而降低。
接下来，在图5E中，执行与第一实施方式中提到的步骤相同的步骤，从而形成层间绝缘层225、数据线（未示出）、源极233和漏极236、钝化层240和像素电极250，层间绝缘层225具有分别暴露源区和漏区206b上的反应金属图案213的第一半导体接触孔228a和第二半导体接触孔228b，源极233和漏极236分别通过第一半导体接触孔228a和第二半导体接触孔228b接触反应金属图案213，钝化层240具有暴露漏极236的漏接触孔243，像素电极250通过漏接触孔243接触漏极236。因此，完成了根据本发明的第二实施方式的阵列基板。
在根据本发明的第二实施方式的阵列基板中，防止了氧化物半导体层206的源区和漏区206b的导电特性随时间过去而降低。
图6A至图6C是示出根据本发明的第三实施方式的在制造阵列基板的方法的步骤中的阵列基板的截面图，并且示出包括作为开关元件的氧化物薄膜晶体管的像素区域。除了氧化物半导体层的源区和漏区的形成以外，根据第三实施方式的方法与第一实施方式基本相同。可省略对相同部件的说明。
在图6A中，通过执行与第一实施方式相同的步骤，在基板301的整个表面上形成缓冲层303，在开关区域TrA中的缓冲层303上形成氧化物半导体层306、栅绝缘层310和栅极315。栅绝缘层310和栅极315对应于氧化物半导体层306的中间部分。另外，连接到栅极315的选通线（未示出）形成在缓冲层303上，栅绝缘层310形成在选通线下方。
接下来，在图6B中，向暴露在栅绝缘层310外部的氧化物半导体层306照射具有预定能量密度的短波长射线（诸如X射线或UV射线），从而增加暴露于X射线或UV射线的氧化物半导体层306的导电特性。X射线或UV射线被栅极315反射，没有到达氧化物半导体层306的与栅极315交叠的那部分。
当向暴露在栅绝缘层310外部的氧化物半导体层306照射具有预定能量密度的X射线或UV射线时，氧化物半导体材料与X射线或UV射线反应。也就是说，与氧组合的高分子链被X射线或UV射线断开，氧被释放到外部。即使再供应氧，断开的高分子链也不能接受氧。
在第三实施方式中，氧化物半导体层306的源区和漏区306b由于X射线或UV射线的照射而具有改进的导电特性。即使在没有阻隔层的情况下在氧化物半导体层306上形成二氧化硅的层间绝缘层325，也防止了氧化物半导体层306的源区和漏区306b的导电特性随时间过去而降低。
接下来，在图6C中，执行与第一实施方式中提到的步骤相同的步骤，从而形成层间绝缘层325、数据线（未示出）、源极333和漏极336、钝化层340和像素电极350，层间绝缘层325具有分别暴露源区和漏区306b的第一半导体接触孔328a和第二半导体接触孔328b，源极333和漏极336分别通过第一半导体接触孔328a和第二半导体接触孔328b接触源区和漏区306b，钝化层340具有暴露漏极336的漏接触孔343，像素电极250通过漏接触孔343接触漏极336。因此，完成了根据本发明的第三实施方式的阵列基板。
在根据本发明的第三实施方式的阵列基板中，通过X射线或UV射线的照射改进了氧化物半导体层306的源区和漏区306b的导电特性，防止了氧化物半导体层306的源区和漏区306b的导电特性随时间过去而降低。
本领域的技术人员将清楚，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变形。因此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明的修改形式和变形形式。
本申请要求2012年10月31日提交的韩国专利申请No.10-2012-0121814的优先权权益，通过引用将其全部内容并入本文。

Claims (4)

1.一种制造阵列基板的方法，该方法包括以下步骤：
在基板上形成氧化物半导体层；
形成与所述氧化物半导体层的中间部分对应的栅绝缘层；
在所述栅绝缘层和所述氧化物半导体层的暴露在所述栅绝缘层外部的部分上分别形成第一反应金属图案和第二反应金属图案；
在所述第一反应金属图案上形成栅极；
通过执行热处理使得所述第二反应金属图案的材料扩散到接触所述第二反应金属图案的所述氧化物半导体层中，来在所述氧化物半导体层中形成具有导电特性的源区和漏区；
在所述栅极上形成层间绝缘层，并使所述层间绝缘层具有暴露所述第二反应金属图案的第一接触孔；以及
在所述层间绝缘层上形成源极和漏极，并使所述源极和所述漏极分别通过所述第一接触孔接触所述第二反应金属图案，
其中，所述第二反应金属图案形成为完全覆盖所述源区和所述漏区的侧表面和上表面。
2.根据权利要求1所述的方法，其中，所述第一反应金属图案和所述第二反应金属图案包括钽或钛。
3.根据权利要求1所述的方法，其中，所述氧化物半导体层包括铟镓锌氧化物、锌锡氧化物和锌铟氧化物中的一种。
4.根据权利要求1所述的方法，该方法还包括以下步骤：
在所述源极和所述漏极上形成钝化层，并使所述钝化层具有暴露所述漏极的第二接触孔；以及
在所述钝化层上形成像素电极，并使所述像素电极通过所述第二接触孔接触所述漏极。
CN201310532513.2A 2012-10-31 2013-10-31 制造阵列基板的方法 Active CN103794555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0121814 2012-10-31
KR1020120121814A KR102001057B1 (ko) 2012-10-31 2012-10-31 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
CN103794555A CN103794555A (zh) 2014-05-14
CN103794555B true CN103794555B (zh) 2016-11-09

Family

ID=50547616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310532513.2A Active CN103794555B (zh) 2012-10-31 2013-10-31 制造阵列基板的方法

Country Status (3)

Country Link
US (3) US9293478B2 (zh)
KR (1) KR102001057B1 (zh)
CN (1) CN103794555B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102283919B1 (ko) * 2015-01-06 2021-07-30 삼성디스플레이 주식회사 액정 표시 장치
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106098784A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 共平面型双栅电极氧化物薄膜晶体管及其制备方法
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
US10417369B2 (en) * 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same
CN107275412A (zh) * 2017-06-22 2017-10-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示面板
CN108039351B (zh) 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740636A (zh) * 2008-11-17 2010-06-16 索尼株式会社 薄膜晶体管和显示装置
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP5290549B2 (ja) * 2007-08-29 2013-09-18 ローム株式会社 半導体装置
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010147351A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101675114B1 (ko) * 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740636A (zh) * 2008-11-17 2010-06-16 索尼株式会社 薄膜晶体管和显示装置
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Also Published As

Publication number Publication date
US9293478B2 (en) 2016-03-22
KR102001057B1 (ko) 2019-07-18
CN103794555A (zh) 2014-05-14
US20140120658A1 (en) 2014-05-01
US20160172388A1 (en) 2016-06-16
US9640567B2 (en) 2017-05-02
KR20140056696A (ko) 2014-05-12
US20170194168A1 (en) 2017-07-06
US10043679B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN103794555B (zh) 制造阵列基板的方法
US10374027B2 (en) Organic light emitting diode display device and method for manufacturing the same
CN108155299B (zh) 有机发光显示器件
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
WO2018227750A1 (zh) 柔性tft基板的制作方法
CN103872060B (zh) 阵列基板及其制造方法
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
TW508974B (en) Electroluminescent display device
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
US9130042B2 (en) Thin film transistor and method for fabricating the same
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US20160247830A1 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
JP2015095657A (ja) 薄膜トランジスタの駆動バックプレート及びその製造方法
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN109378326A (zh) 显示面板及其制作方法
CN106876481B (zh) 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
KR20130019119A (ko) 유기 전계 발광 표시 패널 및 그의 제조방법
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
CN106601757A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN106024907A (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
KR20130131140A (ko) 표시장치 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant