CN103794491A - 一种低介电常数层的制作方法 - Google Patents

一种低介电常数层的制作方法 Download PDF

Info

Publication number
CN103794491A
CN103794491A CN201210419650.0A CN201210419650A CN103794491A CN 103794491 A CN103794491 A CN 103794491A CN 201210419650 A CN201210419650 A CN 201210419650A CN 103794491 A CN103794491 A CN 103794491A
Authority
CN
China
Prior art keywords
dielectric constant
low
constant layer
layer
omcts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210419650.0A
Other languages
English (en)
Other versions
CN103794491B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210419650.0A priority Critical patent/CN103794491B/zh
Publication of CN103794491A publication Critical patent/CN103794491A/zh
Application granted granted Critical
Publication of CN103794491B publication Critical patent/CN103794491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种低介电常数层的制作方法，本发明所制作的低介电常数层包括两层，下层为采用OMCTS和氧气形成的第一低介电常数层，上层为采用OMCTS和氩气（Ar）形成的第二低介电常数层，由于第二低介电常数层比较硬且具有低介电常数，所以后续抛光过程中作为上层，不易被快速去除，有利于控制抛光速率，保证后续抛光后该电介质层的寄生电阻一致性。

Description

一种低介电常数层的制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种低介电常数层的制作方法。
背景技术
在半导体器件的制作过程中，需要制作层间介质。层间介质充当了各层金属间及第一金属层与半导体器件的硅衬底之间的介质材料。通常，层间介质都是采用二氧化硅作为材料的，但是寄生电阻值比较高，会影响最终制作的半导体器件的性能，尤其随着半导体技术的发展，半导体器件的特征尺寸越来越小，这种情况就越来越严重。因此，在层间介质层中增加了可以降低寄生电阻值的低介电常数层，该低介电常数层采用低介电常数材料，例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石（black diamond，BD）等，这样就可以降低整个层间介质层的寄生电阻值。
目前，低介电常数层的制作方法过程为：
第一步骤，在金属层之上或半导体器件的硅沉积上沉积初始介质层，该初始介质层采用二氧化硅作为沉积材料，介电常数为4.6左右；
第二步骤，在初始介质层上沉积低介电常数层，该低介电常数层采用八甲基四硅烷（OMCTS）和氧气的混合气体沉积得到，介电常数为2.79左右。
按照以上步骤得到了层间介质层，该层间介质层的介电常数值控制在3..0～2.7之间，降低整个层间介质层的寄生电阻值。
但是，由于低介电常数层含有大量的碳，所以质地比较软，在后续抛光过程中不容易控制抛光速率，导致抛光去除部分低介电常数层的速度比较快，造成低介电常数层的寄生电阻一致性比较差。
发明内容
有鉴于此，本发明提供一种低介电常数层的制作方法，该方法能够制作质地较硬及低介电常数的电介质层，提高后续抛光后该电介质层的寄生电阻一致性。
本发明的技术方案是这样实现的：
一种低介电常数层的制作方法，该方法包括：
在金属层之上或半导体器件的硅沉积上沉积初始介质层，该初始介质层采用二氧化硅作为沉积材料；
在初始介质层上沉积第一低介电常数层，该第一低介电常数层采用八甲基四硅烷OMCTS和氧气的混合气体沉积得到；
在第一低介电常数层上采用OMCTS和氩气形成第二低介电常数层。
所述在初始介质层上沉积第一低介电常数层之前，该方法还包括：
采用OMCTS和氩气形成第三低介电常数层。
所述采用OMCTS和氩气形成第二低介电常数层为：通入OMCTS的压力为0.65～7托，功率为50～2000瓦，OMTS气体流量为50～2000毫升每分钟，通入氩气的压力为0.65～7托，功率为50～2000瓦，氩气流量为50～2000毫升每分钟。
所述采用OMCTS和氩气的混合气体沉积第二低介电常数层重复设定次数执行。
所述次数为6次。
所述第二低介电常数层为掺杂SICOH和氟离子的氧化膜。
所述在采用OMCTS和氩气的混合气体沉积时，还包括通入氢气H2、氮气N2、氦气He和氖气Ne中的一种和多种组合。
从上述方案可以看出，本发明所制作的低介电常数层包括两层，下层为采用OMCTS和氧气形成的第一低介电常数层，上层为采用OMCTS和氩气（Ar）形成的第二低介电常数层，由于第二低介电常数层比较硬且具有低介电常数，所以后续抛光过程中作为上层，不易被快速去除，有利于控制抛光速率，保证后续抛光后该电介质层的寄生电阻一致性。因此，本发明提供的方法可以制作质地较硬及低介电常数的电介质层，提高后续抛光后该电介质层的寄生电阻一致性。
附图说明
图1为本发明提供的低介电常数层的制作方法流程图；
图2a～2c为本发明提供的低介电常数层的制作过程剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明做进一步说明。
从背景技术可以看出，造成所制造的低介电常数层在抛光后寄生电阻值一致性比较差的原因为：低介电常数层含有大量的碳，造成质地比较软，在后续抛光过程中不容易控制抛光速率，导致抛光去除部分低介电常数层的速度很快且不均。因此，为了克服以上问题，就需要制作介电常数值比较低且质地较硬的低介电常数层，本发明采用制作两层低介电常数层的方法，也就是所制作的低介电常数层包括两层，下层为采用OMCTS和氧气形成的第一低介电常数层，上层为采用OMCTS和Ar形成的第二低介电常数层，由于第二低介电常数层经过了氩气的轰击，比较硬且具有低介电常数，所以后续抛光过程中作为上层，不易被快速去除，有利于控制抛光速率，保证后续抛光后该电介质层的寄生电阻一致性。
图1为本发明提供的低介电常数层的制作方法流程图，结合图2a～2c所示的本发明提供的低介电常数层的制作过程剖面结构图，进行详细说明：
步骤101、如图2a所示，在金属层之上或半导体器件的硅沉积上沉积初始介质层20，该初始介质层采用二氧化硅作为沉积材料，介电常数为4.6左右；
步骤102、如图2b所示，在初始介质层上沉积第一低介电常数层21，该第一低介电常数层21采用OMCTS和氧气的混合气体沉积得到，介电常数为2.79左右；
步骤103、如图2c所示，在第一低介电常数层21上采用OMCTS和氩气形成第二低介电常数层22。
这样，本发明所制作的低介电常数层就包括第一低介电常数层和第二低介电常数层。由于第二介电常数层22在进行OMCTS了之后，采用氩气进行物理轰击，OMCTS过程可以降低了碳含量，而氩气轰击提高了第二低介电常数层22的硬度，所以在后续抛光过程中易于控制抛光速率，保证抛光后剩余的低介电常数层寄生电阻的一致性较高。
在图1所述的过程中，在步骤102之前，还可以增加一个步骤，进一步提高抛光后剩余的低介电常数层寄生电阻的一致性，也就是用OMCTS和氩气形成第三低介电常数层。
在本发明实施例中，所述采用OMCTS和氩气的混合气体沉积的过程为：通入OMCTS的压力为0.65～7托，功率为50～2000瓦，OMTS气体流量为50～2000毫升每分钟，通入氩气的压力为0.65～7托，功率为50～2000瓦，氩气流量为50～2000毫升每分钟。
在本发明中，步骤103所示的过程可以重复多次执行，比如，采用6次进行。
在本发明实施例中，第二低介电常数层22可以是一层掺杂SICOH和氟离子的氧化膜，并采用氩气进行物理轰击得到。
在本发明实施例中，当采用Ar时，可以同时通入氢气（H2）、氮气（N2）、氦气（He）和氖气（Ne）中的一种和多种组合，用于作为稀释气体存在。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种低介电常数层的制作方法，其特征在于，该方法包括：
在金属层之上或半导体器件的硅沉积上沉积初始介质层，该初始介质层采用二氧化硅作为沉积材料；
在初始介质层上沉积第一低介电常数层，该第一低介电常数层采用八甲基四硅烷OMCTS和氧气的混合气体沉积得到；
在第一低介电常数层上采用OMCTS和氩气形成第二低介电常数层。
2.如权利要求1所述的方法，其特征在于，所述在初始介质层上沉积第一低介电常数层之前，该方法还包括：
采用OMCTS和氩气形成第三低介电常数层。
3.如权利要求1或2所述的方法，其特征在于，所述采用OMCTS和氩气形成第二低介电常数层为：通入OMCTS的压力为0.65～7托，功率为50～2000瓦，OMTS气体流量为50～2000毫升每分钟，通入氩气的压力为0.65～7托，功率为50～2000瓦，氩气流量为50～2000毫升每分钟。
4.如权利要求1所述的方法，其特征在于，所述采用OMCTS和氩气的混合气体沉积第二低介电常数层重复设定次数执行。
5.如权利要求4所述的方法，其特征在于，所述次数为6次。
6.如权利要求1所述的方法，其特征在于，所述第二低介电常数层为掺杂SICOH和氟离子的氧化膜。
7.如权利要求1或2所述的方法，其特征在于，所述在采用OMCTS和氩气的混合气体沉积时，还包括通入氢气H2、氮气N2、氦气He和氖气Ne中的一种和多种组合。
CN201210419650.0A 2012-10-29 2012-10-29 一种低介电常数层的制作方法 Active CN103794491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210419650.0A CN103794491B (zh) 2012-10-29 2012-10-29 一种低介电常数层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210419650.0A CN103794491B (zh) 2012-10-29 2012-10-29 一种低介电常数层的制作方法

Publications (2)

Publication Number Publication Date
CN103794491A true CN103794491A (zh) 2014-05-14
CN103794491B CN103794491B (zh) 2019-05-24

Family

ID=50670040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210419650.0A Active CN103794491B (zh) 2012-10-29 2012-10-29 一种低介电常数层的制作方法

Country Status (1)

Country Link
CN (1) CN103794491B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464536A (zh) * 2002-06-19 2003-12-31 台湾积体电路制造股份有限公司 形成低介电常数材料的方法及产品
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
CN1698188A (zh) * 2003-01-31 2005-11-16 应用材料公司 沉积低介电常数膜的方法
CN101109074A (zh) * 2006-07-07 2008-01-23 应用材料股份有限公司 在硅和有机前驱物的pecvd工艺中减少气相反应以沉积无缺陷起始层方法
CN102487001A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 提高介质层的均匀性方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464536A (zh) * 2002-06-19 2003-12-31 台湾积体电路制造股份有限公司 形成低介电常数材料的方法及产品
CN1698188A (zh) * 2003-01-31 2005-11-16 应用材料公司 沉积低介电常数膜的方法
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
CN101109074A (zh) * 2006-07-07 2008-01-23 应用材料股份有限公司 在硅和有机前驱物的pecvd工艺中减少气相反应以沉积无缺陷起始层方法
CN102487001A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 提高介质层的均匀性方法

Also Published As

Publication number Publication date
CN103794491B (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
US9698242B2 (en) Semiconductor arrangement and formation thereof
CN102194739A (zh) 内连线结构的形成方法
US8927386B2 (en) Method for manufacturing deep-trench super PN junctions
US9384996B2 (en) Method for manufacturing semiconductor device and device manufactured by the same
CN103066014A (zh) 一种铜/空气隙的制备方法
CN107887323A (zh) 互连结构及其制造方法
CN102881639A (zh) 一种改善双大马士革工艺中kink缺陷的方法
CN103794491A (zh) 一种低介电常数层的制作方法
CN102019577A (zh) 化学机械研磨工艺的优化方法
CN107275279B (zh) 半导体结构及其的形成方法
CN103579089A (zh) 半导体结构及其形成方法
CN104112698B (zh) 一种硬掩膜叠层结构及其制作方法
CN105633010B (zh) 互连结构及其形成方法
US9150963B2 (en) Method for depositing phosphosilicate glass
CN102881583A (zh) 一种改善双大马士革工艺中缺陷的方法
CN103871953B (zh) 一种浅沟槽填充方法
CN105304554B (zh) 互连结构的形成方法
KR100365753B1 (ko) 반도체 소자의 금속배선 층간절연막 형성방법
CN102487001B (zh) 提高介质层的均匀性方法
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
CN102485951B (zh) 金属前层层间介质氧化物的淀积方法
CN105225941A (zh) 改善低介电常数材质Kink缺陷的方法
CN103094191A (zh) 降低层间介质层介电常数的方法
CN105633011A (zh) 互连结构的制作方法
CN105336586B (zh) 一种氧含量递增的硬掩模

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant