CN103779338A - 电子设备和半导体器件 - Google Patents

电子设备和半导体器件 Download PDF

Info

Publication number
CN103779338A
CN103779338A CN201310501554.5A CN201310501554A CN103779338A CN 103779338 A CN103779338 A CN 103779338A CN 201310501554 A CN201310501554 A CN 201310501554A CN 103779338 A CN103779338 A CN 103779338A
Authority
CN
China
Prior art keywords
terminal
grouping
interface
semiconductor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310501554.5A
Other languages
English (en)
Other versions
CN103779338B (zh
Inventor
吉川泰弘
諏访元大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103779338A publication Critical patent/CN103779338A/zh
Application granted granted Critical
Publication of CN103779338B publication Critical patent/CN103779338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本公开涉及电子设备和半导体器件。存在着减轻或减少在键合丝线或者器件基板内的丝线之间的串扰的需要。一种选择配置根据功能将多路复用的端子分组划分成三个分组，不同于用于将多路复用的端子分组划分成两个分组的另一种选择配置。第一多引脚半导体器件被配置使得分组沿着芯片的一个边缘连续地布置。第一半导体器件经由多路复用的端子分组与第二半导体器件连接。多路复用的端子分组包括在信号输入/输出配置方面彼此不同的第一至第三接口端子分组。

Description

电子设备和半导体器件
相关申请的交叉引用
在2012年10月24日提交的日本专利申请No.2012-234525的公开内容（包括说明书、附图和摘要）通过引用的方式全文并入本文。
技术领域
本发明涉及电子设备和半导体器件。电子设备包括安装有多个半导体器件的安装板并且被用于例如通信终端。半导体器件包括多路复用的端子并且被安装于电子设备之上。更特别地，本发明涉及可应用于移动电话的技术。
背景技术
根据专利文献1所公开的技术，第一处理器设置有存储器子系统。第二中间处理器被插入第一处理器与存储器子系统之间的通信路径之内。存储器事务被传输给第二处理器。存储器事务被控制以致于在存储器事务被允许通过第二处理器时到达存储器子系统。简言之，第一处理器经由第二处理器给存储器供应访问信号以使能访问存储器。
根据专利文献2，基于数据的接口电路部分和基于命令/地址的接口电路部分沿着芯片外周边边缘被相互独立地阻断，使得SDRAM与微计算机的存储器接口电路连接。
专利文献1：日本未经审查的专利申请公开（PCT申请的译文）No.2005-531863
专利文献2：日本未经审查的专利申请公开No.2008-153288
发明内容
例如，在专利文献1中的图1A示出了用于将存储器连接至基带处理器的拓扑结构。同样在专利文献1中的图2A示出了用于将应用处理器连接至基带处理器的并且将存储器连接至应用处理器的拓扑结构。本发明的发明人检查了包括可用于这些拓扑结构中的任一种拓扑结构的基带处理器的半导体器件。很明显，与以应用处理器为代表的半导体器件接口连接（interface）的电路部分不同于与存储器接口连接的电路部分。这两个电路部分都可以将特别设计的外部端子用作接口端子，但是在可能考虑到对半导体器件的外部尺寸或端子的数量的限制的情况下优选地可以使用多路复用的端子。
但是，如果多路复用的端子被使用，则这两个电路部分在信号用途或信号输入/输出配置方面不同。连接对应部使用不同的外部端子布置。本发明的发明人发现，如果作为外部端子的多路复用的端子的布置仅基于作为对应部的相应端子布置来安放，则难以在半导体器件内进行键合丝线（或者与键合丝线连接的键合焊盘）的布置或者难以在器件基板内进行布线布置。例如，具有基带处理器的半导体器件的外部端子（用于接口）的布置（布置）根据存储器或者与基带处理器电连接的应用处理器的外部接口端子（引脚）的布置（布局）来安放。这会有效地促进布线基板（安装有电子部件的）的布线布置。如专利文献2的图4所示，优选的是集体布置相同类型的接口端子。如专利文献2的图13所示，还优选的是使用包含于基带处理器的外部端子内的并且尽可能与连接对应部接近地布置的外部接口端子。这样的外部端子通常沿着外周边部分布置。但是，接口的类型或数量取决于与基带处理器电连接的电子部件。我们发现，如果仅基于上述准则而将引脚指派于安装有基带处理器的半导体器件的外部接口端子内以致于与多个电子部件（例如，存储器和应用处理器）兼容，则串扰噪声容易出现于安装有基带处理器的半导体器件中。
本发明的这些及其他目的和新特征可以通过参考下面的描述和附图来容易地确定。
以下总结了在本申请中公开的一种典型实施例。
一种选择配置根据功能将多路复用的端子分组划分成三个分组，不同于用于将多路复用的端子分组划分成例如两个分组的另一种选择配置。第一多引脚半导体器件被配置使得分组沿着芯片的一个边缘连续地布置。第一半导体器件经由多路复用的端子分组与第二半导体器件连接。多路复用的端子分组包括在信号输入/输出配置方面彼此不同的第一至第三接口端子分组。
以下总结了由本申请所公开的本发明的代表性方面提供的效果。
第一至第三接口端子分组沿着芯片的一个边缘连续地布置。因此，与沿着布置方向在信号输入/输出配置方面不同的端子相比，接口端子分组能够减轻或减少在键合丝线或者在器件基板内的丝线之间的串扰。
附图说明
图1示出了其中应用处理器与基带处理器连接并且同步DRAM（动态随机存取存储器）与应用处理器连接的第一系统配置；
图2示出了其中同步DRAM与基带处理器连接的第二系统配置；
图3是示出具有图1所示的第一系统配置的电子设备的示意性物理结构的垂直剖面图；
图4是示出具有图2所示的第二系统配置的电子设备的示意性物理结构的垂直剖面图；
图5是示出在给基带处理器的多路复用的接口端子指派的功能布置与根据图1所示的第一系统配置的基带处理器与应用处理器连接的端子布置之间的关系的平面图；
图6是平面图示出在给基带处理器的多路复用的接口端子指派的功能布置与和根据图2所示的第二系统配置的基带处理器与同步DRAM连接的端子布置之间的关系；
图7是示出根据第一系统配置从基带处理器的键合焊盘通到接口端子分组的部分布线路径的说明图；
图8是示出根据第二系统配置从基带处理器的键合焊盘通到接口端子分组的部分布线路径的说明图；
图9是示出用于指定在第一布线基板的安装面上的输入端子分组、输出端子分组和输入/输出端子分组的布置区的技术的说明图；
图10是示出在仅基于待以多路复用模式来连接的应用处理器的端子布置来安放基带处理器的多路复用的端子的布置时的外部端子布置的比较实例的平面图；
图11是示出在仅基于待以多路复用模式来连接的应用处理器的端子布置来安放基带处理器的多路复用的端子的布置时的键合丝线布置的比较实例的平面图；以及
图12是示出在仅基于待以多路复用模式来连接的应用处理器的端子布置来安放基带处理器的多路复用的端子的布置时的布线基板内的布线层的比较实例的平面图。
具体实施方式
1．实施例概述
以下总结了本申请所公开的典型实施例。在下面的描述中，括号内的引用数字对应于附图中所示的引用数字并且仅表示属于相应部件的概念的实例。
<1>电子设备的结构，包括具有多路复用的端子的第一半导体器件（BBP）以及与第一半导体器件连接的第二半导体器件（APP）
电子设备（图1和3）包括安装板（4）、第一半导体器件（1）和第二半导体器件（2）。
第一半导体器件（1）被安装于安装板之上，并且包括第一布线基板（100）、安装于第一布线基板的芯片安装表面之上的第一半导体芯片（101），以及与第一半导体芯片电连接的且形成于与第一布线基板的芯片安装表面相反的安装面上的多个外部端子（102）。
第二半导体器件（2）包括第二布线基板（200）、安装于第二布线基板的芯片安装表面之上的第二半导体芯片（201），以及多个外部端子（202）。第二半导体器件被安装于安装板之上并且与第一半导体器件电连接。外部端子与第二半导体芯片电连接并且形成于与第二布线基板的芯片安装表面相反的安装面上。
在平面图中，第一半导体器件的外部端子按多个行形成并且沿着第一布线基板的安装面的每个边缘而布置。
第一半导体器件的外部端子包括在第一布线基板的安装面的外周边部分侧的第一外部端子分组（102_1），和与第一外部端子分组相比布置得更靠近于第一布线基板的安装面的中心部分侧的第二外部端子分组（102_2）。
在第一外部端子分组与第二外部端子分组之间的间隔大于每个外部端子的直径。
第一半导体器件被安装于安装板之上，使得第一布线基板的安装面的边缘中的第一边缘面向第二半导体器件。
第一半导体器件的外部端子包括与第二半导体器件连接的多个接口端子（102_apif）。
接口端子沿着第一布线基板的安装面的第一边缘（100_1）而布置并且与第一布线基板的安装面的中心部分相比更靠近地布置于第一布线基板的安装面的第一边缘侧。
接口端子包括多路复用的端子，例如，具有彼此不同的信号输入/输出配置的第一接口端子分组（102_i）、第二接口端子分组（102_o）和第三接口端子分组（102_io）。
第一接口端子分组、第二接口端子分组和第三接口端子分组被指派（assign）给第一外部端子分组和第二外部端子分组。
在平面图中，第二接口端子分组被布置于第一接口端子分组与相交于第一边缘的一个端部的第二边缘之间。
在平面图中，第三接口端子分组被布置于第一接口端子分组与相交于第一边缘的另一端部的第三边缘之间。
如上所述，第一至第三接口端子分组具有彼此不同的信号输入/输出配置并且按照例如图5所示的顺序沿着芯片的一个边缘来布置。因此，与在沿着布置方向的信号输入/输出配置方面不同的端子相比，接口端子分组能够减轻或减少在键合丝线或者器件基板内的丝线之间的串扰。假定，多路复用的端子布置，即，待以多路复用模式来连接的一个连接目标的端子布置，仅基于用于与连接对应部（安装于安装板上的其他电子部件）间的接口的外部端子的布置来确定。然后，假定串扰根据在半导体器件内的键合丝线（或者用于与键合丝线连接的键合焊盘）的布置或者在器件基板内的布线布置而发生。接口端子分组能够防止串扰的可能性。
<2>基带处理器和应用处理器
根据项目1，第一半导体器件是用于为电子设备提供指定的通信协议控制的基带处理器。第二半导体器件是用于为电子设备提供除通信协议控制以外的控制的应用处理器。
作为一个多路复用的连接方案，假定第一至第三接口端子分组与处理器连接。端子分组使用彼此不同的信号输入/输出配置。这有利地防止了在整个电子电路中的信号质量下降。换言之，最重要（优选）的在于与存储器相比具有高信号密度的处理器（基带处理器和应用处理器）之间的连接。这有利地防止了在整个电子电路中的信号质量下降。高信号密度表示除了例如电源端子、接地端子和测试端子之外的密集布置的信号端子。
<3>给第一至第三接口端子分组指派彼此不同的信号输入/输出配置
根据项目2，第一接口端子分组、第二接口端子分组和第三接口端子分组每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复。
接口端子根据信号输入、输出和输入/输出来划分并布置为基本信号接口类型。因此，可以提高防止导致在具有不同的信号传输方向的信号之间或者在变化的时序和速度差异大的信号之间的串扰的可能性的效果。
<4>第三半导体器件
根据项目3，本发明还提供了第三半导体器件（3）。第三半导体器件包括第三布线基板（300）、安装于第三布线基板的芯片安装表面之上的第三半导体芯片（301），以及多个外部端子（302）。第三半导体器件与第二半导体器件电连接。外部端子与第三半导体芯片电连接并且形成于与第三布线基板的芯片安装表面相反的安装面上。
这能够提供包括第三半导体器件的电子电路。
<5>同步DRAM
根据项目4，第三半导体器件是同步DRAM。
第一及第二半导体器件能够将同步DRAM用作共享资源。数据处理能够被指派给基带处理器和应用处理器。
<6>用于布置接口端子的区域
根据项目1，接口端子被布置于由第一布线基板的第一边缘（100_1）以及用于将安装面的中心部分与第一边缘的两个端部连接的虚拟线路（VTR1和VTR2）形成的区域内。
在考虑到在形成于半导体芯片上的电路芯片的布置与电路的外部端子的布置之间的关系的情况下，经验法则将对布置效率起作用。
<7>半导体器件（BBP）的结构
半导体器件（1）被安装于安装有电子部件的安装板之上并且包括第一布线基板（100）、半导体芯片（101）及多个外部端子（102）。
半导体芯片被安装于布线基板的芯片安装表面之上。
端子与半导体芯片电连接并且形成于与布线基板的芯片安装表面相反的安装面上。
在平面图中，半导体器件的外部端子按行形成并且沿着布线基板的安装面的每个边缘来布置。
半导体器件的外部端子包括布置于第一布线基板的安装面的外周边部分侧的第一外部端子分组（102_1）以及与第一外部端子分组相比布置得更靠近于第一布线基板的安装面的中心部分侧的第二外部端子分组（102_2）。
在第一外部端子分组与第二外部端子分组之间的间隔大于每个外部端子的直径。
半导体器件的外部端子包括与外部（其他电子部件）连接的多个接口端子（102_apif）。
接口端子沿着布线基板的安装面的第一边缘（100_1）来布置并且与布线基板的安装面的中心部分相比更靠近地布置于布线基板的安装面的第一边缘侧。
接口端子包括多路复用的端子，例如，具有彼此不同的信号输入/输出配置的第一接口端子分组（102_i）、第二接口端子分组（102_o）和第三接口端子分组（102_io）。
第一接口端子分组、第二接口端子分组和第三接口端子分组被指派给第一外部端子分组和第二外部端子分组。
在平面图中，第二接口端子分组被布置于第一接口端子分组与相交于第一边缘的一个端部的第二边缘之间。
在平面图中，第三接口端子分组被布置于第一接口端子分组与相交于第一边缘的另一端部的第三边缘之间。
如上所述，第一至第三接口端子分组具有彼此不同的信号输入/输出配置并且按照例如图5所示的顺序沿着芯片的一个边缘来布置。因此，与在沿着布置方向的信号输入/输出配置方面不同的端子相比，接口端子分组能够减轻或减少在键合丝线或者器件基板内的丝线之间的串扰。假定，多路复用的端子布置，即，待以多路复用模式来连接的一个连接目标的端子布置，仅基于用于与连接对应部（安装于安装板上的其他电子部件）间的接口的外部端子的布置来确定。然后，假定串扰根据在半导体器件内的键合丝线（或者用于与键合丝线连接的键合焊盘）的布置或者在器件基板内的布线布置而发生。接口端子分组能够防止串扰的可能性。
<8>基带处理器
根据项目7，第一半导体器件是用于为电子设备提供指定的通信协议控制的基带处理器。
第一至第三接口端子使用彼此不同的信号输入/输出配置。假定，作为成多路复用模式的一个连接方案，端子分组与处理器连接。然后，端子分组有利地防止用于与外部的接口的信号质量的下降。换言之，假定与存储器相比具有高信号密度的在处理器之间的连接（例如，与应用处理器间的连接）。然后，端子分组有利地防止用于与外部的接口的信号质量的下降。
<9>将信号输入/输出配置或信号用途指派给多路复用的端子
根据项目8，当为包括多路复用的端子的多个接口端子选择一种功能时，第一接口端子分组、第二接口端子分组和第三接口端子分组中的每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复。当选择另一种功能时，第一接口端子分组和第二接口端子分组的一部分以及第一接口端子分组和第三接口端子分组的一部分每个都被指派给用于存储器的基于命令/地址的端子功能和基于数据的端子功能的信号用途之一，没有重复。
依据待在多用复用模式中连接的其他端子的布置，第一至第三接口端子分组能够被指派给两种功能，即，用于存储器的基于命令/地址的端子功能以及基于数据的端子功能。
<10>用于布置接口端子的区域
根据项目7，接口端子被布置于由第一布线基板的第一边缘（100_1）以及用于将安装面的中心部分与第一边缘的两个端部连接的虚拟线路（VTR1和VTR2）形成的区域内。
在考虑到在形成于半导体芯片上的电路芯片的布置与电路的外部端子的布置之间的关系的情况下，经验法则将对布置效率起作用。
<11>其中一种选择配置根据功能将多路复用的端子分组划分成三个分组的系统，不同于用于将多路复用的端子分组划分成两个分组的另一种选择配置，并且被应用于被配置为使分组沿着芯片的一个边缘连续地布置的多引脚半导体器件
电子设备（图1和3）包括安装板（4）、第一半导体器件（1）和第二半导体器件（2）。
第一半导体器件被安装于安装板之上，并且包括第一布线基板（100）、安装于第一布线基板的芯片安装表面之上的第一半导体芯片（101），以及多个外部端子（102）。外部端子与第一半导体芯片电连接并且形成于与第一布线基板的芯片安装表面相反的安装面上。
第二半导体器件被安装于安装板之上，并且与第一半导体器件电连接。第二半导体器件包括第二布线基板（200）、安装于第二布线基板的芯片安装表面之上的第二半导体芯片（201），以及与第二半导体芯片电连接的且形成于与第二布线基板的芯片安装表面相反的安装面上的多个外部端子（202）。
在平面图中，第一半导体器件的外部端子按多个行形成并且沿着第一布线基板的安装面的每个边缘而布置。
第一半导体器件被安装于安装板之上，使得第一布线基板的安装面的边缘中的第一边缘（100_1）面向第二半导体器件。
第一半导体器件的外部端子包括与第二半导体器件连接的多个接口端子（102_apif）。
接口端子包括能够动态地指派与给第一半导体芯片指派的接口功能对应的功能的多个多路复用的端子。
当给第一半导体芯片指派与第二半导体器件间的接口功能时，多路复用的端子被指派为具有彼此不同的信号输入/输出配置的第一接口端子分组（102_i）、第二接口端子分组（102_o）和第三接口端子分组（102_io）。当给第一半导体芯片指派与除第二半导体器件外的半导体器件（3）间的接口功能时，该指派不同于多路复用的端子对具有彼此不同的信号输入/输出配置的第四接口端子分组（102_dq和102_dqs）和第五接口端子分组（102_ca和102_ck）的指派。
在平面图中，第一接口端子分组沿着第一布线基板的安装面的第一边缘（100_1）与第二接口端子分组相邻地布置。
在平面图中，第二接口端子分组被布置于第一接口端子分组与相交于第一边缘的一个端部的第二边缘（100_2）之间。
在平面图中，第三接口端子分组被布置于第一接口端子分组与相交于第一边缘的另一端部的第三边缘（100_3）之间。
如上所述，第一至第三接口端子分组具有彼此不同的信号输入/输出配置并且按照例如图5所示的顺序沿着芯片的边缘来布置。因此，与在沿着布置方向的信号输入/输出配置方面不同的端子相比，接口端子分组能够减轻或减少在键合丝线或者器件基板内的丝线之间的串扰。假定，多路复用的端子布置，即，待以多路复用模式来连接的一个连接目标的端子布置，仅基于用于与连接对应部（安装于安装板上的其他电子部件）间的接口的外部端子的布置来确定。然后，假定串扰根据在半导体器件内的键合丝线（或者用于与键合丝线连接的键合焊盘）的布置或者在器件基板内的布线布置而发生。接口端子分组能够防止串扰的可能性。多路复用的端子被指派给具有彼此不同的信号输入/输出配置的第一至第三接口端子分组。该端子分组指派的意图不同于具有例如图6所示的彼此不同的信号用途的第四及第五接口端子分组。接口端子根据信号输入/输出配置来划分并布置为基本信号接口类型。因此，可以提高防止导致在具有不同的信号传输方向的信号之间或者在变化的时序和速度差异大的信号之间的串扰的可能性的效果。
<12>基带处理器和应用处理器
根据项目11，第一半导体器件是用于为电子设备提供指定的通信协议控制的基带处理器。第二半导体器件是用于为电子设备提供除通信协议控制以外的控制的应用处理器。
作为一个多路复用的连接方案，假定第一至第三接口端子分组与处理器连接。端子分组使用彼此不同的信号输入/输出配置。这有利地防止了在整个电子电路中的信号质量下降。换言之，端子分组将彼此不同的信号输入/输出配置用于与存储器相比具有高信号密度的在处理器（基带处理器和应用处理器）之间的连接。这有利地防止了在整个电子电路中的信号质量下降。
<13>将信号输入/输出配置或信号用途指派给多路复用的端子
根据项目12，第一接口端子分组、第二接口端子分组和第三接口端子分组每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复，如例如图5所示。第四接口端子分组和第五接口端子分组每个都被指派给用于同步DRAM的基于命令/地址的端子和基于数据的端子的信号用途之一，没有重复，如例如图6所示。
接口端子根据信号输入、输出和输入/输出来划分并布置为基本信号接口类型。因此，可以提高防止导致在具有不同的信号传输方向的信号之间或者在变化的时序和速度差异大的信号之间的串扰的可能性的效果。依据待在多用复用模式中连接的其他端子的布置，第四及第五接口端子分组能够被指派给用于存储器的基于命令/地址的端子功能以及基于数据的端子功能。
<14>进一步提供第三半导体芯片
根据项目13，本发明还提供了第三半导体器件（3），该第三半导体器件（3）与第二半导体器件电连接的并且包括第三布线基板（300）、安装于第三布线基板的芯片安装表面之上的第三半导体芯片（301），以及多个外部端子（302）。外部端子与第三半导体芯片电连接并且形成于与第三布线基板的芯片安装表面相反的安装面上。
这能够提供包括第三半导体器件的电子电路。
<15>同步DRAM
根据项目14，第三半导体器件是同步DRAM。
第一及第二半导体器件能够将同步DRAM用作共享资源。数据处理能够被指派给基带处理器和应用处理器。
<16>多引脚半导体器件，在该多引脚半导体器件中，一种选择配置根据功能将多路复用的端子划分成三个分组，另一种选择配置根据功能将多路复用的端子划分成两个分组，并且这些分组沿着芯片的一个边缘连续地布置
半导体器件（1）包括布线基板（100）、安装于布线基板的芯片安装表面上的半导体芯片（101），以及与半导体芯片电连接的且形成于与布线基板的芯片安装表面相反的安装面上的多个外部端子（102）。
在平面图中，半导体器件的外部端子按多个行形成并且沿着布线基板的安装面的每个边缘来布置。
半导体器件的外部端子包括可与其他半导体器件连接的多个接口端子（102_apif）。
接口端子包括多个多路复用的端子，能够动态地指派与给半导体芯片指派的外部接口功能对应的功能。
当第一外部接口功能被指定为外部接口功能时，多路复用的端子被指派为具有彼此不同的信号输入/输出配置的第一接口端子分组（102_i）、第二接口端子分组（102_o）和第三接口端子分组（102_io）。
当第二外部接口功能被指定为外部接口功能时，多路复用的端子被指派为具有彼此不同的信号用途的第四接口端子分组（102_dq和102_dqs）和第五接口端子分组（102_ca和102_ck）。
在平面图中，第一接口端子分组沿着布线基板的安装面的第一边缘（100_1）与第二接口端子分组相邻地布置。
在平面图中，第二接口端子分组被布置于第一接口端子分组与相交于第一边缘的一个端部的第二边缘（100_2）之间。
在平面图中，第三接口端子分组被布置于第一接口端子分组与相交于第一边缘的另一端部的第三边缘（100_3）之间。
在平面图中，第四接口端子分组沿着在布线基板的安装面上的第一边缘与第五接口端子分组相邻地布置。
在平面图中，第五接口端子分组被布置于第四接口端子分组与相交于第一边缘的边缘之间。
如上所述，第一至第三接口端子分组具有彼此不同的信号输入/输出配置并且按照例如图5所示的顺序沿着芯片的一个边缘来布置。因此，与在沿着布置方向的信号输入/输出配置方面不同的端子相比，接口端子分组能够减轻或减少在键合丝线或者器件基板内的丝线之间的串扰。假定，多路复用的端子布置，即，待以多路复用模式来连接的一个连接目标的端子布置，仅基于用于与连接对应部（安装于安装板上的其他电子部件）间的接口的外部端子的布置来确定。然后，假定串扰根据在半导体器件内的键合丝线（或者用于与键合丝线连接的键合焊盘）的布置或者在器件基板内的布线布置而发生。接口端子分组能够防止串扰的可能性。多路复用的端子被指派给具有彼此不同的信号输入/输出配置的第一至第三接口端子分组。该端子分组指派的意图不同于具有例如图6所示的彼此不同的信号用途的第四及第五接口端子分组。接口端子根据信号输入/输出配置来划分并布置为基本信号接口类型。因此，可以提高防止导致在具有不同的信号传输方向的信号之间或者在变化的时序和速度差异大的信号之间的串扰的可能性的效果。
<17>基带处理器
根据项目16，半导体器件是用于提供指定的通信协议控制的基带处理器。
第一至第三接口端子使用彼此不同的信号输入/输出配置。假定，作为成多路复用模式的一个连接方案，端子分组与处理器连接。然后，端子分组有利地防止用于与外部的接口的信号质量的下降。换言之，假定与存储器相比具有高信号密度的在处理器之间的连接（例如，与应用处理器间的连接）。然后，端子分组有利地防止用于与外部的接口的信号质量的下降。
<18>将信号输入/输出配置或信号用途指派给多路复用的端子
根据项目17，当为包括多路复用的端子的多个接口端子选择一种功能时，第一接口端子分组、第二接口端子分组和第三接口端子分组每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复。当为包括多路复用的端子的多个接口端子选择另一种功能时，第四接口端子分组和第五接口端子分组每个都被指派给用于同步DRAM的基于命令/地址的端子和基于数据的端子的信号用途之一，没有重复。
依据待在多用复用模式中连接的其他端子的布置，第一至第三接口端子分组能够被指派给两种功能，即，基于命令/地址的端子功能for同步DRAM以及基于数据的端子功能。
<19>非多路复用的端子
根据项目18，接口端子设置有固定的端子功能并且包括用于与同步DRAM连接的多个非多路复用的端子（102_onm、102_ionm、102_dqnm、102_dqsnm、102_canm和102_cknm）。非多路复用的端子包括用于配置差分对的数据选通信号的差分端子（102_dqsnm）并且包括用于配置差分对的时钟信号的差分端子（102_cknm）。
作为差分对的端子被提供为非多路复用的端子以防止差分信号功能由于多路复用的电路配置而降低。
<20>设置有外部接口功能的存储电路
根据项目18，本发明还提供了用于配置第一外部接口功能或第二外部接口功能的存储电路（Reg）。
将控制数据写入存储电路（例如，寄存器或非易失性存储元件）可容易地提供第一外部接口功能或第二外部接口功能。
2．实施例的详细描述
实施例将在下文更详细地描述。
<电子设备的系统配置>
下面的描述将移动通信终端用作使用具有多路复用的端子的基带处理器的电子设备的实例。图1和2提供了用于基带处理器的系统配置的典型实例。图1示出了用于将应用处理器（APP）2连接至基带处理器（BBP）1并且将同步DRAM（SDRAM）3连接至应用处理器2的第一系统配置。图2示出了在选择用于将同步DRAM（SDRAM）3直接连接至基带处理器（BBP）1的连接方案时的第二系统配置。
基带处理器1具有第一及第二外部接口功能。第一外部接口功能经由多路复用的端子允许与应用处理器2间的接口。第二外部接口功能经由多路复用的端子允许与同步DRAM 3间的直接接口。图1显示已选择第一外部接口功能。图2显示已选择第二外部接口功能。
在附图中，基带处理器1作为数据处理半导体器件（例如，微处理器和微计算机）的例子。基本上，基带处理器1与高频部分（未示出）连接并且处理供应给高频部分的传输数据或者由高频部分根据指定的通信协议来接收的数据。简言之，基带处理器1在基带的基础上执行指定的通信协议处理。应用处理器同样作为数据处理半导体器件（例如，微处理器和微计算机）的例子。应用处理器被定位为用于减少在基带处理器1上的数据处理的加速器。
在图1中的第一系统配置允许应用处理器2执行诸如显示控制和键输入控制之类的应用处理以便减少在基带处理器1上的数据处理负荷。同步DRAM 3确保用于协议处理和应用处理的数据区。在协议处理期间，基带处理器1使用在应用处理器2中的通路访问同步DRAM 3。替代地，基带处理器1通过对应用处理器2发布存储器访问命令来使用同步DRAM 3。
在图2中的第二系统配置允许基带处理器1根据相应的程序来控制诸如显示控制和键输入控制之类的应用处理。同步DRAM 3确保用于协议处理和应用处理的数据区。
基带处理器1可与图1和2中的两种系统配置兼容并且包括可与第一及第二系统配置兼容的多路复用的接口（MPXIF）11。例如，多路复用的接口11包括存储器接口控制器以及未示出的处理器间接口（interprocessor interface）电路。当基带处理器的CPU（中央处理单元）使用装载或存储指令来访问同步DRAM 3时，存储器接口控制器根据同步DRAM 3的存储器接口规范来控制存储器。处理器间接口电路提供用于地址、数据和命令的与应用处理器2间的处理器间接口。一个外部端子可以将存储器接口控制器连接至同步DRAM 3。另一个外部端子可以将处理器间接口电路连接至应用处理器2。这些外部端子作为专用端子可以是彼此不同的和可以被指派给封装（package）。但是，在考虑到半导体器件小型化或对外部端子数量的限制的情况下，实施例基本上将多路复用的端子用作外部端子。
多路复用的端子提供具有两种或更多种可选择的端子功能的一个端子。
基本上，用于为多路复用的端子选择端子功能的电路（未示出）经由选择器或信号缓冲器将多路复用的端子连接至处理器间接口或存储器接口控制器。基本上，用于指定的存储电路的控制数据设置值确定用于选择端子功能的电路是否允许基带处理器1选择第一或第二外部接口功能。指定的存储电路代表例如图1和2所示的寄存器Reg或非易失性存储器件（未示出）。CPU软件可以在基带处理器的上电复位之后立即配置存储电路。存储电路可以由被供应固定电位以设置值的模式端子代替。
同步DRAM 3包括例如其外部端子符合JEDEC标准中的规范的并且被分类成基于数据的端子（例如，数据和数据选通）以及基于命令/地址的端子（例如，命令（RAS、CAS和WE）和地址）的存储器接口（MRYIF）31。应用处理器2包括具有符合总线连接的用于输入、输出和输入/输出的外部端子的应用处理器接口（APPIF）21。用于基带处理器1的多路复用的端子尽可能广泛地由两种类型的端子来共享，即，一个包括用于同步DRAM 3的基于数据的及基于命令/地址的端子，而另一个包括用于应用处理器2的输入、输出和输入/输出端子。在图1中，应用处理器2包括与用于为同步DRAM 3提供存储器接口控制的存储器接口控制器连接的存储器控制器接口（MCNTIF）22。存储器控制器接口（MCNTIF）22与用于同步DRAM 3的存储器接口（MRYIF）31连接。
<具有第一系统配置的电子设备的物理结构>
图3是示出具有图1所示的第一系统配置的电子设备的示意性物理结构的垂直剖面图。在图3中的电子设备包括安装板（布线基板）4（例如，母板或内插基板）以及安装于安装板4之上的电子部件1、2和3。基本上，安装板4包括多个布线层。安装板4的表面（最上层平面）设置有与相应的布线层连接的许多安装焊盘400。布线401形成于安装板4上并且为安装焊盘提供指定的布线连接。基带处理器1和应用处理器2被安装于安装板4之上。基带处理器1被提供为第一半导体器件（电子部件）的实例。应用处理器2被提供为第二半导体器件（电子部件）的实例。同步DRAM 3被安装于应用处理器2之上并且被提供作为第三半导体器件的实例。
<基带处理器>
基带处理器包括第一布线基板（内插基板）100、第一半导体芯片（基带处理器芯片）101及多个外部端子102。第一半导体芯片101被安装于第一布线基板100的芯片安装表面（在图中的外表面或上表面）之上。外部端子102与第一半导体芯片101电连接并且形成于与第一布线基板100的芯片安装表面相反的安装面（在图中的后表面或下表面）上。在平面图中，根据实施例的第一布线基板100成矩形形状。第一布线基板100包括多个布线层（用于形成布线107）。基带处理器1被安装于安装板4的元件安装区之上。基带处理器1的外部端子102与安装板4的指定安装焊盘400连接。
基带处理器芯片（第一半导体芯片）101包括例如用于执行程序的CPU、用于保留由CPU执行的程序的程序存储器、用作CPU工作区的RAM、数字信号处理电路、计时器/计数器以及外部接口电路（例如，IO端口），尽管没有示出。
键合焊盘（电极）103形成于基带处理器芯片101的表面（主表面或器件形成面）上。键合焊盘103和104形成于第一布线基板100的芯片安装表面（在图中的外表面或上表面）上。如图3所示，基带处理器芯片101被安装于第一布线基板100之上，使得用于形成键合焊盘（键合引线）的表面103的反面面向第一布线基板100的芯片安装表面。键合焊盘103和104经由导电部件（例如，键合丝线105）与形成于第一半导体芯片101的主表面（器件形成面）上的键合焊盘（电极）电连接。键合焊盘103和104经由形成于第一布线基板100上的布线107形成于第一布线基板100的安装面（在图中的后表面或下表面）上并且与凸点焊盘（连接盘）108电连接，该凸点焊盘（连接盘）108与外部端子102连接。
基带处理器1的表面以树脂（密封剂）106覆盖。树脂（密封剂）106密封（保护）安装于第一布线基板的芯片安装表面上的基带处理器芯片（第一半导体芯片）1和键合丝线105。
<应用处理器>
应用处理器2包括第二布线基板（内插基板）200、第二半导体芯片（应用处理器芯片）201及多个外部端子202。第二半导体芯片201被安装于第二布线基板200的芯片安装表面（在图中的外表面或上表面）上。外部端子202与第二半导体芯片201电连接并且形成于与第二布线基板200的芯片安装表面相反的安装面（在图中的后表面或下表面）上。在平面图中，根据该实施例的第二布线基板200成矩形形状。第二布线基板200包括多个布线层（用于形成布线204）。应用处理器2被安装于安装板4的部件安装区（不同于安装有基带处理器1的安装区）之上。应用处理器2的外部端子202与安装板4的指定安装焊盘400连接。安装板4的安装焊盘400与应用处理器2电连接。安装板4的安装焊盘400与基带处理器1电连接。两个安装焊盘400经由形成于安装板4上的布线401相互电连接。
应用处理器芯片（第二半导体芯片）201包括例如用于执行程序的CPU、用于保留由CPU执行的程序的程序存储器、用作CPU工作区的RAM、数字信号处理电路、计时器/计数器和外部接口电路（例如，IO端口），尽管没有示出。
键合焊盘（未示出）形成于应用处理器芯片201的表面（主表面或器件形成面）上。键合焊盘设置有微凸点（凸电极）。微凸点焊盘（键合引线）203形成于第二布线基板200的芯片安装表面（在图中的外表面或上表面）上。应用处理器芯片201以倒装芯片的方式与第二布线基板200键合。如图3所示，应用处理器芯片201被安装于第二布线基板200上，使得应用处理器芯片201的表面面向第二布线基板200的芯片安装表面。微凸点焊盘203经由形成于第二布线基板200上的布线204而形成于第二布线基板200的安装面（在图中的后表面或下表面）上。微凸点焊盘203与凸点焊盘（连接盘）205连接，该凸点焊盘（连接盘）205与外部端子202连接。微凸点焊盘203还与形成于第二布线基板200的芯片安装表面上的凸点焊盘（连接盘）206连接。
树脂或密封剂（未示出）密封在应用处理器芯片201和第二布线基板200之间的空间（间隙）。即，树脂密封或保护在用于第二布线基板的微凸点焊盘203与用于应用处理器芯片（第二半导体芯片）201的微凸点之间的接合区。
<存储器>
同步DRAM 3包括第三布线基板（内插基板）300、同步DRAM芯片301和外部端子302。同步DRAM芯片301被提供作为第三半导体芯片并且被安装于第三布线基板300的芯片安装表面（在图中的外表面或上表面）上。外部端子302与第三半导体芯片301电连接并且形成于与第三布线基板300的芯片安装表面相反的安装面上。在平面图中，根据实施例的第三布线基板300成矩形形状。第三布线基板300包括多个布线层（用于形成布线307）。
同步DRAM 3包括例如动态存储单元阵列、地址解码器以及用于根据地址解码结果从动态存储单元阵列中选择存储单元的选择电路，尽管没有示出。同步DRAM 3还包括读/写电路和时序发生器。读/写电路放大所选择的存储单元的读出数据并且给所选择的单元供应写入数据。时序发生器基于时钟同步来生成用于存储器操作的时序信号。
键合焊盘（电极）303形成于同步DRAM芯片301的表面（主表面或器件形成面）上。与键合焊盘303对应的键合焊盘（键合引线）304形成于第三布线基板300的表面上。例如，如图3所示，同步DRAM芯片301被安装于第三布线基板300上，使得与用于形成键合焊盘（键合引线）的303的外表面相反的后表面面向第三布线基板300的芯片安装表面。键合焊盘303经由导电部件（例如，键合丝线305）与键合焊盘304电连接。键合焊盘304经由形成于第三布线基板300上的布线307形成于第三布线基板300的安装面（在图中的后表面或下表面）上。键合焊盘304与凸点焊盘（连接盘）308电连接，该凸点焊盘（连接盘）308与外部端子302连接。外部端子302被连接并固定至形成于第二布线基板200上的凸点焊盘206，以将同步DRAM 3安装于应用处理器2之上。
<具有第二系统配置的电子设备的物理结构>
图4是示出具有图2所示的第二系统配置的电子设备的示意性物理结构的垂直剖面图。在图4中的电子设备包括安装板（布线基板）5（例如，母板或内插基板）以及安装于安装板5之上的电子部件1和3。基本上，安装板5包括多个布线层。安装板5的表面（最上层平面）设置有与相应的布线层连接的许多安装焊盘500。布线501形成于安装板5上并且给安装焊盘500提供指定的布线连接。基带处理器1和同步DRAM 3被安装于安装板5之上。基带处理器1被提供为第一半导体器件（电子部件）的实例。同步DRAM 3被提供作为第三半导体器件（电子部件）的实例。在图4中的基带处理器1和同步DRAM 3与图3所示的那些相同。但是，用于布线基板5的布线501不同于图3。在图3中，给基带处理器1提供第一接口功能形成了能够将应用处理器的相应端子连接至多路复用的端子的布线401。在图4中，给基带处理器1提供第二接口功能形成了能够将同步DRAM 3的相应端子连接至多路复用的端子的布线401。
<给多路复用的接口端子指派功能>
图5是示出根据图1所示的第一系统配置的在给基带处理器1的多路复用的端子指派的功能布置与同基带处理器1连接的应用处理器2的端子布置之间的关系的平面图。沿着图5的直线A-A截取的截面图示出了垂直器件结构并且对应于图3。
如图1所示，在平面图中，用于应用处理器2的外部端子202按矩阵形式布置于第二布线基板200的底部。基本上，应用处理器接口21包括接口端子，例如，输入端子的输入端子分组202_i、输出端子的输出端子分组201_o以及输入/输出端子的输入/输出端子分组202_io。输入端子分组202_i形成于从与第一布线基板100的边缘相对的在其中心部分周围的最外侧周边起的两个行内，并且为了简便起见而含有八个端子。输出端子分组202_o参照最外侧周边从与第一布线基板100的边缘相对的侧面的中心部分起朝向一个角部而形成为2×4行，并且为了简便起见而含有八个端子。输入/输出端子分组202_io参照最外侧周边从与第一布线基板100的边缘相对的侧面的中心部分起朝向另一个角部而形成为2×4行，并且为了简便起见而含有八个端子。
在平面图中，基带处理器1的外部端子102沿着在第一布线基板100的安装面上的边缘按行形成。即，外部端子102按圆周形布置于沿着外周边的两个行内并且按矩阵形式布置于中间圆周空间的中心部分。沿着外周边的两个行作为布置于第一布线基板100的安装面上的外周边的第一外部端子分组（外周边端子分组）102_1的例子。在中心部分的矩阵布置作为朝着远离第一外部端子分组的安装面的中心部分而布置的第二外部端子分组（内周边端子分组）102_2的例子。在第一外部端子分组与第二外部端子分组之间的间隔大于外部端子的直径。换言之，所确保的空间等于外部端子的一个圆周行。
基带处理器1面向在第一布线基板100的安装面上的边缘中的第一边缘100_1处的应用处理器2。基带处理器1的外部端子102包括与应用处理器2连接的接口端子分组102_apif。在图中示为空白圆圈的端子不包含于接口端子分组102_apif内。应当指出，端子不包含于端子区域内，然而附图可能导致关于看似包含于同一端子区域内的某些端子的误解。
接口端子分组102_apif朝着在第一布线基板100的安装面上的远离在第一布线基板100的安装面上的中心部分的第一边缘100_1，沿着第一布线基板100的第一边缘100_1而布置。多个接口端子分组102_apif包括多路复用的端子以及作为不多路复用的专用端子的非多路复用端子。非多路复用的端子被示出为双重圆圈。当选择第一外部接口功能时，接口端子分组102_apif被指派给信号输入/输出配置彼此不同的端子分组，即，用于输入的输入端子分组102_i、用于输出的输出端子分组102_o和102_onm以及用于输入/输出的输入/输出端子分组102_io和102_ionm。
输入端子分组102_i对应于输入端子分组202_i并且作为用作多路复用的端子的第一接口端子分组的例子。输入端子分组102_o和102_onm对应于输出端子分组202_o。输出端子分组102_o作为用作多路复用端子的第二接口端子分组的例子。输出端子分组102_onm包括非多路复用的端子。输入/输出端子分组102_io和102_ionm对应于输入/输出端子分组202_io。输入/输出端子分组102_io作为用作多路复用端子的第三接口端子分组的例子。输入/输出端子分组102_ionm包括非多路复用的端子。
如图5所示，在平面图中，作为第一接口端子分组的输入端子分组102_i沿着相交于（垂直于）第一边缘100_1的第一方向（在图5中的水平方向）而布置。输入端子分组102_i被分布于第一外部端子分组102_1和第二外部端子分组102_2。
如图5所示，作为第二接口端子分组的输出端子分组102_o沿着第一方向（在图5中的水平方向）而布置。类似于输入端子分组102_i，输出端子分组102_o同样被分布于第一外部端子分组102_1和第二外部端子分组102_2。在平面图中，输出端子分组102_o被布置于第一接口端子分组102_i与相交于第一边缘100_1的一个端部的第二边缘100_2之间。换言之，如图5所示，作为第二接口端子分组的输出端子分组102_o相邻于作为第一接口端子分组的输入端子分组102_i而沿着第一边缘100_1布置。
如图5所示，作为第三接口端子分组的输入/输出端子分组102_io沿着第一方向（在图5中的水平方向）而布置。类似于输入端子分组102_i，输入/输出端子分组102_io同样被分布于第一外部端子分组102_1和第二外部端子分组102_2。输入/输出端子分组102_io被布置于第一接口端子分组102_i与相交于第一边缘100_1的另一个端部的第二边缘（与第一边缘相对）100_2之间。换言之，如图5所示，作为第三接口端子分组的输入/输出端子分组102_io相邻于作为第一接口端子分组的输入端子分组102_i（与输出端子分组102_o相反）而沿着第一边缘100_1布置。
输入端子分组102_i、输出端子分组102_o和输入/输出端子分组102_io可以布置于在第一布线基板100的安装面上的区域内，如图9所示。图9是基带处理器1的透视平面图，使得基带处理器芯片101为可见的。在图9中，接口端子分组102_apif被布置以包含于由第一布线基板100的第一边缘100_1以及用于使安装面的中心部分CNTR与第一边缘100_1的两个端部连接的虚拟线路VTL1和VTL2形成的区域内。其他电路111和112相邻于电路MPXIF而布置。考虑到在形成于基带处理器芯片101上的电路MPXIF的布置与用于电路MPXIF的外部接口的外部端子分组102_apif的布置之间的关系，这允许用于布置效率的经验法则。可以防止与其他电路111和112的关系导致在为布线基板100确定整个布线路径方面的巨大难度。
图6是示出根据图2所示的第二系统配置的在给基带处理器1的多路复用的接口端子指派的功能布置与同基带处理器1连接的同步DRAM 3的端子布置之间的关系的平面图。沿着图6的直线B-B截取的器件的垂直结构对应于图4。
基本上，在平面图中，图2所示的同步DRAM 3的外部端子302被形成并被布置于第三布线基板300的底部的从最外侧周边起的三个行内。基本上，用于存储器接口31的接口端子包括用于不同的信号用途的基于数据的端子分组302_dq和302_dqs以及基于命令/地址的端子分组302_ca和302_ck。基本上，基于数据的端子分组302_dq提供多位数据端子。基于数据的端子分组302_dqs提供用于配置差分对（差分信号对）的数据选通端子。基于命令/地址的端子分组302_ca提供多位命令和地址端子。基于命令/地址的端子分组302_ck提供用于配置差分对的时钟端子。基于数据的端子分组302_dq和302_dqs被形成于在第三布线基板300的平行边缘的一个边缘300_1的中心部分周围的从最外侧周边起的三个行内，并且为了简便起见而含有21个端子。基于命令/地址的端子分组302_ca和302_ck被形成于在第三布线基板300的平行边缘的另一个边缘300_2的中心部分周围的从最外侧周边起三个行内，并且为了简便起见而含有21个端子。
如上所述，基带处理器1的外部端子102包括接口端子分组102_apif。当第二外部接口功能被选择时，接口端子分组102_apif被指派给用于不同信号用途的端子分组，即，作为基于数据的端子的基于数据的端子分组102_dq、102_dqnm和102_dqsnm以及作为基于命令/地址的端子的基于命令/地址的端子分组102_ca、102_canm和102_cknm。
基于数据的端子分组102_dq、102_dqnm和102_dqsnm对应于基于数据的端子分组302_dq和302_dqs。基于数据的端子分组102_dq作为用作多路复用端子的第四接口端子分组的例子。数据端子分组102_dqnm和数据选通端子分组102_dqsnm提供非多路复用的端子。基于命令/地址的端子分组102_ca、102_canm和102_cknm对应于基于命令/地址的端子分组302_ca和302_ck。基于命令/地址的端子分组102_ca作为用作多路复用端子的第五接口端子分组的例子。命令/地址端子分组102_canm和时钟端子分组102_cknm提供非多路复用的端子。数据选通端子分组102_dqsnm和时钟端子分组102_cknm配置差分对。这些端子分组被提供作为非多路复用的端子，以防止差分信号功能由于多路复用的电路配置而降低。
在平面图中，作为第四接口端子分组的基于数据的端子分组102_dq、102_dqnm和102_dqsnm沿着第一边缘100_1而相邻于作为第五接口端子分组的基于命令/地址的端子分组102_ca、102_canm和102_cknm布置。第四接口端子分组被分布于第一外部端子分组102_1和第二外部端子分组102_2。作为第五接口端子分组的基于命令/地址的端子分组102_ca、102_canm和102_cknm被布置于基于数据的端子分组102_dq、102_dqnm和102_dqsnm的集体与相交于第一边缘100_1的第三边缘100_3之间。第五接口端子分组被分布于第一外部端子分组102_1和第二外部端子分组102_2。
根据第二系统配置，接口端子分组102_apif相邻于同步DRAM 3的基于数据的端子分组302_dq和302_dqs而布置。对于在同步DRAM3上的存储器操作，基于数据的信号倾向于比基于命令/地址的信号更频繁地改变。缩短用于信号的信号路径能够提高噪声电阻。
图7是根据第一系统配置的基带处理器1的透视平面图并且示出了从键合焊盘104到基带处理器1的接口端子分组102_apif的部分布线路径。与基带处理器1的接口端子分组102_apif对应的键合焊盘104被分类成输出焊盘分组104_o、输入焊盘分组104_i和输入/输出焊盘分组104_io。输出焊盘分组104_o、输入焊盘分组104_i和输入/输出焊盘分组104_io按照与图5所示的输出端子分组102_o、输入端子分组102_i和输入/输出端子分组102_io的布置相同的顺序来布置。在布线基板100中的布线能够容易地根据信号输入/输出功能从输出焊盘分组104_o、输入焊盘分组104_i和输入/输出焊盘分组104_io分组成输出端子分组102_o、输入端子分组102_i和输入/输出端子分组102_io。尽管没有示出，键合丝线从多路复用的接口11通向输出焊盘分组104_o、输入焊盘分组104_i和输入/输出焊盘分组104_io。键合丝线同样能够容易地根据信号功能来分组。
在处理器1和2之间的具有高信号密度的信号传输能够减轻或减少在键合丝线或者布线基板100内的丝线之间的串扰。
在图7中，为了简便起见，输出焊盘分组104_o和输入/输出焊盘分组104_io被示出为含有数量比实际数量更少的焊盘。
图10至12提供了集中于安放基带处理器的多路复用的端子的布置仅基于待以多路复用模式来连接的应用处理器的端子布置的问题的比较实例。图10仅基于待以多路复用模式来连接的端子分组202_o，202_io，和202_i来安放用于基带处理器1A的多路复用的端子1A_o、1A_io和1A_i的布置。因此，如图11所示，具有不同的输入/输出功能的信号在由图11中的串扰噪声发生点CTGP示出的几个位置彼此相邻。如图12所示，在基带处理器1A内的布线基板100A上的布线因此促使具有不同的输入/输出功能的信号在由图12中的串扰噪声发生点CTGP示出的几个位置彼此相邻。因此，在图10至12中的比较实例无法防止串扰发生于基带处理器1A内的键合丝线布置或者布线基板100A内的布线上。
图8是根据第二系统配置的基带处理器1的透视平面图并且示出了从基带处理器1的键合焊盘104通向接口端子分组102_apif的部分布线路径。当第二接口功能被选择时，与用于基带处理器1的接口端子分组102_apif对应的键合焊盘10被分类成用于数据和数据选通信号的基于数据的焊盘分组104_de以及用于命令、地址和时钟的基于命令/地址的焊盘分组104_ca。基于数据的焊盘分组104_de和基于命令/地址的焊盘分组104_ca按照与图6所示的基于数据的端子分组102_dq、102_dqs、102_dqnm和102_dqsnm以及基于命令/地址的端子分组102_ca、102_canm和102_cknm的布置相同的顺序来布置。布线基板100包括从基于数据的焊盘分组104_de和基于命令/地址的焊盘分组104_ca到基于数据的端子分组102_dq、102_dqs、102_dqnm和102_dqsnm以及基于命令/地址的端子分组102_ca、102_canm和102_cknm的布线。布线能够容易地根据信号用途来分组。尽管没有示出，键合丝线从多路复用的接口电路11通向基于数据的焊盘分组104_de和基于命令/地址的焊盘分组104_ca。键合丝线同样能够容易地根据信号用途来分组。
与第一系统配置不同，第二系统配置并非旨在根据信号输入/输出类型来减少串扰。首先，这是因为第二系统配置使用比处理器间接口更少的接口信号类型并且因此降低了信号变化密度。其次，这是因为基于数据的和基于命令/地址的信号在信号变化密度方面极大地不同。为了减少串扰而单独地布置基于数据的和基于命令/地址的信号可以是有效的。
<制造基带处理器>
以下具体地描述用于制造基带处理器1的过程。用于制造基带处理器1的技术主要包括：1）基板提供过程；2）芯片安装（管芯键合）过程；3）丝线键合过程；4）成型（mold）过程；5）球安装过程；和6）切割（划片）过程。
1）基板提供过程
基板提供过程需要提供基体材料。用于实施例的基体材料是所谓的多块基板并且包括器件区（封装形成区）和划片区。划片区位于两个相邻的器件区之间。换言之，划片区位于每个器件区周围。划片将器件区划分成上述布线基板100。如上所述，在平面图中，布线基板100是矩形的。电极焊盘（键合引线和凸点连接盘）形成于布线基板100的两个面上。
2）芯片安装（管芯键合）过程
以下将描述芯片安装（管芯键合）过程。芯片安装过程将基带处理器芯片101安装于基体材料的器件区域上。粘合材料（管芯键合材料）被用来将基带处理器芯片101安装于含有器件区的基体材料的外表面（芯片安装表面）上。更详细地，基带处理器芯片101通过粘合材料而安装于基体材料（基板）的外表面上，使得基带处理器芯片101的后表面（背面）面向基体材料的外表面。基带处理器芯片101被安装，使得形成于材料的外表面上的电极焊盘（键合引线）104从基带处理器芯片101中裸露出。例如，根据该实施例的粘合材料被提供作为绝缘膜。粘合材料同样可以按浆料（流体粘合剂）形式来提供。
3）丝线键合过程
用于基带处理器芯片101的电极焊盘103以及用于器件区401的电极焊盘104通过作为导电部件的丝线105来电连接。
4）成型过程
以下将描述成型过程。
成型过程将安装于基带处理器芯片101上的基体材料（多块基板）布置于型模（未示出）内。基带处理器芯片101和丝线105以树脂来密封以形成密封单元。实施例以形成于型模（未示出）内的一个空腔来覆盖与器件区对应的基带处理器芯片101。基带处理器芯片101（或器件区）被一次性地密封。结果，树脂同样覆盖着位于两个相邻器件区之间的划片区的外表面。该实施例使用例如环氧热固性树脂。
5）球安装过程
密封单元形成于随后被从型模（未示出）中去除的基板上。电极焊盘（凸点连接盘）形成于器件区的后表面上。作为外部端子的焊球（焊料）102被形成（被连接）于电极焊盘上。
根据该实施例的焊球102使用所谓的无铅焊料，即，例如锡（Sn）、银（Ag）和铜（Cu）的合金。无铅焊料被基于RoHS（有害物质限制）指示来定义为含有为1000ppm（0.1wt%）或更小的铅（Pb）。含有锡（Sn）的焊料使铜（Cu）容易扩散。实施例可应用于含有铅（Pb）的焊料，以及无铅焊料。但是，考虑到防污染措施，所推荐的是使用在该实施例中描述的无铅焊料。
6）切割（划片）过程
切割密封单元的基体材料（多块基板）使器件区与基体材料分离。更详细地，划片刀（未示出）在基体材料上的划片区内划过以使器件区从基体材料中分离，在该器件区内形成了外部端子。
虽然本文已经描述了由本发明人所创造的本发明的具体优选实施例，但是应当明确理解，本发明并不限定于此，而是可以在本发明的精神和范围之内另外不同地实现。
<第一改型>
实施例已经描述了使用所谓的整批成型技术的实例。对于每个半导体器件1、2和3，半导体芯片被安装于在布线基板上形成的器件区并且以一个空腔（形成于型模内的凹部）来覆盖。半导体芯片然后一次性地以树脂来密封。半导体器件通过切割布线基板以及重叠于布线基板上的划片区（形成于器件区之间）之上的树脂（密封单元）来获得。但是，本发明并不限定于此。作为代替，可以使用所谓的离散成型技术。该技术以各自的空腔来覆盖形成于布线基板上的半导体芯片，以树脂来密封芯片，并且然后仅切割布线基板以获得半导体器件。
<第二改型>
半导体器件（例如，基带处理器）可以使用由代替无铅焊料的含铅焊料制成的外部端子。
<第三改型>
基带处理器可以在不通过应用处理器的情况下直接访问存储器（例如，同步DRAM），而同步DRAM被布置为与应用处理器相邻。
<第四改型>
同步DRAM可以用作单倍数据速率的存储器、双倍数据速率的存储器（例如，DDRSDRAM和DDR2SDRAM），四倍数据速率的存储器（例如，DDR3SDRAM）或者具有低功耗的存储器（例如，LPDDRSDRAM）。存储器并不限定于同步DRAM，但是可以用作同步SRAM或其他类型的存储器。半导体器件并不限定于基带处理器，而是可以用作具有多路复用接口的微计算机以允许数据处理或片上系统的半导体器件。
<第五改型>
为了简便起见，本文已经描述了使用根据在图3中的第一系统配置以及在图4中的第二系统配置的外部端子的相同布置的同步DRAM 3。但是，本发明并不限定于此。图3所示的POP（封装上封装）结构安装诸如应用处理器2和同步DRAM 3之类的封装以使它们相互重叠。同步DRAM 3必须被布置，使得其外部端子避免应用处理器芯片位于下面。另一方面，图4示出了不需要安装封装以使它们相互重叠的布置。在这种情况下，同步DRAM 3的外部端子可以被布置于整个底表面上。
<第六改型>
电子设备并不限定于移动终端，而是可以应用于其他通信设备、视听设备、汽车导航设备、电视机以及安装有电子电路的各种设备。
<第七改型>
在实施例所描述的本发明的精神和范围之内，上述改型可以彼此结合。

Claims (20)

1.一种电子设备，包括：
安装板；
安装于所述安装板之上的第一半导体器件，所述第一半导体器件包括第一布线基板、安装于所述第一布线基板的芯片安装表面之上的第一半导体芯片、以及与所述第一半导体芯片电连接的且形成于与所述第一布线基板的所述芯片安装表面相反的安装面上的多个外部端子；以及
安装于所述安装板之上的且与所述第一半导体器件电连接的第二半导体器件，所述第二半导体器件包括第二布线基板、安装于所述第二布线基板的芯片安装表面之上的第二半导体芯片、以及与所述第一半导体器件电连接的且形成于与所述第二布线基板的所述芯片安装表面相反的安装面上的多个外部端子，
其中在平面图中，所述第一半导体器件的所述外部端子按多个行形成并且沿着所述第一布线基板的所述安装面的每个边缘来布置，
其中所述第一半导体器件的所述外部端子包括布置于所述第一布线基板的所述安装面的外周边部分侧的第一外部端子分组、以及与所述第一外部端子分组相比布置得更靠近所述第一布线基板的所述安装面的中心部分侧的第二外部端子分组，
其中在所述第一外部端子分组与所述第二外部端子分组之间的间隔大于每个所述外部端子的直径，
其中所述第一半导体器件被安装于所述安装板之上使得所述第一布线基板的所述安装面的边缘中的第一边缘面向所述第二半导体器件，
其中所述第一半导体器件的所述外部端子包括与所述第二半导体器件连接的多个接口端子，
其中所述接口端子沿着所述第一布线基板的所述安装面的所述第一边缘布置，并且与所述第一布线基板的所述安装面的所述中心部分相比被布置得更靠近于所述第一布线基板的所述安装面的所述第一边缘侧，
其中所述接口端子包括多路复用的端子，例如，具有彼此不同的信号输入/输出配置的第一接口端子分组、第二接口端子分组和第三接口端子分组，
其中所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组被指派给所述第一外部端子分组和所述第二外部端子分组，
其中在所述平面图中，所述第二接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的一个端部的第二边缘之间，并且
其中在所述平面图中，所述第三接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的另一端部的第三边缘之间。
2.根据权利要求1所述的电子设备，
其中所述第一半导体器件是用于为所述电子设备提供指定的通信协议控制的基带处理器，并且
其中所述第二半导体器件是用于为所述电子设备提供与所述通信协议控制不同的控制的应用处理器。
3.根据权利要求2所述的电子设备，
其中所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组中的每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复。
4.根据权利要求3所述的电子设备，还包括：
与所述第二半导体器件电连接的第三半导体器件，所述第三半导体器件包括第三布线基板、安装于所述第三布线基板的芯片安装表面之上的第三半导体芯片、以及与所述第三半导体芯片电连接的且形成于与所述第三布线基板的所述芯片安装表面相反的安装面上的多个外部端子。
5.根据权利要求4所述的电子设备，
其中所述第三半导体器件是同步DRAM。
6.根据权利要求1所述的电子设备，
其中所述接口端子被布置于由所述第一布线基板的所述第一边缘和用于使所述安装面的中心部分与所述第一边缘的两个端部进行连接的虚拟线路形成的区域内。
7.一种的半导体器件，待安装于安装有电子部件的安装板之上，所述半导体器件包括：
第一布线基板；
安装于所述布线基板的芯片安装表面之上的半导体芯片；以及
与所述半导体芯片电连接的且形成于与所述布线基板的所述芯片安装表面相反的安装面上的多个外部端子，
其中在平面图中，所述半导体器件的所述外部端子按多个行形成并且沿着所述布线基板的所述安装面的每个边缘来布置，
其中所述半导体器件的所述外部端子包括布置于所述第一布线基板的所述安装面的外周边部分侧的第一外部端子分组、以及与所述第一外部端子分组相比布置得更靠近于所述第一布线基板的所述安装面的中心部分侧的第二外部端子分组，
其中在所述第一外部端子分组与所述第二外部端子分组之间的间隔大于每个所述外部端子的直径，
其中所述半导体器件的所述外部端子包括与所述电子部件连接的多个接口端子，
其中所述接口端子沿着所述布线基板的所述安装面的第一边缘来布置，并且与所述布线基板的所述安装面的所述中心部分相比被布置得更靠近于所述布线基板的所述安装面的所述第一边缘侧，
其中所述接口端子包括多路复用的端子，例如，具有彼此不同的信号输入/输出配置的第一接口端子分组、第二接口端子分组和第三接口端子分组，
其中所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组被指派给所述第一外部端子分组和所述第二外部端子分组，
其中在所述平面图中，所述第二接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的一个端部的第二边缘之间，并且
其中在所述平面图中，所述第三接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的另一端部的第三边缘之间。
8.根据权利要求7所述的半导体器件，
其中所述第一半导体器件是用于为所述电子设备提供指定的通信协议控制的基带处理器。
9.根据权利要求8所述的半导体器件，
其中，当为包括所述多路复用的端子的多个接口端子选择一种功能时，所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组中的每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复，并且
其中，当选择另一种功能时，所述第一接口端子分组和所述第二接口端子分组的一部分以及所述第一接口端子分组和所述第三接口端子分组的一部分中的每个都被指派给用于存储器的基于命令/地址的端子功能和基于数据的端子功能的信号用途之一，没有重复。
10.根据权利要求7所述的半导体器件，
其中所述接口端子被布置于由所述第一布线基板的所述第一边缘和用于使所述安装面的中心部分与所述第一边缘的两个端部进行连接的虚拟线路形成的区域内。
11.一种电子设备，包括：
安装板；
安装于所述安装板之上的第一半导体器件，所述第一半导体器件包括第一布线基板、安装于所述第一布线基板的芯片安装表面之上的第一半导体芯片、以及与所述第一半导体芯片电连接的且形成于与所述第一布线基板的所述芯片安装表面相反的安装面上的多个外部端子；以及
安装于所述安装板之上的且与所述第一半导体器件电连接的第二半导体器件，所述第二半导体器件包括第二布线基板、安装于所述第二布线基板的芯片安装表面之上的第二半导体芯片、以及与所述第一半导体器件电连接的且形成于与所述第二布线基板的所述芯片安装表面相反的安装面上的多个外部端子，
其中在平面图中，所述第一半导体器件的所述外部端子按多个行形成并且沿着所述第一布线基板的所述安装面的每个边缘来布置，
其中所述第一半导体器件被安装于所述安装板之上使得所述第一布线基板的所述安装面的边缘中的第一边缘面向所述第二半导体器件，
其中所述第一半导体器件的所述外部端子包括与所述第二半导体器件连接的多个接口端子，
其中所述接口端子包括能够被动态地指派与给所述第一半导体芯片指派的接口功能对应的功能的多个多路复用的端子，
其中，当所述第一半导体芯片被指派与所述第二半导体器件的接口功能时，所述多路复用的端子被指派为具有彼此不同的信号输入/输出配置的第一接口端子分组、第二接口端子分组和第三接口端子分组，并且该指派不同于当所述第一半导体芯片被指派与除所述第二半导体器件以外的半导体器件的接口功能时所述多路复用的端子对具有彼此不同的信号输入/输出配置的第四接口端子分组和第五接口端子分组的指派，
其中在所述平面图中，所述第一接口端子分组沿着所述第一布线基板的所述安装面的所述第一边缘与所述第二接口端子分组相邻地布置，
其中在所述平面图中，所述第二接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的一个端部的第二边缘之间，并且
其中在所述平面图中，所述第三接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的另一端部的第三边缘之间。
12.根据权利要求11所述的电子设备，
其中所述第一半导体器件是用于为所述电子设备提供指定的通信协议控制的基带处理器，并且
其中所述第二半导体器件是用于为所述电子设备提供与所述通信协议控制不同的控制的应用处理器。
13.根据权利要求12所述的电子设备，
其中所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组中的每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复，并且
其中所述第四接口端子分组和所述第五接口端子分组中的每个都被指派给用于同步DRAM的基于命令/地址的端子和基于数据的端子的信号用途之一，没有重复。
14.根据权利要求13所述的电子设备，还包括：
与所述第二半导体器件电连接的第三半导体器件，所述第三半导体器件包括第三布线基板、安装于所述第三布线基板的芯片安装表面之上的第三半导体芯片、以及与所述第三半导体芯片电连接的且形成于与所述第三布线基板的所述芯片安装表面相反的安装面上的多个外部端子。
15.根据权利要求14所述的电子设备，
其中所述第三半导体器件是同步DRAM。
16.一种半导体器件，包括布线基板、安装于所述布线基板的芯片安装表面上的半导体芯片以及子与所述半导体芯片电连接的且形成于与所述布线基板的所述芯片安装表面相反的安装面上的多个外部端子，
其中在平面图中，所述半导体器件的所述外部端子按多个行形成并且沿着所述布线基板的所述安装面的每个边缘来布置，
其中所述半导体器件的所述外部端子包括可与其他半导体器件连接的多个接口端子，
其中所述接口端子包括能够被动态地指派与给所述半导体芯片指派的外部接口功能对应的功能的多个多路复用的端子，
其中，当第一外部接口功能被指定为所述外部接口功能时，所述多路复用的端子被指派为具有彼此不同的信号输入/输出配置的第一接口端子分组、第二接口端子分组和第三接口端子分组，
其中，当第二外部接口功能被指定为所述外部接口功能时，所述多路复用的端子被指派为具有彼此不同的信号用途的第四接口端子分组和第五接口端子分组，
其中在所述平面图中，所述第一接口端子分组沿着所述布线基板的所述安装面的所述第一边缘与所述第二接口端子分组相邻地布置，
其中在所述平面图中，所述第二接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的一个端部的第二边缘之间，
其中在所述平面图中，所述第三接口端子分组被布置于所述第一接口端子分组与相交于所述第一边缘的另一端部的第三边缘之间，
其中在所述平面图中，所述第四接口端子分组沿着所述布线基板的所述安装面的所述第一边缘与所述第五接口端子分组相邻地布置，并且
其中在所述平面图中，所述第五接口端子分组被布置于所述第四接口端子分组与相交于所述第一边缘的边缘之间。
17.根据权利要求16所述的半导体器件，
其中所述半导体器件是用于提供指定的通信协议控制的基带处理器。
18.根据权利要求17所述的半导体器件，
其中，当为包括所述多路复用的端子的多个接口端子选择一种功能时，所述第一接口端子分组、所述第二接口端子分组和所述第三接口端子分组中的每个都被指派给输入端子、输出端子和输入/输出端子的信号输入/输出配置之一，没有重复，并且
其中，当为包括所述多路复用的端子的多个接口端子选择另一种功能时，所述第四接口端子分组和所述第五接口端子分组中的每个都被指派给用于同步DRAM的基于命令/地址的端子和基于数据的端子的信号用途之一，没有重复。
19.根据权利要求18所述的半导体器件，
其中所述接口端子设置有固定的端子功能并且包括用于与所述同步DRAM连接的多个非多路复用的端子，并且
其中所述非多路复用的端子包括用于配置差分对的数据选通信号的差分端子并且包括用于配置差分对的时钟信号的差分端子。
20.根据权利要求18所述的半导体器件，还包括：
用于配置所述第一外部接口功能和所述第二外部接口功能之一的存储电路。
CN201310501554.5A 2012-10-24 2013-10-23 电子设备和半导体器件 Active CN103779338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012234525A JP6058349B2 (ja) 2012-10-24 2012-10-24 電子装置及び半導体装置
JP2012-234525 2012-10-24

Publications (2)

Publication Number Publication Date
CN103779338A true CN103779338A (zh) 2014-05-07
CN103779338B CN103779338B (zh) 2018-02-27

Family

ID=50486390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310501554.5A Active CN103779338B (zh) 2012-10-24 2013-10-23 电子设备和半导体器件

Country Status (4)

Country Link
US (2) US9087160B2 (zh)
JP (1) JP6058349B2 (zh)
CN (1) CN103779338B (zh)
HK (1) HK1197316A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851863A (zh) * 2015-04-17 2015-08-19 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
CN108733159A (zh) * 2017-04-13 2018-11-02 南亚科技股份有限公司 外壳组件及存储器装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
US10455066B2 (en) 2015-04-03 2019-10-22 Pinn, Inc. Mobile system with wireless earbud
JP6543129B2 (ja) 2015-07-29 2019-07-10 ルネサスエレクトロニクス株式会社 電子装置
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
KR20200109028A (ko) * 2019-03-12 2020-09-22 에스케이하이닉스 주식회사 인쇄 회로 기판을 포함하는 반도체 모듈
US11616019B2 (en) * 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
CN1162904A (zh) * 1994-11-09 1997-10-22 加利福尼亚大学董事会 艾榴塞洛素及其类似物
CN1162904C (zh) * 1998-06-02 2004-08-18 三菱电机株式会社 半导体器件
US20050006739A1 (en) * 2003-07-08 2005-01-13 Howard Gregory E. Semiconductor packages for enhanced number of terminals, speed and power performance
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
JP2008153288A (ja) * 2006-12-14 2008-07-03 Renesas Technology Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
US20030023958A1 (en) 2001-07-17 2003-01-30 Patel Mukesh K. Intermediate language accelerator chip
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2009088418A (ja) * 2007-10-03 2009-04-23 Panasonic Corp 半導体装置および半導体モジュールならびに半導体装置の製造方法
JP5586267B2 (ja) * 2010-02-24 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
CN1162904A (zh) * 1994-11-09 1997-10-22 加利福尼亚大学董事会 艾榴塞洛素及其类似物
CN1162904C (zh) * 1998-06-02 2004-08-18 三菱电机株式会社 半导体器件
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
US20050006739A1 (en) * 2003-07-08 2005-01-13 Howard Gregory E. Semiconductor packages for enhanced number of terminals, speed and power performance
JP2008153288A (ja) * 2006-12-14 2008-07-03 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851863A (zh) * 2015-04-17 2015-08-19 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
CN104851863B (zh) * 2015-04-17 2017-11-28 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
CN108733159A (zh) * 2017-04-13 2018-11-02 南亚科技股份有限公司 外壳组件及存储器装置

Also Published As

Publication number Publication date
JP2014086570A (ja) 2014-05-12
US20140115199A1 (en) 2014-04-24
JP6058349B2 (ja) 2017-01-11
US9158717B2 (en) 2015-10-13
US9087160B2 (en) 2015-07-21
HK1197316A1 (zh) 2015-01-09
CN103779338B (zh) 2018-02-27
US20150234758A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
CN103779338A (zh) 电子设备和半导体器件
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
US7009303B2 (en) Multi-chip module
US8829686B2 (en) Package-on-package assembly including adhesive containment element
CN104009012B (zh) 半导体芯片和半导体器件
CN104346281A (zh) 电子装置
CN104851862A (zh) 电子设备
US20170162516A1 (en) Semiconductor packages including side shielding parts
CN104054172A (zh) 用于堆叠的半导体装置的中介层
CN103311225A (zh) 半导体封装件及其制法
CN103715183A (zh) 半导体器件
KR20150059068A (ko) 반도체 패키지
CN101499451B (zh) 印刷电路板、半导体封装件、卡装置和系统
JP2009065066A (ja) 半導体装置
KR20200127535A (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
CN109273425B (zh) 一种引线框架封装结构的布线方法
US7227258B2 (en) Mounting structure in integrated circuit module
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
US11336559B2 (en) Fast-lane routing for multi-chip packages
CN102456661A (zh) 具有重布线路层的芯片结构及其制法
CN206806338U (zh) 薄型化双芯片的叠接封装结构
CN220254741U (zh) 一种基于Substrate基板的Chiplet SiP版图结构
JP2002237567A (ja) 半導体装置
US9679871B1 (en) Multi-access memory system and a method to manufacture the system
KR20000000697A (ko) 동일 다이를 티에스오피와 공용할 수 있게하는씨에스피 핀 배치방법 및 그에 의한 핀 배치구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1197316

Country of ref document: HK

CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant