CN103779242A - 一种台阶封装基板控胶方法 - Google Patents

一种台阶封装基板控胶方法 Download PDF

Info

Publication number
CN103779242A
CN103779242A CN201410055110.8A CN201410055110A CN103779242A CN 103779242 A CN103779242 A CN 103779242A CN 201410055110 A CN201410055110 A CN 201410055110A CN 103779242 A CN103779242 A CN 103779242A
Authority
CN
China
Prior art keywords
peelable glue
glue
conductor
peelable
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410055110.8A
Other languages
English (en)
Other versions
CN103779242B (zh
Inventor
刘秋华
穆敦发
吴小龙
吴梅珠
徐杰栋
胡广群
梁少文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201410055110.8A priority Critical patent/CN103779242B/zh
Publication of CN103779242A publication Critical patent/CN103779242A/zh
Priority to PCT/CN2014/000587 priority patent/WO2015123800A1/zh
Application granted granted Critical
Publication of CN103779242B publication Critical patent/CN103779242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种台阶封装基板控胶方法，包括：第一步骤，对形成有凹槽的封装结构的内层单片进行酸洗，然后在凹槽位置丝印一层可剥胶；第二步骤，对丝印有可剥胶的结构进行烘烤，使可剥胶固化成型；第三步骤，可剥胶固化成型后将内层单片进行棕化，并进行层压以形成多层板；第四步骤，在成品铣切前去掉可剥胶以暴露可剥胶下的导体。本发明提供的台阶封装基板控胶方法可有效防止凹槽位置外露的导体处的流胶残余。

Description

一种台阶封装基板控胶方法
技术领域
本发明涉及集成电路制造领域，更具体地说，本发明涉及一种台阶封装基板控胶方法。
背景技术
一些封装基板设计时，将基板介质1上贴的芯片或焊接位置做成台阶状（或凹槽2），如图1所示，该处导体外露（凹槽处外露的导体3），做表面处理（镀金或喷锡）后打线或焊接器件用。这部分外露的导体由于后面需要打线或焊接等，因此导体处必须保持完整，须完全裸露在外，即该导体上不允许有介质残留，从而需要进行控胶制作。
常规层压时，在该导体外露区域将半固化片4开窗。由于图形分布差异、受热不同差异，半固化片4的流胶不稳定，流胶量一般在0.5-2mm之间波动，这一流胶跨度范围已远远超出凹槽周围小孔距凹槽的范围，半固化片开窗过大会造成局部失压导致空洞等缺陷，甚至会干扰凹槽旁的导通孔5，如图2所示。开窗过小会使得凹槽位置流胶流到外露的导体处，从而形成凹槽处导体上的溢胶6，如图3所示。
针对上述技术缺陷，现有的解决方法有：第一，在导体位置加填充物阻胶，控制流胶量；第二，选用流胶量很小的半固化片层压，通过控制半固化片的开窗可以达到设计要求。
在导体位置加填充物阻胶对填充物选择非常关键，要求填充物7能完全填充到凹槽位置，填充物和凹槽导体之间无半固化片的流胶，否则流胶会渗到导体上污染焊盘。实际上选用常规的填充物阻胶均难以避免局部流胶从填充物和导体的缝隙间渗入污染到焊盘，如图4所示。
另一方面，流胶量小的半固化片流胶量在0.5mm以下通过合理设计半固化片的开窗大小可以确保凹槽导体上的流胶在控制范围内（流胶不超过导体区域面积的20%），但是对于多层板的层压来说，为确保层间流胶填充导体间隙，保证可靠性，一般选用流胶量大的半固化片以更好地填充满图形间隙，这样就导致了流胶的不可控制。因此采取选用流胶量小半固化片开窗控制流胶的适用范围很窄，大部分叠构设计是不可行的。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种用可剥胶填充控胶的制作方式，可以确保台阶位置外露导体无介质残留。
根据本发明，提供了一种台阶封装基板控胶方法，其包括：
第一步骤：对形成有凹槽的封装结构的内层单片进行酸洗，然后在凹槽位置丝印一层可剥胶；
第二步骤：对丝印有可剥胶的结构进行烘烤，使可剥胶固化成型；
第三步骤：可剥胶固化成型后将内层单片进行棕化，并进行层压以形成多层板；
第四步骤：在成品铣切前去掉可剥胶以暴露可剥胶下的导体。
优选地，第二步骤中烘烤固化的条件为150℃下烘烤30-60分钟。
优选地，在第一步骤中，可剥胶距凹槽窗口的侧边的距离介于0.1-0.2mm的范围内。
优选地，在第一步骤中，可剥胶的厚度介于40μm至60μm的范围内。
优选地，在第四步骤中，在成品铣切前，盲铣揭掉可剥胶上的介质，露出可剥胶区域，进而揭掉可剥胶，露出可剥胶保护的导体。
本发明提供的台阶封装基板控胶方法在凹槽位置在基板层压前丝印可剥胶以保护凹槽处的导体，该可剥胶固化成型后即覆盖住整个导体的大部分区域。在成品铣切前去掉可剥胶后这部分导体完好，无残胶，可以进行后续的打线或焊接。由于内层单片上在凹槽区域丝印可剥胶，隔绝导体和其余介质的接触，从而起到导体上的控胶效果，同时确保凹槽区域无流胶残余，保证凹槽区域的有效尺寸。
由此，本发明提供的台阶封装基板控胶方法可有效防止凹槽位置外露的导体处的流胶残余。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了封装基板的台阶状结构。
图2示意性地示出了封装基板的台阶状结构中半固化片开窗过大的情况。
图3示意性地示出了封装基板的台阶状结构中半固化片开窗过小的情况。
图4示意性地示出了在导体位置加填充物阻胶的方案。
图5示意性地示出了根据本发明优选实施例的台阶封装基板控胶方法的流程图。
图6示意性地示出了根据本发明优选实施例的台阶封装基板控胶方法的截面示意图。
图7示意性地示出了根据本发明优选实施例的台阶封装基板控胶方法的平面示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明针对背景技术中提到的现有技术的两种方法解决控胶的一些局限性，提出一种新型的控胶方式，通过在凹槽处外露的导体上丝印一层可剥胶方式阻胶确保凹槽位置导体无流胶残留，保证了凹槽导体的后续打线或焊接。
具体地说，图5示意性地示出了根据本发明优选实施例的台阶封装基板控胶方法的流程图。
如图5所示，根据本发明优选实施例的台阶封装基板控胶方法包括：
第一步骤S1：对形成有凹槽2（即，台阶状结构）的封装结构的内层单片进行酸洗，然后在凹槽位置（例如，凹槽处外露的导体3的表面上，即，凹槽区域的对应位置）丝印一层可剥胶8；
优选地，可剥胶8距凹槽窗口的侧边9（即，内层图形区域10的与可剥胶8相邻的侧边9）的距离介于0.1-0.2mm的范围内；而且优选地，可剥胶8的厚度一般控制在50μm左右，例如可剥胶8的厚度介于40μm至60μm的范围内，如图6、图7所示。
第二步骤S2：对丝印有可剥胶8的结构进行烘烤，使可剥胶8固化成型；优选地，烘烤固化的条件一般为150℃下烘烤30-60分钟；
第三步骤S3：可剥胶固化成型后再将内层单片进行棕化；在此之后，后续按照常规封装基板的制作流程进行层压等制作，例如进行层压以形成多层板；
第四步骤S4：在成品铣切前去掉可剥胶以暴露可剥胶下的导体；具体地说，如图5所示，可在层压等制作完成之后，在成品铣切前，盲铣揭掉可剥胶上的介质，露出可剥胶区域，进而揭掉可剥胶，即可露出可剥胶保护的导体。此后可以在露出的导体上进行后续的打线或焊接。
随后，即可进行成品铣切等后续步骤。
由此，根据本发明优选实施例的台阶封装基板控胶方法，凹槽位置在基板层压前丝印可剥胶以保护凹槽处的导体，该可剥胶固化成型后即覆盖住整个导体的大部分区域（例如，80%以上的区域）。在成品铣切前去掉可剥胶后这部分导体完好，无残胶，可以进行后续的打线或焊接。由于内层单片上在凹槽区域丝印可剥胶，隔绝导体和其余介质的接触，从而起到导体上的控胶效果，同时确保凹槽区域无流胶残余，保证凹槽区域的有效尺寸。
而且，根据本发明优选实施例的台阶封装基板控胶方法可有效防止凹槽位置外露的导体处的流胶残余
而且，根据实验测试，在可剥胶8距凹槽窗口的侧边9的距离不大于0.15mm；而且可剥胶8的厚度一般控制在大约50μm的情况下，基本上能完全防止流胶残余。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种台阶封装基板控胶方法，其特征在于包括：
第一步骤：对形成有凹槽的封装结构的内层单片进行酸洗，然后在凹槽位置丝印一层可剥胶；
第二步骤：对丝印有可剥胶的结构进行烘烤，使可剥胶固化成型；
第三步骤：可剥胶固化成型后将内层单片进行棕化，并进行层压以形成多层板；
第四步骤：在成品铣切前去掉可剥胶以暴露可剥胶下的导体。
2.根据权利要求1所述的台阶封装基板控胶方法，其特征在于，第二步骤中烘烤固化的条件为150℃下烘烤30-60分钟。
3.根据权利要求1或2所述的台阶封装基板控胶方法，其特征在于，在第一步骤中，可剥胶距凹槽窗口的侧边的距离介于0.1-0.2mm的范围内。
4.根据权利要求1或2所述的台阶封装基板控胶方法，其特征在于，在第一步骤中，可剥胶的厚度介于40μm至60μm的范围内。
5.根据权利要求1或2所述的台阶封装基板控胶方法，其特征在于，在第四步骤中，在成品铣切前，盲铣揭掉可剥胶上的介质，露出可剥胶区域，进而揭掉可剥胶，露出可剥胶保护的导体。
CN201410055110.8A 2014-02-18 2014-02-18 一种台阶封装基板控胶方法 Active CN103779242B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410055110.8A CN103779242B (zh) 2014-02-18 2014-02-18 一种台阶封装基板控胶方法
PCT/CN2014/000587 WO2015123800A1 (zh) 2014-02-18 2014-06-16 一种台阶封装基板控胶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410055110.8A CN103779242B (zh) 2014-02-18 2014-02-18 一种台阶封装基板控胶方法

Publications (2)

Publication Number Publication Date
CN103779242A true CN103779242A (zh) 2014-05-07
CN103779242B CN103779242B (zh) 2017-02-08

Family

ID=50571352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410055110.8A Active CN103779242B (zh) 2014-02-18 2014-02-18 一种台阶封装基板控胶方法

Country Status (2)

Country Link
CN (1) CN103779242B (zh)
WO (1) WO2015123800A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123800A1 (zh) * 2014-02-18 2015-08-27 无锡江南计算技术研究所 一种台阶封装基板控胶方法
CN104900535A (zh) * 2015-04-07 2015-09-09 北京理工大学 太赫兹芯片倒桩焊背景下陶瓷薄膜导电过孔的焊料填充工艺
CN105163506A (zh) * 2015-08-04 2015-12-16 深圳市景旺电子股份有限公司 一种pcb复合表面处理方法
CN109492505A (zh) * 2017-09-12 2019-03-19 南昌欧菲生物识别技术有限公司 印刷网板和超声波生物识别装置的导电层的制备方法
CN117975516A (zh) * 2024-04-02 2024-05-03 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装结构及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521068B (zh) * 2020-11-19 2024-01-30 健鼎（无锡）电子有限公司 铜块棕化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351078A (zh) * 2008-08-15 2009-01-21 东莞生益电子有限公司 阶梯pcb板的加工方法
CN201690679U (zh) * 2010-05-11 2010-12-29 深南电路有限公司 一种金属基印刷电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411121C (zh) * 2004-11-22 2008-08-13 矽品精密工业股份有限公司 散热型封装结构及其制法
CN102738014B (zh) * 2011-04-14 2013-08-28 颀中科技（苏州）有限公司 覆晶封装方法
TW201312763A (zh) * 2011-09-09 2013-03-16 Hon Hai Prec Ind Co Ltd 晶片封裝件
TW201325338A (zh) * 2011-12-14 2013-06-16 Wistron Corp 避免金手指結構沾錫之電路板
CN103517582B (zh) * 2012-06-18 2016-08-10 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN103779242B (zh) * 2014-02-18 2017-02-08 无锡江南计算技术研究所 一种台阶封装基板控胶方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351078A (zh) * 2008-08-15 2009-01-21 东莞生益电子有限公司 阶梯pcb板的加工方法
CN201690679U (zh) * 2010-05-11 2010-12-29 深南电路有限公司 一种金属基印刷电路板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123800A1 (zh) * 2014-02-18 2015-08-27 无锡江南计算技术研究所 一种台阶封装基板控胶方法
CN104900535A (zh) * 2015-04-07 2015-09-09 北京理工大学 太赫兹芯片倒桩焊背景下陶瓷薄膜导电过孔的焊料填充工艺
CN104900535B (zh) * 2015-04-07 2017-07-07 北京理工大学 太赫兹芯片倒桩焊背景下陶瓷薄膜导电过孔的焊料填充工艺
CN105163506A (zh) * 2015-08-04 2015-12-16 深圳市景旺电子股份有限公司 一种pcb复合表面处理方法
CN109492505A (zh) * 2017-09-12 2019-03-19 南昌欧菲生物识别技术有限公司 印刷网板和超声波生物识别装置的导电层的制备方法
CN117975516A (zh) * 2024-04-02 2024-05-03 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装结构及方法

Also Published As

Publication number Publication date
WO2015123800A1 (zh) 2015-08-27
CN103779242B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN103779242A (zh) 一种台阶封装基板控胶方法
CN103607858B (zh) Pcb板单面开窗过孔的防焊处理方法
KR101814113B1 (ko) 인쇄회로기판의 제조방법
US10034377B2 (en) Display device
JP2017037308A5 (zh)
CN104733402B (zh) 半导体封装结构及其制法
CN103874320B (zh) 电路板及电路板的制造方法
CN103327755B (zh) 一种阶梯板的制作方法以及阶梯板
JP2016173541A5 (zh)
CN205427873U (zh) 指纹感测单元及指纹感测模块
US20160162724A1 (en) Fingerprint identification device and method for manufacturing thereof
CN103150075B (zh) 带有立体导通孔的电容式控制屏及其制造方法
CN104007584A (zh) 一种液晶显示器的液晶盒结构
CN105163527B (zh) 一种半软线路板的制作方法
JP2015032834A (ja) 電子部品実装モジュール及びその製造方法
CN102917554A (zh) 双铜芯多层板制作方法
CN107809855A (zh) 一种类载板的制作方法
CN105451454A (zh) 一种镀金手指板的制作方法
CN106373893B (zh) 半导体装置及其制造方法
CN104051278A (zh) Dbc陶瓷基板的成型铣切方法
JP5263009B2 (ja) 基板の製造方法
CN107808853B (zh) 一种指纹芯片封装结构及制作方法、终端设备
KR101066932B1 (ko) 터치패널용 패드의 제조방법 및 이에 의해 제조되는 터치패널용 패드
CN110036698A (zh) 印刷布线板、空调以及印刷布线板的制作方法
CN103871546B (zh) 透明导电基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant