CN103718245A - 使用磁性退火的参考单元的mram感测 - Google Patents

使用磁性退火的参考单元的mram感测 Download PDF

Info

Publication number
CN103718245A
CN103718245A CN201280037699.8A CN201280037699A CN103718245A CN 103718245 A CN103718245 A CN 103718245A CN 201280037699 A CN201280037699 A CN 201280037699A CN 103718245 A CN103718245 A CN 103718245A
Authority
CN
China
Prior art keywords
mram
memory cell
magnetic memory
magnetic
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280037699.8A
Other languages
English (en)
Other versions
CN103718245B (zh
Inventor
哈里·M·拉奥
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103718245A publication Critical patent/CN103718245A/zh
Application granted granted Critical
Publication of CN103718245B publication Critical patent/CN103718245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示用于使用磁性退火的参考单元来读取/感测存储于磁阻式随机存取存储器MRAM单元中的数据的系统和方法。MRAM包含参考电路(570)，所述参考电路包括至少一个磁性存储单元(506)，其中所述MRAM中的每一磁性存储单元被编程到相同状态。所述参考电路包含负载元件，所述负载元件耦合到所述磁性存储单元，其中所述负载元件(512)经配置以在读取操作期间建立参考电压。

Description

使用磁性退火的参考单元的MRAM感测
技术领域
所揭示的实施例针对于读取/感测磁阻式随机存取存储器(MRAM)单元。更特定来说，所揭示的实施例针对于使用磁性退火的参考MRAM单元来读取/感测存储于MRAM单元中的数据。
背景技术
磁阻式随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。与将数据存储为电荷或电流的常规的RAM技术相比，MRAM使用磁性元件。如图1A和1B中所说明，可由通过绝缘(隧道势垒)层120分离的两个磁性层110和130形成磁性隧道结(MTJ)存储元件100，所述磁性层中的每一者可保留磁场。将所述两个层中的一者(例如，固定层110)设定为特定极性。另一层(例如，自由层130)的极性132自由改变以与可施加的外部场的极性匹配。自由层130的极性132的改变将改变MTJ存储元件100的电阻。举例来说，当极性被对准时，图1A(平行的“P”磁化低电阻状态“0”)，存在低电阻状态。当极性未对准时，图1B(反平行的“AP”磁化高电阻状态“1”)，则存在高电阻状态。对MTJ100的说明已被简化，且所属领域的技术人员将了解，所说明的每一层可包括此项技术中已知的材料的一个或一个以上层。
参考图2，说明常规的MRAM的存储器单元200的读取操作。单元200包含晶体管210、位线220、数位线230和字线240。可通过测量MTJ100的电阻来读取单元200。举例来说，可通过激活相关联的晶体管210(晶体管接通)来选择特定的MTJ100，所述晶体管可通过MTJ100从位线220切换电流。归因于隧道磁阻效应，如上文所论述，MTJ100的电阻基于两个磁性层(例如，110、130)中的极性的定向而改变。特定MTJ100内的电阻可从由自由层的极性产生的电流来确定。常规上，如果固定层110和自由层130具有相同的极性，那么电阻为低且读取“0”。如果固定层110和自由层130具有相反的极性，那么电阻较高且读取“1”。
不同于常规的MRAM，自旋转移力矩磁阻式随机存取存储器(STT-MRAM)使用电子，所述电子在电流通过薄膜(自旋滤波器)时而变得自旋极化。STT-MRAM还被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化开关RAM(自旋RAM)以及自旋动量转移(SMT-RAM)。在写入操作期间，自旋极化的电子向自由层施加力矩，其可切换自由层的极性。读取操作类似于常规的MRAM，其中使用电流来检测MTJ存储元件的电阻/逻辑状态，如上文所论述。如图3A中所说明，STT-MRAM位单元300包含MTJ305、晶体管310、位线320和字线330。晶体管310接通以用于读取和写入操作两者以允许电流流过MTJ305，使得可读取或写入逻辑状态。
参考图3B，说明STT-MRAM位单元301的更详细的图，以用于进一步论述读取/写入操作。除了例如MTJ305、晶体管310、位线320和字线330等先前所论述的元件之外，还说明源极线340、读出放大器350、读取/写入电路360和位线参考370。如上文所论述，在读取操作期间，产生读取电流，所述读取电流通过MTJ305在位线320与源极线340之间流动。当准许电流经由晶体管310流动时，可基于位线320与源极线340之间的电压差来感测MTJ305的电阻(逻辑状态)，所述电压差与参考370进行比较且随后被读出放大器350放大。所属领域的技术人员将了解，存储器单元301的操作和构造在此项技术中是已知的。例如在M.Hosomi等人的“具有自旋转移力矩磁阻式磁化切换的新颖的非易失性存储器：自旋RAM(A Novel Nonvolatile Memory with Spin TransferTorque Magnetoresistive Magnetization Switching：Spin-RAM)”，IEDM会议录(2005)中提供了额外的细节，其以全文引用的方式并入本文中。
现在参考图4，说明图3B的某些元件的常规实施方案的电路图。具体来说，图4说明在对包括MTJ305和晶体管310的STT-MRAM数据单元401的读取操作期间所使用的参考370(参考电流感测)和读出放大器350(电压感测)的电路实施方案。如图所示，参考单元402包括参考MTJ404和参考MTJ406。在开始读取/写入操作之前，将两个参考MTJ404和406编程为“0”(P)和“1”(AP)状态。如图4中所示，负载PMOS晶体管410和412分别耦合到两个参考MTJ404和406，使得在节点408处产生参考电压“ref_in”。所属领域的技术人员将认识到，参考电压对应于在对应于参考MTJ404和406中编程的“0”和“1”状态的电压之间的平均或中点电压。
在读取操作期间，如下评估存储于数据单元401中的数据值。激活“read_en”信号，使得电流流过数据电流感测电路460。对于数据单元401的字线、位线和源极线的激活致使晶体管310、416和418开启且允许电流流过MTJ305。负载PMOS424使得能够在节点414处产生对应的电压“data_in”。将电压data_in与参考电压ref_in进行比较会产生存储于数据单元401中的状态/值，其中，如果data_in高于ref_in，那么可确定存储于数据单元401中的值是“1”；且如果data_in低于ref_in，那么可确定存储于数据单元401中的值是“0”。
在读出放大器350中执行参考电压ref_in与电压data_in的比较以及对存储于数据单元401中的值的后续感测。一对交叉耦合的反相器420和422放大data_in与ref_in之间的电压差以产生对应于存储于数据单元401中的数据值的差分输出“sao”和“saob”。
上文所描述的用于感测存储于数据单元401中的值的常规实施方案遭受若干限制。首先，在对例如数据单元401等数据单元执行读取操作之前，必须将例如参考MTJ404和406等参考单元编程为“0”和“1”值。对参考单元的此预编程或准备可引起若干错误，例如固定故障，其可导致对存储于数据单元中的值的错误感测。第二，设计缺陷可导致将参考值ref_in移位到不是理想情况值(其在“0”与“1”的中间)的值，使得可不利地影响用于感测存储于数据单元中的值的感测裕度。第三，利用两个参考单元(一个被编程为“0”且另一个被编程为“1”)会消耗芯片上的宝贵的面积，且因此往往实施起来成本较高。
因此，此项技术中需要避免与MRAM的常规参考单元实施方案相关联的上述限制。
发明内容
本发明的示范性实施例针对于用于使用磁性退火的参考MRAM单元来读取/感测存储于MRAM单元中的数据的系统和方法。
举例来说，示范性实施例针对于具有参考电路的磁阻式随机存取存储器(MRAM)，所述参考电路包括：至少一个磁性存储单元，其中MRAM中的每一磁性存储单元被编程为相同状态；以及负载元件，其耦合到所述磁性存储单元，其中所述负载元件经配置以在读取操作期间建立参考电压。
另一示范性实施例针对于一种形成用于磁阻式随机存取存储器(MRAM)的参考电路的方法，所述方法包括：形成至少一个磁性存储单元，其中将MRAM中的每一磁性存储单元编程为相同状态；以及将负载元件耦合到所述磁性存储单元，其中所述负载元件经配置以在读取操作期间建立参考电压。
又一示范性实施例针对于一种形成用于磁阻式随机存取存储器(MRAM)的参考电路的方法，所述方法包括：用于形成至少一个磁性存储单元的步骤，其中将MRAM中的每一磁性存储单元编程为相同状态；以及用于将负载元件耦合到所述磁性存储单元的步骤，其中所述负载元件经配置以在读取操作期间建立参考电压。
进一步的示范性实施例针对于具有参考电路的磁阻式随机存取存储器(MRAM)，所述参考电路包括：用于形成至少一个磁性存储单元的装置，其中将MRAM中的每一磁性存储单元编程为相同状态；以及用于将负载元件耦合到所述磁性存储单元的装置，其中所述负载元件经配置以在读取操作期间建立参考电压。
附图说明
呈现附图来辅助对本发明的实施例的描述，且仅出于说明而非限制所述实施例的目的来提供附图。
图1A和1B是磁性隧道结(MTJ)存储元件的说明。
图2是读取操作期间的磁阻式随机存取存储器(MRAM)单元的说明。
图3A和3B是自旋转移力矩磁阻式随机存取存储器(STT-MRAM)单元的说明。
图4是图3的某些元件的常规实施方案的电路图的说明。
图5是根据示范性实施例的感测电路的简化示意图。
图6是具有可编程强度的PMOS负载的说明。
图7是通过耦合AP状态中的多个MRAM单元而形成的参考单元的说明。
图8是说明感测磁阻式随机存取存储器(MRAM)的方法的流程图。
图9说明其中可合适地采用示范性实施例的远程单元。
具体实施方式
在以下针对本发明的特定实施例的描述和有关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计替代实施例。此外，将不会详细描述本发明的众所周知的元件，或将省略所述元件，以免混淆本发明的相关细节。
词语“示范性”在本文中用于表示“充当实例、例子或说明”。本文中被描述为“示范性的”任何实施例不必被理解为比其它实施例优选或有利。同样，术语本发明的实施例并非要求本发明的所有实施例均包含所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的且并不希望限制本发明的实施例。如在本文中所使用，除非上下文另外清楚地指示，否则单数形式“一”和“所述”既定也包含复数形式。将进一步理解，在本文中使用时，术语“包括”和/或“包含”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
此外，依据将由(例如)计算装置的元件执行的动作序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(ASIC))、由正由一个或一个以上处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以许多不同形式来体现，所有所述形式均被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以执行所描述的动作的逻辑”。
示范性实施例避免了与常规的参考单元(例如，图3到4中的参考370)相关联的问题。所述实施例不限于需要被编程为“0”和“1”值的一对参考单元以便产生处于“0”与“1”之间的中间的参考值。
示范性实施例认识到，磁性退火致使MTJ被极化为反平行(AP)状态。磁性退火是通常为MRAM晶片的制造工艺的一部分的工艺，其中在存在较强磁场的情况下将晶片退火和冷却。在磁性退火的工艺之前，晶片处于室温，且晶片的原子磁矩随机发散，而没有良好界定的定向。在磁性退火的工艺期间，将晶片置于炉中且加热到400C的温度，同时受到强大磁场的影响。将此温度维持约六个小时，此致使原子矩基于所施加的磁场在所要的方向上定向。其后，降低温度且允许晶片缓慢退火/冷却。一旦温度降回到室温，原子矩便根据所施加的磁场而固定，使得自由层在固定层的相对方向上定向。因此，通过后磁性退火，MRAM晶片中的MTJ单元一股在AP状态中可用。
通常，在制造MRAM晶片之后可用的MTJ单元的原生状态是AP状态。然而，有可能对制造工艺进行合适的修改，使得MRAM晶片中的所有MTJ单元可变得在P状态后磁性退火中可用。虽然在本文中关于AP状态后磁性退火中的MTJ单元来提供对示范性实施例的描述，但将了解，实施例可针对于被编程为相同状态的MTJ单元，其中所述相同状态可为AP或P。
如先前所论述，通常将AP状态标示为用于将二进制数据存储于MTJ单元中的“0”状态。示范性实施例利用处于其原生AP/“0”状态的单个MTJ单元来产生参考电压值。所述实施例包含具有可编程强度的PMOS负载，其将对应于“0”状态的电压上拉到作为“0”与“1”之间的中间的参考单元电平。将理解，虽然本文中参考对应于“0”和“1”状态的电压，但实施例未被约束于特定电压值。作为一个实例，“0”和“1”状态可分别对应于接地电压和正供应电压。所属领域的技术人员将认识到用于将适当的电压值标示为“0”和“1”状态的其它合适的实施方案。以类似方式，对于参考电压，本文中将参考“0”与“1”之间的中间。然而，如可看到，在示范性实施例中，参考电压未被解释为受限于0.5v的值。另一方面，参考电压是使得能够基于与参考电压的比较来将数据感测为“0”或“1”同时确保所需的感测裕度的适当值。
参考图5，说明根据示范性实施例的感测电路500的简化示意图。如图所示，参考电路570包括处于其原生AP/“0”状态的MTJ506以及负载PMOS512。MTJ505存储将被读取的数据值，其中所述数据值可对应于AP或P状态。数据电流感测电路560包含负载524以及晶体管510以用于促进电流流过MTJ505。节点514处的电压(data_in)对应于存储于MTJ505中的数据值。因此，节点508处的电压(ref_in)将对应于参考MTJ506中的“0”状态。负载PMOS512的强度可经调整以便将节点508处的电压(ref_in)从“0”上拉到作为“0”与“1”之间的中间的所要的参考电压。电压读出放大器550在比较节点508(data_in)与508(ref_in)处的电压方面与读出放大器350(如图4中所示)类似地操作，以便确定存储于MTJ505中的数据值且将所述数据值输出为“data_out”。
现在将描述用于相应地调整负载PMOS512的强度的示范性实施例。在一个实例中，通过适当地重新设定PMOS512的大小以增加其上拉强度，可将节点508处的参考电压从“0”移位到“0”与“1”之间的中间。然而，以此方式可能难以准确地控制上拉强度。工艺变化可使得感测裕度不可接受。
现在参考图6，说明具有可编程强度的PMOS负载的示范性实施方案。如所说明的可编程PMOS负载512包括并联连接的两个或两个以上支脚。可启用所述支脚的子集以便实现所要的上拉强度。每一支脚包括串联连接的两个PMOS晶体管，例如604a和606a。可通过控制604a的栅极电压来启用支脚。举例来说，通过将604a的栅极电压设定为“0”或接地电压，604a被接通，且604a和606a的支脚的组合驱动强度贡献给PMOS负载512的驱动强度。解码器602可用于解码控制信号608，其中控制信号608指示将接通哪些支脚。在图6中，说明包括若干对{604a，606a}、{604b，606b}、{604c，606c}和{604d，606d}的四个支脚。在其中每一支脚的上拉强度是相同的情况下，相应地编程控制信号608可基于启用一个、两个、三个还是四个支脚而提供四个离散上拉强度值。技术人员将认识到用于实施可编程PMOS负载512的合适变化。
继续参考图6，通过如所描述对负载PMOS512的驱动强度进行编程，可将节点508处的参考电压“ref_in”上拉到“0”与“1”之间的中间的所要电压值。因此，通过使用处于其原生AP/“0”状态的单个参考MTJ单元，可精确地控制参考电压且随后控制感测裕度。
然而，有可能工艺缺陷可在MRAM晶片的制造期间影响MTJ单元的极化。因此，参考MTJ单元可能在AP状态后磁性退火中不可用。如此此类故障在示范性实施例中出现，那么可通过使用“单”脉冲容易地将参考MTJ单元再编程到AP状态。单脉冲可从系统复位信号得到，且可被递送到参考MTJ单元，使得单脉冲可在执行读取操作之前被快闪编程到AP状态。
在一些情况下，还有可能参考MTJ单元可在后磁性退火中变得在P状态中极化，这与所预期的AP状态相对。参考MTJ单元还可能归因于其它工艺缺陷、固定故障等而被固定在P状态。在示范性实施例中可容易地检测到此类故障，包括固定在P状态的参考MTJ单元。举例来说，参考图5，如果参考MTJ单元506固定在有故障的P/“1”状态，那么在节点508处产生的参考电压ref_in将比“0”与“1”之间的所预期的中间电压低得多。实际上，归因于对负载PMOS电路进行编程的方式，参考电压ref_in将为负，即，低于对应于“0”和“1”两者的电压值的电压值。因此，当在读取操作期间将此参考电压ref_in与data_in进行比较时，所述比较将导致针对存储于数据单元MTJ505中的数据值“0”和“1”两者而感测到值“1”。因此，实际上可通过对已知的数据值“0”和“1”执行读取操作来检测其中参考MTJ单元被固定在有故障的P状态的固定故障。如果发现此类故障，那么可容易地通过将参考MTJ单元写入到所要的AP/“0”状态来纠正所述故障。
固定故障还可出现在数据单元中。为了确定故障源是位于参考单元还是数据单元中，可观察对应于数据单元上的写入操作的电流模式。如果数据写入电流随着数据单元上的“0”和“1”的写入操作而如预期股改变，那么可确定故障位于参考单元中。另一方面，如果写入电流在数据单元上的“0”和“1”的写入操作之间保持恒定和不变，那么可确定数据单元遭受固定故障。一旦识别出有故障的单元，便可通过已知的技术(例如，将正确值写入到有故障的单元)来纠正所述单元。
虽然已经以处于原生AP状态的单个参考MTJ单元来描述示范性实施例，但实施例还可包含如图7中所示而耦合的处于AP状态的两个或两个以上参考MTJ单元参考图7，多个参考MTJ单元706a、706b和706c经耦合以形成参考770。参考770可实质上保留例如参考370(如图4中所示)等常规的参考电路架构的电路结构。处于AP状态的参考MTJ单元706a和706b的并联耦合实际上充当处于P状态的参考MTJ单元。因此，参考770可经配置以实际上包括处于P状态的参考MTJ单元(参考MTJ单元706a和706b的并联耦合)；以及处于AP状态的参考MTJ单元(参考MTJ单元706c)。因此，参考770可经配置以保留例如参考370等常规的参考电路的相同位单元占据面积。因此，示范性实施例可使用在原生AP状态中可用的MTJ单元来配置实质上保留常规的参考电路的位单元占据面积的参考电路。负载PMOS晶体管712a和712b被适当地设定大小或编程以便产生所需的参考电压值ref_in。技术人员将认识到参考电路770的变化，其中处于原生AP状态的多个参考MTJ单元与负载PMOS晶体管电耦合以产生所要的参考电压值。
因此，示范性实施例包括由处于相同状态(例如后磁性退火可用的原生AP状态)的参考MTJ单元形成的用于读取/感测操作的参考电路。通过编程负载元件(例如，负载PMOS电路)的驱动强度，将参考单元电平精确地控制到所要的电压值。与包括被预编程到“0”和“1”状态的两个参考单元的常规参考电路相比，具有处于原生AP状态的单个参考MTJ单元的示范性实施例提高了产量、感测裕度、对工艺变化的容限以及测试简易性。
将了解，实施例包含用于执行本文中所揭示的过程、功能和/或算法的各种方法。举例来说，如图8中所说明，实施例可包含一种感测磁阻式随机存取存储器(MRAM)的方法，所述方法包括：形成具有参考电路的MRAM(框802)；在所述参考电路中形成至少一个磁性存储单元，其中将每一磁性存储单元编程到相同状态(框804)；以及将负载元件耦合到所述磁性存储单元，其中所述负载元件经配置以在读取操作期间建立参考电压(框806)。
所属领域的技术人员将了解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示贯穿以上描述中而参考的数据、指令、命令、信息、信号、位、符号及码片。
此外，所属领域的技术人员将了解，结合本文所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此互换性，上文已大致关于其功能性而描述了各种说明性组件、块、模块、电路及步骤。所述功能性是实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施方案决策不应被解释为会导致脱离本发明的范围。
图9说明其中可有利地使用本发明的实施例的示范性无线通信系统900。出于说明的目的，图9展示三个远程单元920、930和950以及两个基站940。在图9中，将远程单元920展示为移动电话，将远程单元930展示为便携式计算机，且将远程单元950展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元，具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取装备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图9说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包含包括存储器的有源集成电路及用于测试及特性化的芯片上电路的任何装置中。
前述揭示的装置和方法通常被设计且被配置到存储于计算机可读媒体上的GDSII和GERBER计算机文件中。这些文件又被提供到基于这些文件来制造装置的制造处置机。所得产品为半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。所述芯片接着用于上文所描述的装置中。
结合本文所揭示的实施例而描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻留在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。
因此，本发明的实施例可包含一种体现用于感测MRAM单元的方法的计算机可读媒体。因此，本发明不限于所说明的实例，且用于执行本文中所描述的功能性的任何装置包含于本发明的实施例中。
虽然前述揭示内容展示本发明的说明性实施例，但应注意，可在不脱离如所附权利要求书界定的本发明的范围的情况下在本文中做出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的本发明的实施例的方法权利要求项的功能、步骤及/或动作。此外，尽管可能以单数形式描述或主张本发明的元件，但除非明确规定限于单数形式，否则还涵盖复数形式。

Claims (28)

1.一种具有参考电路的磁阻式随机存取存储器MRAM，所述参考电路包括：
至少一个磁性存储单元，其中所述MRAM中的每一磁性存储单元被编程到相同状态；以及
负载元件，其耦合到所述磁性存储单元，其中所述负载元件经配置以在读取操作期间建立参考电压。
2.根据权利要求1所述的MRAM，其中所述参考电路用于读取感测操作。
3.根据权利要求1所述的MRAM，其中所述相同状态是反平行状态。
4.根据权利要求3所述的MRAM，其中每一磁性存储单元的所述相同状态是通过磁性退火工艺而被起始。
5.根据权利要求1所述的MRAM，其中所述相同状态是平行状态。
6.根据权利要求1所述的MRAM，其中所述磁性存储单元是磁性隧道结MTJ单元。
7.根据权利要求1所述的MRAM，其中所述负载元件是晶体管。
8.根据权利要求7所述的MRAM，其中所述晶体管是可编程晶体管。
9.根据权利要求8所述的MRAM，其中所述可编程晶体管包括晶体管的并联耦合的两个或两个以上支脚，使得个别支脚可被选择性地启用，且使得所述可编程晶体管的驱动强度与所启用的支脚的数目成比例。
10.根据权利要求1所述的MRAM，其被集成在至少一个半导体裸片中。
11.根据权利要求1所述的MRAM，其被集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
12.一种形成用于磁阻式随机存取存储器MRAM的参考电路的方法，所述方法包括：
形成至少一个磁性存储单元，其中所述MRAM中的每一磁性存储单元被编程到相同状态；以及
将负载元件耦合到所述磁性存储单元，其中所述负载元件经配置以在读取操作期间建立参考电压。
13.根据权利要求12所述的方法，其进一步包括将所述参考电路用于读取感测操作。
14.根据权利要求12所述的方法，其中所述相同状态是反平行状态。
15.根据权利要求14所述的方法，其包括通过磁性退火工艺来起始每一磁性存储单元的所述相同状态的形成。
16.根据权利要求12所述的方法，其包括由可编程晶体管形成所述负载元件，使得可编程晶体管包括晶体管的并联耦合的两个或两个以上支脚，其中个别支脚可被选择性地启用，且所述可编程晶体管的驱动强度与所启用的支脚的数目成比例。
17.一种形成用于磁阻式随机存取存储器MRAM的参考电路的方法，所述方法包括：
用于形成至少一个磁性存储单元的步骤，其中所述MRAM中的每一磁性存储单元被编程到相同状态；以及
用于将负载元件耦合到所述磁性存储单元的步骤，其中所述负载元件经配置以在读取操作期间建立参考电压。
18.根据权利要求17所述的方法，其进一步包括用于将所述参考电路用于读取感测操作的步骤。
19.根据权利要求17所述的方法，其中所述相同状态是反平行状态。
20.根据权利要求19所述的方法，其包括用于通过磁性退火工艺来起始每一磁性存储单元的所述相同状态的形成的步骤。
21.根据权利要求17所述的方法，其包括用于由可编程晶体管形成所述负载元件的步骤，使得可编程晶体管包括晶体管的并联耦合的两个或两个以上支脚，其中个别支脚可被选择性地启用，且所述可编程晶体管的驱动强度与所启用的支脚的数目成比例。
22.一种具有参考电路的磁阻式随机存取存储器MRAM，所述参考电路包括：
用于形成至少一个磁性存储单元的装置，其中所述MRAM中的每一磁性存储单元被编程到相同状态；以及
用于将负载元件耦合到所述磁性存储单元的装置，其中所述负载元件经配置以在读取操作期间建立参考电压。
23.根据权利要求22所述的MRAM，其进一步包括用于将所述参考电路用于读取感测操作的装置。
24.根据权利要求22所述的MRAM，其中所述相同状态是反平行状态。
25.根据权利要求24所述的MRAM，其包括用于通过磁性退火工艺来起始每一磁性存储单元的所述相同状态的形成的装置。
26.根据权利要求22所述的MRAM，其包括用于由可编程晶体管形成所述负载元件的装置，使得可编程晶体管包括晶体管的并联耦合的两个或两个以上支脚，其中个别支脚可被选择性地启用，且所述可编程晶体管的驱动强度与所启用的支脚的数目成比例。
27.根据权利要求22所述的MRAM，其被集成在至少一个半导体裸片中。
28.根据权利要求22所述的MRAM，其被集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
CN201280037699.8A 2011-07-11 2012-07-11 使用磁性退火的参考单元的mram感测 Active CN103718245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/179,631 US8665638B2 (en) 2011-07-11 2011-07-11 MRAM sensing with magnetically annealed reference cell
US13/179,631 2011-07-11
PCT/US2012/046313 WO2013009917A1 (en) 2011-07-11 2012-07-11 Mram sensing with magnetically annealed reference cell

Publications (2)

Publication Number Publication Date
CN103718245A true CN103718245A (zh) 2014-04-09
CN103718245B CN103718245B (zh) 2016-11-09

Family

ID=46604051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280037699.8A Active CN103718245B (zh) 2011-07-11 2012-07-11 使用磁性退火的参考单元的mram感测

Country Status (6)

Country Link
US (2) US8665638B2 (zh)
EP (1) EP2732449B1 (zh)
JP (1) JP5801483B2 (zh)
KR (1) KR101575069B1 (zh)
CN (1) CN103718245B (zh)
WO (1) WO2013009917A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370042A (zh) * 2020-03-06 2020-07-03 浙江驰拓科技有限公司 一种mram、温度自适应的mram的读取电路及方法
CN112786100A (zh) * 2015-02-16 2021-05-11 德州仪器公司 铁电存储器中的数据保持损失筛选

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665638B2 (en) 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US9281039B2 (en) * 2013-07-30 2016-03-08 Qualcomm Incorporated System and method to provide a reference cell using magnetic tunnel junction cells
US9153307B2 (en) 2013-09-09 2015-10-06 Qualcomm Incorporated System and method to provide a reference cell
US9461487B2 (en) 2013-12-27 2016-10-04 Dialog Semiconductor (Uk) Limited Battery stack configuration in a multi-battery supply system
KR102189824B1 (ko) 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
KR102354350B1 (ko) 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9818466B2 (en) 2015-06-30 2017-11-14 University Of South Florida Robust slope detection technique for STTRAM and MRAM sensing
KR102638584B1 (ko) 2016-09-06 2024-02-22 삼성전자주식회사 반도체 메모리 장치
KR102519458B1 (ko) 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR102661817B1 (ko) 2016-11-14 2024-05-02 삼성전자주식회사 불휘발성 메모리 장치
JP2018147545A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
WO2019090162A1 (en) * 2017-11-02 2019-05-09 Numem Inc. Reference voltage generator for resistive memory array
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
CN112542189A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 磁性存储器及其编程控制方法、读取方法、磁性存储装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285360A1 (en) * 2005-02-08 2008-11-20 Nec Corporation Semiconductor Memory Device and Method of Reading Data Therefrom
US20090201710A1 (en) * 2008-02-13 2009-08-13 Kabushiki Kaisha Toshiba Semiconductor memory device
US20090298200A1 (en) * 2007-11-21 2009-12-03 Magic Technologies, Inc. Spin Transfer MRAM Device with Separated CPP Assisted Writing
CN101958147A (zh) * 2009-06-25 2011-01-26 旺宏电子股份有限公司 一种相变化存储装置及其操作方法
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367364A (ja) * 2001-06-06 2002-12-20 Sanyo Electric Co Ltd 磁気メモリ装置
JP2003173700A (ja) * 2001-12-03 2003-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP4049604B2 (ja) * 2002-04-03 2008-02-20 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US7453719B2 (en) * 2003-04-21 2008-11-18 Nec Corporation Magnetic random access memory with improved data reading method
US6873543B2 (en) 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US7286378B2 (en) 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
US7321507B2 (en) 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009087494A (ja) 2007-10-02 2009-04-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP5106031B2 (ja) * 2007-10-12 2012-12-26 パナソニック株式会社 半導体記憶装置及びその製造方法並びに半導体スイッチング装置
US7889585B2 (en) 2008-12-18 2011-02-15 Qualcomm Incorporated Balancing a signal margin of a resistance based memory circuit
US7969767B2 (en) * 2009-05-29 2011-06-28 Qualcomm Incorporated Spin transfer torque—magnetic tunnel junction device and method of operation
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US8665638B2 (en) 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285360A1 (en) * 2005-02-08 2008-11-20 Nec Corporation Semiconductor Memory Device and Method of Reading Data Therefrom
US20090298200A1 (en) * 2007-11-21 2009-12-03 Magic Technologies, Inc. Spin Transfer MRAM Device with Separated CPP Assisted Writing
US20090201710A1 (en) * 2008-02-13 2009-08-13 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
CN101958147A (zh) * 2009-06-25 2011-01-26 旺宏电子股份有限公司 一种相变化存储装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786100A (zh) * 2015-02-16 2021-05-11 德州仪器公司 铁电存储器中的数据保持损失筛选
CN111370042A (zh) * 2020-03-06 2020-07-03 浙江驰拓科技有限公司 一种mram、温度自适应的mram的读取电路及方法

Also Published As

Publication number Publication date
CN103718245B (zh) 2016-11-09
KR20140037252A (ko) 2014-03-26
US20130016553A1 (en) 2013-01-17
US9324404B2 (en) 2016-04-26
JP5801483B2 (ja) 2015-10-28
EP2732449B1 (en) 2019-10-23
KR101575069B1 (ko) 2015-12-07
US20140126284A1 (en) 2014-05-08
JP2014525110A (ja) 2014-09-25
EP2732449A1 (en) 2014-05-21
US8665638B2 (en) 2014-03-04
WO2013009917A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
CN103718245A (zh) 使用磁性退火的参考单元的mram感测
US20170047107A1 (en) Method and apparatus for bipolar memory write-verify
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN104620319A (zh) 在单元中具有多个磁隧道结器件的otp方案
US8320167B2 (en) Programmable write driver for STT-MRAM
US7969767B2 (en) Spin transfer torque—magnetic tunnel junction device and method of operation
CN104620320A (zh) 具有反向mtj连接的otp单元
US9672885B2 (en) MRAM word line power control scheme
CN102326204B (zh) 自旋转移转矩存储器自基准读取方法
JP2015513166A (ja) 並行検知および差分検知による多自由層ｍｔｊおよび多端子読取り回路
US9576636B1 (en) Magnetic memory having ROM-like storage and method therefore
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US10127961B2 (en) Three transistor two junction magnetoresistive random-access memory (MRAM) bit cell
US8553452B2 (en) Method for magnetic screening of arrays of magnetic memories
WO2012116375A1 (en) Magnetic random access memory (mram) read with reduced disturb failure
US9349427B2 (en) Method for screening arrays of magnetic memories
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
US20090273967A1 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant