CN111370042A - 一种mram、温度自适应的mram的读取电路及方法 - Google Patents
一种mram、温度自适应的mram的读取电路及方法 Download PDFInfo
- Publication number
- CN111370042A CN111370042A CN202010152753.XA CN202010152753A CN111370042A CN 111370042 A CN111370042 A CN 111370042A CN 202010152753 A CN202010152753 A CN 202010152753A CN 111370042 A CN111370042 A CN 111370042A
- Authority
- CN
- China
- Prior art keywords
- storage bit
- bit cell
- result
- detected
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本申请公开了一种MRAM、温度自适应的MRAM的读取电路及方法,该电路包括:待测存储位元检测电路、参考存储位元检测电路和比较电路。分别对待测存储位元和参考存储位元施加第一电信号和第二电信号,使得参考存储位元在被第二电信号读取时处于反平行态,此时参考存储位元的电阻介于平行态电阻和反平行态电阻之间。通过比较待测结果和参考结果,就可以得到读取结果。由于参考存储位元为MRAM中的存储位元,故其随温度变化的规律与待测存储位元的变化规律相同,且参考存储位元一直处于反向平行态,故不会出现读扰动。当工艺改变时,参考存储位元会自适应改变,故不需要再进行测试校准。最后,由于存储位元的可读取次数多,所以使用寿命长。
Description
技术领域
本申请涉及存储器技术领域,特别是涉及一种MRAM、温度自适应的MRAM的读取电路及方法。
背景技术
磁性随机存储器(MRAM)是指以磁电阻性质来存储数据的随机存储器,采用电流读写,是一种极具潜力的新型存储器。然而要取代或部分取代现有的主流存储器,必须实现兆字节(MB)到吉字节(GB)级别的大容量MRAM。这意味着MRAM当中的大量的存储位元—即磁性隧道结(MTJ)间的特性差别必须非常小。
存储位元由磁性固定层,绝缘层,和磁性自由层组成,自由层的磁化方向可以通过磁场或自旋极化电流改变。自由层和固定层磁化方向平行和反平行时分别对应低电阻态和高电阻态,从而可用于记录信息0或1,只要外部磁场不改变,磁化的方向就不会变化。
现有技术中,读取存储位元的电阻是用介于低阻态与高阻态之间的电阻作为参考电阻与存储位元的电阻进行比较。然而随着工作过程中,温度的不断升高,在高温下存储位元的电阻会降低,而参考电阻还会增大,这样就会影响读取准确性。
发明内容
本申请的目的是提供一种MRAM、温度自适应的MRAM的读取电路及方法,用于在高温下克服参考电阻和存储位元的电阻变化不一致带来的读取误差。
为解决上述技术问题,本申请提供一种温度自适应的MRAM的读取电路,包括:待测存储位元检测电路、参考存储位元检测电路和比较电路,
所述待测存储位元检测电路与待测存储位元和第一电源连接,用于检测所述待测存储位元在所述第一电源输出的第一电信号下的待测结果;
所述参考存储位元检测电路与参考存储位元和第二电源连接,用于检测所述参考存储位元在所述第二电源输出的第二电信号下的参考结果;
所述比较电路与所述待测存储位元检测电路和所述参考存储位元检测电路连接,用于根据所述待测结果和所述参考结果比较所述待测存储位元的电阻和所述参考存储位元的电阻以得到所述待测存储位元的读取结果;
其中,所述参考存储位元和所述待测存储位元均为MRAM中的存储位元,所述参考存储位元在被所述第二电信号读取时处于反平行态,所述第二电信号的电流或电压大于所述第一电信号的电流或电压。
优选地,所述参考存储位元在被所述第二电信号读取时对应的电阻介于0.4(Rp+Rap)~0.6(Rp+Rap)之间,其中,Rp和Rap分别为所述待测存储位元在所述第一电信号下对应的平行态电阻和反平行态电阻,所述第二电信号施加方向与将该参考存储位元写为反平行状态时所需施加电流方向一致。
优选地,所述第一电源和所述第二电源均为电流源,
所述待测存储位元检测电路包括第一开关管和第二开关管,所述第一开关管的第一端与所述第一电源连接,所述第一开关管的第二端与所述待测存储位元的第一端和所述第二开关管的第一端连接,所述待测存储位元的第二端接地,所述第二开关管的第二端与所述比较电路的第一端连接,
所述参考存储位元检测电路包括第三开关管、第四开关管、第一电阻和第二电阻,所述第三开关管的第一端与所述第二电源连接,所述第三开关管的第二端与所述参考存储位元的第一端和所述第四开关管的第一端连接,所述参考存储位元的第二端与所述第一电阻的第一端连接,所述第一电阻的第二端与所述第二电阻的第一端和所述比较电路的第二端连接,所述第二电阻的第二端接地;
其中,R2/(R1+R2)=I_read1/I_read2,R1为所述第一电阻,R2为所述第二电阻,I_read1为所述第一电信号,I_read2为所述第二电信号。
优选地,所述参考存储位元为n*n的位元阵列,排列方式为每n个参考存储位元串联,再将n个串联后的参考存储位元并联;其中,n为大于1的正整数。
优选地,所述第一电源和所述第二电源均为电压源,
所述待测存储位元检测电路包括第五开关管、第一电流镜和第三电阻,所述第五开关管的控制端与所述第一电源连接,所述第五开关管的第一端与所述待测存储位元的第一端连接,所述待测存储位元的第二端接地,所述第五开关管的第二端与所述第一电流镜的输入端连接,所述第一电流镜的输出端与所述第三电阻的第一端和所述比较电路的第一端连接,所述第三电阻的第二端接地,
所述参考存储位元检测电路包括第六开关管、第二电流镜和第四电阻,所述第六开关管的控制端与所述第二电源连接,所述第六开关管的第一端与所述参考存储位元的第一端连接,所述参考存储位元的第二端接地,所述第六开关管的第二端与所述第二电流镜的输入端连接,所述第二电流镜的输出端与所述第四电阻的第一端和所述比较电路的第二端连接,所述第四电阻的第二端接地,
其中,所述第一电流镜为1:1电流镜,所述第二电流镜为1:N电流镜,R3=R4,R3为所述第三电阻,R4为所述第四电阻,N=V_read2/V_read1,V_read1为所述第一电信号,V_read2为所述第二电信号。
优选地,所述比较电路包括差分放大器。
优选地,若所述待测结果小于所述参考结果,则所述待测存储位元的读取结果为低电阻态;
若所述待测结果大于所述参考结果,则所述待测存储位元的读取结果为高电阻态。
优选地,若所述待测结果小于所述参考结果,则所述待测存储位元的读取结果为高电阻态;
若所述待测结果大于所述参考结果,则所述待测存储位元的读取结果为低电阻态。
为解决上述技术问题,本申请提供一种温度自适应的MRAM的读取方法,应用于所述的温度自适应的MRAM的读取电路,该方法包括:
采用第一电信号读取待测存储位元以得到所述待测存储位元对应的待测结果;
采用第二电信号读取参考存储位元以得到所述参考存储位元对应的参考结果;
通过比较电路比较所述待测存储位元的电阻和所述参考存储位元的电阻以得到所述待测存储位元的读取结果。
为解决上述技术问题,本申请提供一种MRAM,包括所述的温度自适应的MRAM的读取电路。
本申请所提供的温度自适应的MRAM的读取电路,包括:待测存储位元检测电路、参考存储位元检测电路和比较电路,分别对待测存储位元和参考存储位元施加第一电信号和第二电信号,且第二电信号的电流或电压大于第一电信号的电流或电压,使得参考存储位元在被第二电信号读取时处于反平行态,此时参考存储位元的电阻介于平行态电阻和反平行态电阻之间。通过检测待测存储位元在第一电信号下的待测结果和检测参考存储位元在第二电源输出的第二电信号下的参考结果,就可以依据参考结果的关系确定出待测存储位元的电阻和参考存储位元的电阻的关系,从而得到待测存储位元的读取结果。采用本申请的技术方案,参考存储位元为MRAM中的存储位元,故其随温度变化的规律与待测存储位元的变化规律相同,故能够克服温度升高时二者变化不一致带来的读取误差。由于在第二电信号的作用下,参考存储位元一直处于反向平行态,故不会出现读扰动而导致其电阻翻转的问题。此外,当工艺改变时,参考存储位元会自适应改变,故不需要再进行测试校准。最后,由于存储位元的可读取次数多,所以参考存储位元的使用寿命长。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种存储位元在不同电压下的电阻变化示意图;
图2为本申请实施例提供的一种温度自适应的MRAM的读取电路的结构图;
图3为本申请实施例提供的一种温度自适应的MRAM的读取电路图;
图4为本申请另一实施例提供的一种温度自适应的MRAM的读取电路图;
图5为本申请另一实施例提供的一种温度自适应的MRAM的读取电路图;
图6为本申请实施例提供的一种温度自适应的MRAM的读取方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本申请保护范围。
本申请的核心是提供一种MRAM、温度自适应的MRAM的读取电路及方法,用于在高温下克服参考电阻和存储位元的电阻变化不一致带来的读取误差。
为了使本技术领域的人员更好地理解本申请方案,下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例提供的一种存储位元在不同电压下的电阻变化示意图。如图1所示,横轴为电压,纵轴为电阻,实线和虚线分为参考存储位元的电压和读取电阻在不同电压下的变化情况,其中,在读取电压为V1时,读取结果为Rap,此时存储位元处于反平行态,在处于反平行态下,继续增大读取电压(从图2中也可以认为是负向上增大电压),如V2,则参考存储位元的读取结果介于存储位元处于平行态时的Ra和处于反平行态时的Rap之间,即Ra<Rref(V2)<Rap。换句话说,在较高的负向电压(电流)下,参考位元的电阻Rref低于用小电压(电流)测量的反平行态时存储位元的电阻Rap,但高于平行态时存储位元的电阻Rp。根据这一原理可知,本申请中使用加较高反向偏置电压的反平行态存储位元作为参考电阻进行读取。
图2为本申请实施例提供的一种温度自适应的MRAM的读取电路的结构图。如图2所示,该电路包括:待测存储位元检测电路1、参考存储位元检测电路2和比较电路3。
待测存储位元检测电路1与待测存储位元和第一电源连接,用于检测待测存储位元在第一电源输出的第一电信号下的待测结果。
参考存储位元检测电路2与参考存储位元和第二电源连接,用于检测参考存储位元在第二电源输出的第二电信号下的参考结果;
比较电路3与待测存储位元检测电路1和参考存储位元检测电路2连接,用于根据待测结果和参考结果比较待测存储位元的电阻和参考存储位元的电阻以得到待测存储位元的读取结果。
其中,参考存储位元和待测存储位元均为MRAM中的存储位元,参考存储位元在被第二电信号读取时处于反平行态,第二电信号的电流或电压大于第一电信号的电流或电压。
由以上理论可知,当第二电信号大于第一电信号时,参考存储位元处于反平行态,且其电阻就介于Rp和Rap之间,所以当第一电信号和第二电信号的大小关系一定时,就可以通过待测结果和参考结果确定出待测存储位元的电阻和参考存储位元的电阻的大小关系,从而确定出待测存储位元的读取结果。例如,当第二电信号为第一电信号4倍时,如果测量结果为待测存储位元的电压,参考结果为参考存储位元的电压,若参考存储位元测量结果大于待测存储位元4倍,则待测存储位元的电阻就小于参考存储位元的电阻,相反,参考存储位元测量结果小于待测存储位元4倍,则待测存储位元的电阻就小于参考存储位元的电阻。可以理解的是,参考存储位元的电阻介于Rp和Rap之间,如果待测存储位元的电阻大于参考存储位元的电阻,则读取结果就是高阻态,如果待测存储位元的电阻小于参考存储位元的电阻,则读取结果就是低阻态。
更重要的是,由于参考存储位元本身就是MRAM中的一个存储位元,所以其物理特性与待测存储位元的物理特征是相同的,也就是说,当处于高温时,待测存储位元的电阻降低,参考存储位元的电阻也在以相同的幅度降低,二者的变化是同步进行的,所以能够克服由于高温而导致的电阻变化不一致的问题。并且存储位元的可读取次数多,所以参考存储位元的使用寿命长(使用-0.4V读电压读耐久性>1e15)。
在具体实施中,参考存储位元是MRAM中的任意一个存储位元,可以预先设定好。
本实施例提供的温度自适应的MRAM的读取电路,包括:待测存储位元检测电路、参考存储位元检测电路和比较电路,分别对待测存储位元和参考存储位元施加第一电信号和第二电信号,且第二电信号的电流或电压大于第一电信号的电流或电压,使得参考存储位元在被第二电信号读取时处于反平行态,此时参考存储位元的电阻介于平行态电阻和反平行态电阻之间。通过检测待测存储位元在第一电信号下的待测结果和检测参考存储位元在第二电源输出的第二电信号下的参考结果,就可以依据参考结果的关系确定出待测存储位元的电阻和参考存储位元的电阻的关系,从而得到待测存储位元的读取结果。采用本申请的技术方案,参考存储位元为MRAM中的存储位元,故其随温度变化的规律与待测存储位元的变化规律相同,故能够克服温度升高时二者变化不一致带来的读取误差。由于在第二电信号的作用下,参考存储位元一直处于反向平行态,故不会出现读扰动而导致其电阻翻转的问题。此外,当工艺改变时,参考存储位元会自适应改变,故不需要再进行测试校准。最后,由于存储位元的可读取次数多,所以参考存储位元的使用寿命长。
由图1可知,参考存储位元的电阻依赖与第二电信号,所以合理选用第二电信号可以让参考存储位元的电阻位于0.5(Rp+Rap),在该电阻对应的第二电信号是比较理想的,使得读取结果更加准确。但是考虑到制作工艺等影响,第二电信号的选取较为苛刻,故作为优选地实施方式,参考存储位元在被第二电信号读取时对应的电阻介于0.4(Rp+Rap)~0.6(Rp+Rap)之间,其中,Rp和Rap分别为待测存储位元在第一电信号下对应的平行态电阻和反平行态电阻,参考存储位元与0.5(Rp+Rap)之间的差值可以通过调节存储位元检测电路或者参考位元检测电路中的其它元器件进行补偿。进一步的,第二电信号施加方向与将参考存储位元写为反平行状态时所需施加电流方向一致。在具体实施中,处于反平行态时可以有两种加电流方式,正向或反向,都能够让参考存储位元处于反平行态,但其中正向会产生STT效应使得参考存储位元受到扰动,稳定性降低,而加反向电流时,STT会进一步增强处在反平行状态的稳定性。
本实施例中,在第二电信号的作用下,参考存储位元的电阻介于0.4(Rp+Rap)~0.6(Rp+Rap)之间,能够提高读取结果的准确性,使得MRAM能在更宽的温度范围内正常工作。
图3为本申请实施例提供的一种温度自适应的MRAM的读取电路图。在上述实施例的基础上,第一电源DC1和第二电源DC2均为电流源。待测存储位元检测电路1包括第一开关管S1和第二开关管S2,第一开关管S1的第一端与第一电源DC1连接,第一开关管S1的第二端与待测存储位元的第一端和第二开关管S2的第一端连接,待测存储位元的第二端接地,第二开关管S2的第二端与比较电路3的第一端连接。
参考存储位元检测电路2包括第三开关管S3、第四开关管S4、第一电阻R1和第二电阻R2,第三开关管S3的第一端与第二电源DC2连接,第三开关管S3的第二端与参考存储位元的第一端和第四开关管S4的第一端连接,参考存储位元的第二端与第一电阻R1的第一端连接,第一电阻R1的第二端与第二电阻R2的第一端和比较电路3的第二端连接,第二电阻的第二端接地。
其中,R2/(R1+R2)=I_read1/I_read2,R1为第一电阻,R2为第二电阻,I_read1为第一电信号,I_read2为第二电信号。
图3中,比较电路3包括差分放大器U,通过差分放大器能够将输入的电压差放大,便于比较。作为优选地实施方式,第一开关管、第二开关管、第三开关管、第四开关管可采用MOS,或者IGBT实现。
在具体实施中,使用较小读取电流I_read1读取阵列内存储位元的电阻Rtest,输入差分放大器的待测结果Vtest,满足如下关系:Vtest=Rap*I_read1or Rp*I_read1。
使用较大读取电流I_read2读取反平行态的参考存储位元,其电阻Rref满足:Rp<Rref<Rap,再通过电阻R1,R2分压,满足如下关系:R2/(R1+R2)=I_read1/I_read2,然后输入差分放大器的参考结果Vref,满足如下关系:Vref=Ref*I_read1。
为了保证对I_read2的分流很小,所以通常情况下,R1,R2电阻远大于参考位元电阻,例如大于10倍。
通过差分放大器进行比较,读取结果满足如下关系:
若待测结果小于参考结果,则待测存储位元的读取结果为低电阻态;
若待测结果大于参考结果,则待测存储位元的读取结果为高电阻态。
图4为本申请另一实施例提供的一种温度自适应的MRAM的读取电路图。在图3的基础上,图4中,参考存储位元为n*n的阵列,其中,n为大于1的正整数。图4中,n为3,即采用3*3的阵列。具体的,阵列中的参考存储位元可以先n个串联,再n个并联,或者是先n个并联,再n个串联。通过n*n的阵列,可以抵消单个参考存储位元的误差,即使得参考存储位元的电阻更接近阵列Rap的均值,且不同区域参考存储位元间的差别显著降低,以减小阻值偏移过大的单个参考存储位元产生的误差,使得MRAM中多个参考电路特性高度一致。
图5为本申请另一实施例提供的一种温度自适应的MRAM的读取电路图。图5所示的读取电路与图3所示的读取电路的差别在于,图5通过电压源实现。具体的,第一电源DC1和第二电源DC2均为电压源。
待测存储位元检测电路1包括第五开关管S5、第一电流镜C1和第三电阻R3,第五开关管S5的控制端与第一电源DC1连接,第五开关管S5的第一端与待测存储位元的第一端连接,待测存储位元的第二端接地,第五开关管S5的第二端与第一电流镜C1的输入端连接,第一电流镜C1的输出端与第三电阻R3的第一端和比较电路3的第一端连接,第三电阻R3的第二端接地,参考存储位元检测电路2包括第六开关管S6、第二电流镜C2和第四电阻R4,第六开关管S6的控制端与第二电源DC2连接,第六开关管S6的第一端与参考存储位元的第一端连接,参考存储位元的第二端接地,第六开关管S6的第二端与第二电流镜C2的输入端连接,第二电流镜C2的输出端与第四电阻R4的第一端和比较电路3的第二端连接,第四电阻R4的第二端接地,
其中,第一电流镜C1为1:1电流镜,第二电流镜C2为1:N电流镜,R3=R4,N=V_read2/V_read1,V_read1为第一电信号,V_read2为第二电信号。
图5中,比较电路5包括差分放大器U,通过差分放大器能够将输入的电压差放大,便于比较。作为优选地实施方式,第一开关管、第二开关管、第三开关管、第四开关管可采用MOS,或者IGBT实现。
在具体实施中,使用较小读取电压V_read1读取阵列内待测存储位元的电阻Rtest(Rtest=Rap or Rp),产生电流I_read1(=V_read1/Rap or V_read1/Rp),过1:1电流镜,输入差分放大器的待测结果V_test,满足如下关系:V_test=I_read1*R1;
使用较大读取电压V_read2读取反平行态的参考存储位元,其电阻Rref,产生电流通过1:N电流镜(N=V_read2/V_read1),输入差分放大器的参考结果V_ref,满足如下关系:V_ref=I_read2/N*R2。
通过差分放大器进行比较,读取结果满足如下关系:
若待测结果小于参考结果,则待测存储位元的读取结果为高电阻态;
若待测结果大于参考结果,则待测存储位元的读取结果为低电阻态。
以上实施例中对于温度自适应的MRAM的读取电路进行了详细描述,本申请还提供一种温度自适应的MRAM的读取方法的实施例。由于该方法是基于以上实施例所述的温度自适应的MRAM的读取电路实现的,故具体实施方式不再赘述。
图6为本申请实施例提供的一种温度自适应的MRAM的读取方法的流程图。如图6所示,该方法包括:
S10:采用第一电信号读取待测存储位元以得到待测存储位元对应的待测结果;
S11:采用第二电信号读取参考存储位元以得到参考存储位元对应的参考结果;
S12:通过比较电路比较待测存储位元的电阻和参考存储位元的电阻以得到待测存储位元的读取结果。
本实施例提供的温度自适应的MRAM的读取方法,基于以下读取电路实现,该电路包括:待测存储位元检测电路、参考存储位元检测电路和比较电路。分别对待测存储位元和参考存储位元施加第一电信号和第二电信号,且第二电信号的电流或电压大于第一电信号的电流或电压,使得参考存储位元在被第二电信号读取时处于反平行态,此时参考存储位元的电阻介于平行态电阻和反平行态电阻之间。通过检测待测存储位元在第一电信号下的待测结果和检测参考存储位元在第二电源输出的第二电信号下的参考结果,就可以依据参考结果的关系确定出待测存储位元的电阻和参考存储位元的电阻的关系,从而得到待测存储位元的读取结果。采用本申请的技术方案,参考存储位元为MRAM中的存储位元,故其随温度变化的规律与待测存储位元的变化规律相同,故能够克服温度升高时二者变化不一致带来的读取误差。由于在第二电信号的作用下,参考存储位元一直处于反向平行态,故不会出现读扰动而导致其电阻翻转的问题。此外,当工艺改变时,参考存储位元会自适应改变,故不需要再进行测试校准。最后,由于存储位元的可读取次数多,所以参考存储位元的使用寿命长。
最后,本申请还提供一种MRAM的实施例,MRAM包括温度自适应的MRAM的读取电路。
由于在上述实施例中对于温度自适应的MRAM的读取电路进行了详细描述,故本实施例不再赘述,请参见上文的描述。
本实施例提供的MRAM包括温度自适应的MRAM的读取电路,该电路包括:待测存储位元检测电路、参考存储位元检测电路和比较电路。分别对待测存储位元和参考存储位元施加第一电信号和第二电信号,且第二电信号的电流或电压大于第一电信号的电流或电压,使得参考存储位元在被第二电信号读取时处于反平行态,此时参考存储位元的电阻介于平行态电阻和反平行态电阻之间。通过检测待测存储位元在第一电信号下的待测结果和检测参考存储位元在第二电源输出的第二电信号下的参考结果,就可以依据参考结果的关系确定出待测存储位元的电阻和参考存储位元的电阻的关系,从而得到待测存储位元的读取结果。采用本申请的技术方案,参考存储位元为MRAM中的存储位元,故其随温度变化的规律与待测存储位元的变化规律相同,故能够克服温度升高时二者变化不一致带来的读取误差。由于在第二电信号的作用下,参考存储位元一直处于反向平行态,故不会出现读扰动而导致其电阻翻转的问题。此外,当工艺改变时,参考存储位元会自适应改变,故不需要再进行测试校准。最后,由于存储位元的可读取次数多,所以参考存储位元的使用寿命长。
以上对本申请所提供的MRAM、温度自适应的MRAM的读取电路及方法进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种温度自适应的MRAM的读取电路,其特征在于,包括:待测存储位元检测电路、参考存储位元检测电路和比较电路,
所述待测存储位元检测电路与待测存储位元和第一电源连接,用于检测所述待测存储位元在所述第一电源输出的第一电信号下的待测结果;
所述参考存储位元检测电路与参考存储位元和第二电源连接,用于检测所述参考存储位元在所述第二电源输出的第二电信号下的参考结果;
所述比较电路与所述待测存储位元检测电路和所述参考存储位元检测电路连接,用于根据所述待测结果和所述参考结果比较所述待测存储位元的电阻和所述参考存储位元的电阻以得到所述待测存储位元的读取结果;
其中,所述参考存储位元和所述待测存储位元均为MRAM中的存储位元,所述参考存储位元在被所述第二电信号读取时处于反平行态,所述第二电信号的电流或电压大于所述第一电信号的电流或电压。
2.根据权利要求1所述的读取电路,其特征在于,所述参考存储位元在被所述第二电信号读取时对应的电阻介于0.4(Rp+Rap)~0.6(Rp+Rap)之间,所述第二电信号施加方向与将所述参考存储位元写为反平行状态时所需施加电流方向一致,其中,Rp和Rap分别为所述待测存储位元在所述第一电信号下对应的平行态电阻和反平行态电阻。
3.根据权利要求2所述的读取电路,其特征在于,所述第一电源和所述第二电源均为电流源,
所述待测存储位元检测电路包括第一开关管和第二开关管,所述第一开关管的第一端与所述第一电源连接,所述第一开关管的第二端与所述待测存储位元的第一端和所述第二开关管的第一端连接,所述待测存储位元的第二端接地,所述第二开关管的第二端与所述比较电路的第一端连接,
所述参考存储位元检测电路包括第三开关管、第四开关管、第一电阻和第二电阻,所述第三开关管的第一端与所述第二电源连接,所述第三开关管的第二端与所述参考存储位元的第一端和所述第四开关管的第一端连接,所述参考存储位元的第二端与所述第一电阻的第一端连接,所述第一电阻的第二端与所述第二电阻的第一端和所述比较电路的第二端连接,所述第二电阻的第二端接地;
其中,R2/(R1+R2)=I_read1/I_read2,R1为所述第一电阻,R2为所述第二电阻,I_read1为所述第一电信号,I_read2为所述第二电信号。
4.根据权利要求2所述的读取电路,其特征在于,所述第一电源和所述第二电源均为电压源,
所述待测存储位元检测电路包括第五开关管、第一电流镜和第三电阻,所述第五开关管的控制端与所述第一电源连接,所述第五开关管的第一端与所述待测存储位元的第一端连接,所述待测存储位元的第二端接地,所述第五开关管的第二端与所述第一电流镜的输入端连接,所述第一电流镜的输出端与所述第三电阻的第一端和所述比较电路的第一端连接,所述第三电阻的第二端接地,
所述参考存储位元检测电路包括第六开关管、第二电流镜和第四电阻,所述第六开关管的控制端与所述第二电源连接,所述第六开关管的第一端与所述参考存储位元的第一端连接,所述参考存储位元的第二端接地,所述第六开关管的第二端与所述第二电流镜的输入端连接,所述第二电流镜的输出端与所述第四电阻的第一端和所述比较电路的第二端连接,所述第四电阻的第二端接地,
其中,所述第一电流镜为1:1电流镜,所述第二电流镜为1:N电流镜,R3=R4,R3为所述第三电阻,R4为所述第四电阻,N=V_read2/V_read1,V_read1为所述第一电信号,V_read2为所述第二电信号。
5.根据权利要求3或4所述的读取电路,其特征在于,所述参考存储位元为n*n的位元阵列,排列方式为每n个参考存储位元串联,再将n个串联后的参考存储位元并联;其中,n为大于1的正整数。
6.根据权利要求5所述的读取电路,其特征在于,所述比较电路包括差分放大器。
7.根据权利要求3所述的读取电路,其特征在于,若所述待测结果小于所述参考结果,则所述待测存储位元的读取结果为低电阻态;
若所述待测结果大于所述参考结果,则所述待测存储位元的读取结果为高电阻态。
8.根据权利要求4所述的读取电路,其特征在于,若所述待测结果小于所述参考结果,则所述待测存储位元的读取结果为高电阻态;
若所述待测结果大于所述参考结果,则所述待测存储位元的读取结果为低电阻态。
9.一种温度自适应的MRAM的读取方法,其特征在于,应用于权利要求1-8任意一项所述的温度自适应的MRAM的读取电路,该方法包括:
采用第一电信号读取待测存储位元以得到所述待测存储位元对应的待测结果;
采用第二电信号读取参考存储位元以得到所述参考存储位元对应的参考结果;
通过比较电路比较所述待测存储位元的电阻和所述参考存储位元的电阻以得到所述待测存储位元的读取结果。
10.一种MRAM,其特征在于,包括权利要求1-8任意一项所述的温度自适应的MRAM的读取电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010152753.XA CN111370042B (zh) | 2020-03-06 | 2020-03-06 | 一种mram、温度自适应的mram的读取电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010152753.XA CN111370042B (zh) | 2020-03-06 | 2020-03-06 | 一种mram、温度自适应的mram的读取电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111370042A true CN111370042A (zh) | 2020-07-03 |
CN111370042B CN111370042B (zh) | 2022-07-05 |
Family
ID=71206661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010152753.XA Active CN111370042B (zh) | 2020-03-06 | 2020-03-06 | 一种mram、温度自适应的mram的读取电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111370042B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022021606A1 (zh) * | 2020-07-29 | 2022-02-03 | 浙江驰拓科技有限公司 | 存储器以及存储器读取电路 |
WO2022127428A1 (zh) * | 2020-12-15 | 2022-06-23 | 浙江驰拓科技有限公司 | 一种磁性随机存储器及其读电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697294B1 (en) * | 2001-02-23 | 2004-02-24 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
CN103718245A (zh) * | 2011-07-11 | 2014-04-09 | 高通股份有限公司 | 使用磁性退火的参考单元的mram感测 |
US9734883B1 (en) * | 2016-09-09 | 2017-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference circuit and MRAM |
CN107342104A (zh) * | 2016-04-29 | 2017-11-10 | 上海磁宇信息科技有限公司 | 一种非对称磁性随机存储器及其磁性记忆单元读取方法 |
CN110120237A (zh) * | 2019-05-07 | 2019-08-13 | 江南大学 | 一种具有良好传感裕度的stt-mram传感电路 |
-
2020
- 2020-03-06 CN CN202010152753.XA patent/CN111370042B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697294B1 (en) * | 2001-02-23 | 2004-02-24 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
CN103718245A (zh) * | 2011-07-11 | 2014-04-09 | 高通股份有限公司 | 使用磁性退火的参考单元的mram感测 |
CN107342104A (zh) * | 2016-04-29 | 2017-11-10 | 上海磁宇信息科技有限公司 | 一种非对称磁性随机存储器及其磁性记忆单元读取方法 |
US9734883B1 (en) * | 2016-09-09 | 2017-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference circuit and MRAM |
CN110120237A (zh) * | 2019-05-07 | 2019-08-13 | 江南大学 | 一种具有良好传感裕度的stt-mram传感电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022021606A1 (zh) * | 2020-07-29 | 2022-02-03 | 浙江驰拓科技有限公司 | 存储器以及存储器读取电路 |
WO2022127428A1 (zh) * | 2020-12-15 | 2022-06-23 | 浙江驰拓科技有限公司 | 一种磁性随机存储器及其读电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111370042B (zh) | 2022-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101369349B1 (ko) | 자기 랜덤 액세스 메모리(mram)에 대한 인-시츄 저항 측정 | |
JP3965373B2 (ja) | 可調整電流モード差動増幅器 | |
JP5931105B2 (ja) | Mram感知基準トリミング方法とメモリ装置 | |
JP5801421B2 (ja) | 抵抗メモリ検出方法および装置 | |
US7830701B2 (en) | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays | |
US6567297B2 (en) | Method and apparatus for sensing resistance values of memory cells | |
KR100890612B1 (ko) | 감지 증폭기 및 데이터 판독 방법 | |
JP2003208784A (ja) | 不揮発性磁気記憶装置 | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
CN108109668B (zh) | 一种磁存储器的测试方法、装置、存储介质及电子装置 | |
JP2005166251A (ja) | メモリデバイス | |
CN111370042B (zh) | 一种mram、温度自适应的mram的读取电路及方法 | |
CN110718249B (zh) | 存储设备 | |
JP2002535798A (ja) | Mram用の読出/書込構造 | |
JP2004519809A (ja) | Mramセル用の基準 | |
US7580297B2 (en) | Readout of multi-level storage cells | |
CN109215729B (zh) | 存储器件的测试装置及相关的存储器件的测试和制造方法 | |
CN110858497B (zh) | 一种存储器装置以及用于感测存储器单元的逻辑状态的方法 | |
US10431279B2 (en) | Magnetoresistive memory device | |
US6980455B2 (en) | Remote sensed pre-amplifier for cross-point arrays | |
US6826077B2 (en) | Magnetic random access memory with reduced parasitic currents | |
US7102911B2 (en) | Method for improving the read signal in a memory having passive memory elements | |
CN110928490B (zh) | 一种数据的存储方法和装置 | |
CN111755036A (zh) | 一种频率比较型读出放大电路 | |
JP2012256393A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |