CN103703564B - 存储器单元及存储信息的方法 - Google Patents

存储器单元及存储信息的方法 Download PDF

Info

Publication number
CN103703564B
CN103703564B CN201280036892.XA CN201280036892A CN103703564B CN 103703564 B CN103703564 B CN 103703564B CN 201280036892 A CN201280036892 A CN 201280036892A CN 103703564 B CN103703564 B CN 103703564B
Authority
CN
China
Prior art keywords
memory cell
carrier capture
raceway groove
groove backing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280036892.XA
Other languages
English (en)
Other versions
CN103703564A (zh
Inventor
古尔特杰·S·桑胡
D·V·尼马尔·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103703564A publication Critical patent/CN103703564A/zh
Application granted granted Critical
Publication of CN103703564B publication Critical patent/CN103703564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含存储器单元，所述存储器单元具有沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包含镓、铟、锌及氧。一些实施例包含存储信息的方法。提供一种存储器单元，所述存储器单元具有沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包含镓、铟、锌及氧。确定是否在所述载流子捕获材料中捕获载流子以借此确认所述存储器单元的存储器状态。

Description

存储器单元及存储信息的方法
技术领域
本发明涉及存储器单元及存储信息的方法
背景技术
存储器为一种类型的集成电路，且在计算机系统中用于存储数据(即，信息)。通常在个别存储器单元的一个或一个以上阵列中制造集成存储器。存储器单元可为易失性、半易失性或非易失性。非易失性存储器单元可长期存储数据，且在一些实例中可在缺少电力的情况下存储数据。易失性存储器会耗散且因此需刷新／重写以维持数据存储。
所述存储器单元经配置以将存储器保持或存储在至少两种不同可选状态中。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两种能级或状态以上的信息。
存在研发经改进存储器的持续目标。例如，用于存储器单元中的组件可随时间降级，这可导致存储器单元的性能特性降低，且最终导致所述存储器单元发生故障。因此，希望研发具有改善的稳定性的存储器单元。作为另一实例，希望减小由个别存储器单元消耗的面积量以增加可保持在个别芯片上的存储器量。
希望研发改进的存储器及用于使用存储器存储信息的改进方法。
发明内容
附图说明
图1为实例实施例存储器单元的概略横截面图。
图2概略地说明图1存储器单元的各种操作模式。
图3为另一实例实施例存储器单元的概略横截面图。
图4概略地说明图3存储器单元的各种操作模式。
具体实施方式
一些实施例包含使用铟镓锌氧化物作为电荷捕获材料的新存储器单元。铟镓锌氧化物可被称为IGZO或GIZO。字母G、I、Z及O的顺序并不暗示由此类字母表示的原子成分的相对量；且因此术语IGZO及GIZO彼此完全同义。
用于本文描述的实施例中的IGZO可包括任何合适化学计算比。例如，在一些实施例中IGZO可被视为包括Ga2O3∶In2O3∶ZnO的一比率；且此比率可为任何合适比率，包含(例如)1∶1∶1、2∶2∶1、3∶2∶1、4∶2∶1等等。
图1中展示实例存储器单元10。此存储器单元包括沟道支撑材料12及沟道支撑材料上方的堆叠14。堆叠14包含介电材料16、载流子捕获材料18及导电电极材料20。在所示实施例中，介电材料16在沟道支撑材料12上方且直接抵靠于沟道支撑材料12；载流子捕获材料18在介电材料16上方且直接抵靠于介电材料16；且所述导电电极材料20在所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料。各种材料16、18及20的所示相对厚度说明许多实施例的一者，且实际相对厚度可为任何合适厚度。
所述存储器单元还包括延伸到所述沟道支撑材料中的一对源极／漏极区域22及24。
沟道支撑材料12可包括任何合适组分或组分组合；且在一些实施例中可包括石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)中的任一者、基本上由石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)中的任一者组成或由石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)中的任一者组成。如果沟道支撑材料12包括半导体材料，那么在一些实施例中此半导体材料可为p型背景掺杂。
在一些实施例中所述沟道支撑材料可为半导体基底(例如，单晶硅基底)的部分，或可由半导体基底支撑。例如，沟道支撑材料可包括石墨烯及／或IGZO、基本上由石墨烯及／或IGZO组成或由石墨烯及／或IGZO组成，且在一些实施例中可被支撑在单晶硅基底上方。
介电材料16可包括任何合适组分或组分组合；且在一些实施例中可包括二氧化硅、氮化硅、氧化铪、氧化锆等等的一者或一者以上、基本上由二氧化硅、氮化硅、氧化铪、氧化锆等等的一者或一者组成或由二氧化硅、氮化硅、氧化铪、氧化锆等等的一者或一者组成。
载流子捕获材料18包括IGZO，且因此可包括包含镓、铟、锌及氧的组合物、基本上由所述组合物组成或由所述组合物组成。在一些实施例中，所述载流子捕获材料可表现为n型材料。在一些实施例中，所述载流子捕获材料可掺杂有一种或一种以上合适掺杂物，包含(例如)氢。
导电电极材料20可包括任何合适组分或组分组合；且在一些实施例中可包括元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)、基本上由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成或由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成。
载流子捕获材料18与导电材料20之间的界面可为二极管结19。在一些实施例中，电极材料20包括金属，且载流子捕获材料18与电极材料20之间的界面为肖特基(Schottky)型二极管结。
沟道支撑材料12可支撑形成于介电材料16下方且介于所述源极／漏极区域22与24之间的沟道26。源极／漏极区域22及24可为任何合适导电区域。在一些实施例中，源极／漏极区域可对应于形成于半导体材料12内的掺杂导电区域。在其它实施例中，材料12可包括石墨烯、IGZO或非半导体材料；且源极／漏极区域可对应于形成于延伸到此材料12中的开口内的导电材料(例如，含金属的材料)。
所说明的堆叠14包括从沟道支撑材料12的一上表面延伸到电极材料20的一上表面的垂直侧壁15及17。在其它实施例中，材料16、18及20的一者或一者以上的图案化可不同于其它材料。例如，介电材料16的图案化可不同于材料18及20，使得材料16向外延伸到源极／漏极区域22及24上方，而材料18及20保持如所示般图案化。因此，在一些实施例中垂直侧壁15及17可为仅沿所述材料18及20，而非沿全部材料16、18及20延伸。
所说明的存储器单元可为同时跨半导体裸片制造为集成电路存储器阵列一部分的多个存储器单元中的一者。
将IGZO并入存储器单元中的优点为：可用相对较低温度处理制造IGZO(例如，可在小于或等于约150℃的温度下形成IGZO)。此低温处理可比较高温度处理更容易并入集成制造序列中，原因在于：所述低温处理较不可能损坏集成电路组件。在一些实施例中，这可提供适合用于三维堆叠结构的制造中的方法论。
电荷捕获材料18的IGZO可被用作具有低少数载流子浓度的宽带隙半导体材料。存储器单元10可被视为具有两种不同的存储器状态，其中所述存储器状态中的一者具有存储于电荷捕获材料18中的相对较高电荷量，且所述存储器状态中的另一者具有存储于此电荷捕获材料中的相对较低电荷量。
图2展示存储器单元10的实例操作模式，其中以带隙图来说明此类模式。
初始状态在图2的顶部展示为“存储器状态1”。与展示为“存储器状态2”且在下文描述的另一存储器状态相比，所述存储器状态具有存储于载流子捕获材料18上的相对较少电荷。
图2中所示的下一个状态为“电子注入”状态，其中电极材料20的能级升高使得电子(说明为e-)从材料20注入到电荷捕获材料18上。在图2中以虚线分别展示材料18及20的初始能量状态，且此类材料的升高能量状态分别以实线展示在能级18a及20a处。在一些实施例中，可通过跨二极管结19(图1)提供电场而升高电极材料20的能级，使得电极材料20相对于沟道支撑材料12具有负电势。
图2中所示的下一个状态为“存储器状态2”，且为其中电极材料20的能级已松弛回到初始能级但其中电荷(说明为电子e-)由电荷捕获材料18存储的状态。因此，所述第二存储器状态(存储器状态2)具有的通过电荷捕获材料18存储的电荷量高于所述第一存储器状态(存储器状态1)。将电子捕获到存储器状态2的电荷捕获材料18上的电势阱的能量势垒可为约0.5电子伏特(eV)。
图2中所示的最后的状态为“去捕获”状态，其中电极材料20的能级降低使得电子(说明为e-)转移离开存储器单元；且具体来说，从电荷捕获材料18去捕获。在图2中以虚线分别展示材料18及20的初始能量状态，且此类材料的降低能量状态分别以实线展示在能级18b及20b处。在一些实施例中，可通过跨二极管结19(图1)提供电场而降低电极材料20的能级，使得电极材料20相对于沟道支撑材料12具有正电势。
在一些实施例中，“电子注入”状态期间利用的电场可为使二极管结19(图1)逆向偏压的第一电场，且“去捕获”状态期间使用的电场可为使此二极管结正向偏压的第二电场。在一些实施例中，针对所述第一电场电极材料20相对于沟道支撑材料12可具有负电势，且针对所述第二电场相对于此沟道支撑材料可具有正电势。在其它实施例中可颠倒所述第一电场与所述第二电场的相对定向。所述第一电场与所述第二电场的相对定向可取决于在存储器单元的操作期间使用的载流子的性质(电子或空穴)。
在操作中，可通过在受控条件(图1中展示区域22、24及20)下确认源极／漏极区域22与24之间的电流(即，跨沟道区域20的电流)区分“存储器状态1”与“存储器状态2”。因此，可通过将存储器单元10置于展示为“存储器状态1”及“存储器状态2”的存储器状态中的一者中且接着随后确认所述存储器单元的存储器状态而在存储器单元10上存储并存取信息。
可快速编程并去编程存储器单元10，且因此存储器单元10可充分适用于使用于动态随机存取存储器(DRAM)应用中。此外，所述单元的存储器状态可足够稳定使得可在少量刷新或无刷新的情况下使用所述单元。例如，所述单元的存储器状态在缺少刷新的情况下可具有若干秒、若干分或甚至若干年的寿命。即使所述单元可在缺少刷新的情况下长周期稳定，在一些应用中也可使用刷新以增强信息存储的完整性。虽然存储器单元10可充分适用于DRAM应用，但是此存储器单元也可用于许多其它应用中。
图1的存储器单元具有直接抵靠于介电材料16的电荷捕获材料18。在其它实施例中，可在所述电荷捕获材料与所述介电材料之间提供导电材料。在所述电荷捕获材料与所述介电材料之间具有导电材料的实例实施例存储器单元在图3中展示为存储器单元50。
存储器单元50包括沟道支撑材料52及沟道支撑材料上方的堆叠54。堆叠54包含介电材料56、第一导电材料58、载流子捕获材料60及第二导电材料62。在所示实施例中，介电材料56在沟道支撑材料52上方且直接抵靠于沟道支撑材料52；所述第一导电材料58在介电材料56上方且直接抵靠于介电材料56；载流子捕获材料60在第一导电材料58上方且直接抵靠于第一导电材料58；且所述第二导电材料62在所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料。各种材料56、58、60及62的所示相对厚度说明许多实施例中的一者，且实际相对厚度可为任何合适厚度。
存储器单元还包括延伸到所述沟道支撑材料中的一对源极／漏极区域64及66。
沟道支撑材料52可包括任何合适组分或组分组合，包含上文相对于图1的沟道支撑材料12论述的各种组分。因此，在一些实施例中沟道支撑材料52可包括石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)的任一者、基本上由石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)的任一者组成或由石墨烯、IGZO的一者或一者以上及各种半导体材料(例如，硅、锗等等)的任一者组成。
在一些实施例中沟道支撑材料52可为半导体基底(例如，单晶硅基底)的部分，或可由半导体基底支撑。例如，沟道支撑材料可包括石墨烯及／或IGZO、基本上由石墨烯及／或IGZO组成或由石墨烯及／或IGZO组成，且在一些实施例中可支撑在单晶硅基底上方。
介电材料56可包括任何合适组分或组分组合，包含上文相对于图1的介电材料16论述的各种组分。因此，在一些实施例中所述介电材料56可包括二氧化硅和氮化硅的一者或两者、基本上由二氧化硅和氮化硅的一者或两者组成或由二氧化硅和氮化硅的一者或两者组成。
第一导电材料58可包括任何合适组分或组分组合；且在一些实施例中可包括元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)、基本上由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成或由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成。在一些实施例中，材料58可包括Pt、Rh、Ru及氧化钌的一者或一者以上、基本上由Pt、Rh、Ru及氧化钌的一者或一者以上组成或由Pt、Rh、Ru及氧化钌的一者或一者以上组成。
载流子捕获材料60包括IGZO，且因此可包括包含镓、铟、锌及氧的组合物、基本上由所述组合物组成或由所述组合物组成。在一些实施例中，载流子捕获材料可表现为n型材料。在一些实施例中，载流子捕获材料可掺杂有一种或一种以上合适掺杂物，包含(例如)氢。
第二导电材料62可包括任何合适组分或组分组合，包含上文相对于图1的电极材料20论述的各种组分。因此，在一些实施例中第二导电材料62可包括元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)、基本上由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成或由元素金属(例如，银、金等等)、金属混合物(例如，合金等等)、含金属的化合物(例如，金属硅化物、金属氮化物等等)及／或掺杂导电半导体材料(例如，掺杂导电硅、掺杂导电锗等等)组成。在一些实施例中，导电材料58及62可为彼此相同的组分(例如，两者可包括银或金、基本上由银或金组成或由银或金组成)，且在其它实施例中此类导电材料可为彼此相对不同组分。
载流子捕获材料60与第一导电材料58之间的界面可为第一二极管结59，且载流子捕获材料60与第二导电材料62之间的界面可为第二二极管结61。在一些实施例中，导电材料58及62包括金属，且二极管结59及61为肖特基(Schottky)型二极管结。
沟道支撑材料52可支撑形成于介电材料56下方且介于所述源极／漏极区域64与66之间的沟道70。源极／漏极区域64及66可为任何合适导电区域。在一些实施例中，源极／漏极区域可对应于形成于半导体材料52内的掺杂导电区域。在其它实施例中，材料52可包括石墨烯、IGZO或非半导体材料；且源极／漏极区域可对应于形成于延伸到此材料52中的开口内的导电材料(例如，含金属的材料)。
所说明的堆叠54包括从沟道支撑材料52的上表面延伸到第二导电材料62的上表面的垂直侧壁55及57。在其它实施例中，材料56、58、60及62中的一者或一者以上的图案化可不同于其它材料。例如，介电材料56的图案化可不同于材料58、60及62而使得材料56向外延伸到源极／漏极区域64及66上方，而材料58、60及62保持如所示般图案化。因此，在一些实施例中，垂直侧壁55及57可为仅沿材料58、60及62，而非沿全部材料56、58、60及62延伸。
所说明的存储器单元可为同时跨半导体裸片制造为集成电路存储器阵列的部分的多个存储器单元中的一者。
图4展示存储器单元50的实例操作模式，其中以带隙图来说明此类模式。
初始状态在图4的顶部展示为“存储器状态1”。与展示为“存储器状态2”且在下文描述的另一存储器状态相比，所述存储器状态具有存储于导电材料58内的能量阱中的相对较少电荷。
图4中所示的下一个状态为“电子注入”状态，其中导电材料62的能级升高使得电子(说明为e-)从材料62、跨所述电荷捕获材料60且注入到导电材料58内的能量阱中。在一些实施例中，可通过跨存储器单元50提供电场而升高材料62的能级，使得材料62相对于沟道支撑材料52具有负电势。
图4中所示的下一个状态为“存储器状态2”，且为其中导电材料62的能级已松弛回到初始能级但其中电荷(说明为电子e-)存储在导电材料58内的能量阱中的状态。因此，所述第二存储器状态(存储器状态2)具有的存储于所述能量阱内的电荷量高于所述第一存储器状态(存储器状态1)。将电子捕获在材料58内的电势阱的能量势垒在材料58的GIZO侧(即，邻近于材料60的侧)上可为约0.95eV，且在材料58的介电侧(即，邻近于材料56的侧)上可在从约2eV到约3eV的范围内。
图4中所示的最后的状态为“去捕获”状态，其中导电材料62的能级降低使得电子(说明为e-)转移离开存储器单元；且具体来说，从导电材料58内的能量阱去捕获。在一些实施例中，可通过跨存储器单元50提供电场而降低导电材料62的能级，使得导电材料62相对于沟道支撑材料52具有正电势。
在操作中，可通过在受控条件(图3中展示区域64、66及70)下确认源极／漏极区域64与66之间的电流(即，跨沟道区域70的电流)而区分“存储器状态1”与“存储器状态2”。因此，可通过将存储器单元50置于展示为“存储器状态1”及“存储器状态2”的存储器状态中的一者中而在所述存储器单元上存储信息，且接着随后通过确认所述单元的存储器状态而存取所述信息。
存储器单元50可在无刷新(即，可为非易失性)的情况下长期存储信息，且因此可充分适用于使用于NAND应用中。所述存储器单元也可使用于许多其它应用中。
在一些实施例中，本文描述的存储器单元可被视为对应于类似于常规DRAM(其具有晶体管及电容器)的存储器单元。然而，与常规DRAM不同的是，本文描述的一些实施例的存储器单元使用晶体管(或类似于晶体管的结构)，且并未使用电容器；且因此可被视为1T0C(即，一个晶体管，零电容器)装置。
本文描述的存储器单元可并入电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛系统的任一者，举例来说(例如)时钟、电视机、手机、个人计算机、汽车、工业控制系统、航空器等等。
所述图式中的各种实施例的特定定向仅仅为出于说明目的，且在一些应用中所述实施例可相对于所示定向旋转。本文提供的描述及所附权利要求书涉及具有所描述的各种特征之间的关系的任何结构，而不管所述结构是否在所述图式的特定定向中或是否相对于此定向而旋转。
为简化所述图式，所附说明的横截面视图仅展示横截面的平面内的特征，且并不展示所述横截面的平面后面的材料。
当一结构在上文被称为在另一结构“上”或“抵靠于”另一结构时，其可直接在另一结构上或也可存在介入结构。相比之下，当一结构被称为“直接在”在另一结构“上”或“直接抵靠于”另一结构时，不存在介入结构。当一结构被称为“连接”或“耦合”到另一结构时，其可直接连接或耦合到另一结构，或可存在介入结构。相比之下，当一结构被称为“直接连接”或“直接耦合”到另一结构时，不存在介入结构。
一些实施例包含存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包括镓、铟、锌及氧。
一些实施例包含存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方且直接抵靠于所述介电材料的第一含金属的材料、所述第一含金属的材料上方且直接抵靠于所述第一含金属的材料的载流子捕获材料，及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的第二含金属的材料；其中所述载流子捕获材料包括镓、铟、锌及氧。
一些实施例包含一种存储信息的方法。提供存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包括镓、铟、锌及氧。确定是否在所述载流子捕获材料中捕获载流子以借此确认所述存储器单元的存储器状态。
一些实施例包含一种存储信息的方法。提供存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包括镓、铟、锌及氧；且其中所述载流子捕获材料与所述导电电极材料一起形成二极管结。跨所述存储器单元提供第一电场，其中所述第一电场使所述二极管结逆向偏压以将载流子注入所述载流子捕获材料中且借此将所述存储器单元置于第一存储器状态中。跨所述存储器单元提供第二电场，其中所述第二电场使所述二极管结正向偏压且使所述载流子从所述载流子捕获材料去捕获以借此将所述存储器单元置于第二存储器状态中。
一些实施例包含一种存储信息的方法。提供存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的第一含金属的材料、所述第一含金属的材料上方且直接抵靠于所述第一含金属的材料的载流子捕获材料，及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的第二含金属的材料；其中所述载流子捕获材料包括镓、铟、锌及氧。确定是否在所述第一含金属的材料中捕获载流子以借此确认所述存储器单元的存储器状态。
一些实施例包含一种存储信息的方法。提供存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的第一含金属的材料、所述第一含金属的材料上方且直接抵靠于所述第一含金属的材料的载流子捕获材料，及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的第二含金属的材料；其中所述载流子捕获材料包括镓、铟、锌及氧。跨所述存储器单元提供第一电场，其中所述第一电场导致所述载流子被注入所述第一含金属的材料中且借此将所述存储器单元置于第一存储器状态中。跨所述存储器单元提供第二电场，其中所述第二电场导致所述载流子从所述第一含金属的材料去捕获且借此将所述存储器单元置于第二存储器状态中。

Claims (14)

1.一种存储器单元，其包括：
沟道支撑材料；
介电材料，其在所述沟道支撑材料上方；
载流子捕获材料，其在所述介电材料上方；所述载流子捕获材料包括氧化镓、氧化铟、及氧化锌；及
导电电极材料，其在所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料。
2.根据权利要求1所述的存储器单元，其中所述导电电极材料包括金属。
3.根据权利要求1所述的存储器单元，其中所述载流子捕获材料直接抵靠于所述介电材料。
4.根据权利要求1所述的存储器单元，其中所述导电电极材料为第二导电材料，且所述存储器单元进一步包括介于所述载流子捕获材料与所述介电材料之间的第一导电材料。
5.根据权利要求4所述的存储器单元，其中所述第一导电材料包括金属。
6.根据权利要求1所述的存储器单元，其中所述沟道支撑材料包括镓、铟、锌及氧。
7.根据权利要求1所述的存储器单元，其中所述沟道支撑材料包括半导体材料。
8.根据权利要求1所述的存储器单元，其中所述沟道支撑材料包括石墨烯。
9.一种存储器单元，其包括：
沟道支撑材料；
介电材料，其在所述沟道支撑材料上方；
第一含金属的材料，其在所述介电材料上方且直接抵靠于所述介电材料；
载流子捕获材料，其在所述第一含金属的材料上方且直接抵靠于所述第一含金属的材料；所述载流子捕获材料包括镓、铟、锌及氧；及
第二含金属的材料，其在所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料。
10.根据权利要求9所述的存储器单元，其中所述第一含金属的材料、所述载流子捕获材料与所述第二含金属的材料一起形成具有垂直侧壁的堆叠，所述垂直侧壁从所述介电材料的上表面延伸到所述第二含金属的材料的上表面。
11.根据权利要求9所述的存储器单元，其中所述介电材料包括二氧化硅、氮化硅、氧化铪及氧化锆中的一者或一者以上。
12.根据权利要求9所述的存储器单元，其中所述载流子捕获材料掺杂有氢。
13.根据权利要求9所述的存储器单元，其中所述沟道支撑材料包括镓、铟、锌及氧。
14.一种存储信息的方法，其包括：
提供存储器单元，所述存储器单元包括沟道支撑材料、所述沟道支撑材料上方的介电材料、所述介电材料上方的载流子捕获材料及所述载流子捕获材料上方且直接抵靠于所述载流子捕获材料的导电电极材料；其中所述载流子捕获材料包括氧化镓、氧化铟、及氧化锌；及
确定是否在所述载流子捕获材料中捕获载流子以借此确认所述存储器单元的存储器状态。
CN201280036892.XA 2011-07-26 2012-06-27 存储器单元及存储信息的方法 Active CN103703564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/190,821 US8514626B2 (en) 2011-07-26 2011-07-26 Memory cells and methods of storing information
US13/190,821 2011-07-26
PCT/US2012/044483 WO2013015934A2 (en) 2011-07-26 2012-06-27 Memory cells and methods of storing information

Publications (2)

Publication Number Publication Date
CN103703564A CN103703564A (zh) 2014-04-02
CN103703564B true CN103703564B (zh) 2016-08-17

Family

ID=47597097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280036892.XA Active CN103703564B (zh) 2011-07-26 2012-06-27 存储器单元及存储信息的方法

Country Status (6)

Country Link
US (2) US8514626B2 (zh)
EP (1) EP2737529B1 (zh)
KR (1) KR101484898B1 (zh)
CN (1) CN103703564B (zh)
TW (1) TWI469271B (zh)
WO (1) WO2013015934A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162104A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8514626B2 (en) 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
CN107482014B (zh) * 2017-07-04 2019-04-12 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
CN111052395A (zh) 2017-08-31 2020-04-21 美光科技公司 半导体装置、晶体管以及用于接触金属氧化物半导体装置的相关方法
KR102205405B1 (ko) * 2019-07-19 2021-01-19 충남대학교 산학협력단 플래시 메모리 소자 및 그의 제조 방법
CN113594163B (zh) * 2021-07-05 2023-12-19 长鑫存储技术有限公司 存储器及其制造方法
CN113594162B (zh) * 2021-07-05 2024-02-09 长鑫存储技术有限公司 存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
US7482619B2 (en) * 2005-09-07 2009-01-27 Samsung Electronics Co., Ltd. Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device
CN101378076A (zh) * 2007-08-29 2009-03-04 三星电子株式会社 反向非易失性存储装置、堆叠模块及该装置的制造方法
CN101777583A (zh) * 2010-02-05 2010-07-14 电子科技大学 一种石墨烯场效应晶体管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19727436C1 (de) 1997-06-27 1998-10-01 Siemens Ag DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung
JP2000030471A (ja) * 1998-07-14 2000-01-28 Toshiba Microelectronics Corp 不揮発性半導体メモリ
US6903969B2 (en) 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
DE102004006505B4 (de) * 2004-02-10 2006-01-26 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE102004010840B4 (de) * 2004-03-05 2006-01-05 Infineon Technologies Ag Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren nicht flüchtigen Speicherzelle und eine Speichereinrichtung zum elektrischen nicht flüchtigen Speichern
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7751215B2 (en) 2005-07-08 2010-07-06 Panasonic Corporation Semiconductor device and electric apparatus having a semiconductor layer divided into a plurality of square subregions
US7564718B2 (en) * 2006-04-12 2009-07-21 Infineon Technologies Flash Gmbh & Co. Kg Method for programming a block of memory cells, non-volatile memory device and memory card device
US7583530B2 (en) * 2006-10-02 2009-09-01 Mammen Thomas Multi-bit memory technology (MMT) and cells
US7608898B2 (en) 2006-10-31 2009-10-27 Freescale Semiconductor, Inc. One transistor DRAM cell structure
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
KR20080088284A (ko) 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
JP2009027134A (ja) 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
EP2345071B1 (en) * 2008-09-23 2013-05-01 National University of Singapore Graphene memory cell and fabrication methods thereof
US8067803B2 (en) 2008-10-16 2011-11-29 Micron Technology, Inc. Memory devices, transistor devices and related methods
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8514626B2 (en) * 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
US7482619B2 (en) * 2005-09-07 2009-01-27 Samsung Electronics Co., Ltd. Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device
CN101378076A (zh) * 2007-08-29 2009-03-04 三星电子株式会社 反向非易失性存储装置、堆叠模块及该装置的制造方法
CN101777583A (zh) * 2010-02-05 2010-07-14 电子科技大学 一种石墨烯场效应晶体管

Also Published As

Publication number Publication date
EP2737529A2 (en) 2014-06-04
US20130299893A1 (en) 2013-11-14
US9112046B2 (en) 2015-08-18
TW201320248A (zh) 2013-05-16
TWI469271B (zh) 2015-01-11
EP2737529A4 (en) 2015-05-20
US20130028016A1 (en) 2013-01-31
CN103703564A (zh) 2014-04-02
EP2737529B1 (en) 2016-07-20
US8514626B2 (en) 2013-08-20
WO2013015934A2 (en) 2013-01-31
WO2013015934A3 (en) 2013-04-18
KR20140051331A (ko) 2014-04-30
KR101484898B1 (ko) 2015-01-20

Similar Documents

Publication Publication Date Title
CN103703564B (zh) 存储器单元及存储信息的方法
US8519431B2 (en) Thyristors
US20190296016A1 (en) Gated Bipolar Junction Transistors, Memory Arrays, and Methods of Forming Gated Bipolar Junction Transistors
TWI755446B (zh) 半導體裝置及製造半導體裝置的製造方法
CN103094338B (zh) 半导体器件及其制造方法
EP3155620A1 (en) Memory cell and an array of memory cells
US10790288B2 (en) Memory arrays comprising ferroelectric capacitors
US9865809B2 (en) Nonvolatile resistance change element
US20200403081A1 (en) Recessed gate oxide on the sidewall of gate trench
CN113016077B (zh) 具有具异质结构有源区的铁电晶体管的集成组合件
CN110024123A (zh) 双端子垂直型1t－动态随机存取存储器及其制造方法
CN103247627B (zh) 半导体存储器件及其访问方法
US8525248B2 (en) Memory cell comprising a floating body, a channel region, and a diode
US9865606B2 (en) Semiconductor device and semiconductor memory device
CN101043056A (zh) 非易失性存储器元件及其制造方法
KR100997906B1 (ko) 융합 메모리 소자, 융합 메모리 소자의 제조방법 및 동작방법
Kim et al. Capacitor-Less 4F DRAM Using Vertical InGaAs Junction for Ultimate Cell Scalability
US20210265467A1 (en) Integrated Assemblies Having Polycrystalline First Semiconductor Material Adjacent Conductively-Doped Second Semiconductor Material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant