CN103682009B - 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法 - Google Patents

氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法 Download PDF

Info

Publication number
CN103682009B
CN103682009B CN201310331650.XA CN201310331650A CN103682009B CN 103682009 B CN103682009 B CN 103682009B CN 201310331650 A CN201310331650 A CN 201310331650A CN 103682009 B CN103682009 B CN 103682009B
Authority
CN
China
Prior art keywords
layer
cushion
buffer
nitride
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310331650.XA
Other languages
English (en)
Other versions
CN103682009A (zh
Inventor
吉田学史
彦坂年辉
原田佳幸
杉山直治
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103682009A publication Critical patent/CN103682009A/zh
Application granted granted Critical
Publication of CN103682009B publication Critical patent/CN103682009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法。根据一个实施例，一种氮化物半导体晶片包括：硅衬底；缓冲部，其被设置在所述硅衬底上；以及功能层，其被设置在所述缓冲部上且包含氮化物半导体。所述缓冲部包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数）。所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi。在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)。在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)‑Wi)/Wi≤0.008的关系。

Description

氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体 晶片的方法
相关申请的交叉引用
本申请基于并要求享有于2012年9月5日提交的在先的日本专利申请No.2012-195586的优先权；其全部内容通过引用并入本文中。
技术领域
在此描述的实施例概括而言涉及氮化物半导体晶片、氮化物半导体器件、以及制造氮化物半导体晶片的方法。
背景技术
存在这样的氮化物半导体晶片：其中，在硅衬底上形成包含氮化物半导体的半导体层。氮化物半导体晶片被用于制造例如发光二极管（LED）、高速电子器件或功率器件。由于硅衬底的热膨胀系数与半导体层的热膨胀系数之间的差异，氮化物半导体晶片具有在制造期间容易在半导体层中发生裂缝（crack）的问题。
发明内容
根据一个实施例，一种氮化物半导体晶片包括：硅衬底；缓冲部，其被设置在所述硅衬底上；以及功能层，其被设置在所述缓冲部上且包含氮化物半导体。所述缓冲部包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数）。所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度（lattice length）Wi。在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)。在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)-Wi)/Wi≤0.008的关系。
根据另一实施例，一种氮化物半导体器件包括：缓冲部，其被形成在硅衬底上且包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数），所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi，在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)，并且在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)-Wi)/Wi≤0.008的关系；以及功能层，其被设置在所述缓冲部上且包含氮化物半导体。
根据另一实施例，一种制造氮化物半导体晶片的方法包括：在硅衬底上形成缓冲部，所述缓冲部包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数），所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi，在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)，并且在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)-Wi)/Wi≤0.008的关系；以及在所述缓冲部上形成包含氮化物半导体的功能层。
附图说明
图1是示例出根据第一实施例的氮化物半导体晶片的配置的示意性截面图；
图2是示例出根据第一实施例的氮化物半导体晶片的特性的倒晶格空间（reciprocal lattice space）映射；
图3是示例出参考例的特性的倒晶格空间映射；
图4是示例出氮化物半导体晶片的特性的表；
图5是示例出氮化物半导体晶片的特性的图；
图6是示例出氮化物半导体晶片的特性的表；
图7是示例出氮化物半导体晶片的特性的图；
图8是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图；
图9是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图；
图10是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图；
图11是示例出根据第一实施例的另一种氮化物半导体晶片的一部分的配置的示意性截面图；
图12是示例出根据第一实施例的另一种氮化物半导体晶片的一部分的配置的示意性截面图；
图13是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图；
图14是示例出根据第二实施例的氮化物半导体器件的配置的示意性截面图；
图15A到15D是示例出根据第三实施例的用于制造氮化物半导体晶片的方法的顺序示意性截面图；以及
图16是示例出根据第三实施例的用于制造氮化物半导体晶片的方法的流程图。
具体实施方式
以下将参考附图描述各实施例。
附图是示意性或概念性的。例如每个部分的厚度和宽度之间的关系、各部分之间的尺寸比率等未必与其实际值相同。而且，根据附图，相同的部分可以被示出为具有不同尺寸或比率。
在本说明书和附图中，与之前参考早先的附图所描述的部件类似的部件用类似的参考标号标示，并且可以适当地省略对其的详细描述。
（第一实施例）
根据该实施例的氮化物半导体晶片110被用来制造氮化物半导体器件，例如半导体发光器件、半导体光接收器件或电子器件。半导体发光器件包括例如发光二极管（LED）和激光二极管（LD）。半导体光接收器件包括例如光电二极管（PD）。电子器件包括例如高电子迁移率晶体管（HEMT）、异质结双极晶体管（HBT）、场效应晶体管（FET）和肖特基势垒二极管（SBD）。
图1是示例出根据第一实施例的氮化物半导体晶片的配置的示意性截面图。
如图1所示，根据该实施例的氮化物半导体晶片110包括硅衬底40、缓冲部50和功能层10s。
缓冲部50被设置在硅衬底40上。功能层10s被设置在缓冲部50上。功能层10s包含氮化物半导体。
这里，从硅衬底40朝向功能层10s的层叠方向被称为Z轴方向。与Z轴方向垂直的一个方向被称为X轴方向。与Z轴方向和X轴方向垂直的方向被称为Y轴方向。
在本说明书中，术语“层叠”不仅包括互相接触地层叠的情况，也包括其间夹着另一层地层叠的情况。术语“被设置在…上”不仅包括直接接触地被设置的情况，也包括其间夹着另一层而被设置的情况。
缓冲部50包括从第一缓冲层BF1到第n缓冲层BFn的多个缓冲层，其中，n是4或更大的整数。第一到第n缓冲层BF1-BFn中的第i缓冲层BFi具有在与第一缓冲层BF1的主表面BF1a平行的方向上的晶格长度Wi，其中i是1或更大且小于n的整数。
在第i缓冲层BFi上设置的第（i+1）缓冲层BF(i+1)具有在第一方向上的晶格长度W(i+1)。在第一到第n缓冲层BF1-BFn中，在Z轴方向上的相邻缓冲层（即第i缓冲层BFi和第（i+1）缓冲层BF(i+1)）满足(W(i+1)-Wi)/Wi≤0.008的关系。如后面所述，(W(i+1)-Wi)/Wi优选地为0.003或更大。
例如，第（i+1）缓冲层BF(i+1)与第i缓冲层BFi接触。例如，第（i+1）缓冲层BF(i+1)可以包括在与第i缓冲层BFi的界面附近具有高硅浓度的区域。
例如，在第一缓冲层BF1的主表面BF1a是c面的情况下，第一方向例如是a轴方向。例如，晶格长度Wi是第i缓冲层BFi中的在a轴方向上的晶格长度。
下面，为了简化描述，假设第一方向是a轴方向。但是，在实施例中，第一方向可以是与主表面BF1a（X-Y平面）平行的任意方向。以下描述可应用于a轴方向是与主表面BF1a（X-Y平面）平行的任意方向的情况。
第一到第n缓冲层BF1-BFn包含氮化物半导体。第一缓冲层BF1包含例如Alx1Ga1-x1N(0<x1≤1)。第n缓冲层BFn包含例如AlxnGa1-xnN(0≤xn<1)。第一缓冲层BF1和第n缓冲层BFn之间的第i缓冲层BFi包含例如AlxiGa1-xiN(0<xi<1)。第一缓冲层BF1例如是AlN层。第n缓冲层BFn例如是GaN层。第一缓冲层BF1和第n缓冲层BFn之间的第i缓冲层例如是AlGaN层。在以下描述中，假设第一缓冲层BF1是AlN层，并且第n缓冲层BFn是GaN层。
可以通过等式（1）来确定第i缓冲层BFi和第（i+1）缓冲层BF(i+1)之间的第一方向（例如a轴方向）上的晶格失配度（lattice mismatch）LM。
LM=(W(i+1)-Wi)/Wi×100(%) (1)
下文中，LMc表示从物理特性取得的AlN层和GaN层之间的a轴方向上的晶格失配度，LMt表示从实验取得的AlN层和GaN层之间的a轴方向上的晶格失配度，并且LMx表示第一缓冲层BF1到第n缓冲层BFn中的相邻缓冲层之间的a轴方向上的晶格失配度。
例如，对于第一到第n缓冲层BF1-BFn中的相邻缓冲层，a轴方向上的晶格失配度满足0.3%≤LMx≤0.8%的关系。
从物理特性取得的AlN层和GaN层之间的a轴方向上的晶格失配度LMc为2.5%。从实验取得的AlN层和CaN层之间的a轴方向上的晶格失配度LMt是例如1.9%或更大且2.5%或更小。即，第一缓冲层BF1和第n缓冲层BFn之间的第一方向上的晶格失配度LMt为1.9%或更大且2.5%或更小。
假设在第一到第n缓冲层BF1-BFn中，相邻缓冲层之间的a轴方向上的晶格失配度LMx是恒定的。于是，在晶格失配度LMx为约0.8%的情况下，由于0.8×3=2.4，在AlN层的第一缓冲层BF1和GaN层的第n缓冲层BFn之间设置的AlGaN层的数量为2。
此外，在第一到第n缓冲层BF1-BFn中，在相邻缓冲层之间的a轴方向上的晶格失配度LMx恒定并且为约0.3%的情况下，由于0.3×8=2.4，在AlN层的第一缓冲层BF1和GaN层的第n缓冲层之间设置的AlGaN层的数量为7。
即，设置的AlGaN层的数量为2或更大且7或更小。于是，在缓冲部50中设置的层（包括第一缓冲层BF1和第n缓冲层BFn）的数量n为4或更大且9或更小。
在硅衬底40上形成AlN层的情况下，由于AlN和硅之间的晶格常数差异，AlN层的a轴方向上的晶格被扩张。在AlGaN层上形成GaN层的情况下，由于GaN和AlGaN之间的晶格长度差异，GaN层的a轴方向上的晶格被压缩。这样，AlN层和GaN层之间的a轴方向上的晶格失配度LMt倾向于变为比2.5%更小。进行实验来制造多个氮化物半导体晶片样本并测量AlN层和GaN层之间的a轴方向上的晶格失配度LMt。根据该实验，晶格失配度LMt的平均值为大约2.1%。即，AlN层和GaN层之间的a轴方向上的实际晶格失配度LMt为例如2.0%或更大且2.2%或更小。
通过改变Al组成比来调整第一到第n缓冲层BF1-BFn中的相邻缓冲层之间的a轴方向上的晶格失配度LMx。从第一缓冲层BF1朝向第n缓冲层BFn，Al组成比逐渐降低。即，第（i+1）缓冲层BF(i+1)中的Al组成比低于第i缓冲层BFi中的Al组成比。
在以下描述中，假设在缓冲部50上设置的层的数量为5。
即，缓冲部50包括第一到第五缓冲层BF1-BF5。在硅衬底40上设置第一缓冲层BF1。在第一缓冲层BF1上设置第二缓冲层BF2。在第二缓冲层BF2上设置第三缓冲层BF3。在第三缓冲层BF3上设置第四缓冲层BF4。在第四缓冲层BF4上设置第五缓冲层BF5。在该实例中，第五缓冲层BF5是第n缓冲层BFn。
第一缓冲层BF1包含例如Alx1Ga1-x1N(0<x1≤1)。第二缓冲层BF2包含例如Alx2Ga1- x2N(0<x2<x1)。第三缓冲层BF3包含例如Alx3Ga1-x3N(0<x3<x2)。第四缓冲层BF4包含例如Alx4Ga1-x4N(0<x4<x3)。第五缓冲层BF5包含例如Alx5Ga1-x5N(0≤x5<x4)。组成比x1-x5的关系为x1>x2>x3>x4>x5。氮化物半导体晶片110被配置为使得例如x1=1，x2=0.5，x3=0.3，x4=0.15且x5=0。
例如，第二缓冲层BF2与第一缓冲层BF1接触。第三缓冲层BF3与第二缓冲层BF2接触。第四缓冲层BF4与第三缓冲层BF3接触。第五缓冲层BF5与第四缓冲层BF4接触。
第一到第五缓冲层BF1-BF5分别具有在第一方向（例如a轴方向）上的晶格长度，即，分别地，第一到第五晶格长度W1-W5。
第二缓冲层BF2和第一缓冲层BF1满足例如0.003≤(W2-W1)/W1≤0.008的关系。第三缓冲层BF3和第二缓冲层BF2满足例如0.003≤(W3-W2)/W2≤0.008的关系。第四缓冲层BF4和第三缓冲层BF3满足例如0.003≤(W4-W3)/W3≤0.008的关系。第五缓冲层BF5和第四缓冲层BF4满足例如0.003≤(W5-W4)/W4≤0.008的关系。
图2是示例出根据第一实施例的氮化物半导体晶片的特性的倒晶格空间映射。
在图2中，水平轴表示<11-20>方向上的晶格常数的倒数Qx。垂直轴表示<0004>方向上的晶格常数的倒数Qz。
图2示出了氮化物半导体晶片110（x1=1，x2=0.5，x3=0.3，x4=0.15并且x5=0）的倒晶格空间映射的测量结果。
如图2所示，Z轴方向上的相邻缓冲层的a轴方向上的晶格失配度LMx为0.46%、0.66%、0.34%和0.63%。这样，在氮化物半导体晶片110中，Z轴方向上的相邻缓冲层的a轴方向上的晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。
由此，在根据该实施例的氮化物半导体晶片110中，例如，AlN层和GaN层之间的晶格失配度LMt被多个AlGaN层分割，从而Z轴方向上的相邻缓冲层之间的a轴方向上的所有晶格失配度LMx都满足0.3%≤LMx≤0.8%的关系。
图3是示例出参考例的特性的倒晶格空间映射。
图3示出了以下参考例中的倒晶格映射的测量结果。在该参考例中，在AlN层和GaN层之间设置多个AlGaN层，并且Al组成比均等地分布（equally distribute）。
在图3所示例的参考例中，Al组成比为X1=1，x2=0.7，x3=0.5，x4=0.25并且x5=0。
如图3所示，在该参考例中，Z轴方向上的相邻缓冲层的a轴方向上的晶格失配度LMx为0.12%、0.55%、0.47%和0.96%。这样，第一缓冲层BF1和第二缓冲层BF2之间的a轴方向上的晶格失配度LMx为0.12%，其小于0.3%。此外，第四缓冲层BF4和第五缓冲层BF5之间的a轴方向上的晶格失配度LMx为0.96%，其大于0.8%。
在该参考例中，在AlN层和GaN层之间设置多个均等地分布Al组成比的AlGaN层。这样的配置导致Z轴方向上的相邻缓冲层之间的a轴方向上的过大晶格失配度LMx和a轴方向上的过小晶格失配度LMx。
在根据该实施例的氮化物半导体晶片110中，第一到第n缓冲层BF1-BFn被配置为使得a轴方向上的晶格失配度LMx不会变得过大和过小。在该实例中，Al组成比被设定为使得所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。
这样的配置是基于以下实验结果而导出的。
下面，描述由发明人独创地对氮化物半导体晶片进行的实验的结果。
图4是示例出氮化物半导体晶片的特性的表。
图4示出了三个样本——即第一到第三样本SP01-SP03——的第一到第五缓冲层BF1-BF5的生长条件。在该实验中，基于图4中示出的生长条件，第一到第三样本SP01-SP03被制造并进行特性评价。
图4示出了以下实验条件：
-硅衬底40的厚度t0（μm），第一到第五缓冲层BF1-BF5各自的厚度t1（nm）、t2（nm）、t3（nm）、t4（nm）和t5（nm），
-第一到第五缓冲层BF1-BF5各自的生长温度GT1（℃）、生长温度GT2（℃）、生长温度GT3（℃）、生长温度GT4（℃）和生长温度GT5（℃），
-第一到第五缓冲层BF1-BF5各自的三甲基铝（TMA）气体的流量TMA1（ccm,cc/分钟）、TMA2（ccm）、TMA3（ccm）、TMA4（ccm）和TMA5（ccm），
-第一到第五缓冲层BF1-BF5各自的氨气（NH3）的流量N1（lm，升/分钟）、流量N2（lm）、流量N3（lm）、流量N4（lm）和流量N5（lm），
-第一到第五缓冲层BF1-BF5的生长速度GR1（nm/分钟）、生长速度GR2（nm/分钟）、生长速度GR3（nm/分钟）、生长速度GR4（nm/分钟）和生长速度GR5（nm/分钟），以及
-第二到第四缓冲层BF2-BF4各自的Al组成比x2、x3和x4。
在该实验中，第一缓冲层BF1中的Al组成比x1为1，并且第五缓冲层BF5中的Al组成比为0。
通过将膜厚度除以生长时间来确定生长速度GR1-GR5。
如果在硅衬底40上形成第一缓冲层BF1，由于硅和第一缓冲层BF1之间的在第一方向上的晶格常数差异，硅衬底40（氮化物半导体晶片）翘曲（warp）。类似地，如果在第i缓冲层BFi上形成第（i+1）缓冲层BF(i+1)，由于第i缓冲层BFi与第（i+1）缓冲层BF(i+1)之间的在第一方向上的晶格长度差异，硅衬底40翘曲。在第一到第三样本SP01-SP03中，通过光学监视器来测量响应于第一到第五缓冲层BF1-BF5的膜形成的硅衬底40的曲率变化（翘曲）。
图5是示例出氮化物半导体晶片的特性的图。
图5示出了第一到第三样本SP01-SP03中的响应于第一到第五缓冲层BF1-BF5的顺序膜形成的硅衬底40的曲率变化。
在图5中，垂直轴表示氮化物半导体晶片的曲率CF（km-1）。水平轴表示缓冲部50的厚度T（nm）。厚度T为0nm处对应于硅衬底40和第一缓冲层BF1之间的界面。
第三样本SP03中的硅衬底40的厚度与第一样本SP01及第二样本SP02的不同。例如，在厚度不同的多个硅衬底40上，设置相同的缓冲部50以形成多个样本。于是，硅衬底40的曲率与硅衬底40的厚度相关。这是因为在形成相同缓冲部50的情况下，即使硅衬底40的厚度改变，施加到缓冲部50的应力基本相等。硅衬底40的曲率和硅衬底40的厚度之间的相互关系由例如等式（2）来表示：
在等式（2）中，K是硅衬底40的曲率。R是硅衬底40的曲率半径。Ms是硅衬底40的弹性系数。σf是氮化物半导体层（例如第一到第五缓冲层BF1-BF5）的薄膜应力。hf是氮化物半导体层的薄膜厚度。hs是硅衬底40的厚度。
在图5中，使用等式（2）从针对第一样本SP01的硅衬底40和第二样本SP02的硅衬底40的厚度（525μm）而转换为曲率的值，来计算第三样本SP03的曲率变化。
在曲率CF为负的情况下，硅衬底40的中心的Z轴方向上的位置高于硅衬底40的边缘的Z轴方向上的位置。曲率CF为负对应于硅衬底40以上凸状翘曲的状态。相反，曲率CF为正对应于硅衬底40以下凸状翘曲的情况。
如图5所示，响应于第一到第五缓冲层BF1-BF5的膜形成，硅衬底40的曲率变化。即，硅衬底40翘曲。例如，第三样本SP03中的第一缓冲层BF1的厚度t1为120nm（见图4）。因此，在图5中，在厚度T从0nm到120nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF1，该曲率变化量CF1与第一缓冲层BF1的膜形成相关联。厚度T从0nm到120nm的范围内的曲率的变化量是第一缓冲层BF1的膜形成之前的硅衬底40的曲率与第一缓冲层BF1的膜形成之后的硅衬底40的曲率之间的差。例如，在第三样本SP03中，与第一缓冲层BF1的膜形成相关联的硅衬底40的曲率变化量CF1为约14.4km-1（转换值）。
第三样本SP03中的第二缓冲层BF2的厚度t2为100nm（见图4）。在厚度T从120nm到220nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF2，该曲率变化量CF2与第二缓冲层BF2的膜形成相关联。在第三样本SP03中，与第二缓冲层BF2的膜形成相关联的硅衬底40的曲率变化量CF2为约-18.1km-1（转换值）。
第三样本SP03中的第三缓冲层BF3的厚度t3为215nm（见图4）。在厚度T从220nm到435nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF3，该曲率变化量CF3与第三缓冲层BF3的膜形成相关联。在第三样本SP03中，与第三缓冲层BF3的膜形成相关联的硅衬底40的曲率变化量CF3为约-38.6km-1（转换值）。
第三样本SP03中的第四缓冲层BF4的厚度t4为250nm（见图4）。在厚度T从435nm到685nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF4，该曲率变化量CF4与第四缓冲层BF4的膜形成相关联。在第三样本SP03中，与第四缓冲层BF4的膜形成相关联的硅衬底40的曲率变化量CF4为约-29.8km-1（转换值）。
第三样本SP03中的第五缓冲层BF5的厚度t5为400nm（见图4）。在厚度T从685nm到1085nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF5，该曲率变化量CF5与第五缓冲层BF5的膜形成相关联。在第三样本SP03中，与第五缓冲层BF5的膜形成相关联的硅衬底40的曲率变化量CF5为约-44.0km-1（转换值）。
此外，在该特性评价中，由各个缓冲层的膜形成引起的硅衬底40的曲率的变化量被互相比较。为此，基于以上测量结果，如下来确定响应于第二到第五缓冲层BF2-BF5的到100nm厚度的膜形成的硅衬底40的曲率变化量。
如上所述，第三样本SP03中的第三缓冲层BF2的厚度t2为100nm。由此，与第二缓冲层BF2的到100nm厚度的膜形成相关联的硅衬底40的曲率变化量CF2a等于曲率变化量CF2。在第三样本SP03中，曲率变化量CF2a为约-18.1km-1（转换值）。
在第三样本SP03中，在厚度T从220nm到320nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF3a，该曲率变化量CF3a与第三缓冲层BF3的到100nm厚度的膜形成相关联。在第三样本SP03中，曲率变化量CF3a为约-25.8km-1（转换值）。
在第三样本SP03中，在厚度T从435nm到535nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF4a，该曲率变化量CF4a与第四缓冲层BF4的到100nm厚度的膜形成相关联。在第三样本SP03中，曲率变化量CF4a为约-13.3km-1（转换值）。
在第三样本SP03中，在厚度T从685nm到785nm的范围内的曲率CF的变化量是硅衬底40的曲率变化量CF5a，该曲率变化量CF5a与第五缓冲层BF5的到100nm厚度的膜形成相关联。在第三样本SP03中，曲率变化量CF5a为约-22.6km-1（转换值）。
这里，在实验中使用的测量设备对曲率CF的测量有极限。在该测量极限下，负侧（negative side）的总曲率变化量CFt和正侧（positive side）的曲率变化量CF1的和的最大值为-85km-1。在第一样本SP01中，在700nm或更大的厚度T的范围内，测量设备达到该测量极限。由此，不能测量第一样本SP01的曲率变化量CF5和CF5a。
如图5所示，在硅衬底40上形成第一缓冲层BF1的情况下，硅衬底40的曲率变化到正侧。另一方面，在第一缓冲层BF1上形成第二缓冲层BF2的情况下、在第二缓冲层BF2上形成第三缓冲层BF3的情况下、在第三缓冲层BF3上形成第四缓冲层BF4的情况下、以及在第四缓冲层BF4上形成第五缓冲层BF5的情况下，硅衬底40的曲率变化到负侧。
在硅层上形成AlN层的情况下，由于硅和AlN之间的第一方向上的晶格常数差异，张应力被施加到AlN层。在AlN层上形成AlGaN层的情况下，由于AlN和AlGaN之间的a轴方向上的晶格长度差异，压应力被施加到AlGaN层。此外，在第一AlGaN层上形成具有比第一AlGaN层低的Al组成比的第二AlGaN层的情况下，由于Al组成比不同的这两个AlGaN层之间的a轴方向上的晶格长度差异，压应力被施加到第二AlGaN层。此外，在AlGaN层上形成GaN层的情况下，由于AlGaN和GaN之间的a轴方向上的晶格长度差异，压应力被施加到GaN层。第一缓冲层BF1的膜形成和第二到第五缓冲层BF2-BF5的膜形成之间的曲率变化方向的差异是由被施加的应力的不同引起的。
在负曲率的情况下，硅衬底40以上凸状翘曲。即，在第一到第三样本SP01-SP03中，通过第二到第五缓冲层BF2-BF5的膜形成，硅衬底40以上凸状翘曲。
在第三样本SP03中，CF2、CF3、CF4和CF5的总曲率变化量CFt为约-130.4km-1（转换值）。总曲率变化量CFt是由压应力而引起的硅衬底40总曲率变化量。另一方面，在第三样本SP03中，CF2a、CF3a、CF4a和CF5a的总曲率变化量CFa为约-79.8km-1（转换值）。在图5中，示例出了第三样本SP03的t1-t5、CF1-CF5、CF2a-CF5a和CFt。
图6是示例出氮化物半导体晶片的特性的表。
图6示出了第一到第三样本SP01-SP03的特性以及硅衬底40的曲率变化的测量结果。
图6示出了晶格失配度和曲率变化量的测量结果。更具体地，图6示出了第一缓冲层BF1和第二缓冲层BF2之间的a轴方向上的晶格失配度LM2（%）、第二缓冲层BF2和第三缓冲层BF3之间的a轴方向上的晶格失配度LM3（%）、第三缓冲层BF3和第四缓冲层BF4之间的a轴方向上的晶格失配度LM4（%）以及第四缓冲层BF4和第五缓冲层BF5之间的a轴方向上的晶格失配度LM5（%）。图6示出了第一缓冲层BF1和第五缓冲层BF5之间的a轴方向上的晶格失配度LMt（%）。晶格失配度LM2-LM5以及LMt是从倒晶格空间映射取得的值。
此外，图6示出了：
-第二缓冲层BF2的a轴方向上的弛豫度（relaxation）SR2、第三缓冲层BF3的a轴方向上的弛豫度SR3、第四缓冲层BF4的a轴方向上的弛豫度SR4以及第五缓冲层BF5的a轴方向上的弛豫度SR5，
-与第二到第五缓冲层BF2-BF5的到100nm厚度的膜形成分别相关联的硅衬底40的曲率变化量CF2a（km-1）、CF3a（km-1）、CF4a（km-1）和CF25a（km-1），
-与第二到第五缓冲层BF2-BF5的膜形成相关联的硅衬底40的曲率变化量CF2（km-1）、CF3（km-1）、CF4（km-1）和CF5（km-1），
-CF2a、CF3a、CF4a和CF5a的总曲率变化量CFa（km-1），以及
-CF2、CF3、CF4和CF5的总曲率变化量CFt（km-1）。
在第一样本SP01中，曲率变化量CF5和CF5a达到测量极限。于是，在图6中，第一样本SP01的CF5、CF5a、CFa和CFt保留为空。在第三样本SP03中，负侧的总曲率变化量CFt和正侧的曲率变化量CF1之和为-39.8km-1，这在测量的范围内。在第三样本SP03中，硅衬底40的厚度为950μm，这与第一样本SP01及第二样本SP02的不同。于是，在第三样本SP03中，对于负侧的总曲率变化量CFt和正侧的曲率变化量CF1，在括号中示出了使用等式（2）针对525μm的衬底厚度而被转换为曲率的值。
在第二样本SP02中，负侧的总曲率变化量CFt和正侧的曲率变化量CF1之和为-80.8km-1，这在测量的范围内。
通过例如等式（3）来确定在第i缓冲层BFi上设置的第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度SRi。
在等式（3）中，a1是第i缓冲层BFi的a轴方向上的晶格长度。a2是第（i+1）缓冲层BF(i+1)的a轴方向上的晶格长度。a2R是完全弛豫的第（i+1）缓冲层BF(i+1)的a轴方向上的晶格长度。在第（i+1）缓冲层BF(i+1)的a轴方向上的晶格长度a2与第i缓冲层BFi的a轴方向上的晶格长度a1完全一致的情况下（在第（i+1）缓冲层BF(i+1)完全应变的情况下），第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度SRi为0。在第（i+1）缓冲层BF(i+1)的晶格长度a2与完全弛豫的第（i+1）缓冲层BF(i+1)的a轴方向上的晶格长度a2R一致的情况下（在第（i+1）缓冲层BF(i+1)完全弛豫的情况下），第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度SRi为1。随着第（i+1）缓冲层BF(i+1)的a轴方向上的晶格长度a2与第i缓冲层BFi的a轴方向上的晶格长度a1之间的晶格失配度变小以及第（i+1）缓冲层BF(i+1)的膜厚度变薄，第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度Sri更加接近0。
如图5和6所示，总曲率变化量CFt在第二样本SP02中为-97.2km-1，且在第三样本SP03中为-130.4km-1（转换值）。第三样本SP03的曲率变化量CFt大于第二样本SP02的曲率变化量CFt。此外，如图5所示，第一样本SP01的曲率变化量CFt大于第二样本SP02的曲率变化量CFt。
因此，施加到第一样本SP01的缓冲部50的压应力大于施加到第二样本SP02的缓冲部50的压应力。施加到第三样本SP03的缓冲部50的压应力大于施加到第二样本SP02的缓冲部50的压应力。在第一样本SP01和第三样本SP03中，与第二样本SP02相比更大的压应力可被施加到缓冲部50，且裂缝可进一步被抑制。
进一步分析第一到第三样本SP01-SP03。
图7是示例出氮化物半导体晶片的特性的图。
图7是绘制出第一到第三样本SP01-SP03的曲率变化量CF2a、CF3a、CF4a和CF5a的图。在图7中，垂直轴表示硅衬底40的曲率变化量CF（km-1）。水平轴表示Z轴方向上的相邻缓冲层之间的a轴方向上的晶格失配度LMx（%）。图7是在以100nm厚度形成氮化物半导体层的情况下的a轴方向上的晶格失配度LMx和曲率变化量CF之间的关系的实例。
如上所述，第一样本SP01的CF5a达到测量设备的测量极限。于是，第一样本SP01的CF5a无法在图7中绘制。此外，对于第三样本SP03的CF2a、CF3a、CF4a和CF5a，使用通过等式（2）确定的转换值。
如图7所示，在LMx≤0.8%的区域中，曲率变化量CF的绝对值随着晶格失配度LMx的增大而增大。另一方面，在0.8%<LMx的区域中，曲率变化量CF的绝对值随着晶格失配度LMx的增大而减小。认为在0.8%<LMx的区域中，由于晶格失配度LMx变得太大并导致晶格弛豫，因此曲率变化量CF的绝对值随着晶格失配度LMx的增大而减小。通过设定LMx≤0.8%，可以抑制晶格弛豫。此外，可以抑制与晶格弛豫关联的位错的发生。
如图7所示，在LMx<0.3%的区域中的氮化物半导体晶片的曲率变化量CF的绝对值小于在0.3%≤LMx≤0.8%的区域中的氮化物半导体晶片的曲率变化量CF的绝对值。如果压应力被施加到缓冲部50，则氮化物半导体晶片以上凸状翘曲。以上凸状翘曲的氮化物半导体晶片的曲率的量级遵从（follow）施加到缓冲部50的压应力的量级。于是，在LMx<0.3%的情况下施加到缓冲部50的压应力小于在0.3%≤LMx≤0.8%的情况下施加到缓冲部50的压应力。
通过设定0.3%≤LMx，可以抑制AlN层和GaN层之间的AlGaN层的数量。例如，AlGaN层的数量可被抑制为7或更小。AlGaN层的数量的增加使得生长条件（例如TMA气体的流量及TMG气体的流量）的设定变得复杂。这使得难以制造氮化物半导体晶片。因此，通过设定0.3%≤LMx，可以使得氮化物半导体晶片的制造容易。
此外，为了在实际晶格失配度LMx处于LMx<0.3%的范围内时获得与其中晶格失配度处于0.3%≤LMx≤0.8%的范围内的情况同等的氮化物半导体晶片的曲率变化，必须使AlGaN层很厚。厚的AlGaN层可能会损失平坦度。AlGaN层的平坦度损失会导致在AlGaN层上生长的氮化物半导体层的压应力的降低。因此，通过设定0.3%≤LMx，可以使氮化物半导体晶片很薄，且可以抑制裂缝。
在实施例中，第一到第五缓冲层BF1-BF5被形成为使得Z轴方向上的相邻缓冲层之间的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，与晶格失配度LMx不在0.3%≤LMx≤0.8%的范围内的情况相比，更大的压应力可被施加到缓冲部50。
在该实验的第一样本SP01中，晶格失配度LM2-LM5满足0.3%≤LMx≤0.8%的关系（见图6）。
相比之下，在第二样本SP02中，晶格失配度LM2和晶格失配度LM5不满足0.3%≤LMx≤0.8%的关系。
在第三样本SP03中，晶格失配度LM2-LM5满足0.3%≤LMx≤0.8%的关系。
如上所述，第一样本SP01的曲率变化量大于第二样本SP02的曲率变化量，且施加到第一样本SP01的缓冲部50的压应力大于施加到第二样本SP02的缓冲部50的压应力。第三样本SP03的曲率变化量大于第二样本SP02的曲率变化量，且施加到第三样本SP03的缓冲部50的压应力大于施加到第二样本SP02的缓冲部50的压应力。由此，将第一到第五缓冲层BF1-BF5形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx都满足0.3%≤LMx≤0.8%的关系。因此，与不满足0.3%≤LMx≤0.8%关系的情况相比，可以将更大的压应力施加到缓冲部50。
如等式（2）所表示的，硅衬底40的曲率与硅衬底40的厚度相关。因此，即使硅衬底40的厚度被改变，也可以像图7所示的将硅衬底40的厚度设定为525μm的情况一样地将第一到第五缓冲层BF1-BF5形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，与不满足0.3%≤LMx≤0.8%的情况相比，可以将更大的压应力施加到缓冲部50。
在氮化硅半导体晶片110中，包含氮化物半导体的功能层10s和缓冲部50的热膨胀系数与硅衬底40的热膨胀系数不同。由此，当氮化物半导体晶片110从生长温度降低到室温时，张应力被施加到功能层10s和缓冲部50。在传统的氮化物半导体晶片中，由于在温度降低期间施加的张应力，氮化物半导体晶片会以下凸状翘曲。这会在功能层10s中产生裂缝。
在氮化物半导体晶片110中，在向室温降低期间施加到功能层10s的张应力可以被缓冲部50的压应力平衡。例如，抑制了降低到室温的氮化物半导体晶片110的翘曲。由此，在氮化物半导体晶片110中，可以抑制功能层10s中裂缝的出现。
存在这样一种半导体器件：其中，在衬底和功能层之间设置有包含AlmGa1-mN(0≤m≤1)的缓冲层。该缓冲层的Al组成比从衬底朝向功能层降低。在该参考例的半导体器件中，例如，Al组成比按1.0、0.8、0.6、0.4、0.2和0降低。即，该参考例的半导体器件的缓冲层包括五个缓冲层，其中Al组成比均等地分布。AlN和GaN之间的从物理特性取得的a轴方向上的晶格失配度LMc为2.5%。AlN和GaN之间的从实验取得的a轴方向上的晶格失配度LMt是例如1.9%或更大且2.5%或更小。如果这被其中Al组成比均等地分布的五个缓冲层均分，则Z轴方向上的相邻缓冲层之间的a轴方向上的晶格失配度LMx为0.38%或更大且0.50%或更小。
然而，在AlN层和GaN层之间的a轴方向上的晶格失配度LMt被其中使Al组成比均等地分布的五个缓冲层均分的情况下，Z轴方向上的相邻缓冲层之间的a轴方向上的晶格失配度LMx不必都落在0.3%≤LMx≤0.8%的范围内。例如，在AlN上形成100nm的Al0.85Ga0.15N导致Al0.85Ga0.15N的应变生长。于是，AlN和Al0.85Ga0.15N之间的晶格失配度LMx变为0.0%，这小于0.3%。
使Al组成比均等地分布的情况实质上等价于使AlN层和GaN层之间的a轴方向上的晶格失配度LMt均等地分布的情况，这是例如AlmGa1-mN完全弛豫的情况。
在通过例如外延生长来形成缓冲层的情况下，缓冲层受到基础层的结晶度和晶格长度的影响。由此，为了获得完全弛豫的AlmGa1-mN，需要以1000nm以上的非常大的厚度来生长AlmGa1-mN，尽管依赖于Al组成比。
然而，没有压应力被施加在完全弛豫的AlmGa1-mN，因为其a轴方向上的弛豫度SRi为1。由此，完全弛豫的AlmGa1-mN不会对裂缝的抑制做出贡献。因此，在第i缓冲层BFi上设置的第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度SRi需要小于1。在第i缓冲层BFi上形成的第（i+1）缓冲层BF(i+1)的a轴方向上的弛豫度SRi优选地为例如0.65或更小。
此外，在AlmGa1-mN的膜厚度被设置为约1nm或更大且50nm或更小的情况下，AlmGa1- mN可能会经历应变生长。于是，使Al组成比均等地分布不会对应于使AlN和GaN之间的a轴方向上的晶格失配度LMt均等地分布。
在根据该实施例的氮化物半导体晶片110中，例如，AlN和GaN之间的晶格失配度LMt被AlGaN分割，以使Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，与晶格失配度LMx不满足0.3%≤LMx≤0.8%的关系的情况相比，大的压应力可被施加到缓冲部50。
在该实施例中，厚度t1为例如120nm（80nm或更大且180nm或更小）。厚度t2为例如100nm（50nm或更大且150nm或更小）。厚度t3为例如200nm（150nm或更大且250nm或更小）。厚度t4为例如250nm（200nm或更大且300nm或更小）。厚度t5为例如400nm（350nm或更大且450nm或更小）。
或者，厚度t1为例如240nm（200nm或更大且300nm或更小）。厚度t2为例如150nm（100nm或更大且200nm或更小）。厚度t3为例如300nm（250nm或更大且350nm或更小）。厚度t4为例如400nm（350nm或更大且450nm或更小）。厚度t5为例如500nm（450nm或更大且550nm或更小）。
或者，厚度t1为例如360nm（300nm或更大且400nm或更小）。厚度t2为例如200nm（150nm或更大且250nm或更小）。厚度t3为例如400nm（350nm或更大且450nm或更小）。厚度t4为例如500nm（450nm或更大且550nm或更小）。厚度t5为例如600nm（550nm或更大且650nm或更小）。
由此，厚度t2、厚度t3、厚度t4和厚度t5可以对应于厚度t1而变化。根据该实施例，厚度t1-t5不限于上面公开的具体值。例如，可以在这样的范围内适当地设定厚度t2、t3、t4和t5：其中，氮化物晶片110的曲率CF可以随着缓冲层生长的进行而改变。
图8是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图。
如图8所示，在氮化物半导体晶片111中，缓冲部50包括四个氮化物半导体层，即第一到第四缓冲层BF1-BF4。
在该实例中，第四缓冲层BF4包含Alx4Ga1-x4N(0≤x4<x3)。在该实例中，第四缓冲层BF4包含例如GaN。即，在氮化物半导体晶片111中，在作为AlN层的第一缓冲层BF1和作为GaN层的第四缓冲层BF4之间，设置了第二缓冲层BF2和第三缓冲层BF3的两个AlGaN层。
并且在该氮化物半导体晶片111中，缓冲部50被形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的条件。由此，可以抑制功能层10s中的裂缝。
图9是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图。
如图9所示，在氮化物半导体晶片112中，缓冲部50包括六个氮化物半导体层，即第一到第六缓冲层BF1-BF6。
在该实例中，第五缓冲层BF5包含Alx5Ga1-x5N(0<x5<x4)。在该实例中，第五缓冲层BF5包含例如AlGaN。第六缓冲层BF6包含Alx6Ga1-x6N(0≤x6<x5)。第六缓冲层BF6包含例如GaN。第六缓冲层BF6具有在上述第一方向上的晶格长度（第六晶格长度W6）。第六缓冲层BF6满足0.003≤(W6-W5)/W5≤0.008的关系。
在氮化物半导体晶片112中，在作为AlN层的第一缓冲层BF1和作为GaN层的第六缓冲层BF6之间，设置了第二到第五缓冲层BF2-BF5的四个AlGaN层。
并且在该氮化物半导体晶片112中，缓冲部50形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，可以抑制功能层10s中的裂缝。
图10是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图。
如图10所示，在氮化物半导体晶片113中，功能层10s包括第一半导体层10、第二半导体20、发光层30、以及多层部32。即，氮化物半导体晶片113是用于将半导体发光器件制造为氮化物半导体器件的晶片。
第一半导体层10包括氮化物半导体。第一半导体层10包含例如第一导电类型的GaN。第一导电类型是n型，且第二导电类型是p型。或者，第一导电类型可以是p型，且第二导电类型可以是n型。在以下描述中，假设第一导电类型是n型，且第二导电类型是p型。例如，第一半导体层10是n型GaN层。
在缓冲部50上设置第一半导体层10。在第一半导体层10上设置多层部32。在多层部32上设置发光层30。即，在第一半导体层10上设置发光层30，并在第一半导体层10和发光层30之间设置多层部32。在发光层30上设置第二半导体层20。第二半导体层20包含氮化物半导体，并且是第二导电类型。第二半导体层20是例如p型GaN层。通过使发光层30中的电流流过第一半导体层10和第二半导体层20，从发光层30发光。多层部32视情况而被设置在功能层10s上，且可以被省略。
图11是示例出根据第一实施例的另一种氮化物半导体晶片的部分的配置的示意性截面图。
如图11所示，发光层30包括多个势垒层33以及在所述多个势垒层之间设置的阱层34。例如，多个势垒层33和多个阱层34沿着Z轴方向交替地层叠。
阱层34的数量可以是1或2或更多。即，发光层30可以具有SQW（单量子阱）结构或MQW（多量子阱）结构。
势垒层33的带隙能量大于阱层34的带隙能量。阱层34例如由Inα≤Ga1-α≤N(0<α<1)制成。势垒层33由例如GaN制成。
势垒层33包含氮化物半导体，该氮化物半导体包含III族元素和V族元素。阱层34包含氮化物半导体，该氮化物半导体包含III族元素和V族元素。阱层34包含氮化物半导体，该氮化物半导体包含例如铟（In）和镓（Ga）。
图12是示例出根据第一实施例的另一种氮化物半导体晶片的部分的配置的示意性截面图。
如图12所示，多层部32包括交替层叠的多个高带隙能量层35和多个低带隙能量层36。所述多个低带隙能量层36中的每一个被设置在所述多个高带隙能量层35的相邻对之间。所述多个高带隙能量层35包含氮化物半导体。所述多个低带隙能量层36包含氮化物半导体。所述多个低带隙能量层36中的每个带隙能量低于所述多个高带隙能量层35中的每个带隙能量。所述多个低带隙能量层36中的每个带隙能量高于所述多个阱层34中的每个带隙能量。
多层部32是例如超晶格层。
高带隙能量层35包含氮化物半导体，该氮化物半导体包含III族元素和V族元素。低带隙能量层36包含氮化物半导体，该氮化物半导体包含III族元素和V族元素。低带隙能量层36包含氮化物半导体，该氮化物半导体包含例如In和Ga。
在该实例中，氮化物半导体晶片113还包括中间层60。
中间层60被设置在缓冲部50和功能层10s之间。中间层60包括第一层61、第二层62和第三层63。第二层62被设置在第一层61上。第三层63被设置在第一层61上且在第一层61和第二层62之间。例如，第一层61、第三层62和第二层62的以该顺序层叠的组沿着Z轴方向多次层叠。
第一层61包含含有Al的氮化物半导体。第二层62包含具有比第一层61低的Al组成比的氮化物半导体。第三层63包含含有Al的氮化物半导体。第三层63的Al组成比低于第一层61的Al组成比，并且高于第二层62的Al组成比。第二层62是例如GaN层。第三层63是例如AlGaN层。
第一层61的厚度为例如12nm（例如，10nm或更大且14nm或更小）。第二层62的厚度为例如450nm（例如，300nm或更大且600nm或更小）。第三层63的厚度为例如20nm（例如，15nm或更大且25nm或更小）。
通过设置中间层60，例如，抑制了由硅衬底40和功能层10s之间的晶格失配引起的缺陷诸如穿透位错（threading dislocation）的传播。由此，例如，可以改善氮化物半导体器件的性能。在中间层60中，第三层63是根据需要而设置的，并且可以被省略。
在该实例中，氮化物半导体晶片113还包括基础层70。
基础层70被设置在缓冲部50和功能层10s之间。在该实例中，在中间层60和功能层10s之间设置基础层70。基础层70包含氮化物半导体。基础层70中包含的杂质的浓度低于功能层10s中包含的杂质的浓度。基础层70中包含的杂质的浓度低于第一半导体层10中包含的杂质的浓度。基础层70是例如非掺杂的GaN层（i-GaN层）。基础层70的厚度为例如500nm或更大。基础层70是根据需要而设置的，并且可以被省略。
并且在氮化物半导体晶片113中，缓冲部50被形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，可以抑制功能层10s中裂缝的出现。此外，在氮化物半导体晶片113中，通过设置中间层60，例如，抑制了到功能层10s的位错的传播。
图13是示例出根据第一实施例的另一种氮化物半导体晶片的配置的示意性截面图。
如图13所示，在氮化物半导体晶片114中，功能层10s包括在缓冲部50上设置的第三半导体层83以及在第三半导体层83上设置的且具有比第三半导体层83大的带隙的第四半导体层。该氮化物半导体晶片114是用于将例如基于GaN的HEMT制造为氮化物半导体器件的晶片。
第三半导体层83是沟道层。第四半导体层84是势垒层。第三半导体层83和第四半导体层84形成异质结。第三半导体层83由例如AlGaN或GaN构成。第四半导体层84由例如AlGaN或GaN构成。第三半导体层83是例如非掺杂的。例如，第三半导体层83不包含杂质。第四半导体层84是例如非掺杂的或者是n型的。例如，第四半导体层84不包含杂质，或者包含n型杂质。第三半导体层83是例如非掺杂的GaN层。第四半导体层84是例如非掺杂的或n型AlGaN层。
在第四半导体层84上，设置彼此分离的源极电极85和漏极电极86。源极电极85和漏极电极86中的每一者与第四半导体层84的表面欧姆接触。在源极电极85和漏极电极86之间的第四半导体层84上设置栅极电极87。栅极电极87与第四半导体层84的表面肖特基接触。
第四半导体层84的晶格常数小于第三半导体层83的晶格常数。这在第四半导体层84中产生应变。通过压电效应，在第四半导体层84中发生压电极化。由此，在第三半导体层83中与第四半导体层84的界面附近形成二维电子气体88。通过控制施加到栅极电极87的电压，栅极87下方的二维电子气体88的浓度增大或减小。这控制在源极电极85和漏极电极86之间流动的电流。
并且在该氮化物半导体晶片114中，缓冲部50被形成为使得Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx满足0.3%≤LMx≤0.8%的关系。由此，可以抑制功能层10s中裂缝的发生。
（第二实施例）
图14是示例出根据第二实施例的氮化物半导体器件的配置的示意性截面图。
如图14所示，根据该实施例的氮化物半导体器件210包括缓冲部50和功能层10s。
氮化物半导体器件210是由氮化物半导体晶片110制成的。在硅衬底40上形成缓冲部50。在氮化物半导体器件210中，硅衬底40可被省略。缓冲部50和功能层10s可基于参考第一实施例所述的配置。
由此，提供了这样的氮化物半导体器件210，其中功能层10s中裂缝的发生被抑制。
（第三实施例）
第三实施例涉及制造氮化物半导体晶片的方法。该实施例对应于用于制造氮化物半导体器件的方法的一部分。
图15A到15D是示例出根据第三实施例的制造氮化物半导体晶片的方法的顺序示意性截面图。
如图15A所示，在硅衬底40上形成第一缓冲层BF1。例如，形成具有120nm厚度的AlN层作为第一缓冲层BF1。在第一缓冲层BF1上形成第二缓冲层BF2。例如，形成具有100nm厚度和50%的Al组成比的AlGaN层作为第二缓冲层BF2。在第二缓冲层BF2上形成第三缓冲层BF3。例如，形成具有200nm厚度和30%的Al组成比的AlGaN作为第三缓冲层BF3。在第三缓冲层BF3上形成第四缓冲层BF4。例如，形成具有250nm厚度和15%的Al组成比的AlGaN层作为第四缓冲层BF4。在第四缓冲层BF4上形成第五缓冲层BF5。例如，形成具有400nm厚度的GaN层作为第五缓冲层BF5。由此，在硅衬底40上形成缓冲部50。
在缓冲部50中，第二到第四缓冲层BF2-BF4的AlGaN层的Al组成比被调整，以便在第一到第五缓冲层BF1-BF5中，Z轴方向上的相邻缓冲层的a轴方向上的所有晶格失配度LMx都满足0.3%≤LMx≤0.8%的关系。由此，与不满足0.3%≤LMx≤0.8%的关系的情况相比，更大的压应力被施加到缓冲部50。这抑制了稍后形成的功能层10s中裂缝的发生。
如图15B所示，在缓冲部50（第五缓冲层BF5）上形成第一层61。例如，形成具有12nm厚度的AlN层作为第一层61。在第一层61上形成第三层63。例如，形成具有24nm厚度的AlGaN层作为第三层63。在第三层63上形成第二层62。例如，形成具有350nm厚度的GaN层作为第二层62。第一层61、第三层63和第二层62的形成被重复多次。由此，第一层61、第三层63和第二层62的组被层叠多次。因此，在缓冲部50上形成中间层60。
如图15C所示，在中间层60上形成基础层70。例如，形成具有1000nm厚度的i-GaN层作为基础层70。
如图15D所示，在基础层70上，形成第一半导体层10。例如，形成具有1000nm厚度的n型GaN层作为第一半导体层10。
在第一半导体层10上形成交替层叠的多个高带隙能量层35和低带隙能量层36。高带隙能量层35是例如GaN层。低带隙能量层36是例如InGaN层。由此，在第一半导体层10上形成多层部32。
在多层部32上形成交替层叠的多个势垒层33和阱层34。势垒层33是例如GaN层。阱层34是例如InGaN层。由此，在多层部32上形成发光层30。
在发光层30上形成第二半导体层20。例如，形成具有100nm厚度的p-型GaN层作为第二半导体层20。由此，在基础层70上形成功能层70s。
因此，完成了氮化物半导体晶片113。
在该实施例中，半导体层的生长可以基于例如金属有机化学气相沉积（MOCVD）方法、金属有机气相外延（MOVPE）方法、分子束外延（MBE）方法以及卤化物气相外延（HVPE）方法。
例如，在使用MOCVD方法或MOVPE方法的情况下，以下材料可被用于形成每个半导体层。作为Ga的材料，例如，可以使用TMGa（三甲基镓）和TEGa（三乙基镓）。作为In的材料，例如，可以使用TMIn（三甲基铟）和TEIn（三乙基铟）。作为Al的材料，例如，可以使用TMAl（三甲基铝）。作为N的材料，例如，可以使用NH3（氨气）、MMHy（一甲基肼）和DMHy（二甲基肼）。作为Si的材料，例如，可以使用SiH4（甲硅烷）和Si2H6（乙硅烷）。
图16是示例出根据第三实施例的制造氮化物半导体晶片的方法的流程图。
如图16所示，根据该实施例的制造氮化物半导体晶片的方法包括用于形成缓冲部50的步骤S110和用于形成功能层10s的步骤S120。
在步骤S110中，例如，执行参考图15A描述的处理。在步骤S120,中，例如，执行参考图15D描述的处理。
由此，制成氮化物半导体晶片，其中功能层10s中裂缝的发生被抑制。
在根据实施例从具有功能层10s的氮化物半导体晶片制造氮化物半导体器件的情况下，至少部分硅衬底和/或至少部分缓冲部50可被去除，并且功能层10s以及硅衬底和缓冲部50的剩余部分（如果有的话）可被接合到另一衬底。
各实施例提供了其中裂缝受到抑制的氮化物半导体晶片、氮化物半导体器件以及制造氮化物半导体晶片的方法。
在本说明书中，“氮化物半导体”包括化学式为BxInyAlzGa1-x-y-zN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z≤1)的任何组成的半导体，其中组成比x、y和z在各自范围内变化。此外，“氮化物半导体”还包括：进一步包含除了N（氮）以外的V族元素的上述化学式的那些氮化物半导体、进一步包含为了控制诸如导电类型的各种材料特性而添加的各种元素的那些氮化物半导体、以及进一步包含各种非故意添加的元素的那些氮化物半导体。
上面参考实例描述了本发明的实施例。然而，本发明的实施例不限于这些实例。例如，在氮化物半导体晶片和氮化物半导体器件中包括的各个部件——例如硅衬底、缓冲部、功能层、第一到第n缓冲层、中间层和基础层——的任何特定配置都被包含在本发明的范围内，只要本领域技术人员可以通过从常规已知的配置中适当地选择这样的配置来类似地实施本发明并实现类似的效果。
尽管已经描述了特定的实施例，但这些实施例仅通过实例的方式给出，且并不旨在限制本发明的范围。实际上，在此描述的新颖实施例可以以多种其他形式来实现；此外，可以在不偏离本发明的精神的情况下对在此描述的实施例的形式进行各种省略、替换和改变。附图及其等价物旨在涵盖落在本发明的范围和精神内的这种形式或修改。

Claims (19)

1.一种氮化物半导体晶片，包括：
硅衬底；
缓冲部，其被设置在所述硅衬底上且包括包含氮化物半导体的第一到第n缓冲层，其中n是4或更大的整数，所述第一到第n缓冲层中的第i缓冲层具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi，其中i是1或更大且小于n的整数，在所述第i缓冲层上设置的第(i+1)缓冲层具有在所述第一方向上的晶格长度W(i+1)，并且在所有所述第一到第n缓冲层中，所述第i缓冲层和所述第(i+1)缓冲层满足0.003≤(W(i+1)-Wi)/Wi≤0.008的关系；以及
功能层，其被设置在所述缓冲部上且包含氮化物半导体，
其中，所述第(i+1)缓冲层与所述第i缓冲层接触。
2.根据权利要求1所述的晶片，其中
所述主表面是c面，并且
所述第一方向是a轴方向。
3.根据权利要求1所述的晶片，其中，
所述第一缓冲层包含Alx1Ga1-x1N，其中0<x1≤1，
所述第n缓冲层包含AlxnGa1-xnN，其中0≤xn<1，并且
所述第一缓冲层和所述第n缓冲层之间的所述第i缓冲层包含AlxiGa1-xiN，其中0<xi<1。
4.根据权利要求3所述的晶片，其中，所述第(i+1)缓冲层的Al组成比低于所述第i缓冲层的Al组成比。
5.根据权利要求1所述的晶片，其中，所述第一缓冲层和所述第n缓冲层之间的所述第一方向上的晶格失配度为1.9％或更大且2.5％或更小。
6.根据权利要求1所述的晶片，其中，n是9或更小。
7.根据权利要求1所述的晶片，其中，所述第(i+1)缓冲层具有0.65或更小的弛豫度。
8.根据权利要求1所述的晶片，其中，所述功能层包括：
在所述缓冲部上设置的第一导电类型的第一半导体层；
在所述第一半导体层上设置的发光层；以及
在所述发光层上设置的第二导电类型的第二半导体层。
9.根据权利要求8所述的晶片，其中
所述发光层包括多个势垒层以及在所述多个势垒层之间设置的阱层，并且
所述势垒层的带隙能量大于所述阱层的带隙能量。
10.根据权利要求9所述的晶片，其中
所述势垒层包含含有III族元素和V族元素的氮化物半导体，并且
所述阱层包含含有III族元素和V族元素的氮化物半导体。
11.根据权利要求8所述的晶片，其中
所述功能层还包括多层部，所述多层部被设置在所述第一半导体层和所述发光层之间，
所述多层部包括多个高带隙能量层以及在所述多个高带隙能量层之间设置的低带隙能量层，并且
所述低带隙能量层的带隙能量低于所述高带隙能量层的带隙能量。
12.根据权利要求1所述的晶片，还包括：
中间层，其被设置在所述缓冲部和所述功能层之间，
其中，所述中间层包括第一层和第二层，所述第一层包含含Al的氮化物半导体，所述第二层被在所述第一层上且包含具有比所述第一层低的Al组成比的氮化物半导体。
13.根据权利要求12所述的晶片，其中
所述中间层还包括第三层，所述第三层包含含Al的氮化物半导体且被设置在所述第一层和所述第二层之间，并且
所述第三层的Al组成比低于所述第一层的Al组成比并且高于所述第二层的Al组成比。
14.根据权利要求1所述的晶片，还包括：
基础层，其被设置在所述缓冲部和所述功能层之间且包含氮化物半导体，
其中，所述基础层的氮化物半导体中包含的杂质的浓度低于所述功能层的氮化物半导体中包含的杂质的浓度。
15.根据权利要求1所述的晶片，其中
所述功能层包括第三半导体层和第四半导体层，所述第三半导体层被设置在所述缓冲部上，所述第四半导体层被设置在所述第三半导体层上且与所述第三半导体层形成异质结，并且
所述第四半导体层的带隙大于所述第三半导体层的带隙。
16.根据权利要求15所述的晶片，其中，所述第四半导体层的晶格常数小于所述第三半导体层的晶格常数。
17.根据权利要求3所述的晶片，其中
所述第一缓冲层是AlN，并且
所述第n缓冲层是GaN。
18.一种氮化物半导体器件，包括：
缓冲部，其被形成在硅衬底上且包括包含氮化物半导体的第一到第n缓冲层，其中n是4或更大的整数，所述第一到第n缓冲层中的第i缓冲层具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi，其中i是1或更大且小于n的整数，在所述第i缓冲层上设置的第(i+1)缓冲层具有在所述第一方向上的晶格长度W(i+1)，并且在所有所述第一到第n缓冲层中，所述第i缓冲层和所述第(i+1)缓冲层满足0.003≤(W(i+1)-Wi)/Wi≤0.008的关系；以及
功能层，其被设置在所述缓冲部上且包含氮化物半导体，
其中，所述第(i+1)缓冲层与所述第i缓冲层接触。
19.一种制造氮化物半导体晶片的方法，包括：
在硅衬底上形成缓冲部，所述缓冲部包括包含氮化物半导体的第一到第n缓冲层，其中n是4或更大的整数，所述第一到第n缓冲层中的第i缓冲层具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi，其中i是1或更大且小于n的整数，在所述第i缓冲层上设置的第(i+1)缓冲层具有在所述第一方向上的晶格长度W(i+1)，并且在所有所述第一到第n缓冲层中，所述第i缓冲层和所述第(i+1)缓冲层满足0.003≤(W(i+1)-Wi)/Wi≤0.008的关系；以及
在所述缓冲部上形成包含氮化物半导体的功能层，
其中，所述第(i+1)缓冲层与所述第i缓冲层接触。
CN201310331650.XA 2012-09-05 2013-08-01 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法 Active CN103682009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012195586A JP5362085B1 (ja) 2012-09-05 2012-09-05 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP195586/2012 2012-09-05

Publications (2)

Publication Number Publication Date
CN103682009A CN103682009A (zh) 2014-03-26
CN103682009B true CN103682009B (zh) 2017-04-12

Family

ID=48740979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310331650.XA Active CN103682009B (zh) 2012-09-05 2013-08-01 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法

Country Status (5)

Country Link
US (1) US9053931B2 (zh)
EP (1) EP2706558B1 (zh)
JP (1) JP5362085B1 (zh)
KR (2) KR101497823B1 (zh)
CN (1) CN103682009B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
CN105304774B (zh) * 2015-11-03 2017-12-29 湘能华磊光电股份有限公司 一种led外延层生长方法
CN105304773B (zh) * 2015-11-03 2017-09-15 湘能华磊光电股份有限公司 一种led外延层生长方法
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
US10600645B2 (en) 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
KR101986807B1 (ko) 2018-12-29 2019-06-07 (유)현대기공 볼트 표면처리를 위한 자동이송장치
CN109887678B (zh) * 2019-04-09 2023-10-27 合肥神马科技集团有限公司 一种同心绞储线装置
CN112331751A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种深紫外led外延片及其制造方法
JP7462544B2 (ja) 2020-12-11 2024-04-05 株式会社東芝 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340415B2 (ja) * 1993-03-15 2002-11-05 株式会社東芝 化合物半導体素子およびその製造方法
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP4327339B2 (ja) * 2000-07-28 2009-09-09 独立行政法人物質・材料研究機構 半導体層形成用基板とそれを利用した半導体装置
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
WO2003063215A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
CN1510764A (zh) * 2002-12-23 2004-07-07 威凯科技股份有限公司 高晶格匹配性的发光元件
JP2004289005A (ja) * 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7851780B2 (en) * 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
WO2009039402A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP4644754B2 (ja) * 2008-03-13 2011-03-02 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
JPWO2009119356A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
KR101497823B1 (ko) 2015-03-02
KR20140133495A (ko) 2014-11-19
JP2014053385A (ja) 2014-03-20
JP5362085B1 (ja) 2013-12-11
CN103682009A (zh) 2014-03-26
KR20140031789A (ko) 2014-03-13
EP2706558A1 (en) 2014-03-12
US20140061693A1 (en) 2014-03-06
KR101528428B1 (ko) 2015-06-11
EP2706558B1 (en) 2017-09-06
US9053931B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
CN103682009B (zh) 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
US9349590B2 (en) Method for manufacturing nitride semiconductor layer
US9397167B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
US20030057434A1 (en) Semiconductor device having improved buffer layers
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US8772800B2 (en) Semiconductor light-emitting device
US20140231824A1 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
JP3976723B2 (ja) 半導体素子およびその製造方法
US9065003B2 (en) Semiconductor light emitting device and semiconductor wafer
KR20110103607A (ko) 반도체 발광소자 및 그 제조방법
JP5881560B2 (ja) 半導体発光装置及びその製造方法
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5996499B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2013084957A (ja) 半導体発光素子
KR20120128088A (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant