CN103663348A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN103663348A
CN103663348A CN201310397636.XA CN201310397636A CN103663348A CN 103663348 A CN103663348 A CN 103663348A CN 201310397636 A CN201310397636 A CN 201310397636A CN 103663348 A CN103663348 A CN 103663348A
Authority
CN
China
Prior art keywords
electronic installation
chip
semiconductor chip
mems
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310397636.XA
Other languages
English (en)
Inventor
渡边贤哉
奥山规生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN103663348A publication Critical patent/CN103663348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in subclass H10F
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/117—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提供电子装置，能够实现小型化。电子装置（100）包含：层叠体（2），其由设置有半导体元件的多个半导体芯片（10、20、30）层叠而成；贯通电极（4、6、8），其贯通半导体芯片（10、20、30），将多个半导体芯片（10、20、30）的半导体元件之间电连接；以及设置有MEMS元件的MEMS芯片（40），其载置在层叠体（2）上，在MEMS芯片（40）上设置有与贯通电极（8）连接的安装盘（42）。

Description

电子装置
技术领域
本发明涉及电子装置。
背景技术
MEMS（Micro Electro Mechanical Systems：微机电系统）是微小构造体形成技术之一，是指例如制作微米级的微细电子机械系统的技术及其产品。
近年来，在以石英振荡器和陶瓷振荡器为代表的定时器件领域中，使用了MEMS元件的定时器件（timming device）受到关注。另外，在汽车和控制器等领域中，作为检测位置信息的手段，使用了MEMS元件的加速度传感器和陀螺传感器受到关注。在这样的使用了MEMS元件的电子装置中，通过将MEMS元件与存储器、逻辑电路相组合，实现了附加价值高的功能。
例如，在专利文献1中公开了如下的电子装置：该电子装置通过引线接合将形成有MEMS元件的MEMS芯片与形成有集成电路的控制用芯片电连接。
专利文献1：国际公开第2007/147137号
但是，在专利文献1的电子装置中，由于是通过引线接合来连接MEMS芯片与控制用芯片，因此很难实现装置的小型化。例如，在专利文献1的电子装置中，在控制用芯片上设置有用于连接接合线的区域，因此控制用芯片不得不大于MEMS芯片，很难实现小型化。
发明内容
本发明的几个方式的目的之一在于，提供能够实现小型化的电子装置。
本发明的电子装置包含：层叠体，该层叠体由设置有半导体元件的多个半导体芯片层叠而成；贯通电极，该贯通电极贯通所述半导体芯片，将多个所述半导体芯片的所述半导体元件之间电连接；以及设置有MEMS元件的MEMS芯片，该MEMS芯片载置在所述层叠体上，在所述MEMS芯片上设置有与所述贯通电极连接的安装盘。
根据这种电子装置，利用贯通电极将半导体芯片之间连接，并且MEMS芯片通过安装盘与贯通电极连接，因此，例如与利用引线接合将半导体芯片之间、以及MEMS芯片与半导体芯片之间连接的情况相比，能够实现小型化。而且，不必在MEMS芯片上形成贯通电极，因此构成MEMS芯片的基板的选择自由度高。
在本发明的电子装置中，也可以是，在所述层叠体的与所述MEMS芯片相对的表面上设置有凹部。
根据这种电子装置，能够缓解施加给MEMS芯片的应力。
在本发明的电子装置中，也可以是，与所述MEMS芯片相对的所述半导体芯片的所述半导体元件设置在所述MEMS芯片侧的表面上。
根据这种电子装置，能够通过MEMS芯片减少照射到半导体元件的放射线量。
在本发明的电子装置中，也可以是，所述电子装置包含导热部，该导热部贯通所述半导体芯片，并且具有比所述半导体芯片高的导热率，所述导热部与所述半导体元件电分离。
根据这种电子装置，能够抑制装置的温度上升。
在本发明的电子装置中，也可以是，从所述半导体芯片的层叠方向观察，所述贯通电极形成在所述半导体芯片的中央部。
根据这种电子装置，能够减小半导体芯片中使用的信号的延迟时间。
在本发明的电子装置中，也可以是，在所述MEMS芯片上设置有用于向所述半导体元件提供电源电压的电容器。
根据这种电子装置，能够实现电源的稳定化。
在本发明的电子装置中，也可以是，包含有散热部，该散热部形成在所述MEMS芯片的与所述层叠体相反侧的表面上。
根据这种电子装置，能够抑制装置的温度上升。
附图说明
图1是示意地示出第1实施方式的电子装置的剖面图。
图2是示意地示出第1实施方式的电子装置的俯视图。
图3是示意地示出第1实施方式的电子装置的MEMS芯片的剖面图。
图4是示意地示出第1实施方式的第1变形例的电子装置的剖面图。
图5是示意地示出第1实施方式的第2变形例的电子装置的剖面图。
图6是示意地示出第1实施方式的第2变形例的电子装置的俯视图。
图7是示意地示出第1实施方式的第3变形例的电子装置的剖面图。
图8是示意地示出第1实施方式的第3变形例的电子装置的俯视图。
图9是示意地示出第1实施方式的第4变形例的电子装置的剖面图。
图10是示意地示出第1实施方式的第5变形例的电子装置的剖面图。
图11是示意地示出第2实施方式的电子装置的剖面图。
图12是示意地示出第2实施方式的变形例的电子装置的剖面图。
图13是示出第3实施方式的振荡器的电路图。
图14是示出第3实施方式的变形例的振荡器的电路图。
标号说明
2...层叠体，4、6、8...贯通电极，10...第1半导体芯片，14...元件形成区域，20...第2半导体芯片，24...元件形成区域，30...第3半导体芯片，34...元件形成区域，40...MEMS芯片，42...安装盘，42a...安装盘，44...元件形成区域，100...电子装置，110a...输入端子，110b...输出端子，120...电阻，130...第1电容器，132...第2电容器，140...分频电路，200...电子装置，210...凹部，300...电子装置，310、320、330...导热部，400...电子装置，410...基板，411...基底层，420...MEMS元件，420a...第1端子，420b...第2端子，422...第1电极，424...第2电极，430、432、434...层间绝缘层，440...空腔部，450、452、454...包围壁，456...第1覆盖层，456a...贯通孔，458...第2覆盖层，460...配线，462...过孔，464...配线，470...钝化层，480...保护膜，500...电子装置，510...电源电容器，510a...第1电极，510b...第2电极，600...电子装置，610...散热部，700...电子装置，701...封装，710...封装基座，712...凹部，720...盖，730...引线框，732...背面电极，734...引线，800...电子装置，810...树脂，820...焊球，830...背面电极。
具体实施方式
以下，参照附图详细说明本发明的优选实施方式。另外，以下说明的实施方式不对权利要求书中记载的本发明的内容进行不当的限定。另外，以下说明的结构并非都是本发明的必要构成要件。
1.第1实施方式
1.1.电子装置
首先，参照附图来说明第1实施方式的电子装置。图1是示意地示出本实施方式的电子装置100的剖面图。图2是示意地示出本实施方式的电子装置100的俯视图。另外，图1是图2的I-I线剖面图。另外，在图1和图2中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
如图1所示，电子装置100包含：由半导体芯片10、20、30层叠而成的层叠体2；贯通电极4、6、8；以及MEMS芯片40。
层叠体2是层叠多个半导体芯片10、20、30而构成的。在图示的例子中，由第1半导体芯片10、第1半导体芯片10上的第2半导体芯片20、以及第2半导体芯片20上的第3半导体芯片30构成了层叠体2。另外，构成层叠体2的半导体芯片的数量只要是两个以上即可，没有特别限定。也可以在相邻的半导体芯片10、20、30之间形成有绝缘层（未图示）。即，第2半导体芯片20可以隔着绝缘层而层叠在第1半导体芯片10上，第3半导体芯片30可以隔着绝缘层而层叠在第2半导体芯片20上。
在半导体芯片10、20、30中设置有半导体元件。半导体芯片10、20、30例如构成为包含基板、形成在基板上的半导体元件、以及与半导体元件连接的配线。在图示的例子中，第1半导体芯片10具有形成有半导体元件的元件形成区域14。第2半导体芯片20具有形成有半导体元件的元件形成区域24。第3半导体芯片30具有形成有半导体元件的元件形成区域34。半导体芯片10、20、30例如可以是在元件形成区域14、24、34上形成有逻辑电路的逻辑芯片。另外，半导体芯片10、20、30例如也可以是在元件形成区域14、24、34上形成有非易失性存储器的存储器芯片。在图示的例子中，元件形成区域14、24、34形成在各半导体芯片10、20、30的上表面（MEMS芯片40侧的表面）。另外，虽然未图示，但元件形成区域14、24、34也可以形成在各半导体芯片10、20、30的下表面（与MEMS芯片40相反侧的表面）上。从半导体芯片10、20、30的层叠方向观察，第1半导体芯片10、第2半导体芯片20以及第3半导体芯片30例如具有相同的形状，并且为相同的大小。半导体芯片10、20、30的平面形状（从半导体芯片10、20、30的层叠方向观察的形状）例如为四边形。
贯通电极4贯通第1半导体芯片10。贯通电极4在半导体芯片10、20、30的层叠方向上，从第1半导体芯片10的上表面延伸到下表面。贯通电极4与形成于元件形成区域14的半导体元件电连接。另外，贯通电极4与贯通电极6连接。在图示的例子中，虽然在第1半导体芯片10上形成有四个贯通电极4，但是其数量没有特别限定。
贯通电极6贯通第2半导体芯片20。贯通电极6在半导体芯片10、20、30的层叠方向上，从第2半导体芯片20的上表面延伸到下表面。贯通电极6与形成于元件形成区域24的半导体元件电连接。另外，贯通电极6与贯通电极4和贯通电极8连接。虽然在第2半导体芯片20上形成有四个贯通电极6，但是其数量没有特别限定。
贯通电极8贯通第3半导体芯片30。贯通电极8在半导体芯片10、20、30的层叠方向上，从第3半导体芯片30的上表面延伸到下表面。贯通电极8与形成于元件形成区域34的半导体元件电连接。另外，贯通电极8与贯通电极6和安装盘42连接。虽然在第3半导体芯片30上形成有四个贯通电极8，但是其数量没有特别限定。
贯通电极4、6、8是Si贯通电极（through-silicon via，TSV）。贯通电极4、贯通电极6以及贯通电极8连接成一体，并且贯通层叠体2。贯通电极4、6、8将半导体芯片10、20、30的半导体元件之间电连接。而且，贯通电极4、6、8将半导体芯片10、20、30的各半导体元件与形成于MEMS芯片40的MEMS元件电连接。贯通电极4、6、8的材质例如是W、Cu、Al、Ag、Au等。另外，贯通电极4、6、8也可以具有由TiN、Ti等构成的势垒层。
贯通电极4例如通过如下方式来形成：从第1半导体芯片10的与形成有元件形成区域14的表面（正面）相反侧的表面（背面）侧形成贯通孔，并用上述金属材料填充该贯通孔，由此形成所述贯通电极4。贯通电极6、8也同样地形成。层叠体2例如通过如下方式来形成：以贯通电极4、6彼此连接的方式在第1半导体芯片10上层叠第2半导体芯片20，以贯通电极6、8彼此连接的方式在第2半导体芯片20上层叠第3半导体芯片30，由此形成所述层叠体2。例如使用微凸块（micro bump）等进行贯通电极4、6、8之间的连接。
MEMS芯片40载置在层叠体2上。在图示的例子中，MEMS芯片40载置在第3半导体芯片30上。在电子装置100中，按照第1半导体芯片10、第2半导体芯片20、第3半导体芯片30、MEMS芯片40的顺序，层叠第1半导体芯片10、第2半导体芯片20、第3半导体芯片30、MEMS芯片40。MEMS芯片40具有形成有MEMS元件的元件形成区域44。元件形成区域44形成在层叠体2侧（在图示的例子中为下表面）。
在MEMS芯片40上设置有与贯通电极8连接的安装盘42。安装盘42在图示的例子中与贯通电极8连接。安装盘42是用于将MEMS芯片40安装到第3半导体芯片30（层叠体2）上的端子。安装盘42与贯通电极8接合。安装盘42可以通过焊料等接合部件与贯通电极8接合。安装盘42与MEMS元件电连接。因此，MEMS芯片40的MEMS元件与半导体芯片10、20、30的半导体元件经由安装盘42和贯通电极4、6、8而电连接。这样，在电子装置100中，由于MEMS芯片40的MEMS元件与半导体芯片10、20、30的半导体元件经由安装盘42和贯通电极4、6、8而电连接，因此在MEMS芯片40上没有形成贯通电极（TSV）。虽然在图示的例子中，在MEMS芯片40上设置有四个安装盘42，但是其数量没有限定。从半导体芯片10、20、30的层叠方向观察，安装盘42以与贯通电极8重叠的方式进行配置。
与MEMS芯片40相对的第3半导体芯片30的元件形成区域34设置在MEMS芯片40侧的表面（在图示的例子中为上表面）。另外，MEMS芯片40配置在第3半导体芯片30的元件形成区域34的上方。因此，MEMS芯片40能够遮挡向第3半导体芯片30的元件形成区域34行进的α线等放射线。因此，能够减少照射到第3半导体芯片30的元件形成区域34的放射线量。由此，能够减少形成于元件形成区域34的半导体元件的软错误（soft error）的产生。例如，MEMS芯片40的厚度t比α线的入射深度大。具体地讲，MEMS芯片40的厚度t例如为30μm以上。由此，能够更有效地减少半导体元件的软错误的产生。另外，α线等的放射线源是在封装时使用的树脂（模塑树脂）等。
以下，对MEMS芯片40的结构进行更具体的说明。图3是示意地示出MEMS芯片40的一部分的剖面图。另外，在图3中，为了便于说明，与图1上下颠倒地进行了描述。此处，对MEMS芯片40的MEMS元件420为MEMS振子的情况进行说明。
如图3所示，MEMS芯片40例如构成为包含基板410、MEMS元件420、层间绝缘层430、432、434、包围壁450、452、454、覆盖层456、458、安装盘42、配线460、462、464、钝化层470、保护膜480。
作为基板410，例如使用硅基板等半导体基板。作为基板410，也可以使用陶瓷基板、玻璃基板、蓝宝石基板、金刚石基板、合成树脂基板等各种基板。由于在MEMS芯片40上没有设置贯通电极，因此作为基板410，不限于硅基板，可以使用上述的各种基板。即，对于MEMS芯片40而言，基板410的选择自由度高。
在基板410上形成有基底层411。基底层411例如是LOCOS（local oxidation ofsilicon：硅局部氧化）绝缘层、半嵌入式（Semi-Recess）LOCOS绝缘层、沟槽绝缘层。
MEMS元件420形成在基底层411上（基板410的上方），收纳在空腔部440中。MEMS元件420例如是悬臂梁型的MEMS振子。在图示的例子中，MEMS元件420具有：形成在基底层411上的第1电极422；与第1电极422隔开间隔而形成的第2电极424。
第2电极424可以具有与第1电极422相对地配置的梁部。在MEMS元件420中，当在第1电极422和第2电极424之间施加电压（交变电压）时，通过在电极422、424之间产生的静电力，能够使得梁部在基板410的厚度方向上振动。在电子装置100中，由形成在半导体芯片10、20、30的元件形成区域14、24、34中的集成电路（半导体元件）、和形成在MEMS芯片40中的MEMS元件420构成振荡电路。该集成电路与MEMS元件420经由贯通电极4、6、8以及安装盘42而电连接。
另外，MEMS元件420不限于振子，例如也可以是加速度传感器、陀螺传感器、微致动器等各种MEMS元件。
包围壁450、452、454以及覆盖层456、458划定（规定）了收纳MEMS元件420的空腔部440。空腔部440内例如为减压状态。虽然层间绝缘层430、432、434是从基板410侧起，按照层间绝缘层430、层间绝缘层432、层间绝缘层434的顺序设置了三层，但是其数量没有特别限定。
第1覆盖层456从上方覆盖空腔部440而形成。在第1覆盖层456上设置有贯通孔456a。在形成空腔部440的工序中，可以穿过贯通孔456a来供给蚀刻液或蚀刻气。
第2覆盖层458配置在第1覆盖层456上。第2覆盖层458封闭了形成在第1覆盖层456上的贯通孔456a。由此，能够防止气体等经由贯通孔456a从外部侵入到空腔部440。
配线460形成在层间绝缘层432上。配线460例如与MEMS元件420电连接。配线460经由贯通层间绝缘层434的配线462、钝化层470上的配线464而与安装盘42电连接。即，安装盘42与MEMS元件420电连接。安装盘42形成在配线464上。安装盘42与贯通第3半导体芯片30的贯通电极8连接。即，MEMS芯片40面朝下（facedown）安装在第3半导体芯片30（层叠体2）上。
保护膜480设置在钝化层470上、第2覆盖层458上以及配线464上。保护膜480保护MEMS元件420和配线464等。安装盘42从保护膜480露出。
本实施方式的电子装置100例如具有以下特征。
在电子装置100中，包含：由设置有半导体元件的多个半导体芯片10、20、30层叠而成的层叠体2；贯通半导体芯片10、20、30而将半导体芯片10、20、30的半导体元件之间电连接的贯通电极4、6、8；以及载置在层叠体2上的、设置有MEMS元件420的MEMS芯片40，在MEMS芯片40上设置有与贯通电极8连接的安装盘42。这样，在电子装置100中，由于是通过贯通电极4、6、8将半导体芯片10、20、30之间相连，因此例如与通过引线接合将半导体芯片10、20、30之间相连的情况相比，能够实现小型化。
而且，在电子装置100中，在MEMS芯片40上设置有与贯通电极8连接的安装盘42。即，MEMS芯片40通过安装盘42与第3半导体芯片30连接。因此，在MEMS芯片40上没有形成贯通电极（TSV）。因此，能够使得MEMS芯片40自身实现小型化，能够实现装置的小型化。而且，由于在MEMS芯片40上没有形成贯通电极，因此作为基板410，可以使用硅基板以外的各种基板，基板410的选择自由度高。
根据电子装置100，在MEMS芯片40上不形成集成电路，而在半导体芯片10、20、30上形成集成电路，由此，例如可以使用比半导体芯片10、20、30的工艺技术时代老的MEMS芯片40的工艺技术时代的技术。由此，能够实现低成本化。
根据电子装置100，由于与MEMS芯片40相对的第3半导体芯片30的半导体元件设置在MEMS芯片40侧的表面，因此能够利用MEMS芯片40减少照射到半导体元件（元件形成区域34）的α线等的放射线量。由此，能够抑制由放射线引起的半导体元件的软错误的产生。
1.2.电子装置的变形例
接着，对第1实施方式的电子装置的变形例进行说明。以下，在本实施方式的变形例的电子装置中，对于具有与上述的电子装置100的构成部件相同的功能的部件附上相同的标号，省略其详细的说明。
（1）第1变形例
首先，参照附图对第1变形例进行说明。图4是示意地示出第1变形例的电子装置200的剖面图。另外，在图4中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
在电子装置200中，如图4所示，在层叠体2的与MEMS芯片40相对的表面上，形成有凹部210。在图示的例子中，在第3半导体芯片30的与MEMS芯片40相对的表面（在图示的例子中为上表面）上形成有凹部210。凹部210例如是通过对第3半导体芯片30的背面侧（与形成有元件形成区域34的表面相反侧的表面）进行蚀刻而形成的。
在电子装置200中，元件形成区域14、24、34形成在各半导体芯片10、20、30的下表面（与MEMS芯片40侧相反侧的表面）上。
在电子装置200中，由于在层叠体2的与MEMS芯片40相对的表面上形成有凹部210，因此能够缓解对MEMS芯片40施加的应力。
（2）第2变形例
接着，参照附图对第2变形例进行说明。图5是示意地示出第2变形例的电子装置300的剖面图。图6是示意地示出第2变形例的电子装置300的俯视图。另外，图5是图6的V-V线剖面图。另外，在图5和图6中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
如图5和图6所示，电子装置300除了电子装置100的构成部件以外，还可以包含导热部310、320、330，所述导热部310、320、330贯通半导体芯片10、20、30，且具有比半导体芯片10、20、30高的导热率。
导热部310贯通第1半导体芯片10。导热部310与导热部320连接。导热部310与第1半导体芯片10的半导体元件电分离。即，导热部310不与半导体元件电连接，不作为贯通电极发挥功能。
导热部320贯通第2半导体芯片20。导热部320与导热部310和导热部330连接。导热部320与第2半导体芯片20的半导体元件电分离。即，导热部320不与半导体元件电连接，不作为贯通电极发挥功能。
导热部330贯通第3半导体芯片30。导热部330与导热部320和安装盘42a连接。另外，虽然未图示，但导热部330也可以不与安装盘42a连接。安装盘42a设置在MEMS芯片40上，不与MEMS元件420电连接。导热部330与第3半导体芯片30的半导体元件电分离。即，导热部330不与半导体元件电连接，不作为贯通电极发挥功能。
导热部310、320、330形成在半导体芯片10、20、30的容易发热的区域或其附近。导热部310、320、330例如设置在半导体芯片10、20、30的中央部以及半导体芯片10、20、30的四角。虽然在图示的例子中在各半导体芯片10、20、30上分别设置有五个导热部310、320、330，但是其数量没有特别限定。导热部310、导热部320以及导热部330连接成一体，并且贯通层叠体2。导热部310、320、330的材质例如与贯通电极4、6、8的材质相同。导热部310、320、330的制造方法例如与贯通电极4、6、8的制造方法相同。
在电子装置300中，由于包含有贯通半导体芯片10、20、30并且具有比半导体芯片10、20、30高的导热率的导热部310，因此能够提高散热性。由此，能够抑制装置的温度上升。另外，在MEMS芯片40上连接有导热部330的情况下，能够减小MEMS芯片40与半导体芯片10、20、30的温度差，因此例如能够在半导体芯片10、20、30上搭载温度传感器功能等，容易进行MEMS芯片40的温度控制。
（3）第3变形例
接着，参照附图对第3变形例进行说明。图7是示意地示出第3变形例的电子装置400的剖面图。图8是示意地示出第3变形例的电子装置400的俯视图。另外，图7是图8的VII-VII线剖面图。另外，在图7和图8中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
在电子装置400中，如图7和图8所示，从半导体芯片10、20、30的层叠方向观察，贯通电极4、6、8设置在半导体芯片10、20、30的中央部。
在图示的例子中，从半导体芯片10、20、30的层叠方向观察，半导体芯片10、20、30为四边形。从半导体芯片10、20、30的层叠方向观察，贯通电极4、6、8设置在半导体芯片10、20、30的中心（对角线相交的地方）。
根据电子装置400，从半导体芯片10、20、30的层叠方向观察，贯通电极4、6、8设置在半导体芯片10、20、30的中央部，因此能够减小半导体芯片10、20、30中使用的信号的延迟时间。例如，在从半导体芯片10、20、30的层叠方向观察，贯通电极4、6、8设置在半导体芯片10、20、30的角部的情况下，离相反侧的角部的距离变长，延迟时间变大。
另外，例如，可以利用对从MEMS芯片40到离MEMS芯片40最远的位置处的第1半导体芯片10的延迟时间进行计测的单元，在需要的时候向各半导体芯片10、20、30提供来自具备MEMS振荡器的MEMS芯片40的时钟信号。
（4）第4变形例
接着，参照附图对第4变形例进行说明。图9是示意地示出第4变形例的电子装置500的剖面图。另外，在图9中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
在电子装置500中，如图9所示，在MEMS芯片40上设置有用于向半导体芯片10、20、30的半导体元件提供电源电压的电源电容器510。
在图示的例子中，电源电容器510构成为包含第1电极510a、与第1电极510a相对地配置的第2电极510b。电源电容器510可以经由贯通电极4、6、8向半导体芯片10、20、30提供电源电压。另外，例如，在电源电容器510中，通过用相邻的贯通电极4、6、8向半导体芯片10、20、30提供VDD和GND的电源，由此能够利用VDD与GND间的耦合电容，降低电源电压的变动。电源电容器510避开设置有MEMS元件的元件形成区域而设置。
根据电子装置500，由于在MEMS芯片40上设置有电源电容器510，因此能够实现电源的稳定化。
（5）第5变形例
接着，参照附图对第5变形例进行说明。图10是示意地示出第5变形例的电子装置600的剖面图。在图10中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
在电子装置600中，如图10所示，在MEMS芯片40的与层叠体2相反侧的表面上设置有散热部610。
散热部610设置在与具备形成有MEMS元件的元件形成区域44的表面相反侧的表面上。散热部610能够抑制电子装置600的温度上升。散热部610例如通过气冷或液冷来进行散热。散热部610例如是散热器、导热管等。
在电子装置600中，由于设置有散热部610，因此能够抑制电子装置600的温度上升。
2.第2实施方式
接着，参照附图对第2实施方式的电子装置进行说明。图11是示意地示出第2实施方式的电子装置700的剖面图。另外，在图11中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
如图11所示，电子装置700除了电子装置100的构成部件以外，还包含封装701。封装701能够收纳半导体芯片10、20、30和MEMS芯片40。
封装701可以具有封装基座710、盖720、引线框730。
在封装基座710上形成有凹部712，在凹部712内配置有层叠体2和MEMS芯片40。封装基座710的平面形状只要能够在凹部712内配置层叠体2和MEMS芯片40即可，没有特别限定。作为封装基座710，例如可以使用对陶瓷生片进行成型、层叠、烧制而得到的氧化铝质烧制体、石英、玻璃、硅等材料。
盖720覆盖封装基座710的凹部712而设置。作为盖720，例如可以使用与封装基座710相同的材料。盖720例如通过接缝环、低熔点玻璃、粘结剂等接合部件（未图示）与封装基座710接合。
在封装基座710的被气密地密封的凹部712内，可以成为减压的真空状态（真空度高的状态）或者填充了氮、氦、氩等惰性气体的状态。
引线框730能够将收纳在封装701中的半导体芯片10、20、30以及MEMS芯片40与外部配线（未图示）连接。在图示的例子中，引线框730通过由铝或金构成的引线734与第1半导体芯片10的背面电极732连接。背面电极732例如与贯通电极4电连接。另外，引线框730能够对封装701进行支撑固定。
图12是示意地示出第2实施方式的变形例的电子装置800的剖面图。另外，在图12中，为了便于说明，简化地示出了半导体芯片10、20、30和MEMS芯片40。
如图12所示，电子装置800是WCSP（Wafer level Chip size package：晶片级芯片尺寸封装）等CSP。半导体芯片10、20、30和MEMS芯片40被树脂810覆盖。在电子装置800中，能够通过焊球820将半导体芯片10、20、30以及MEMS芯片40与外部配线（未图示）电连接。在图示的例子中，焊球820与第1半导体芯片10的背面电极830连接。背面电极830与贯通电极4电连接。
3.第3实施方式
接着，作为第3实施方式，参照附图对本发明的电子装置为振荡器的情况进行说明。以下，对电子装置100为振荡器的情况进行说明。图13是示出第3实施方式的电子装置（振荡器）100的电路图。
如图13所示，电子装置100例如包含MEMS元件（MEMS振子）420、反相放大器电路110。反相放大器电路110例如设置在图1所示的半导体芯片10、20、30中。
MEMS元件420具有：与第1电极422（参照图3）电连接的第1端子420a；以及与第2电极424（参照图3）电连接的第2端子420b。MEMS元件420的第1端子420a至少与反相放大器电路110的输出端子110b以交流方式连接。MEMS元件420的第2端子420b至少与反相放大器电路110的输入端子110a以交流方式连接。
在图示的例子中，虽然反相放大器电路110由一个反相器构成，但是也可以以满足期望的振荡条件的方式，组合多个反相器（反相电路）和放大电路而构成。
电子装置100也可以构成为包含针对反相放大器电路110的反馈电阻。在图13所示的例子中，反相放大器电路110的输入端子与输出端子经由电阻120而连接。
电子装置100构成为包含：连接在反相放大器电路110的输入端子110a与基准电位（接地电位）之间的第1电容器130；以及连接在反相放大器电路110的输出端子110b与基准电位（接地电位）之间的第2电容器132。由此，能够成为由MEMS元件420和电容器130、132构成谐振电路的振荡电路。电子装置100输出由该振荡电路得到的振荡信号f。
如图14所示，电子装置100还可以具有分频电路140。分频电路140对振荡电路的输出信号Vout进行分频，输出振荡信号f。由此，电子装置100例如能够得到频率比输出信号Vout的频率低的输出信号。
另外，此处，虽然对电子装置100为具有MEMS元件（MEMS振子）420的振荡器的情况进行了说明，但是电子装置100只要是具有MEMS元件的装置即可，也可以是使用了加速度传感器或陀螺传感器、MEMS触点的继电器等。
上述的实施方式和变形例仅为一例，不应限定于此。例如，还可以适当地组合各个实施方式和各个变形例。
本发明包含与实施方式中说明的结构实质上相同的结构（例如，功能、方法以及结果相同的结构、或者目的和效果相同的结构）。另外，本发明包含置换了实施方式中说明的结构的非本质部分后的结构。另外，本发明包含起到与实施方式中说明的结构相同的作用效果的结构或能够实现相同目的的结构。另外，本发明包含在实施方式中说明的结构上添加了公知技术的结构。

Claims (7)

1.一种电子装置，该电子装置包含：
层叠体，该层叠体由设置有半导体元件的多个半导体芯片层叠而成；
贯通电极，该贯通电极贯通所述半导体芯片，将多个所述半导体芯片的所述半导体元件之间电连接；以及
设置有MEMS元件的MEMS芯片，该MEMS芯片载置在所述层叠体上，
在所述MEMS芯片上设置有与所述贯通电极连接的安装盘。
2.根据权利要求1所述的电子装置，其中，
在所述层叠体的与所述MEMS芯片相对的表面上设置有凹部。
3.根据权利要求1或2所述的电子装置，其中，
与所述MEMS芯片相对的所述半导体芯片的所述半导体元件设置在所述MEMS芯片侧的表面上。
4.根据权利要求1至3中的任意一项所述的电子装置，其中，
该电子装置还包含导热部，该导热部贯通所述半导体芯片，并且具有比所述半导体芯片高的导热率，
所述导热部与所述半导体元件电分离。
5.根据权利要求1至4中的任意一项所述的电子装置，其中，
从所述半导体芯片的层叠方向观察，所述贯通电极形成在所述半导体芯片的中央部。
6.根据权利要求1至5中的任意一项所述的电子装置，其中，
在所述MEMS芯片上设置有用于向所述半导体元件提供电源电压的电容器。
7.根据权利要求1至6中的任意一项所述的电子装置，其中，
在所述MEMS芯片的与所述层叠体相反侧的表面上设置有散热部。
CN201310397636.XA 2012-09-14 2013-09-04 电子装置 Pending CN103663348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-202374 2012-09-14
JP2012202374A JP2014054718A (ja) 2012-09-14 2012-09-14 電子装置

Publications (1)

Publication Number Publication Date
CN103663348A true CN103663348A (zh) 2014-03-26

Family

ID=50273639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310397636.XA Pending CN103663348A (zh) 2012-09-14 2013-09-04 电子装置

Country Status (3)

Country Link
US (1) US9437584B2 (zh)
JP (1) JP2014054718A (zh)
CN (1) CN103663348A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014221546A1 (de) * 2014-10-23 2016-04-28 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren
KR101720300B1 (ko) * 2015-07-21 2017-03-28 주식회사 오킨스전자 접촉성이 개선된 범프를 포함하는 테스트 소켓용 ｍｅｍｓ 필름
KR102534734B1 (ko) 2018-09-03 2023-05-19 삼성전자 주식회사 반도체 패키지
JP7497604B2 (ja) * 2020-04-10 2024-06-11 セイコーエプソン株式会社 振動デバイス、電子機器および移動体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005153067A (ja) * 2003-11-25 2005-06-16 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005335022A (ja) * 2004-05-28 2005-12-08 Sony Corp 微小デバイス及び電子機器
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7297574B2 (en) * 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
WO2007147137A2 (en) 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
KR100807050B1 (ko) * 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7807583B2 (en) 2006-08-25 2010-10-05 Imec High aspect ratio via etch
JP5276289B2 (ja) 2006-08-25 2013-08-28 アイメック 高アスペクト比ビアエッチング
US7514775B2 (en) * 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
KR100834826B1 (ko) 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
JP4792143B2 (ja) 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008288384A (ja) 2007-05-17 2008-11-27 Sony Corp ３次元積層デバイスとその製造方法、及び３次元積層デバイスの接合方法
KR100891805B1 (ko) 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
JP4825778B2 (ja) 2007-11-16 2011-11-30 株式会社日立製作所 半導体装置およびその製造方法
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
JPWO2010047228A1 (ja) * 2008-10-21 2012-03-22 日本電気株式会社 配線基板およびその製造方法
JP2010112763A (ja) 2008-11-04 2010-05-20 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9437584B2 (en) 2016-09-06
US20140077390A1 (en) 2014-03-20
JP2014054718A (ja) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
JP5834098B2 (ja) 微小電気機械部品の製造方法、および微小電気機械部品とその用途
CN104051364B (zh) 芯片布置、芯片封装、以及用于制造芯片布置的方法
US9666787B2 (en) Sensor device and electronic apparatus
JP6416454B2 (ja) 向上した熱散逸能力を有する３ｄ集積電子デバイス構造
US20180370790A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
JP2021170809A (ja) 微小電気機械共振器
JP2020520128A5 (zh)
JPH1194506A (ja) センサ
US10053361B2 (en) Method of selectively removing an anti-stiction layer on a eutectic bonding area
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
US10266392B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
US8988155B2 (en) Oscillator device and manufacturing process of the same
US11909354B2 (en) Ovenized MEMS
CN103663348A (zh) 电子装置
JP2011218462A (ja) Ｍｅｍｓ装置
JP2017208798A (ja) 水晶発振器及び水晶発振器の製造方法
US10634566B2 (en) Piezoelectric package-integrated temperature sensing devices
JP2010225715A (ja) 振動モジュール
TW202106605A (zh) 感測器及其封裝組件
JP2018026649A (ja) 発振装置及びその製造方法
CN105347289A (zh) 适用于芯片级封装的密闭结构及其制造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2014195235A (ja) 一体型温度センサをもつ共振器
CN105347290A (zh) 一种用于芯片级封装的密闭结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326