CN103633054A - 一种正向串联的二极管框架结构 - Google Patents

一种正向串联的二极管框架结构 Download PDF

Info

Publication number
CN103633054A
CN103633054A CN201310136014.1A CN201310136014A CN103633054A CN 103633054 A CN103633054 A CN 103633054A CN 201310136014 A CN201310136014 A CN 201310136014A CN 103633054 A CN103633054 A CN 103633054A
Authority
CN
China
Prior art keywords
pin
frame
pins
central layer
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310136014.1A
Other languages
English (en)
Other versions
CN103633054B (zh
Inventor
张华洪
方逸裕
鄢胜虎
谢伟波
彭奕祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANTOU HUASHAN ELECTRONIC DEVICES CO Ltd
Original Assignee
SHANTOU HUASHAN ELECTRONIC DEVICES CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANTOU HUASHAN ELECTRONIC DEVICES CO Ltd filed Critical SHANTOU HUASHAN ELECTRONIC DEVICES CO Ltd
Priority to CN201310136014.1A priority Critical patent/CN103633054B/zh
Publication of CN103633054A publication Critical patent/CN103633054A/zh
Application granted granted Critical
Publication of CN103633054B publication Critical patent/CN103633054B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明涉及一种半导体框架,尤其是一种二极管正向串联的结构框架,该框架载芯部位由独立的载芯板结构分离为两个各自的区域,然后将两个引脚通过管脚、中筋引脚分别与两个载芯板连接,在完成后续的上芯、焊线环节,塑封并切除其中一引脚及部分框架后,则在其余两引脚形成两粒二极管芯片间的正向串联模式,另框架弯折为45°,且缩小的框架弯折尺寸加宽加长的中筋引脚面积,该发明大大节省了集成电路的空间,并且减少了引脚焊接点,同时也减少了虚焊、脱焊的风险,有效的增加了产品使用的可靠性,其易于塑封、存放。

Description

一种正向串联的二极管框架结构
技术领域
本发明涉及一种半导体框架,特指一种正向串联的二极管框架结构。
背景技术
在半导体行业,随着各种新型材料、技术的不断发展,二极管所能承受的反向工作电压也越来越高。但是由于半导体材料本身也有其极限,PN结所能承受的耐压也不可能无止尽的增加。在电路中,当所要求的二极管承受的电压值超过其最高反向工作电压时,一个二极管就满足不了要求,这时,可将两只或两只以上的二极管串联起来代替一只使用,使每只二极管平均分担反向电压,且均不超过其极限值,这样就可以成倍增加二极管所能承受的反向工作电压。
然而对于大规模集成电路来说,如将相同型号的两个二极管串联使用时,则需要4只引脚焊接点和2个管体的空间,这样大大浪费了集成电路有限的空间,而且增加的引脚焊接点同时也增加了虚焊、脱焊的风险,对产品的使用可靠性带来了不利影响。
发明内容
本发明的目的在于针对已有的技术现状,提供一种正向串联的二极管框架结构,以减少集成电路的空间,增加产品使用的可靠性。
为达到上述目的,本发明采用如下技术方案:
本发明为一种正向串联的二极管框架结构,包括塑封部分、第一引脚、第二引脚,所述塑封部分中设有两个平行排列的载芯板,两个载芯板顶端分别与一塑封定位孔相连接,下端分别与一管脚相连接,而第一管脚与第一中筋引脚相连接,第二管脚与第二中筋引脚相连接,所述第一引脚与第一中筋引脚相连接,第二引脚与第三中筋引脚相连接。
所述两个载芯板面积均为3.0*3.0mm2-4.3*4.0mm2,其优选面积为3.0*3.0mm2,两个载芯板的间距为0.50mm。
所述第二中筋引脚的面积为2.80*1.60mm2
所述载芯板与管脚的连接处宽度为2.80mm。
所述载芯板与塑封定位孔的连接部位背向台阶式弯折45°,第一管脚和第二管脚背向台阶式弯折45°。
本发明的优点在于:与以往的框架规格相对比,通过将载芯板分为两个独立的区域,载芯板与两侧形成45度凹入,缩小框架弯折尺寸加宽加长的中筋引脚面积,不仅大大节省了集成电路的空间,并且减少了引脚焊接点,同时也减少了虚焊、脱焊的风险,有效的增加了产品使用的可靠性,其易于塑封、存放。
附图说明:
附图1为发明之成品结构示意图;
附图2为发明之框架结构示意图;
附图3为发明之侧视图。
具体实施方式:
为了使审查委员能对本发明之目的、特征及功能有更进一步了解,兹举较佳实施例并配合图式详细说明如下:
请参阅图1所示,系为本发明之较佳实施例的结构示意图,本发明为一种正向串联的二极管框架结构,包括塑封部分1、第一引脚、第二引脚,所述塑封部分1中设有两个平行排列的载芯板31、32,载芯板31顶端与塑封定位孔41相连接,下端与第一管脚51相连接,载芯板32顶端与塑封定位孔42相连接,下端与第二管脚52相连接,而第一管脚51与第一中筋引脚61相连接,第二管脚52与第二中筋引脚62相连接。所述第一引脚21与第一中筋引脚61相连接,第二引脚22与第三中筋引脚63相连接。
所述两个载芯板31、载芯板32的面积均为3.0*3.0mm2-4.3*4.0mm2,其优选面积为3.0*3.0mm2,故适应于尺寸在3.0*3.0mm2以下的芯片装配,且载芯板31、32之间的间距为0.50mm,此间距宽度可以最大限度的增加两个分立载芯板31、32的面积,且该间距也不会因两个载芯板31、32距离过近而导致塑封后的载芯板31、32间缺胶、针孔异常。
所述第二中筋引脚62面积为2.80*1.60mm2,可以适应1*20mil以下的粗铝线焊接。
所述载芯板31与第一管脚51、载芯板32与第二管脚52的连接处为连筋底边7,其宽度为2.80mm,这样一来不会影响引脚与载芯板的结合强度,另外缩小后的弯折部位也不会对塑封时的树脂体流动产生阻塞作用。
图2所示,在该框架塑封前,框架8与所有引脚相连接,框架9与两塑封定位孔上方相连接,引脚10与第二中筋引脚62相连接,首先在载芯板31、载芯板32上进行芯片3的焊接,然后将载芯板31中的芯片3与管脚62用金属导线11连接,将载芯板32中的芯片3与管脚63用金属导线11连接,对两塑封定位孔、两载芯板以及所有管脚、中筋引脚进行塑封,形成一个塑封部分1,在完成塑封部分1后,引脚10位于塑封部分1外部分以及框架8、框架9则一并切除,这样便在第一引脚21和第二引脚22形成两粒二极管芯片间的正向串联模式。
图1与图3所示,所述载芯板31、载芯板32与塑封定位孔41、塑封定位孔42的连接部位背向台阶式弯折45°,第一管脚51和第二管脚52背向台阶式弯折45°,这样使得框架在堆叠存放时,相邻的两条框架载芯板能够紧密贴合在一起,不会因存放、运输问题而导致框架变形异常。
当然,以上图示仅为本发明较佳实施方式,并非以此限定本发明的使用范围,故,凡是在本发明原理上做等效改变均应包含在本发明的保护范围内。

Claims (5)

1.一种正向串联的二极管框架结构,包括塑封部分(1)、第一引脚(21)、第二引脚(22),其特征在于:所述塑封部分(1)中设有两个平行排列的载芯板(31、32),载芯板(31)顶端与塑封定位孔(41)相连接,下端与第一管脚(51)相连接;载芯板(32)顶端与塑封定位孔(42)相连接,下端与第二管脚(52)相连接,而第一管脚(51)与第一中筋引脚(61)相连接,第二管脚(52)与第二中筋引脚(62)相连接,所述第一引脚(21)与第一中筋引脚(61)相连接,第二引脚(22)与第三中筋引脚(63)相连接。
2. 根据权利要求1所述的一种正向串联的二极管框架结构,其特征在于:所述两个载芯板(31、32)面积均为3.0*3.0mm2-4.3*4.0mm2,其优选面积为3.0*3.0mm2,两个载芯板(31、32)的间距为0.50mm。
3.根据权利要求1所述的一种正向串联的二极管框架结构,其特征在于:所述第二中筋引脚(62)面积为2.80*1.60mm2
4.根据权利要求1所述的一种正向串联的二极管框架结构,其特征在于:所述载芯板(31、32)与第一管脚(51)、第二管脚(52)的连接部位宽度均为2.80mm。
5.根据权利要求1所述的一种正向串联的二极管框架结构,其特征在于:所述载芯板(31、32)与塑封定位孔(41、42)的连接部位背向台阶式弯折45°,第一管脚(51)和第二管脚(52)背向台阶式弯折45°角。
CN201310136014.1A 2013-04-19 2013-04-19 一种正向串联的二极管框架结构 Expired - Fee Related CN103633054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310136014.1A CN103633054B (zh) 2013-04-19 2013-04-19 一种正向串联的二极管框架结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310136014.1A CN103633054B (zh) 2013-04-19 2013-04-19 一种正向串联的二极管框架结构

Publications (2)

Publication Number Publication Date
CN103633054A true CN103633054A (zh) 2014-03-12
CN103633054B CN103633054B (zh) 2016-12-28

Family

ID=50213920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310136014.1A Expired - Fee Related CN103633054B (zh) 2013-04-19 2013-04-19 一种正向串联的二极管框架结构

Country Status (1)

Country Link
CN (1) CN103633054B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159577A (ja) * 1983-03-03 1984-09-10 Toshiba Corp 半導体発光表示装置用電極部材およびその製造方法
JP2002261230A (ja) * 2001-02-28 2002-09-13 Nippon Inter Electronics Corp フルモールド型半導体装置及びそれに使用するリードフレーム
CN202633277U (zh) * 2012-04-12 2012-12-26 张轩 一种新型引线框架
CN203277363U (zh) * 2013-04-19 2013-11-06 汕头华汕电子器件有限公司 一种正向串联的二极管框架结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159577A (ja) * 1983-03-03 1984-09-10 Toshiba Corp 半導体発光表示装置用電極部材およびその製造方法
JP2002261230A (ja) * 2001-02-28 2002-09-13 Nippon Inter Electronics Corp フルモールド型半導体装置及びそれに使用するリードフレーム
CN202633277U (zh) * 2012-04-12 2012-12-26 张轩 一种新型引线框架
CN203277363U (zh) * 2013-04-19 2013-11-06 汕头华汕电子器件有限公司 一种正向串联的二极管框架结构

Also Published As

Publication number Publication date
CN103633054B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN203721707U (zh) 芯片封装结构
CN203277363U (zh) 一种正向串联的二极管框架结构
CN207753003U (zh) 封装结构
CN107785345A (zh) 引线框架、引线框架阵列及封装体
CN202749371U (zh) 一种叠加式瞬态抑制二极管
CN103337486B (zh) 半导体封装构造及其制造方法
CN203165882U (zh) 堆叠封装结构
CN103633054A (zh) 一种正向串联的二极管框架结构
CN204516751U (zh) 一种四方扁平无引脚型态封装的引线框结构与封装体结构
CN203983260U (zh) 一种基于qfn、qfp或sop封装技术的ic器件的设计结构
CN201156541Y (zh) 半导体二极管电极新引线
CN203733783U (zh) 一种引线框架
CN202585395U (zh) 一种dip双岛引线框结构
CN201829490U (zh) 芯片区打孔集成电路引线框架
CN207165548U (zh) 一种贴片式二极管封装结构
CN212587519U (zh) 一种led晶元封装结构
CN203721684U (zh) 双列引脚集成电路芯片封装结构
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
CN203722928U (zh) 印制电路板的集成电路芯片封装结构
CN102034784B (zh) 一种28k引线框架
CN202495446U (zh) 一种新型结构晶闸管
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN201741692U (zh) 导线式桥接整流装置
CN102738110A (zh) 一种贴片式引线框架
CN202111073U (zh) 集成电路的高低焊线结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228

Termination date: 20190419

CF01 Termination of patent right due to non-payment of annual fee