CN103608793B - 用于dqs选通的系统和方法 - Google Patents

用于dqs选通的系统和方法 Download PDF

Info

Publication number
CN103608793B
CN103608793B CN201280029420.1A CN201280029420A CN103608793B CN 103608793 B CN103608793 B CN 103608793B CN 201280029420 A CN201280029420 A CN 201280029420A CN 103608793 B CN103608793 B CN 103608793B
Authority
CN
China
Prior art keywords
signal
timing
circuit
control signal
timing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280029420.1A
Other languages
English (en)
Other versions
CN103608793A (zh
Inventor
R·斯旺森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103608793A publication Critical patent/CN103608793A/zh
Application granted granted Critical
Publication of CN103608793B publication Critical patent/CN103608793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

提供了用于对存储器设备的读取操作进行定时的系统和方法。一种利用存储器设备进行定时读取操作的系统包括选通电路，该选通电路被配置为从存储器设备接收定时信号。选通电路进一步被配置为在选通窗口期间使定时信号通过以作为经滤波的定时信号。选通窗口由选通电路基于控制信号生成。该系统进一步包括定时控制电路，该定时控制电路被配置为在从存储器控制器接收到读取请求之后生成控制信号。定时控制电路进一步被配置为调节控制信号以考虑来自存储器设备的定时信号的时间变化。

Description

用于DQS选通的系统和方法
相关申请的交叉引用
本申请要求于2011年6月14日提交的第61/496965号名称为“Gateon Open Detect and Track的美国临时专利申请以及于2011年9月28日提交的第61/540142号名称为“Gateon Window CloseDetect and Track”的美国临时专利申请优先权，上述二者全文并入于此。
技术领域
这里所描述的技术总体上涉及一种存储器控制器，并且尤其涉及一种被配置为选通(gate)定时信号以利用存储器设备执行读取操作的自调节系统。
背景技术
同步动态随机访问存储器(SDRAM)是一种在计算设备中使用的随机访问存储器(RAM)。SDRAM包括单倍数据速率(SDR)SDRAM和双倍数据速率(DDR)SDRAM。SDR SDRAM与定时信号的上升沿同步地在定时信号的每个周期期间传输数据。与之相比，DDR SDRAM通过在定时信号的上升和下降沿都传输数据而实现了近乎两倍于SDR SDRAM的带宽。
为了从SDRAM存储器模块向存储器控制器传输数据，存储器控制器可以通过向存储器模块发出读取请求来发起读取操作。在过去一段时间之后，存储器模块可以通过连同定时信号一起向存储器控制器传送例如是DQ数据信号和DQS数据选通信号(DQS strobesignal)的数据信号来作出响应。在一些系统中，在被在存储器控制器处接收之前，定时信号要经历滤波操作以消除定时信号中的数据噪声和/或所不期望出现的区域。响应于接收到定时信号，存储器控制器可以读取该数据并且通过在定时信号的上升沿和/或下降沿记录数据而对数据进行存储。
由于时钟抖动和/或系统中可能出现的温度或电压改变，来自存储器模块的响应可能需要可变的时间量。如果要在存储器控制器接收定时信号之前对其执行滤波操作，则存储器模块的响应的可变属性可能存在问题。例如，被配置为在读取请求之后静态的预定时间间隙进行操作的滤波单元可能无法对定时信号的可变属性进行补偿，从而导致不正确的滤波操作。不正确的滤波操作会导致错误的数据读取操作，这会引起各种问题，包括系统性能下降和/或存储器控制器中的数据损坏。
以上描述作为该领域中相关技术的一般概述所给出而并不应当被理解为认可其中所包含的任何信息相对本专利申请构成现有技术。
发明内容
本发明针对一种用于对存储器设备的读取操作进行定时的系统和方法。在一个实施例中，一种用于对存储器设备的读取操作进行定时的系统包括选通电路(gating circuit)，该选通电路被配置为从存储器设备接收定时信号。选通电路进一步被配置为在选通窗口(gating window)期间使定时信号通过以作为经滤波的定时信号。选通窗口由选通电路基于控制信号生成。该系统进一步包括定时控制电路，该定时控制电路被配置为在从存储器控制器接收到读取请求之后生成控制信号。定时控制电路进一步被配置为调节控制信号以考虑来自存储器设备的定时信号的时间变化。在一个实施例中，定时信号中的时间变化是基于时钟抖动或者系统中的温度或电压改变。在另一个实施例中，定时信号是DQS选通信号，并且选通窗口被配置为在经滤波的定时信号中消除DQS选通信号中的三态区域。控制信号是分别被配置为使选通窗口开启或关闭的开启信号或关闭信号。
在一个实施例中，该系统进一步包括反馈电路。反馈电路包括定时控制电路和相位检测器电路，相位检测器被配置为接收经滤波的定时信号和控制信号作为输入并且向定时控制电路发送相位检测输出值。在一个实施例中，相位检测器电路包括D型触发器。在另一个实施例中，反馈电路是闭环、自调节系统，其通过追踪定时信号的上升沿或下降沿的定时来自动调节控制信号的定时。控制信号的定时被调节为在时间上将控制信号与定时信号的上升沿或下降沿对齐。
在一个实施例中，定时控制电路包括被配置为在接收到读取请求之后生成控制信号的信号生成器，以及被配置为基于由计数器保持的延迟值来对控制信号的定时进行控制的延迟模块。计数器被配置为基于从相位检测器电路所接收的相位检测输出值来增大或减小延迟值。在一个实施例中，信号生成器是脉冲生成器，并且控制信号是脉冲信号。
在另一个实施例中，选通电路包括D型触发器，该D型触发器被配置为接收控制信号并且基于控制信号的定时输出选通窗口。选通电路进一步包括“与(AND)”门，其被配置为接收选通窗口和定时信号作为输入并且输出经滤波的定时信号。
本公开还针对一种用于对存储器设备的读取操作进行定时的方法。该方法包括在选通电路处从存储器设备接收定时信号。该方法进一步包括在从存储器控制器接收到读取请求之后在定时控制电路处生成控制信号。定时控制电路被配置为调节控制信号以考虑定时信号的时间变化。该方法还包括在选通窗口期间使定时信号通过以作为经滤波的定时信号。选通窗口由选通电路基于控制信号生成。
附图说明
图1是图示在存储器控制器和SDRAM存储器模块之间执行的读取操作的框图。
图2描绘了在存储器控制器和SDRAM存储器模块之间执行读取操作时所使用的信号。
图3是描绘用于对存储器控制器和存储器模块之间的读取操作进行定时的自调节、闭环反馈系统的框图。
图4描绘了自调节、闭环反馈系统在对存储器控制器和存储器模块之间的读取操作进行定时时所使用的信号示例。
图5是图示被配置为追踪定时信号中的第一个上升沿以开启选通窗口的电路的电路图。
图6描绘了被配置为追踪定时信号的第一上升沿的电路的示例的第一和第二迭代中所使用的信号。
图7是图示被配置为追踪定时信号中的最后的下降沿以关闭选通窗口的电路的电路图。
图8描绘了被配置为追踪定时信号中的最后的下降沿以关闭选通窗口的电路中所使用的信号。
图9描绘了使用具有一个完整时钟周期的宽度的控制信号脉冲的电路的信号时序图。
图10A和10B描绘了图示早和晚的控制信号所导致的问题的信号时序图。
图11描绘了图示用于对存储器设备的读取操作进行定时的方法的流程图。
具体实施方式
图1是图示在存储器控制器102和SDRAM存储器模块106之间执行的读取操作的框图。该读取操作可以由存储器控制器102向存储器模块106发送请求从存储器中的特定地址读取数据的读取请求104来发起。存储器控制器102例如可以包括微控制器或片上系统(SOC)。存储器模块106可以通过输出数据信号总线108和定时信号110来对读取请求104进行响应。数据信号总线108和定时信号11O例如可以分别包括DQ信号和DQS数据选通信号。定时信号110被用来向存储器控制器102通知数据信号108准备被接收并且向存储器控制器102通知数据信号108的特定定时。
图2描绘了在存储器控制器和SDRAM存储器模块之间执行读取操作时所使用的信号。如图2所示，定时信号202可以包含四个不同区域：三态区域204、前同步码区域(preamble region)206、数据传输区域208和后同步码区域(postamble region)210。在存储器模块接收到读取请求212之前，定时信号202处于由三态区域204所表示的高阻抗状态。当在三态区域204中进行操作时，定时信号202为逻辑高电平或者逻辑低电平的不确定值。在接收到读取请求212之后，定时信号202变换至逻辑低电平的前同步码区域206，该前同步码区域206大约处于数据传输区域208之前的一个时钟周期。为了在存储器模块106和存储器控制器102之间传输数据信号216内的数据214的分组，定时信号202进入数据传输区域208。当在该区域中进行操作时，定时信号202在逻辑高电平和逻辑低电平值之间切换。存储器控制器102使用切换的定时信号202作为基准信号并且可以在定时信号202的上升沿和/或下降沿在数据信号216中进行读取。在数据传输区域208之后和重新进入随后的三态区域之前，定时信号202进入逻辑低电平的后同步码区域210。从后同步码区域210到三态区域的变换可以在数据传输区域208内的有效数据的最后边沿之后的半个时钟周期进行。
再次参考图1，滤波电路112可以被用来实现更为可靠的读取操作。不同于将定时信号110从存储器模块106直接传送至存储器控制器102，定时信号110可以另外地通过滤波电路112以消除信号噪声和/或去除定时信号110中会导致错误数据读取操作的部分。因此，在接收到读取请求104之后，滤波电路112可以生成选通窗口以用作定时信号110的滤波器。被允许通过滤波电路112开启的选通窗口的经滤波的定时信号114可以由存储器控制器112接收。
如图2所示，选通窗口218可以在定时信号202的前同步码区域206的期间被开启并且在数据传输区域208最后的下降沿之后被关闭。选通窗口218可以被用来从定时信号202滤波噪声和/或确保定时信号202的三态区域204不被存储器控制器所读取。因此，如图2所示的经滤波的定时信号220可以仅包含定时信号202的数据传输区域并且可以另外保持在逻辑低电平，去除了存在于数据传输之前和之后的三态区域。在经滤波的定时信号220中消除三态区域可以防止允许三态区域204被存储器控制器读取的情况下出现的毛刺(例如，将三态区域204解释为错误的定时信号边沿)。
图3是描绘用于对存储器控制器和存储器模块之间的读取操作进行定时的自调节、闭环反馈系统的框图。如以上参考图1所提到的，读取操作通常包括从存储器控制器向存储器模块传输读取请求302，并且存储器模块的响应包括数据信号和定时信号304(例如，DQ信号和DQS数据选通信号)。还如以上参考图1所提到的，可能期望在允许定时信号304进入存储器控制器之前滤除其特定区域。为了执行该滤波，使用选通电路306。选通电路306被配置为从存储器模块接收定时信号304并且在选通窗口期间使定时信号304通过以作为经滤波的定时信号308。经滤波的定时信号308可以由存储器控制器(未示出)接收。
图4描绘了自调节、闭环反馈系统在对存储器控制器和存储器模块之间的读取操作进行定时时所使用的信号示例。从存储器模块发送的定时信号402包含以上参考图2的定时信号202所提到的四个区域(三态、前同步码、数据传输、后同步码)。除了三态区域已经被去除之外，被允许通过图3的选通电路306的经滤波的定时信号404可以类似于原始定时信号402。选通电路306的滤波操作由选通窗口406来执行，其允许定时信号402仅在选通窗口406处于高的开启状态时通过选通电路306以作为经滤波的定时信号404。为了确保在经滤波的定时信号404中去除三态区域，如图4所示，选通窗口406可以在定时信号402的前同步码区域期间开启并且在定时信号402最后的下降沿之后关闭。
时钟抖动以及系统内的温度和电压改变会导致定时信号402的时间变化。因此，使用静态定时方法开启和关闭选通窗口406会导致对定时信号402不正确的滤波。例如，被配置为在读取请求之后的预定时间点开启和关闭的选通窗口会导致包含部分三态区域的经滤波的定时信号404或者导致经滤波的定时信号404中有效上升沿和下降沿的限幅(clipping)。
为了适应时钟抖动以及系统中的温度和电压改变，可以使用闭环、自调节反馈系统来追踪定时信号304中的时间变化。如图3所示，反馈系统由定时控制电路310和相位检测器电路312所组成。定时控制电路310被配置为在从存储器控制器接收到读取请求302之后生成控制信号314。该控制信号314被发送自选通电路306，其在那里被用来开启和关闭选通电路306的选通窗口406。基于从反馈系统接收的有关定时信号304的时间变化的信息，定时控制电路310可以延迟控制信号314的传播以考虑这些时间变化。如图4中所示，控制信号408可以包括一个或多个相位，它们被用来指示选通窗口406开启或关闭。
为了实现图3的反馈系统，定时控制电路310将控制信号314传送至相位检测器电路312。相位检测器电路312被配置为接收控制信号314和经滤波的定时信号308作为输入并且参考经滤波的定时信号308基于控制信号314的定时来生成相位检测输出值316。相位检测输出值316因此参考经滤波的定时信号308来指示控制信号314是过早还是过晚。相位检测输出值316由定时控制电路310接收并且可以被用来对作为随后的读取请求的结果而发出的控制信号的定时。
例如，在接收到第一读取请求时，定时控制电路310生成第一控制信号，其被发送至选通电路306和相位检测器电路312。选通电路306使用该第一控制信号生成选通窗口406并且允许定时信号402通过开启的选通窗口406以作为经滤波的定时信号404。接收该第一控制信号和经滤波的定时信号308的相位检测器电路312例如可以参考经滤波的定时信号308而确定该第一控制信号过早。相位检测输出值316被发送至定时控制电路310并且指示定时控制电路310延迟生成的下一个控制信号的传播。在接收到第二读取请求时，定时控制电路310将如相位检测输出值316所指示的那样延迟第二控制信号的传播，如果延迟值导致第二控制信号过晚，则相位检测输出值316将指示定时控制电路310在下一迭代中使用较小的延迟值。该较小的延迟值会导致随后的控制信号过早，这会使定时控制电路310再次延迟生成的下一个控制信号的传播。反馈回路因此包括自动调节控制信号314的定时以考虑定时信号304的时间变化的自调节系统。
图5是图示被配置为追踪定时信号中第一个上升沿以开启选通窗口的电路的电路图。特别地，图5中的电路被配置为在定时信号504的前同步码区域的中间附近开启选通窗口502以便滤除定时信号504的三态区域。如以上所描述的，存储器控制器通过向存储器模块发送读取请求506而发起读取操作。如图5中所图示的，读取请求506还被送至定时控制电路508，并且特别是被送至定时控制电路的脉冲生成器510。脉冲生成器510被配置为响应于接收到读取请求506而生成脉冲信号511并且将脉冲信号511发送至延迟模块512。延迟模块512接收脉冲信号511，并且在过去一定时间量之后，输出包含经延迟的脉冲信号511的控制信号514。用于延迟的时间量由计数器516保持的延迟值来确定。控制信号514被传送至选通电路518和相位检测器电路520。在图5的示例中，在选通电路518处被接收之前，控制信号514通过“非(NOT)”门522。
选通电路518被配置为响应于接收到控制信号514而开启选通窗口502并且最终使用选通窗口502作为滤波器而输出经滤波的定时信号524。选通电路518可以在第一D型触发器526的“设置(set)”管脚上接收控制信号514。在设置管脚上接收控制信号514使第一触发器526的选通窗口输出502从逻辑低电平切换至逻辑高电平。使用控制信号514开启和关闭选通窗口502能够在图4的选通窗口406中看到。
图6描绘了被配置为追踪定时信号的第一上升沿的电路的示例的第一和第二迭代中所使用的信号。例如，如所图示的，在图6的第一迭代601中，选通窗口602的上升沿的定时针对控制信号606的上升沿的定时进行键控。另外，如可能所期望的那样，对控制信号606的上升沿的定时进行控制允许选通窗口602在定时信号610的前同步码区域603的中间附近切换至逻辑高电平。
参考图5，选通窗口502被传送至选通电路518的“与”门528，在那里在选通窗口502和定时信号504之间执行“与”运算。“与”门528的输出包括经滤波的定时信号524，其可以被传送至存储器控制器(未示出)。如图2和4所示，经滤波的定时信号524可以包括去除了三态区域的定时信号504。
如以上所提到的，定时控制电路508还将控制信号514传送至可以包括第二D型触发器530的相位检测器电路520。相位检测器电路520被配置为接收控制信号514和经滤波的定时信号524作为输入并且输出相位检测输出值532。相位检测输出值532指示控制信号524的下降沿关于经滤波的定时信号524的第一上升沿是早还是晚。如图6所示，控制信号606中早的下降沿会导致低的相位检测输出值，并且控制信号608晚的下降沿会导致高的相位检测输出值616。
相位检测输出值532被发送至定时控制电路508的计数器516以创建包括定时控制电路508和相位检测器电路520的闭环反馈电路。基于相位检测输出值532高还是低，由计数器516保持的延迟值得以被增大或减小。在图5和6的示例中，低的相位检测输出值532使得由计数器516保持的延迟值增大，而高的相位检测输出值532则使得由计数器516保持的延迟值减小。
通过该反馈机制，定时控制电路508被配置为使控制信号514的延迟传播有所延迟以便对定时信号504的第一上升沿进行追踪。为了对此进行图示，图6描绘了图5的电路的操作中的第一和第二迭代601、620。在第一迭代中，第一控制信号606的下降要关于定时信号610的第一上升沿为早，这使得相位检测输出614低并且增大计数器的延迟值。在第二迭代620中，经增大的延迟值使得控制信号608为晚，这导致了高定向为检测输出值616并且减小延迟值。当闭环反馈电路已经使得控制信号的下降沿的定时充分接近于定时信号的第一上升沿时，相位检测输出值可以随每个读取请求而在高和低值之间进行振荡。当以这种锁定的振荡方式进行操作时，控制信号的上升沿保持在定时信号的前同步码区域的中心附近，因此有助于确保选通窗口在理想的时间点附近开启。由于该电路是自调节系统，所以该电路对定时信号504中由于时钟抖动和/或温度或电压改变的时间变化自动进行补偿。另外，该自调节系统并不需要使用高速时钟来控制选通窗口，这消除了在使用多个时钟域的情况下可能出现的同步问题。
图7是图示被配置为追踪定时信号中的最后的下降沿以关闭选通窗口的电路的电路图。特别地，图7的电路被配置为在定时信号704最后的下降沿之后关闭选通窗口702以便滤除定时信号704中随后的三态区域。图7的电路以与图5的电路相类似的方式进行操作，其中两个电路都被配置为对定时信号的边沿进行追踪并且两个电路为此都采用了闭环反馈系统。
在图7中，用来发起读取操作的读取请求706被送至定时控制电路710的脉冲生成器708。脉冲生成器708被配置为响应于接收到读取请求706而生成脉冲信号712并且将脉冲信号712传送至第一延迟模块714。第一延迟模块714接收脉冲信号712，并且在过去一定时间量之后，输出包括经延迟脉冲信号712的控制信号716。用于延迟的时间量由计时器718保持的延迟值来确定。控制信号716被传送至选通电路720和相位检测器电路722。在图7的示例中，在选通电路720处被接收之前，控制信号716通过“非”门724。
图7的选通电路720被配置为关闭之前已经开启的选通窗口702。例如，图5的电路可以被用来开启选通窗口702，而图7的电路则可以被用来在读取操作结束时关闭选通窗口702。在图7中，选通电路720可以在第一D型触发器726的输入管脚上接收控制信号716。第一D型触发器726还可以在时钟管脚上接收经滤波的定时信号728。
图8描绘了被配置为追踪定时信号中的最后的下降沿以关闭选通窗口的电路中所使用的信号。如图8所示，当控制信号802与定时信号804最后的下降沿803同时出现，选通窗口806可以从逻辑高电平切换至逻辑低电平。因此，选通窗口806的下降沿的定时针对定时信号804最后的下降沿803进行键控，这使得选通窗口806能够滤除定时信号804中随后的三态区域807。
参考图7，选通窗口702被传送至选通电路720的“与”门730，在那里在选通窗口702和定时信号704之间执行“与”运算。“与”门73O的输出包括经滤波的定时信号728，其可以被传送至存储器控制器(未示出)。
控制信号716还从定时控制电路710传送至相位检测器电路722，其可以包括第二延迟模块732和第二D型触发器734。第二触发器734被配置为从第二延迟模块732接收经滤波的定时信号728和时移的控制信号736作为输入。如图8所示，第二延迟模块732可以被用来创建时移的控制信号808以使得该时移的控制信号808的上升沿在时间上与定时信号804最后的下降沿803对齐。由第二延迟模块732执行的时间移位(timeshift)810允许第二触发器734执行相位检测操作，由此第二触发器734的相位检测输出值738指示了时移的控制信号736的上升沿关于定时信号704最后的下降沿是早还是晚。在图7和8的示例中，控制信号脉冲802为半个时钟周期宽并且时间移位810为四分之一时钟周期宽。相位检测输出值738可以在时移的控制信号736晚时为低并且在时移的控制信号736早时为高。
相位检测输出值738被发送至定时控制信号710的计数器718以创建闭环反馈电路。如图5，由计数器718保持的延迟值将基于相位检测输出值低还是高而被增大或减小。通过该反馈机制，定时控制电路710被配置为延迟控制信号716的传播以便对定时信号704最后的下降沿进行追踪。当该闭环反馈电路已经使得时移的控制信号736的定时实质上接近于经滤波的定时信号728最后的下降沿时，脉冲检测输出值738可以随每个读取请求而在高和低值之间进行振荡。当以这种锁定的振荡方式进行操作时，定时信号804最后的下降沿803可以出现在控制信号脉冲802的中间附近，因此有助于确保选通窗口806关闭。
图9描绘了使用具有一个完整时钟周期的宽度的控制信号脉冲的电路的信号时序图。如以上参考图8所描述的，关闭选通窗口902可以要求定时信号904最后的下降沿904与控制信号脉冲906同时出现。在图8中，控制信号脉冲802具有半个时钟周期的宽度，并且时移的控制信号808被移位四分之一时间周期以使得能够对定时信号804最后的下降沿803进行追踪。在图9中，通过对比，更宽的控制信号脉冲906具有一个完整时间周期的宽度，并且时移的控制信号908是时移的一半时钟周期910。在高抖动环境中可以使用更宽的控制信号脉冲906以帮助确保控制信号脉冲906在定时信号904最后的下降沿期间出现。然而，允许控制信号脉冲906过宽会导致选通窗口902在控制信号脉冲906被允许与定时信号904中并非最后下降沿的下降沿同时出现的情况下被提早关闭。
图10A和10B描绘了图示早和晚的控制信号所导致的问题的信号时序图。图10A的信号时序图涉及使用开启控制信号来开启选通窗口。如以上参考图5和6所描述的，用来开启选通窗口的控制信号的上升沿应当理想地出现在定时信号的前同步码区域的中心附近。如图10A所示，导致选通窗口1004在三态区域期间开启的早的开启控制信号1002会允许定时信号1006的三态区域进入存储器控制器。这会导致在存储器控制器中触发错误时间信号边沿的毛刺。可替换地，导致选通窗口1010在定时信号1012的第一上升沿之后开启的晚的开启控制信号会对进入存储器控制器的定时信号1012进行限幅，这使得存储器控制器无法正确读取到来的数据信号。
图10B的信号时序图涉及使用关闭控制信号来关闭选通窗口。如以上参考图7和8所描述的，用来关闭选通窗口的关闭信号应当理想地与定时信号最后的下降沿同时出现，以使得最后的下降沿在控制信号脉冲的中心附近出现。如图10B所示，当关闭控制信号脉冲并未与定时信号1014、1016最后的下降沿对齐时，由于关闭控制信号过早1018或过晚1020，选通窗口1022、1024不会被关闭。因此，在早的1018和晚的1020控制信号实例中，选通窗口1022、1024都会保持开启而导致定时信号1014、1016的三态区域进入存储器控制器。
图11描绘了图示用于对存储器设备的读取操作进行定时的方法的流程图。在1102，选通电路从存储器设备接收定时信号。在1104，定时控制电路在从存储器控制器接收读取请求之后生成控制信号。定时控制电路被配置为调节控制信号以考虑定时信号中的时间变化。在1106，定时信号在选通窗口期间通过选通电路以作为经滤波的定时信号。选通电路被配置为基于控制信号生成选通窗口。
应当理解的是，关于对存储器设备执行读取操作而对这里所公开的技术进行了详细描述。此外，该技术也可应用于利用定时信号从相对应节点向请求节点传输数据的并不包含存储器设备的其它硬件。
虽然已经参考其具体实施例且详细描述了本公开，但是对于本领域技术人员将会显而易见的是，可以在其中进行各种变化和修改而并不偏离实施例的精神和范围。因此，本公开意因本公开的修改和变化形式在所附权利要求及其等同形式的范围之内而包括它们。
应当理解的是，如在这里的描述以及贯穿随后的权利要求中所使用的，除非上下文明确另外指出，否则“一个”、“一种”、“该”的含义包括复数引用。而且，如在这里的描述以及贯穿随后的权利要求中所使用的，除非上下文明确另外指出，否则“在...中”的含义包括“在...中”和“在...上”。另外，如在这里的描述以及贯穿随后的权利要求中所使用的，除非上下文明确另外指出，否则“每个”的含义并非要求是“每个且各个”。最后，如在这里的描述以及贯穿随后的权利要求中所使用的，除非上下文明确另外指出，否则“和”与“或”的含义均为连词和反意连词并且可以互换使用；短语“除...之外”可以被用来指示仅可以应用反意连词含义的情形。

Claims (20)

1.一种用于对存储器设备的读取操作进行定时的系统，包括：
选通电路，被配置为从所述存储器设备接收定时信号并且在选通窗口期间使所述定时信号通过以作为经滤波的定时信号，其中所述选通电路基于控制信号生成所述选通窗口；
反馈电路，所述反馈电路包括：
定时控制电路，被配置为在从存储器控制器接收到读取请求之后生成所述控制信号，其中所述定时控制电路调节所述控制信号以考虑来自所述存储器设备的所述定时信号的时间变化；以及
相位检测器电路，被配置为接收所述经滤波的定时信号和所述控制信号作为输入并且向所述定时控制电路发送相位检测输出值。
2.根据权利要求1所述的系统，其中所述反馈电路是闭环、自调节系统，其通过追踪所述定时信号的上升沿或下降沿的定时来自动调节所述控制信号的定时。
3.根据权利要求2所述的系统，其中所述控制信号的所述定时被调节为在时间上将所述控制信号与所述定时信号的所述上升沿或所述下降沿对齐。
4.根据权利要求1所述的系统，其中所述定时信号是DQS选通信号。
5.根据权利要求4所述的系统，其中所述控制信号包括分别被配置为使得所述选通窗口开启和关闭的开启信号和关闭信号；并且其中所述选通窗口被配置为在所述经滤波的定时信号中消除所述DQS选通信号中的三态区域。
6.根据权利要求1所述的系统，其中所述定时控制电路包括：
信号生成器，被配置为在接收到所述读取请求之后生成所述控制信号；
延迟模块，被配置为基于由计数器保持的延迟值来对所述控制信号的定时进行控制，其中所述计数器被配置为基于从所述相位检测器电路接收的所述相位检测输出值来增大或者减小所述延迟值。
7.根据权利要求1所述的系统，其中所述相位检测器电路包括D型触发器。
8.根据权利要求1所述的系统，其中所述选通电路包括：
D型触发器，被配置为接收所述控制信号并且基于所述控制信号的定时输出所述选通窗口；
“与”门，被配置为接收所述选通窗口和所述定时信号作为输入并且输出所述经滤波的定时信号。
9.根据权利要求1所述的系统，
其中所述定时信号中的所述时间变化基于时钟抖动或者所述系统中的温度或电压改变。
10.根据权利要求6所述的系统，
其中所述信号生成器是脉冲生成器；并且
其中所述控制信号是脉冲信号。
11.一种用于对存储器设备的读取操作进行定时的方法，包括：
在选通电路处从所述存储器设备接收定时信号；
在从存储器控制器接收到读取请求之后在定时控制电路处生成控制信号，其中所述定时控制电路调节所述控制信号以考虑所述定时信号的时间变化；
在选通窗口期间使所述定时信号通过以作为经滤波的定时信号，其中所述选通窗口由所述选通电路基于所述控制信号生成；
在相位检测器电路处接收所述经滤波的定时信号和所述控制信号作为输入；以及
基于所述输入从所述相位检测器电路向所述定时控制电路发送相位检测输出值，其中所述相位检测器电路和所述定时控制电路形成反馈电路。
12.根据权利要求11所述的方法，进一步包括：
通过追踪所述定时信号的上升沿或下降沿的定时来在所述反馈电路中调节所述控制信号的定时，其中所述反馈电路包括闭环、自调节系统。
13.根据权利要求12所述的方法，其中所述调节步骤被配置为在时间上将所述控制信号与所述定时信号的所述上升沿或所述下降沿对齐。
14.根据权利要求11所述的方法，其中所述定时信号是DQS选通信号。
15.根据权利要求14所述的方法，
其中所述控制信号包括分别被配置为使得所述选通窗口开启和关闭的开启信号和关闭信号；并且
其中所述选通窗口被配置为在所述经滤波的定时信号中消除所述DQS选通信号中的三态区域。
16.根据权利要求11所述的方法，进一步包括：
在所述定时控制电路的信号生成器单元处接收所述读取请求，其中所述信号生成器单元被配置为响应于接收到所述读取请求而生成所述控制信号；
基于从所述相位检测器电路接收的所述相位检测输出值而增大或者减小由计数器保持的延迟值；
基于所述延迟值对所述控制信号的定时进行控制，其中所述定时控制电路的延迟模块单元被配置为对所述控制信号的所述定时进行控制。
17.根据权利要求11所述的方法，其中所述相位检测器电路包括D型触发器。
18.根据权利要求11所述的方法，进一步包括：
在所述选通电路的D型触发器单元处接收所述控制信号，其中所述触发器单元被配置为基于所述控制信号的定时来输出所述选通窗口；
在所述选通电路的“与”门单元处执行“与”运算以输出所述经滤波的定时信号，其中所述“与”门被配置为接收所述选通窗口和所述定时信号作为所述“与”运算的输入。
19.根据权利要求11所述的方法，其中所述定时信号中的所述时间变化基于时钟抖动或者所述存储器设备中的温度或电压改变。
20.根据权利要求16所述的方法，
其中所述信号生成器是脉冲生成器；并且
其中所述控制信号是脉冲信号。
CN201280029420.1A 2011-06-14 2012-06-04 用于dqs选通的系统和方法 Active CN103608793B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161496965P 2011-06-14 2011-06-14
US61/496,965 2011-06-14
US201161540142P 2011-09-28 2011-09-28
US61/540,142 2011-09-28
PCT/US2012/040710 WO2012173807A1 (en) 2011-06-14 2012-06-04 System and method for dqs gating

Publications (2)

Publication Number Publication Date
CN103608793A CN103608793A (zh) 2014-02-26
CN103608793B true CN103608793B (zh) 2016-10-26

Family

ID=46276015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280029420.1A Active CN103608793B (zh) 2011-06-14 2012-06-04 用于dqs选通的系统和方法

Country Status (6)

Country Link
US (1) US9001599B2 (zh)
EP (1) EP2721500B1 (zh)
JP (1) JP6057438B2 (zh)
KR (1) KR101903718B1 (zh)
CN (1) CN103608793B (zh)
WO (1) WO2012173807A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164699A2 (en) * 2012-05-01 2013-11-07 Marvell World Trade Ltd. Systems and methods for dqs gating
WO2013188272A2 (en) * 2012-06-12 2013-12-19 Rambus Inc. Optimizing power in a memory device
US9524255B2 (en) 2013-05-28 2016-12-20 Marvell World Trade Ltd. System and method for automatic DQS gating based on counter signal
US9368172B2 (en) * 2014-02-03 2016-06-14 Rambus Inc. Read strobe gating mechanism
US9627031B1 (en) * 2016-03-11 2017-04-18 Mediatek Inc. Control methods and memory systems using the same
GB2550854B (en) * 2016-05-25 2019-06-26 Ge Aviat Systems Ltd Aircraft time synchronization system
JP6395919B1 (ja) 2017-12-13 2018-09-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10176862B1 (en) 2018-01-26 2019-01-08 Micron Technology, Inc. Data strobe gating
CN108416176B (zh) * 2018-04-28 2023-09-08 珠海一微半导体股份有限公司 一种dram控制器的抗干扰方法和电路及芯片
CN108899057B (zh) * 2018-06-12 2020-09-18 豪威科技(上海)有限公司 读dqs信号门选通训练方法、装置以及数据传输系统
CN110648703B (zh) * 2018-06-26 2021-06-15 龙芯中科技术股份有限公司 数据采集电路、读数据窗口的控制方法及装置
JP2021150843A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体集積回路、受信装置、及び受信装置の制御方法
CN115116530A (zh) * 2022-05-09 2022-09-27 腾讯科技（深圳）有限公司 存储器的校验管脚处理方法、装置、设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030441A (zh) * 2006-02-28 2007-09-05 中国科学院计算技术研究所 Ddr和ddr2内存控制器的读数据采样方法及装置
CN101042925A (zh) * 2006-03-21 2007-09-26 联发科技股份有限公司 存储器控制器,存储器装置以及选通信号校准方法
US7911857B1 (en) * 2009-06-10 2011-03-22 Juniper Networks, Inc. Preamble detection and postamble closure for a memory interface controller

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085345A (en) * 1997-12-24 2000-07-04 Intel Corporation Timing control for input/output testability
TWI228259B (en) * 2000-05-22 2005-02-21 Samsung Electronics Co Ltd Method and circuit for inputting and outputting data, and system using semiconductor memory device including the same
JP3605033B2 (ja) * 2000-11-21 2004-12-22 Ｎｅｃエレクトロニクス株式会社 固定長遅延生成回路
US6600681B1 (en) 2002-06-10 2003-07-29 Lsi Logic Corporation Method and apparatus for calibrating DQS qualification in a memory controller
US7089509B2 (en) * 2002-12-23 2006-08-08 Sun Microsystems, Inc. Controlling the propagation of a control signal by means of variable I/O delay compensation using a programmable delay circuit and detection sequence
US7299306B2 (en) * 2003-06-20 2007-11-20 Broadcom Corporation Dual numerically controlled delay logic for DQS gating
JP4284527B2 (ja) * 2004-03-26 2009-06-24 日本電気株式会社 メモリインターフェイス制御回路
JP2005292947A (ja) * 2004-03-31 2005-10-20 Hitachi Ltd データ処理装置、遅延回路及び遅延素子
US7215584B2 (en) * 2005-07-01 2007-05-08 Lsi Logic Corporation Method and/or apparatus for training DQS strobe gating
US7685393B2 (en) 2006-06-30 2010-03-23 Mosaid Technologies Incorporated Synchronous memory read data capture
JP2008103013A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp メモリリード制御回路およびその制御方法
JP5061722B2 (ja) * 2007-05-24 2012-10-31 富士通セミコンダクター株式会社 信号マスキング回路、及び、その回路を搭載した半導体集積回路
JP4967850B2 (ja) * 2007-06-26 2012-07-04 ソニー株式会社 メモリインタフェース回路
US7590025B2 (en) * 2007-12-19 2009-09-15 Integrated Device Technology, Inc. Systems and methods for clean DQS signal generation in source-synchronous DDR2 interface design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030441A (zh) * 2006-02-28 2007-09-05 中国科学院计算技术研究所 Ddr和ddr2内存控制器的读数据采样方法及装置
CN101042925A (zh) * 2006-03-21 2007-09-26 联发科技股份有限公司 存储器控制器,存储器装置以及选通信号校准方法
US7911857B1 (en) * 2009-06-10 2011-03-22 Juniper Networks, Inc. Preamble detection and postamble closure for a memory interface controller

Also Published As

Publication number Publication date
US20120324193A1 (en) 2012-12-20
EP2721500A1 (en) 2014-04-23
US9001599B2 (en) 2015-04-07
WO2012173807A1 (en) 2012-12-20
KR20140043390A (ko) 2014-04-09
KR101903718B1 (ko) 2018-10-04
JP6057438B2 (ja) 2017-01-11
JP2014517422A (ja) 2014-07-17
EP2721500B1 (en) 2015-08-12
CN103608793A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
CN103608793B (zh) 用于dqs选通的系统和方法
US6724684B2 (en) Apparatus for pipe latch control circuit in synchronous memory device
TWI239014B (en) Data input circuits and methods of inputting data for a synchronous semiconductor memory device
JP4795032B2 (ja) タイミング調整回路及び半導体装置
KR100784905B1 (ko) 반도체 메모리의 데이터 입력 장치 및 방법
CN104272283A (zh) 用于dqs选通的系统和方法
KR101966084B1 (ko) 전이 검출기를 갖는 신호 값 저장 회로
US20070286012A1 (en) Method for controlling data output timing of memory device and device therefor
JP2000276877A (ja) ポステッドｃａｓラテンシ機能を備えた同期式半導体メモリ装置及びｃａｓラテンシ制御方法
US8144530B2 (en) Semiconductor memory device and method for generating output enable signal
JP2016540291A (ja) メモリモジュールにおけるストローブ信号に基づいた制御信号のトレーニング方法
CN103003882B (zh) 用于源同步信息传送的装置和关联方法
TWI303830B (en) Data input apparatus of ddr sdram and method thereof
CN103035285B (zh) 半导体存储器件及其制造方法
CN100442394C (zh) 半导体存储装置及其控制方法
TW586119B (en) Semiconductor memory device
CN105281751B (zh) 半导体装置及其调节电路
US9324409B1 (en) Method and apparatus for gating a strobe signal from a memory and subsequent tracking of the strobe signal over time
CN106847319B (zh) 一种fpga电路及窗口信号调整方法
US7616030B2 (en) Semiconductor device and operation method thereof
US6804756B2 (en) Synchronization circuit for read paths of an electronic memory
US20060007759A1 (en) Alignment of memory read data and clocking
US20010036121A1 (en) Internal regeneration of the address latch enable (ALE) signal of a protocol of management of a burst interleaved memory and related circuit
KR100546319B1 (ko) 반도체 메모리 장치의 입출력 데이터 파이프라인회로 및상기 반도체 메모리 장치
US20100266081A1 (en) System and Method for Double Rate Clocking Pulse Generation With Mistrack Cancellation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200427

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200427

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right