CN103594516A - 半导体器件以及制作该半导体器件的方法 - Google Patents

半导体器件以及制作该半导体器件的方法 Download PDF

Info

Publication number
CN103594516A
CN103594516A CN201310350697.0A CN201310350697A CN103594516A CN 103594516 A CN103594516 A CN 103594516A CN 201310350697 A CN201310350697 A CN 201310350697A CN 103594516 A CN103594516 A CN 103594516A
Authority
CN
China
Prior art keywords
dopant
region
semiconductor body
drift region
blocking zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310350697.0A
Other languages
English (en)
Other versions
CN103594516B (zh
Inventor
A.比尔纳
H.布雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103594516A publication Critical patent/CN103594516A/zh
Application granted granted Critical
Publication of CN103594516B publication Critical patent/CN103594516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件以及制作该半导体器件的方法。一种半导体器件包括在半导体本体的第一区域中的漂移区。所述漂移区包括第一导电类型的掺杂剂。至少邻近所述漂移区的边缘形成掺杂剂阻滞区。第二导电类型的掺杂剂被注入到所述半导体本体中。所述半导体本体被退火以形成体区，使得第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中。所述掺杂剂阻滞区阻止掺杂剂以第一扩散速率扩散到漂移区中。

Description

半导体器件以及制作该半导体器件的方法
技术领域
本发明总体上涉及半导体器件和方法，并且在特定实施例中，涉及功率半导体器件以及制作该功率半导体器件的方法。
背景技术
半导体器件被用在许多应用中，包括计算机、移动电话以及大部分其它电子器件中。例如，晶体管可被用作开关器件以实现逻辑电路。在设计这样的晶体管的过程中的目标之一是使得单个器件小，快速并且节能。这些目标在移动应用中尤其重要，其中用户想要能够携带实现许多任务并且使用尽可能少的电池的器件。
一种类型的半导体器件是功率晶体管。功率晶体管被设计成能够承载相对大量的电流而不被损坏。这样的器件通常比用来实现处理器电路的逻辑晶体管大，但是能承受得住会损害较小器件的功率水平。例如，功率晶体管可被用来驱动例如DC马达的电气装置。
一种类型的功率晶体管是横向扩散金属氧化物半导体（LDMOS）晶体管。LDMOS晶体管可被用在许多应用中，例如在RF/微波功率放大器中，诸如用于需要高输出功率的基站。因此，LDMOS技术实际上是在高功率RF放大器中使用的用于从700MHz变动到3.8GHz的频率的主导器件技术。
发明内容
本发明提供了多个实施例和变型。在一个实施例中，一种半导体器件包括在半导体本体的第一区域中的漂移区。所述漂移区包括第一导电类型的掺杂剂。至少邻近所述漂移区的边缘形成掺杂剂阻滞区（retarding region）。第二导电类型的掺杂剂被注入到所述半导体本体中。所述半导体本体被退火以形成体区使得第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中。所述掺杂剂阻滞区阻止所述掺杂剂以第一扩散速率扩散到所述漂移区中。
另一个实施例提供一种功率晶体管器件。第一导电类型的源区被设置在半导体本体中并且第一导电类型的漏区被设置在半导体本体中并与所述源区间隔开。第一导电类型的漂移区被设置在所述源区和漏区之间的相邻所述漏区的半导体本体中。第二导电类型的沟道区被设置在所述漂移区和所述源区之间的相邻所述漂移区的半导体本体中。掺杂剂阻滞区被设置在所述漂移区和所述沟道区之间的半导体本体中。所述掺杂剂阻滞区被掺杂有例如碳、氮或者氟的材料。栅极至少部分地覆盖所述沟道区并且与其绝缘。
附图说明
为了更完全地理解本发明及其优点，现在参照下面结合附图进行的描述，在附图中：
图1是本发明的实施例的功率晶体管的截面图；
图2是本发明的实施例的掺杂剂阻滞区的截面图；
图3-6示出本发明的第一实施例方法；并且
图7-10示出本发明的第二实施例方法。
具体实施方式
目前优选实施例的形成和使用在下面被详细地讨论。然而，应该领会到本发明提供可在很多种特定情境中具体实施的许多适用的发明构思。讨论的特定实施例仅仅说明了形成和使用本发明的特定方式，并且没有限制本发明的范围。
将关于在特定情境中的优选实施例，即LDMOS晶体管，来描述本发明。然而，本发明也可以被应用到出现类似问题的其它功率晶体管和半导体器件。
在一方面中，本发明提供一种用以施加选择性扩散阻滞剂的技术，所述选择性扩散阻滞剂能够阻挡掺杂剂扩散到应保持没有这种掺杂剂的区域中或者其周围。在一个实例中，如下面将被描述的，将阻止硼扩散到相邻的n型区域中。如将对本领域普通技术人员来说明显的，这里描述的构思也可被用在其它情况中。
图1示出第一实施例半导体器件。特别地，现在将在一个实例（即LDMOS晶体管）的情况下描述本发明。图1示出可实现本发明的构思的这种晶体管10的一部分。
所述半导体器件10被形成在半导体本体12中。这个区域可以是体半导体衬底或者是在衬底之上或者之内的层。例如，半导体本体12可以是单晶硅，例如，被形成为外延生长层。该区域12可以是n型或p型轻掺杂的，或者替代地可以是本征的。在示出的NMOS晶体管的实例中，在p+体硅区域11上形成p-掺杂的外延区域12。通常，提供相邻的p-和n-掺杂阱或者结，对于它们来说，一种类型的掺杂剂相互扩散到互补掺杂类型的区域中是不期望的。
多个掺杂区域形成在半导体本体12内。在操作中，在源区14和漏区16之间将形成电流路径。所述源区和漏区14和16被重掺杂，在这种情况下使用例如砷或者磷的n型掺杂剂。在其它实施例中，所有区域的掺杂浓度可被反过来。在典型的实施例中，所述源区和漏区的掺杂浓度是在大约1×1020cm-3和大约1×1021cm-3之间。
可选的沉区（sinker region）28形成在半导体本体12中。如在图1中所示，所述沉区28位于远离所述漏区16的源极14的边缘处。在示出的实例中，所述沉区被重掺杂有p型掺杂剂。例如，所述沉区28可以具有在大约1×1017cm-3和大约1×1021cm-3之间的硼的掺杂浓度。
区域18形成在所述源区和漏区14和16之间并且被掺杂成相反导电类型。作为实例，区域18可被称作阱区或者体区，并且用作源区和漏区之间的沟道。在这种情况下，沟道区18被掺杂有p型掺杂剂，例如硼。所述沟道区通常被掺杂有例如在大约1×1015cm-3和大约3×1018cm-3之间的较低掺杂浓度。
栅极22覆在所述源区和漏区之间的沟道区18上面。所述栅极22通常是导电区域，例如掺杂的半导体（例如多晶硅）或者金属或者两者的组合。所述栅极22通过栅极绝缘层24与下面的半导体区电绝缘。该绝缘层24可以是氧化物（例如，二氧化硅）、氮化物（例如，氮化硅）、氮氧化物（例如，氮氧化硅）、或者“高k”电介质。
所述器件10也可包括屏蔽23，所述屏蔽例如从栅极电极22的顶部表面并且在所述漂移区20的至少一部分的上方延伸。所述屏蔽23与下面的结构绝缘并且可由任何导电材料制作，例如与栅极22相同的材料。
如在图1中所示，所述漏区包括延伸区或者漂移区20。所述区域20有时也被称作轻掺杂漏极或者LDD。使用与漏区16相同导电类型的掺杂剂、但是以较低掺杂浓度形成所述漂移区20。例如，所述漂移区20可以具有与在漏区16中相同的掺杂剂（例如砷或者磷）的在大约3×1016cm-3和大约3×1018cm-3之间的掺杂浓度。
在设计器件10的过程中，通过以明确限定的掺杂水平和掺杂梯度将p型（例如，硼）和n型（例如，砷，磷）掺杂剂放置到源极和漏极结以及晶体管本体18和晶体管漂移20中来调整晶体管特性。在1000℃时的本征硅中，硼、磷和砷的扩散率对于硼变化大约10-14cm2/s，并且对于磷和砷变化大约10-15cm2/s。如果存在例如填隙原子和空位的杂质来经历与掺杂剂种类之一的对传播，这些扩散率可被改变了几个数量级。例如，这些缺陷可在注入工艺期间产生。
在硼的情况下，所述缺陷将主要由填隙原子硅形成。对于砷，硅空位将充当主要的扩散增强剂。特别地，使用具有极大热预算的扩散工艺形成功率器件以便在微米范围上驱动硼或者产生p掺杂沉或横向扩散用以生成承受过多电场或者实现可靠性方面的特定强度的漂移区。例如，具有两个n掺杂结（例如，源极14和漏极16）的NMOS晶体管可被横向硼扩散以改善其热载流子稳定性。
该技术中的一个问题是在硼的扩散与砷或者磷的扩散相互混合的情况下，禁止n掺杂的区域变成与硼原子的共掺杂是困难的。本发明的一个实施例提供了在硼的有意扩散期间避免n型结的无意共掺杂的技术。例如，在后注入热处理期间，可以调整或者甚至避免所述共扩散。
在一个实施例中，本发明通过将用于硼扩散的扩散阻滞剂施加到n掺杂区域或n掺杂区域的周围，或者施加到其中n型掺杂剂扩散但p型掺杂剂不扩散的区域来解决这些问题。该构思的实现被示出在图1中，其包括位于n掺杂的漂移区20和p掺杂的沟道区18之间的掺杂剂阻滞区26。这个附加区域可以是掺杂有例如碳或者氟的扩散阻滞材料的区域。当所述阻滞剂对填隙原子吸气时，以较高速率朝向这种结扩散的硼填隙原子对将被扩散阻滞剂停止。
在示出的实例中，区域26位于在p和n掺杂区域18和20之间的边界处。这个区域可以跨越所述边界或者在相邻区域的任一个中。阻滞区26可以具有在大约1×1018cm-3和大约1×1021之间的掺杂剂浓度。
本发明的实施例的更一般性的视图在图2中示出。在这个实例中，硼掺杂的p型区域8与可被掺杂有砷或者磷的n型区域4相邻。这些区域形成在例如可以是单晶硅的半导体本体2中。阻滞区6是在区域4和8之间并且被掺杂有例如碳或者氟的扩散阻滞材料。如使用图1的特定实例所讨论的，n和p型区域4和8可以是LDMOS晶体管的漂移区20和沟道区18。在其它实施例中，所述区域可以是其它器件的各部分，例如用于逻辑、闪存和存储器（诸如，DRAM）的NMOS和PMOS晶体管。
现在将关于两个不同的实施例来描述本发明的实施例的实现。第一个实施例关于图3-6被示出并且第二个实施例关于图7-10被示出。两个实施例都说明了LDMOS晶体管的一部分的形成。如此处讨论的，发明构思也可被用在其它情况中。
图3示出将被用作用于这个讨论的起点的部分制作的结构。在这个结构中已经形成栅极电极22和栅极绝缘区24。该图示出具有公共漏区的相同种类的晶体管对的一部分。漏极将形成在漂移区20的中心并且与两个栅极22都隔开。在一个实例中，最终结构将和图1的结构相似，具有相对于与衬底表面垂直并且穿过漏极16的线的镜像。
为了形成漂移区20，形成第一掩模32以覆盖所述器件的源区。所述掩模32可以是被图案化以暴露所需区域的任何光致抗蚀剂。如由参考数字34示出的，漂移掺杂剂，在这种情况下是砷，被实施到半导体本体12的暴露部分中。
图4示出用于形成掺杂剂阻滞区26的工艺。如在图中所示，掺杂剂阻滞材料36被注入到已经被掩模32暴露的半导体本体12的该部分中。所述掺杂剂阻滞材料可以是氟或碳或氮原子或者其它。在所示实例中使用碳。典型的注入剂量是大约3×1014cm-2，例如，从大约1×1013cm-2变动到高达大约1×1016cm-2。以这样的方式调整注入能量使得扩散阻滞剂变得位于应被保护而免受硼扩散影响的区域处或者位于该区域周围。例如，所述注入能量可以从大约30keV变动到大约800keV。注入角度可以基本上是0°或者以例如大约30-60°倾斜，或者是两者的组合。
可以在被保护而免受硼扩散影响的n型区域20的注入之前或之后进行扩散阻滞剂36的注入。在图4的实施例中，使用与n型掺杂剂相同的抗蚀剂掩模通过注入引入碳。所述扩散阻滞剂可通过注入被施加或者在硅外延或MOCVD或MOVPE期间被并入或者从气相被并入。
在NMOS晶体管中，扩散阻滞区26将被放置在被保护的n区域（例如，LDD区域20）中或周围，或者特别地被放置在在热处理中被保护而免受硼掺杂影响的n区域20和p区域18之间的区域26'中。在PMOS晶体管中，扩散阻滞剂也可被放置在例如沟道的n区域中。特别地，具有高度硼掺杂的结的PMOS晶体管可在上面描述的方法的帮助下，通过阻止硼扩散到所述沟道中来被减轻短沟道效应和卷曲（roll-off）。
现在参照图5，去除掩模32并且形成第二掩模38。所述掩模38覆盖器件的漏极侧并且暴露器件的源极侧。如在图5中所示的，例如硼40的p型掺杂剂可被注入到器件的源极侧中。注入角度可以基本上是0°或者以例如大约30-60°倾斜，或者是两者的组合。这个注入40将提供用以生成体区18的掺杂剂。
图6示出用来驱进所述掺杂剂的热退火。该驱进工艺将在栅极下形成横向硼掺杂梯度。硼扩散将在LDD区域20周围的富碳区26中被阻滞或者甚至被停止。在典型情况下，在从大约850℃变动到大约1050℃的温度将热退火执行从大约10分钟变动到大约120分钟的时间。
在该步骤中，半导体本体12被退火以形成体区18，使得p掺杂剂（例如，硼）以给定的扩散速率被驱进所述半导体本体12中。掺杂剂阻滞区26阻止掺杂剂以该相同的扩散速率扩散到漂移区20中。例如，掺杂剂阻滞区26可以使得掺杂剂以比该给定的扩散速率低至少一个数量级的扩散速率扩散到漂移区20中。在一个实例中，所述扩散被完全停止或者几乎完全停止。换句话说，所述掺杂剂阻滞区26阻止掺杂剂扩散到所述漂移区20中使得基本上没有p掺杂剂扩散到漂移区20中。
例如在形成源区和漏区14和16以及沉区28的情况下，图1的结构现在可被完成。这些区域是使用标准工艺形成的并且此处将不再被进一步描述。
现在将关于图7-10描述第二个方法实施例。虽然第一个实施例说明了用于掺杂剂阻滞剂的漏极侧注入工艺，本实施例将说明源极侧注入工艺。图7示出与图3相似的起点。如同前面，通过将砷注入到半导体本体12中形成所述漂移区20。再一次地，所述工艺将在邻近栅极22的漂移区20的边缘处形成相位滞后区26'。
现在参照图8，掺杂剂阻滞本质（dopant retarding internal）可形成在所述半导体本体12中。在所示实例中，在栅极到漏极的重叠区中执行深的/倾斜的碳注入以生成富碳区26。再一次地，至少在n掺杂区域20和p掺杂区域18之间的结处存在掺杂剂阻滞材料。对于该步骤，典型的注入剂量是大约4×1014cm-2，例如从大约3×1013cm-2变动到高达大约1×1016cm-2，典型的注入能量可从大约100keV变动到大约1200keV，并且典型的注入角度可从大约10°变动到大约70°。
如在图9中所示，使用同样的掩模38注入p型掺杂剂。该工艺可相似于关于图5描述的工艺。如同前面，可在碳注入36之前或者之后执行硼注入40。
在图10中示出驱进工艺以在栅极下面形成横向硼掺杂梯度。因此，因为掺杂剂阻滞区26延伸到在区域18和20之间的结区域26'，所以图10的结构相似于图6的结构。在体区18周围的富碳区26中，硼扩散将被阻滞或者甚至停止。
虽然已经参照说明性实施例描述了本发明，但是该描述并不旨在以限制性的意义来解释。在参照该描述时，所述说明性实施例的各种修改和组合、以及本发明的其它实施例对于本领域技术人员将是明显的。因此，所附权利要求旨在包括任何这种修改或者实施例。

Claims (25)

1.一种功率晶体管器件，包括：
半导体本体；
第一导电类型的源区，其被设置在半导体本体中；
第一导电类型的漏区，其被设置在半导体本体中并且与所述源区隔开；
第一导电类型的漂移区，其被设置在所述源区和漏区之间邻近漏区的半导体本体中；
第二导电类型的沟道区，其被设置在所述漂移区和源区之间邻近漂移区的半导体本体中；
掺杂剂阻滞区，其被设置在所述漂移区和所述沟道区之间的半导体本体中，所述掺杂剂阻滞区被掺杂有从由碳、氮和氟构成的组中选择的材料；和
栅极，其至少部分地覆在所述沟道区上并且与其绝缘。
2.权利要求1的功率晶体管器件，进一步包括：
在半导体本体中的沉区，使得所述沉区通过源区与所述沟道区隔开；以及
屏蔽，其覆在所述栅极的至少一部分和所述漂移区的至少一部分上，但与所述栅极的所述至少一部分和所述漂移区的所述至少一部分电绝缘。
3.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有碳。
4.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有氟。
5.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有氮。
6.权利要求1的功率晶体管，其中源区和漏区被掺杂有砷或者磷，其中所述沟道区被掺杂有硼，并且其中所述半导体本体包括单晶硅。
7.权利要求1的功率晶体管，其中掺杂剂阻滞区具有在大约1×1018cm-3和大约1×1021cm-3之间的掺杂剂浓度。
8.权利要求1的功率晶体管，其中功率晶体管器件包括横向扩散金属氧化物半导体（LDMOS）器件。
9.一种制作功率晶体管器件的方法，所述方法包括：
在半导体本体中形成第一导电类型的源区；
在半导体本体中形成与所述源区隔开的第一导电类型的漏区；
在半导体本体中形成在源区和漏区之间邻近所述漏区的第一导电类型的漂移区；
在半导体本体中形成在漂移区和源区之间邻近所述漂移区的第二导电类型的沟道区；
在漂移区和沟道区之间的半导体本体中形成掺杂剂阻滞区，所述掺杂剂阻滞区被掺杂有从由碳、氮和氟构成的组中选择的材料；以及
形成至少部分地覆在所述沟道区上并且与其绝缘的栅极。
10.一种制作半导体器件的方法，所述方法包括：
在半导体本体上形成栅极电极，所述栅极电极与所述半导体本体绝缘；
在半导体本体中形成漂移区，所述漂移区包括第一导电类型的掺杂剂；
至少邻近所述漂移区的边缘形成掺杂剂阻滞区；
将第二导电类型的掺杂剂注入到所述半导体本体中；
将所述半导体本体退火以形成在栅极电极的至少一部分下面延伸的体区，所述退火使得所述第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中，其中所述掺杂剂阻滞区阻止所述掺杂剂以第一扩散速率扩散到所述漂移区中；以及
在半导体本体中形成源区和漏区，所述源区通过所述体区与所述漂移区隔开并且所述漏区通过所述漂移区与所述体区隔开。
11.权利要求10的方法，进一步包括：
在半导体本体中形成沉区，使得所述沉区通过所述源区与所述体区的沟道部分隔开；以及
形成覆在所述栅极的至少一部分和漂移区的至少一部分上、但是与它们电绝缘的屏蔽。
12.权利要求10的方法，其中所述漂移区由通过掩模注入掺杂剂形成，所述掩模暴露栅极电极的第一边缘附近的区域，并且其中所述掺杂剂阻滞区由通过所述掩模注入掺杂剂阻滞材料形成。
13.权利要求12的方法，其中第二导电类型的掺杂剂被注入半导体本体的在栅极电极的第二边缘附近的区域，并且其中将半导体本体退火使得所述掺杂剂在所述栅极电极下面扩散直到所述漂移区。
14.权利要求10的方法，进一步包括：
形成第一掩模以暴露半导体本体的邻近所述栅极电极的第一边缘的区域，其中所述漂移区形成在被暴露的区域中；
去除所述第一掩模；以及
在所述漂移区上形成第二掩模，所述第二掩模暴露半导体本体的邻近所述栅极电极的与第一边缘相对的第二边缘的区域，其中所述第二导电类型的掺杂剂和掺杂剂阻滞材料被注入在由所述第二掩模暴露的区域中。
15.权利要求14的方法，其中所述第二导电类型的掺杂剂在所述掺杂剂阻滞材料之前被注入。
16.权利要求14的方法，其中第二导电类型的掺杂剂在所述掺杂剂阻滞材料之后被注入。
17.权利要求10的方法，其中形成所述掺杂剂阻滞区包括注入碳，氟和/或氮。
18.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从大约1×1013cm-2变动到高达大约1×1016cm-2的剂量将掺杂剂阻滞材料注入。
19.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从大约30keV变动到大约800keV的能量将掺杂剂阻滞材料注入。
20.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从相对于半导体本体的上表面的大约30°变动到大约60°的角度将掺杂剂阻滞材料注入。
21.权利要求20的方法，其中形成所述掺杂剂阻滞区进一步包括以基本上垂直于半导体本体的上表面的角度将掺杂剂阻滞材料注入。
22.权利要求10的方法，其中所述掺杂剂阻滞区使得掺杂剂以第二扩散速率扩散到所述漂移区中，所述第二扩散速率比所述第一扩散速率低至少一个数量级。
23.权利要求22的方法，其中所述掺杂剂阻滞区阻止掺杂剂扩散到所述漂移区中，使得基本上没有第二导电类型的掺杂剂被扩散到所述漂移区中。
24.权利要求10的方法，其中注入第二导电类型的掺杂剂包括注入硼，并且其中当掺杂剂阻滞区用于对填隙原子吸气时，所述掺杂剂阻滞区使得朝向漂移区扩散的硼填隙原子对将被停止。
25.权利要求10的方法，其中形成掺杂剂阻滞区包括在硅外延期间并入掺杂剂阻滞材料。
CN201310350697.0A 2012-08-13 2013-08-13 半导体器件以及制作该半导体器件的方法 Active CN103594516B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/584,581 US9064796B2 (en) 2012-08-13 2012-08-13 Semiconductor device and method of making the same
US13/584,581 2012-08-13
US13/584581 2012-08-13

Publications (2)

Publication Number Publication Date
CN103594516A true CN103594516A (zh) 2014-02-19
CN103594516B CN103594516B (zh) 2017-04-12

Family

ID=49999337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310350697.0A Active CN103594516B (zh) 2012-08-13 2013-08-13 半导体器件以及制作该半导体器件的方法

Country Status (3)

Country Link
US (2) US9064796B2 (zh)
CN (1) CN103594516B (zh)
DE (1) DE102013108707B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301975A (zh) * 2016-04-14 2017-10-27 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN110277312A (zh) * 2018-03-13 2019-09-24 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN110648973A (zh) * 2018-06-26 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法以及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564816B (zh) * 2016-06-30 2020-05-08 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022084A (zh) * 2006-02-14 2007-08-22 台湾积体电路制造股份有限公司 形成半导体装置的方法
US20110303976A1 (en) * 2010-06-15 2011-12-15 Texas Instruments Incorporated High voltage channel diode
US20120091469A1 (en) * 2010-10-13 2012-04-19 Park Keum-Seok Semiconductor Devices Having Shallow Junctions

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175216A (ja) 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
FR2779573B1 (fr) 1998-06-05 2001-10-26 St Microelectronics Sa Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication
JP3298535B2 (ja) 1999-01-26 2002-07-02 日本電気株式会社 バイポーラトランジスタとその製造方法
US6358807B1 (en) 2000-02-15 2002-03-19 Agere Systems Guardian Corp. Bipolar semiconductor device and method of forming same having reduced transient enhanced diffusion
US6465870B2 (en) 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
US6426265B1 (en) 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6576535B2 (en) 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
US20020177253A1 (en) 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
US6534371B2 (en) 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield
JP2003069008A (ja) 2001-08-23 2003-03-07 Mitsubishi Heavy Ind Ltd 半導体基板、電力変換器、回転機械、及び、半導体基板の製造方法
US20030082882A1 (en) 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
US6878976B2 (en) 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
US6682980B2 (en) 2002-05-06 2004-01-27 Texas Instruments Incorporated Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
US20040031970A1 (en) 2002-08-13 2004-02-19 Srinivasan Chakravarthi Process for retarding lateral diffusion of phosphorous
DE10316531A1 (de) 2003-04-10 2004-07-08 Infineon Technologies Ag Bipolar-Transistor
SE526207C2 (sv) 2003-07-18 2005-07-26 Infineon Technologies Ag Ldmos-transistoranordning, integrerad krets och framställningsmetod därav
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
US7179696B2 (en) 2004-09-17 2007-02-20 Texas Instruments Incorporated Phosphorus activated NMOS using SiC process
JP5215849B2 (ja) 2005-07-13 2013-06-19 エヌエックスピー ビー ヴィ Ｌｄｍｏｓトランジスタ及びその製造方法
JP5017926B2 (ja) 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
US7371648B2 (en) 2006-09-01 2008-05-13 Texas Instruments Incorporated Method for manufacturing a transistor device having an improved breakdown voltage and a method for manufacturing an integrated circuit using the same
US7626233B2 (en) 2007-04-23 2009-12-01 Infineon Technologies Ag LDMOS device
US20080308904A1 (en) 2007-06-15 2008-12-18 Texas Instruments Incorporated P-doped region with improved abruptness
JP5303881B2 (ja) * 2007-08-15 2013-10-02 富士通セミコンダクター株式会社 電界効果トランジスタ及び電界効果トランジスタの製造方法
US20090050980A1 (en) 2007-08-21 2009-02-26 Texas Instruments Incorporated Method of forming a semiconductor device with source/drain nitrogen implant, and related device
US7645651B2 (en) 2007-12-06 2010-01-12 Freescale Semiconductor, Inc. LDMOS with channel stress
US8159029B2 (en) 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
US8119507B2 (en) * 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
US8753948B2 (en) * 2011-10-31 2014-06-17 Freescale Semiconductor, Inc. Methods of forming laterally diffused metal oxide semiconductor transistors for radio frequency power amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022084A (zh) * 2006-02-14 2007-08-22 台湾积体电路制造股份有限公司 形成半导体装置的方法
US20110303976A1 (en) * 2010-06-15 2011-12-15 Texas Instruments Incorporated High voltage channel diode
US20120091469A1 (en) * 2010-10-13 2012-04-19 Park Keum-Seok Semiconductor Devices Having Shallow Junctions

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301975A (zh) * 2016-04-14 2017-10-27 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN107301975B (zh) * 2016-04-14 2020-06-26 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN110277312A (zh) * 2018-03-13 2019-09-24 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN110277312B (zh) * 2018-03-13 2024-04-12 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN110648973A (zh) * 2018-06-26 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法以及半导体器件
US11164746B2 (en) 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device
US11908864B2 (en) 2018-06-26 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and a semiconductor device

Also Published As

Publication number Publication date
DE102013108707A1 (de) 2014-02-13
DE102013108707B4 (de) 2017-03-23
CN103594516B (zh) 2017-04-12
US20150255597A1 (en) 2015-09-10
US20140042537A1 (en) 2014-02-13
US9064796B2 (en) 2015-06-23
US9269807B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
KR102224364B1 (ko) 고전압 반도체 소자 및 그 제조 방법
KR100588786B1 (ko) 반도체 소자 제조방법
CN1885557B (zh) 半导体元件及形成半导体元件的方法
JP4708563B2 (ja) 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法
US8343862B2 (en) Semiconductor device with a field stop zone and process of producing the same
CN104517852A (zh) 横向漏极金属氧化物半导体元件及其制造方法
CN102187466B (zh) 半导体器件和这种器件的制造方法
CN100552974C (zh) 半导体元件及其形成方法
KR20010050044A (ko) 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자
US9461117B2 (en) High voltage semiconductor device and method of manufacturing the same
JPH06163888A (ja) 電界効果トランジスタおよびその製造方法
CN103545218A (zh) 用于栅极边缘二极管泄漏电流减少的袋状反向掺杂
US9269807B2 (en) Semiconductor device and method of making the same
CN103579005B (zh) 采用高电压反注入的功率晶体管
CN102938375B (zh) 一种场效应晶体管及形成方法
KR102424768B1 (ko) Pldmos 트랜지스터 및 이의 제조 방법
US7151032B2 (en) Methods of fabricating semiconductor devices
US20150137146A1 (en) Transistor device
KR20080113765A (ko) 반도체 소자 및 그 제조방법
CN104518027B (zh) Ldmos器件及其制造方法
CN106158657A (zh) Mos晶体管的形成方法
CN104766791A (zh) 半导体装置及其形成方法
KR100897821B1 (ko) 반도체 소자 제조 방법
US9793375B2 (en) High voltage lateral DMOS transistor with optimized source-side blocking capability
WO2023029196A1 (zh) 场效应晶体管形成方法、电性能参数调节方法及结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant