CN103582295B - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN103582295B
CN103582295B CN201310322371.7A CN201310322371A CN103582295B CN 103582295 B CN103582295 B CN 103582295B CN 201310322371 A CN201310322371 A CN 201310322371A CN 103582295 B CN103582295 B CN 103582295B
Authority
CN
China
Prior art keywords
mentioned
conductor
width
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310322371.7A
Other languages
English (en)
Other versions
CN103582295A (zh
Inventor
久田晃祯
中根祟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103582295A publication Critical patent/CN103582295A/zh
Application granted granted Critical
Publication of CN103582295B publication Critical patent/CN103582295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种电路板及其制造方法。电路板具有：芯绝缘层，其具有第一面和其相反侧的第二面；通孔导体，其形成于芯绝缘层；第一导体层，其形成于芯绝缘层的第一面上，包括通孔导体的第一连接盘；以及第一层叠部，其由形成于芯绝缘层的第一面上和第一导体层上的至少一组层间绝缘层和导体层以及形成于该层间绝缘层的通路导体构成，其中，通孔导体以及在第一连接盘上堆叠的第一层叠部的最下层的通路导体构成堆叠结构的至少一部分，在堆叠结构中，与第一连接盘相连接的通孔导体的第一端面的宽度大于第一层叠部的最下层的通路导体的底面的宽度且小于第一层叠部的最下层的通路导体的上端面的宽度。

Description

电路板及其制造方法
技术领域
本发明涉及一种具有堆叠结构的电路板及其制造方法。
背景技术
在专利文献1中公开了一种电路板，该电路板具有由多个通路导体和各通路导体的连接盘构成的堆叠结构。
在本说明书中取入专利文献1的内容。
专利文献1：日本专利申请公开2002-26521号公报
发明内容
发明要解决的问题
在专利文献1所公开的电路板中，认为由于层间绝缘层(例如树脂)的热膨胀率与通路导体(例如金属)的热膨胀率之差而应力(特别是热应力)容易集中于构成堆叠结构的通路导体(特别是接近芯基板的通路导体)。而且，当产生这种应力的集中时，认为电路板中的堆叠结构的连接可靠性容易降低。
本发明是鉴于这种情形而完成的，目的在于提高电路板中的堆叠结构的连接可靠性。另外，本发明的其它目的在于提高电路板外层的强度并且在电路板的内层容易形成高密度布线。另外，本发明的其它目的在于容易制造具有连接可靠性高的堆叠结构的电路板。
用于解决问题的方案
本发明所涉及的电路板具有：芯绝缘层，其具有第一面和其相反侧的第二面；通孔导体，其形成于上述芯绝缘层；第一导体层，其形成于上述芯绝缘层的上述第一面上，包括上述通孔导体的第一连接盘；以及第一层叠部，其由形成于上述芯绝缘层的上述第一面上和上述第一导体层上的至少一组层间绝缘层和导体层以及形成于该层间绝缘层的通路导体构成，其中，上述通孔导体以及在上述第一连接盘上堆叠的上述第一层叠部的最下层的通路导体构成堆叠结构的至少一部分，在上述堆叠结构中，与上述第一连接盘相连接的上述通孔导体的第一端面的宽度大于上述第一层叠部的最下层的通路导体的底面的宽度且小于该第一层叠部的最下层的通路导体的上端面的宽度。
本发明所涉及的电路板的制造方法包括以下步骤：准备具有第一面和其相反侧的第二面的芯绝缘层；形成要在上述芯绝缘层中形成的通孔导体；在上述芯绝缘层的上述第一面上形成包括上述通孔导体的第一连接盘的第一导体层；在上述芯绝缘层的上述第一面上和上述第一导体层上形成至少由一组层间绝缘层和导体层构成的第一层叠部；以及形成至少一部分由上述通孔导体以及在上述第一连接盘上堆叠的上述第一层叠部的最下层的通路导体构成的堆叠结构，其中，在上述堆叠结构的形成中，将与上述第一连接盘相连接的上述通孔导体的第一端面的宽度设为大于上述第一层叠部的最下层的通路导体的底面的宽度且小于该第一层叠部的最下层的通路导体的上端面的宽度。
发明的效果
根据本发明，能够提高电路板中的堆叠结构的连接可靠性。另外，根据本发明，除了该效果或者代替该效果，有时还起到能够提高电路板外层的强度并且在电路板的内层中容易形成高密度布线的效果。另外，根据本发明，除了上述效果或者代替上述效果，有时还起到能够容易地制造具有连接可靠性高的堆叠结构的电路板的效果。
附图说明
图1表示本发明的实施方式所涉及的电路板的截面图。
图2是放大表示图1示出的电路板的堆叠结构的图。
图3是用于说明构成图2示出的堆叠结构的通孔导体的结构的俯视图。
图4是用于说明构成图2示出的堆叠结构的通孔导体的结构的截面图。
图5是用于说明构成图2示出的堆叠结构的各通路导体的结构的俯视图。
图6是用于说明构成图2示出的堆叠结构的各通路导体的结构的截面图。
图7是用于说明构成图2示出的堆叠结构的通孔导体及在其两面堆叠的通路导体的结构的截面图。
图8是用于说明构成图2示出的堆叠结构的通孔导体与在其两面堆叠的通路导体之间的位置关系的图。
图9是用于说明在本发明的实施方式所涉及的堆叠结构的最外连接盘所构成的焊盘上形成焊锡的例子的图。
图10A是表示对施加到六层、八层以及十层的电路板的应力进行模拟的结果的曲线图。
图10B是使用数值表示图10A示出的模拟结果的图。
图11是表示本发明的实施方式所涉及的电路板的制造方法的流程图。
图12A是用于说明在图11示出的电路板的制造方法中准备芯基板(芯绝缘层)的工序的图。
图12B是用于说明在通过图12A的工序准备的芯基板中形成通路导体并在芯基板上形成导体层的第一工序的图。
图12C是用于说明图12B的工序后续的第二工序的图。
图12D是用于说明图12C的工序后续的第三工序的图。
图13A是用于说明在图11示出的电路板的制造方法中形成层叠部的第一级的第一工序的图。
图13B是用于说明图13A的工序后续的第二工序(激光照射工序)的图。
图14是表示图13B的第二工序中的激光的反射方式的图。
图15是用于说明图13B的工序后续的第三工序的图。
图16是用于说明图15的工序后续的第四工序的图。
图17是用于说明在图11示出的电路板的制造方法中形成层叠部的第二级的工序的图。
图18是用于说明在图11示出的电路板的制造方法中形成层叠部的第三级的工序的图。
图19是用于说明在图11示出的电路板的制造方法中形成层叠部的第四级和通孔的第一工序的图。
图20是用于说明图19的工序后续的第二工序的图。
图21是用于说明图20的工序后续的第三工序的图。
图22是用于说明图21的工序后续的第四工序的图。
图23是表示在本发明的其它实施方式所涉及的堆叠结构中以在通孔导体两面堆叠的两个通路导体的底面投影到电路板的主面(X-Y平面)的情况下相互错开的方式进行配置的例子的图。
图24是表示在本发明的其它实施方式所涉及的堆叠结构中在形成于芯绝缘层的通孔导体的连接盘的表面没有形成凹部的例子的图。
图25是表示在本发明的其它实施方式中构成电路板的各导体层不包含金属箔而仅由镀层构成的例子的图。
图26是表示在本发明的其它实施方式中构成电路板的某一个导体层包含金属箔而构成电路板的其它导体层不包含金属箔的例子的图。
图27是表示在本发明的其它实施方式所涉及的堆叠结构中在芯绝缘层中形成了圆柱状的通孔导体的例子的图。
图28是表示在本发明的其它实施方式中具有多个全栈的堆叠结构的电路板的图。
图29是表示在本发明的其它实施方式中具有并非全栈的堆叠结构的电路板的图。
图30是表示在本发明的其它实施方式所涉及的堆叠结构中在通孔导体一侧堆叠的通路导体的数量与在通孔导体的另一侧堆叠的通路导体的数量相互不同的例子的图。
附图标记说明
10a：芯绝缘层；12：通孔导体；12a：通孔；12b：收缩部；20a、40a、60a、80a：绝缘层；21、41、61、81：导体层；22、42、62、82：通路导体；22a、42a、62a、82a：通路孔；30a、50a、70a、90a：绝缘层；31、51、71、91：导体层；31a：金属箔；31b：无电解镀膜；31c：电解镀层；32、52、72、92：通路导体；32a、52a、72a、92a：通路孔；33a：无电解镀膜；33b：电解镀层；83、93：阻焊层；83a、93a：开口部；94：焊锡；94a、94b：耐腐蚀层；100：电路板；102：通孔导体；102a：通孔；111、112：导体层；111a、112a：金属箔；111b、112b：无电解镀膜；111c、112c：电解镀层；113a：无电解镀膜；113b：电解镀层；121：通孔导体；121a：通孔；121b：收缩部；121c、121f：端面；121d、121g：连接盘；121e、121h：凹部；221、421、621、821：通路导体；221a、421a、621a、821a：通路孔；221b、421b、621b、821b：底面；221c、421c、621c、821c：上端面；221d、421d、621d、821d：连接盘；221e、421e、621e、821e：凹部；321、521、721、921：通路导体；321a、521a、721a、921a：通路孔；321b、521b、721b、921b：底面；321c、521c、721c、921c：上端面；321d、521d、721d、921d：连接盘；321e、521e、721e、921e：凹部；1000：双面覆铜层叠板；1001、1002、1011、1012：金属箔；1003a、1003b、1003c：孔；1004、1013、1014：镀层；1011、1012、1031、1032：金属箔；1033：镀层；B1、B2：层叠部；F1、F2：面；P1：凹部；P2：底面；P3：上端面；P4：连接盘；P5：布线；P101、P102：焊盘；S11、S12、S21、S22：堆叠结构。
具体实施方式
下面，参照附图详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指与电路板的主面(表面和背面)的法线方向相当的电路板的层叠方向(或者电路板的厚度方向)。另一方面，箭头X1、X2和Y1、Y2分别指与层叠方向正交的方向(或者各层的侧方)。电路板的主面成为X-Y平面。另外，电路板的侧面成为X-Z平面或者Y-Z平面。在层叠方向上，将接近电路板的芯一侧称为下层(或者内层)，将远离芯一侧称为上层(或者外层)。最内通路导体是最接近芯的通路导体，最外通路导体是离芯最远的通路导体。
导体层是由一至多个导体图案构成的层。导体层也有时包括构成电路的导体图案、例如布线(还包括接地)、焊盘或者连接盘等，也有时包括不构成电路的面状的导体图案等。
开口部除了包括孔、槽以外，还包括切口、裂缝等。孔并不限定于贯通孔，将非贯通的孔也包括在内均称为孔。孔包括通路孔和通孔。
通路孔是指例如在绝缘层的一侧存在导体层(主要是下层侧的导体层)的状态下开孔来形成而从绝缘层的另一侧到达该导体层的孔。形成于通路孔内的导体(以下称为通路导体)在绝缘层的一侧存在导体层的状态下形成，因此通路导体与绝缘层的至少一侧的导体层非连接，在两者之间形成界面。另一方面，通孔是指在绝缘层的一侧或者两侧存在导体层的情况下将该导体层也包括在内以贯通绝缘层的方式形成的孔。形成于通孔内的导体(以下称为通孔导体)通常通过镀处理等与绝缘层两侧的导体层一起形成，因此通孔导体与绝缘层两侧的导体层至少在一部分连续。
连接盘是形成于孔(例如通路孔)上或者孔的边缘部的导体，至少一部分与孔内的导体(例如通路导体)一体地形成。
通路导体的底面位于与连接盘相反的一侧。将连接盘(或者底面)处于同一侧的通路导体称为朝向相同的通路导体。例如在图1中，形成于层叠部B1的通路导体(通路导体32、52、72、92)均在Z1侧具有连接盘，因此这些通路导体相当于朝向相同的通路导体。另外，形成于层叠部B2的通路导体(通路导体22、42、62、82)均在Z2侧具有连接盘，因此这些通路导体相当于朝向相同的通路导体。另外，在层叠部B1的通路导体和层叠部B2的通路导体之间连接盘的位置不同(Z1侧或者Z2侧)，因此层叠部B1的通路导体与层叠部B2的通路导体相当于方向相互相反的通路导体。
堆叠是指通路导体形成于在其下层形成的通孔导体或者通路导体的连接盘上。即，如果通路导体的底面没有从其下层的通孔导体或者通路导体的连接盘超出，则为堆叠。
连接除了存在有接缝的情况以外，还包括没有接缝的情况。有接缝的情况是指例如分别形成的两个物体通过粘接剂等进行接合的情况。没有接缝的情况是指例如两个部分连续地(一体地)形成而在它们之间不存在任何物质的情况。
镀处理除了电解镀等湿式镀以外，还包括PVD(Physical Vapor Deposition：物理气相沉积)、CVD(Chemical Vapor Deposition:化学气相沉积)等干式镀。
光并不意味着限定于可见光，光除了可见光以外还包括紫外线或者X线等短波长的电磁波和红外线等长波长的电磁波。
孔或者柱体(突起)的“宽度”如果没有特别指定，则在其截面为圆的情况下意味着直径，在圆以外的情况下意味着凹部的深度是指最大值(在最深部分进行测量得到的值)。但是，在明确地记载指其它尺寸的情况下，并不限定于此。
如图1所示，本实施方式的电路板100具有芯绝缘层10a、绝缘层20a、30a、40a、50a、60a、70a、80a、90a、导体层111、112、21、31、41、51、61、71、81、91、通孔导体12以及通路导体22、32、42、52、62、72、82、92。电路板100为多层印刷电路板。以下，将芯绝缘层10a的表面和背面(两个主面)的一个称为面F1，将另一个称为面F2。
在本实施方式中，芯绝缘层10a具有面F1(第一面)和其相反侧的面F2(第二面)。在芯绝缘层10a的面F1上形成导体层111(第一导体层)，在芯绝缘层10a的面F1上和导体层111上形成层叠部B1(第一层叠部)。另外，在芯绝缘层10a的面F2上形成导体层112(第二导体层)，在芯绝缘层10a的面F2上和导体层112上形成层叠部B2(第二层叠部)。
层叠部B1和B2分别由四组层间绝缘层和导体层构成。即，在芯绝缘层10a的面F1上和导体层111上交替地层叠四层绝缘层30a、50a、70a、90a(各层间绝缘层)和四层导体层31、51、71、91。另外，在芯绝缘层10a的面F2上和导体层112上交替地层叠四层绝缘层20a、40a、60a、80a(各层间绝缘层)和四层导体层21、41、61、81。
导体层111、112、21、31、41、51、61、71、81、91分别具有例如构成电路的布线、连接盘或者用于提高电路板100的强度的面状的导体图案等。
在导体层81、91(各最外导体层)上分别形成阻焊层83、93。其中，在阻焊层83、93中分别形成开口部83a、93a。因此，导体层81的规定部位(位于开口部83a的部位)不被阻焊层83覆盖而露出，成为焊盘P102。另外，导体层91的规定部位(位于开口部93a的部位)成为焊盘P101。焊盘P101成为例如用于与其它电路板进行电连接的外部连接端子，焊盘P102成为例如用于安装电子部件的外部连接端子。但是并不限定于此，焊盘P101、P102的用途是任意的。
在本实施方式中，芯绝缘层10a相当于电路板100的芯基板。在电路板100中，位于不同层的导体层之间经由形成于位于各层间的绝缘层(层间绝缘层)的通路导体而相互电连接。形成于芯绝缘层10a两面的导体层(导体层111、112)经由形成于芯绝缘层10a的通孔导体12而相互电连接。
在芯绝缘层10a中形成贯通芯绝缘层10a的通孔12a，在通孔12a中填充导体(例如铜的镀层)。通孔12a内的导体构成通孔导体12。
在本实施方式中，通孔导体12的形状呈沙漏的形状(鼓状)。如图2所示，通孔导体12具有端面121c(第一端面)和其相反侧的端面121f(第二端面)，越远离各端面121c和121f则越细，通孔导体12的宽度在收缩部121b为最小。端面121c、121f和收缩部121b的俯视形状(X-Y平面)例如呈圆形。
在绝缘层20a、30a、40a、50a、60a、70a、80a、90a中分别形成通路孔22a、32a、42a、52a、62a、72a、82a、92a，在各通路孔中填充导体(例如铜的镀层)。通路孔22a、32a、42a、52a、62a、72a、82a、92a内的导体分别构成通路导体22、32、42、52、62、72、82、92。
通路导体22、32、42、52、62、72、82、92的形状分别呈例如以朝向芯绝缘层10a缩径的方式形成锥形的锥圆柱(圆锥台)。但是，并不限定于此，各通路导体的形状是任意的。
在电路板100中形成贯通所有层的通孔102a，在通孔102a的壁面形成例如由铜的镀层构成的通孔导体102(例如保形导体)。通孔102a在Z方向(层叠方向)上贯通电路板100。通孔102a的开口形状例如呈椭圆形。通孔102a例如配置于电路板100的周缘部。通孔导体102可以与电路板100的接地线等电连接，也可以与其它所有导体绝缘而电孤立。此外，通孔102a的数量、开口形状或者配置等是任意的。如果不需要，则也可以省略通孔102a。
本实施方式的电路板100具有堆叠结构S11。堆叠结构S11由通孔导体和通路导体以及它们的连接盘构成。详细地说，堆叠结构S11构成所有层的通孔导体和通路导体进行堆叠的结构、即所谓的全栈。在堆叠结构S11中，在邻接的通孔导体与通路导体或者邻接的通路导体之间相互紧密接合(接触)而导通。因此，容易确保布线空间，布线图案的设计自由度提高。另外，能够省略X方向或者Y方向的布线，因此能够实现层间连接的布线长度的缩短。
在本实施方式中，构成堆叠结构S11的通孔导体和所有通路导体的Z方向的轴相互大致一致。此外，通孔导体和通路导体的Z方向的轴相当于经过通孔导体和通路导体的各X-Y截面的重心(在圆的情况下为中心)的Z方向的线。
堆叠结构S11沿着Z方向延伸设置，将电路板100的导体层81(一侧的最外导体层)与导体层91(另一侧的最外导体层)相互电连接。此外，在图1中示出了一个堆叠结构S11，但是堆叠结构的配置和数量是任意的。堆叠结构S11可以形成于电路板100的边缘部，也可以形成于电路板100的中央部。
在图2中放大示出堆叠结构S11。构成堆叠结构S11的通路导体形成于芯绝缘层10a和层叠部B1、B2。以下，将通孔导体12中的、构成堆叠结构S11的通孔导体称为通孔导体121。另外，将通路导体22、32、42、52、62、72、82、92中的、构成堆叠结构S11的通路导体分别称为通路导体221、321、421、521、621、721、821、921。
如图2所示，通孔导体121由通孔121a内的导体(例如铜的镀层)构成。另外，通路导体221、321、421、521、621、721、821、921分别由通路孔221a、321a、421a、521a、621a、721a、821a、921a内的导体(例如铜的镀层)构成。
构成堆叠结构S11的通孔导体121通过其一侧的端面121c与导体层111(第一导体层)所包含的连接盘121d(第一连接盘)相连接，通过其另一侧的端面121f与导体层112(第二导体层)所包含的连接盘121g(第二连接盘)相连接。各通路导体的上端面221c、321c、421c、521c、621c、721c、821c、921c分别与连接盘221d、321d、421d、521d、621d、721d、821d、921d相连接。另外，各通路导体的底面221b、321b、421b、521b、621b、721b、821b、921b分别与连接盘121g、121d、221d、321d、421d、521d、621d、721d的上表面相连接。
在本实施方式中，构成堆叠结构S11的所有通路导体分别通过其上端面与连接盘相连接。另外，构成堆叠结构S11的各通路导体的连接盘221d、321d、421d、521d、621d、721d、821d、921d分别包括在导体层21、31、41、51、61、71、81、91中。
在本实施方式中，在连接盘121d、121g、221d、321d、421d、521d、621d、721d、821d、921d的表面分别形成有凹部121e、121h、221e、321e、421e、521e、621e、721e、821e、921e。在本实施方式中，在堆叠结构S11中，越是形成于接近最外(连接盘821d、921d)的连接盘的凹部则具有越大的深度和宽度。凹部的形状可以是圆顶型(局部球型)，也可以是圆锥台(锥圆柱)，还可以是长方体(或者立方体)。
如图2所示，堆叠结构S11由以下各部构成：形成于芯绝缘层10a的通孔导体121；第一堆叠部，其是在通孔导体121的连接盘121d(第一连接盘)上堆叠层叠部B1(第一层叠部)的通路导体321、521、721、921而成；以及第二堆叠部，其是在通孔导体121的连接盘121g(第二连接盘)上堆叠层叠部B2(第二层叠部)的通路导体221、421、621、821而成。第一堆叠部由形成于层叠部B1的朝向相同的四个通路导体(通路导体321、521、721、921)构成，第二堆叠部由形成于层叠部B2的朝向相同(与第一堆叠部的通路导体朝向相反)的四个通路导体(通路导体221、421、621、821)构成。
在通孔导体121中，其收缩部121b、端面121c、连接盘121d以及凹部121e大致具有图3示出那样的关系(尺寸和位置等)。
如图3所示，关于一个通孔导体121，凹部121e的宽度D13、收缩部121b的宽度D18、端面121c的宽度D11以及连接盘121d的宽度D15按从小到大的顺序为宽度D13、D18、D11、D15。关于一个通孔导体121，凹部121e、收缩部121b、端面121c以及连接盘121d例如形成为它们的俯视形状(X-Y平面)为同心圆。另外，在导体层111中包含例如与连接盘121d形成一体的布线。这种布线例如与电源或者接地连接。但是并不限定于此，如果不需要，则也可以省略这种布线。
此外，在图3中示出与通孔导体121的收缩部121b相比更靠连接盘121d侧的结构，但是与通孔导体121的收缩部121b相比更靠连接盘121g侧的结构也例如成为图3示出的结构。在本实施方式中，例如图4所示，将收缩部121b(X-Y平面)设为对称面，通孔导体121中的连接盘121d侧的结构与连接盘121g侧的结构相互大致对称。相对于收缩部121b的端面121f、连接盘121g以及凹部121h的位置(XY坐标)例如分别与端面121c、连接盘121d以及凹部121e大致相同。另外，端面121f、连接盘121g以及凹部121h的尺寸和形状也例如分别与端面121c、连接盘121d以及凹部121e大致相同。即，端面121f的宽度D12、凹部121h的宽度D14、连接盘121g的宽度D16例如分别与端面121c的宽度D11、凹部121e的宽度D13、连接盘121d的宽度D15大致相同。
接着，参照图4说明构成本实施方式所涉及的堆叠结构S11的通孔导体121的结构。
在本实施方式中，如图4所示，导体层111(包括连接盘121d)由金属箔111a(例如铜箔)、例如铜的无电解镀膜111b、例如铜的电解镀层111c构成。构成导体层111的金属箔111a、无电解镀膜111b以及电解镀层111c在芯绝缘层10a的面F1上按该顺序层叠。
导体层112(包括连接盘121g)由金属箔112a(例如铜箔)、例如铜的无电解镀膜112b、例如铜的电解镀层112c构成。构成导体层112的金属箔112a、无电解镀膜112b以及电解镀层112c在芯绝缘层10a的面F2上按该顺序层叠。
另外，通孔导体121由例如铜的无电解镀膜113a、例如铜的电解镀层113b构成。构成通孔导体121的无电解镀膜113a和电解镀层113b在通孔121a的壁面上按该顺序层叠。电解镀层113b被填充到通孔121a中的无电解镀膜113a的内侧。
在通孔导体121和其连接盘121d、121g中，无电解镀膜111b、112b、113a相互连续地(一体地)形成，电解镀层111c、112c、113b相互连续地(一体地)形成。即，通孔导体121与芯绝缘层10a两侧的导体层111、112(详细地说是连接盘121d、121g)连续。
在构成堆叠结构S11的任一个通路导体中，其上端面和底面以及连接盘和其凹部均大致具有图5示出的关系(尺寸和位置等)。在图5中，P1表示形成于连接盘的凹部(以下称为凹部P1)，P2表示通路孔的底面(以下称为底面P2)，P3表示通路导体的上端面(以下称为上端面P3)，P4表示连接盘(以下称为连接盘P4)，P5表示与连接盘相连接(详细地说是与连接盘一体地形成)的布线(以下称为布线P5)。
如图5所示，关于一个通路导体，凹部P1的宽度D201、底面P2的宽度D202、上端面P3的宽度D203、连接盘P4的宽度D204从小到大的顺序为宽度D201、D202、D203、D204。关于一个通路导体，凹部P1、底面P2、上端面P3以及连接盘P4形成为例如它们的俯视形状(X-Y平面)为同心圆。布线P5例如与电源或者接地连接。但是并不限定于此，如果不需要则也可以省略布线P5。
图6是用于说明构成本实施方式所涉及的堆叠结构S11的各通路导体的结构的图。在图6中，作为代表示出通路导体321，但是构成堆叠结构S11的所有通路导体大致具有相同的结构。
在本实施方式中，构成电路板100的层叠部B1和B2的各导体层由金属箔(下层)、无电解镀膜(中间层)、电解镀层(上层)构成。具体地说，例如图6所示，导体层31由金属箔31a(例如铜箔)、例如铜的无电解镀膜31b、例如铜的电解镀层31c构成。构成导体层31的金属箔31a、无电解镀膜31b以及电解镀层31c在绝缘层30a上按该顺序层叠。
另外，通路导体321由例如铜的无电解镀膜33a、例如铜的电解镀层33b构成。构成通路导体321的无电解镀膜33a和电解镀层33b在通路孔321a的底面上和壁面上按该顺序层叠。电解镀层33b被填充到通路孔321a中的无电解镀膜33a的内侧。
在通路导体321和其连接盘321d中，无电解镀膜31b、33a相互连续地(一体地)形成，电解镀层31c、33b相互连续地(一体地)形成。通路导体321与连接盘321d(导体层31)连续，与连接盘121d(导体层111)非连续。即，在通路导体321的底面321b与连接盘121d的上表面之间形成界面。
在本实施方式中，如图7所示，通孔导体121的端面121c的宽度D11大于通路导体321(层叠部B1或者第一堆叠部的最下层的通路导体)的底面321b的宽度D31(D11>D31)且小于通路导体321的上端面321c的宽度D32(D11<D32)。通孔导体121的端面121f的宽度D12大于通路导体221(层叠部B2或者第二堆叠部的最下层的通路导体)的底面221b的宽度D21(D12>D21)且小于通路导体221的上端面221c的宽度D22(D12<D22)。
通孔导体121的最细部分(收缩部121b)的宽度D18小于通路导体221的底面221b的宽度D21(D18<D21)且小于通路导体321的底面321b的宽度D31(D18<D31)。
凹部121e的宽度D13和凹部121h的宽度D14分别小于例如收缩部121b的宽度D18(D13<D18、D14<D18)。但是并不限定于此，凹部121e的宽度D13和凹部121h的宽度D14可以分别与收缩部121b的宽度D18相同，也可以大于宽度D18。
在本实施方式中，关于通路导体321，底面321b的宽度D31、上端面321c的宽度D32以及凹部321e的宽度D33从小到大的顺序为宽度D33、D31、D32。另外，通路导体321的底面321b的宽度D31大于通孔导体121的凹部121e的宽度D13。另外，通路导体521的底面521b的宽度D51大于通路导体321的凹部321e的宽度D33。
另一方面，关于通路导体221，底面221b的宽度D21、上端面221c的宽度D22以及凹部221e的宽度D23从小到大的顺序为宽度D23、D21、D22。通路导体221的底面221b的宽度D21大于通孔导体121的凹部121h的宽度D14。另外，通路导体421的底面421b的宽度D41大于通路导体221的凹部221e的宽度D23。
在本实施方式中，如图2所示，构成堆叠结构S11的第一堆叠部的通路导体321、521、721、921与构成堆叠结构S11的第二堆叠部的通路导体221、421、621、821相对于通孔导体121具有对称的结构(形状、尺寸以及位置)。位于同一层的通路导体具有相互相同的结构(形状、尺寸以及位置)。以下，关于第一堆叠部和第二堆叠部各自，将各通路导体的位置从下层起依次称为第一层(通路导体321、221)、第二层(通路导体521、421)、第三层(通路导体721、621)、第四层(通路导体921、821)。
如图2所示，在堆叠结构S11中，通孔导体121的收缩部121b的宽度以及第一堆叠部的各通路导体的底面的宽度从小到大的顺序为收缩部121b、底面321b、521b、721b、921b。另外，通孔导体121的端面121c的宽度以及第一堆叠部的各通路导体的上端面的宽度从小到大的顺序为端面121c、上端面321c、521c、721c、921c。形成于各连接盘121d、321d、521d、721d、921d的凹部的宽度从小到大的顺序为凹部121e、321e、521e、721e、921e。
另一方面，在堆叠结构S11中，通孔导体121的收缩部121b的宽度以及第二堆叠部的各通路导体的底面的宽度从小到大的顺序为收缩部121b、底面221b、421b、621b、821b。通孔导体121的端面121f的宽度以及第二堆叠部的各通路导体的上端面的宽度从小到大的顺序为端面121f、上端面221c、421c、621c、821c。形成于各连接盘121g、221d、421d、621d、821d的凹部的宽度从小到大的顺序为凹部121h、221e、421e、621e、821e。
与通孔导体121和各通路导体相连接的连接盘121d、121g、221d、321d、421d、521d、621d、721d、821d、921d例如具有相互相同的宽度。在本实施方式中，构成堆叠结构S11的所有连接盘具有相互相同的宽度。但是并不限定于此，堆叠结构S11也可以由具有相互不同的宽度的多个连接盘构成。
在本实施方式中，例如图8所示，以将层叠方向(Z方向)上的一对端面121c和121f分别投影到X-Y平面时这些端面相互正好重叠(大致一致)的方式形成通孔导体121。另外，连接盘121d和121g也以例如投影到X-Y平面时这些连接盘相互正好重叠(大致一致)的方式形成。另外，凹部121e和121h也以例如投影到X-Y平面时这些凹部相互正好重叠(大致一致)的方式形成。
在通孔导体121的连接盘121d上堆叠通路导体321，在通孔导体121的连接盘121g上堆叠通路导体221。通路导体321的底面321b和通路导体221的底面221b配置成例如投影到X-Y平面时这些底面相互正好重叠(大致一致)。另外，在堆叠结构S11的第一堆叠部和第二堆叠部中位于同一层的通路导体的底面也配置成例如投影到X-Y平面时这些底面相互正好重叠(大致一致)。
在本实施方式的电路板100中，位于堆叠结构S11的最外分层的通路导体921的连接盘921d(图2)构成焊盘P101(图1)。例如图9所示，在焊盘P101的表面上形成由Ni等构成的耐腐蚀层94a(下层)和由Au等构成的耐腐蚀层94b(上层)。耐腐蚀层94a和94b能够分别通过电解镀或者溅射等形成。另外，在耐腐蚀层94b上通过涂布或者印刷等来形成例如焊锡94。在本实施方式的电路板100中，位于最外的通路导体(通路导体921)的宽度大，因此容易使外部连接部(通路导体921附近)的电阻降低。另外，深度深的凹部921e形成于连接盘921d，由此能够通过连接盘921d的凹部921e将焊锡94放入到连接盘921d的内部。其结果，能够提高连接盘921d与焊锡94的连接强度，进而提高连接可靠性。另外，容易使连接盘921d与焊锡94的边界的电阻降低。
此外，也可以通过进行OSP处理，代替耐腐蚀层94a和94b而形成由有机保护膜构成的耐腐蚀层。另外，耐腐蚀层并非是必须的结构，如果不需要也可以省略。
图10A和图10B是表示对具有全栈的堆叠结构的六层、八层以及十层的电路板(以下分别称为六层品、八层品、十层品)进行施加到各堆叠结构的应力(特别是热循环引起的热应力)的模拟的结果的图。在图10A中，线L1为与六层品有关的数据，线L2为与八层品有关的数据，线L3为与十层品有关的数据。
如图10A和图10B所示，在六层品、八层品以及十层品的任一个中均是施加到芯(通孔导体)的应力最大，越远离芯则应力越小。另外，当对施加到六层品、八层品以及十层品各自的应力进行比较时，十层品中的应力最大，接着八层品中的应力大，六层品中的应力最小。由此，推测为层数(导体层的数量)越多，则电路板中的应力越大。
如上所述，在具有堆叠结构的电路板中，热应力容易集中于堆叠结构的芯(通孔导体)。推测为这是由层间绝缘层(例如树脂)的热膨胀率与通孔导体(例如金属)的热膨胀率之差导致的。对于这一点，在本实施方式所涉及的电路板100中，提高通孔导体121的强度以经得起这种应力。
在提高通孔导体121的强度的情况下，例如考虑将通孔导体121设为比堆叠在该通孔导体121上的通路导体221或者321粗。这是由于，推测为通孔导体121越粗则通孔导体121的机械强度越高。
但是，发明者发现相反在使通孔导体121细的情况下通孔导体121(进而芯部)的强度提高。推测为这是由于通孔121a内的空隙的产生得到抑制。在本实施方式所涉及的电路板100中，通孔导体121的端面121c的宽度D11小于通路导体321的上端面321c的宽度D32(参照图7)。由此，通孔导体121(详细地说是连接盘121d与收缩部121b之间的部分)中的空隙的产生得到抑制，认为在通孔导体121中容易得到高强度。另外，通孔导体121的端面121c的宽度D11大于通路导体321的底面321b的宽度D31，由此通路导体321的定位变得容易，认为容易得到更可靠的电连接，进而得到优异的电特性。并且，在通孔导体121的连接盘121d形成凹部121e，通路导体321进入到凹部121e内。由此，连接盘121d与通路导体321之间的连接变强，认为堆叠结构S11容易得到更高的电连接可靠性。
另外，对于通孔导体121的连接盘121g侧也同样，通孔导体121的端面121f的宽度D12大于通路导体221的底面221b的宽度D21且小于通路导体221的上端面221c的宽度D22，由此认为容易得到上述高强度等。另外，在通孔导体121的连接盘121g形成凹部121h，通路导体221进入到凹部121h内，由此认为连接盘121g与通路导体221之间容易得到更高的连接可靠性。
另外，与使通孔导体121粗的情况相比，在使通孔导体121细的情况下，能够削减材料消耗量和形成时间，这在成本上是有利的。另外，如果通孔导体121变细，则容易在芯附近(导体层111、112等)形成微细布线。其结果，在电路板100的内层容易形成高密度布线。
此外，为了得到上述效果，特别是，通孔导体121的形状优选呈越远离各端面121c和121f越细的形状(鼓状)。在具有这种形状的通孔导体121中容易抑制空隙。
在本实施方式所涉及的电路板100中，在芯绝缘层10a中形成通孔导体121而不是通路导体。通常，在形成通路导体的情况下，在通路孔的底面容易残留树脂残渣。另外，认为在通路导体的底面容易形成缝隙。对于这一点，在电路板100中，通孔导体121的一部分与芯绝缘层10a两侧的导体层111、112(详细地说是连接盘121d、121g)连续，因此无缝。在应力容易集中的芯中，在通路导体的情况下，在底面形成铜箔与镀层的界面，此处容易成为裂纹的起点。对于这一点，如果是通孔，则贯通铜箔而该界面消失，因此认为耐裂纹。其结果，认为堆叠结构S11容易得到高连接可靠性。另外，与通路导体相比，通孔导体更不容易产生空隙。
在本实施方式所涉及的电路板100中，构成堆叠结构S11的通路导体越接近最外(通路导体821、921)的通路导体宽度越大。堆叠结构S11大致随着接近芯(更详细地说是通孔导体121的收缩部121b)而变细，因此容易吸收来自外部的应力。由此，认为即使刚直的金属柱构成堆叠结构S11，堆叠结构S11(特别是其外层侧)也容易得到高连接可靠性。
认为构成堆叠结构S11的通路导体的宽度越大(粗)则强度越得到提高。另外，认为通路导体的宽度越大则堆叠的通路导体之间(或者通路孔与通路导体)的接触面积越大，由此连接强度提高。另外，认为通路导体的宽度越小则越容易使布线细间距化。因此，根据上述结构，认为提高容易受到大力的电路板外层的强度并且在不容易受到大力的电路板的内层容易形成高密度布线。
在本实施方式所涉及的电路板100中，通孔导体121的收缩部121b的宽度D18小于通路导体221的底面221b的宽度D21(参照图7)。由此，认为容易吸收从通路导体221传递到通孔导体121的收缩部121b的应力。另外，通孔导体121的收缩部121b的宽度D18小于通路导体321的底面321b的宽度D31。由此，认为容易吸收从通路导体321传递到通孔导体121的收缩部121b的应力。在本实施方式所涉及的电路板100中，认为来自通孔导体121两侧(通路导体221侧和通路导体321侧)的应力分别得到抑制，应力不容易集中于通孔导体121的收缩部121b。而且，其结果，认为容易抑制热应力容易集中的堆叠结构S11的芯(通孔导体121)中产生裂纹。
在本实施方式中，在堆叠结构S11中，位于同一层的通路导体例如具有相互大致相同的宽度。另外，关于朝向相同的通路导体，与通路孔的宽度相应地，形成于连接盘的凹部深度增加。即，通路孔的宽度越宽则形成于连接盘的凹部的深度越深。在本实施方式所涉及的堆叠结构S11中，在连接盘上堆叠的通路导体进入到形成于该连接盘的凹部内，由此认为连接盘与通路导体之间的电连接可靠性容易提高。另外，在该情况下，认为形成于连接盘的凹部宽度或者深度越大则连接盘与通路导体之间的电连接可靠性越高。
在本实施方式的电路板100中，在通孔导体121的连接盘121d、121g的表面分别形成有凹部121e、121h。由此，能够容易地制造具有连接可靠性高的堆叠结构的电路板。例如在连接盘(以下称为下层连接盘)上堆叠通路导体(以下称为上层通路导体)的情况下，通过激光照射来去除下层连接盘上的绝缘层，形成用于上层通路导体的通路孔。当在这种激光照射时在下层连接盘的表面形成凹部时，认为激光在形成于下层连接盘的表面的凹部中漫反射，上层通路导体的通路孔的宽度(开口径)容易变大(详细内容参照后述的图14等)。这样，认为通过利用激光的漫反射，容易以越接近最外(通路导体821、921)的通路导体宽度越大的方式形成构成堆叠结构S11的各通路导体。
另外，当通路孔的宽度变大时，在该通路孔中不容易完全填充导体。因此，认为在下层通路导体上堆叠上层通路导体的情况下，在上层通路导体的连接盘表面容易形成深度比下层通路导体的凹部深的凹部。
在本实施方式的电路板100中，堆叠结构S11的第一堆叠部和第二堆叠部分别由四个通路导体堆叠而成。即，堆叠结构S11的第一堆叠部和第二堆叠部分别由四个以上的通路导体堆叠而成。利用激光的漫反射使上层通路导体的宽度变大的电路板的制造方法的作用和效果在所堆叠的通路导体为四个以上的情况下特别显著。但是并不限定于此，构成堆叠结构S11的通路导体的数量是任意的。第一堆叠部和第二堆叠部分别可以由五个以上的通路导体构成，也可以由小于四个的通路导体构成。另外，层叠部B1和B2分别可以由五组以上的层间绝缘层和导体层构成，也可以由小于四组的层间绝缘层和导体层构成。
如图1所示，在本实施方式的电路板100中，在形成有构成堆叠结构S11的通路导体的层间绝缘层(绝缘层30a、40a、50a、60a、70a、80a、90a中的任一个)中也形成了不构成堆叠结构S11的通路导体。不进行堆叠的通路导体的底面大致平坦，不产生上述激光的漫反射(参照后述的图14等)，因此不进行堆叠的通路导体容易形成为宽度比所堆叠的通路导体的宽度小。另外，在不进行堆叠的通路导体的连接盘表面容易形成深度比形成于所堆叠的通路导体的连接盘表面的凹部的深度小的凹部。
以下，示出本实施方式的电路板100所涉及的材料的优选例。
在本实施方式中，芯绝缘层10a由包含芯材的树脂构成。详细地说，芯绝缘层10a例如由使玻璃纤维布(芯材)浸渍于环氧树脂而得到的树脂(以下称为玻璃环氧树脂)构成。芯材为热膨胀率小于主材料(在本实施方式中为环氧树脂)的材料。作为芯材，认为优选例如玻璃纤维(例如玻璃布或者玻璃无纺布)或者芳香族聚酰胺纤维(例如芳香族聚酰胺无纺布)等无机纤维。其中，芯绝缘层10a的材料基本上是任意的。例如芯绝缘层10a除了芯材以外也可以含有无机填料(例如二氧化硅类填料)。另外，芯绝缘层10a也可以由不包含芯材的树脂构成。另外，代替环氧树脂，也可以使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。芯绝缘层10a也可以由含有异种材料的多个层构成。
在本实施方式中，绝缘层20a、30a、40a、50a、60a、70a、80a、90a分别是将芯材浸渍到树脂而成。具体地说，绝缘层20a、30a、40a、50a、60a、70a、80a、90a例如分别由玻璃环氧树脂构成。但是并不限定于此，例如各绝缘层除了芯材以外也可以含有无机填料(例如二氧化硅类填料)。另外，各绝缘层也可以分别由不包含芯材的树脂构成。另外，代替环氧树脂，也可以使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由含有异种材料的多个层构成。
在本实施方式中，形成有构成堆叠结构S11的通孔导体以及通路导体的所有绝缘层(芯绝缘层10a和绝缘层20a、30a、40a、50a、60a、70a、80a、90a)由相互相同的材料(例如玻璃环氧树脂)构成，分别是将芯材浸渍到树脂而成。由此，容易使利用激光进行的加工方式均匀。另外，为了提高对应力的耐性(强度)，优选至少形成了构成堆叠结构S11的通路导体的所有绝缘层分别是将芯材浸渍到树脂而成。但是并不限定于此，这些绝缘层也可以由相互不同的材料构成。
在本实施方式中，各通孔导体12和通路导体22、32、42、52、62、72、82、92例如由铜镀层构成。
各导体层111、112、21、31、41、51、61、71、81、91例如由铜箔和铜镀层构成。
其中，各导体层和各通路导体的材料如果是导体则是任意的，可以是金属也可以是非金属。各导体层和各通路导体也可以由含有异种材料的多个层构成。
以下，示出本实施方式的电路板100所涉及的尺寸的优选例。
在图1中，芯绝缘层10a的厚度D101例如为大约60μm。在图2中，导体层111的厚度D111和导体层112的厚度D112例如分别为大约18μm。在本实施方式中，导体层111的厚度D111与导体层112的厚度D112相互相同。但是并不限定于此，这些厚度也可以相互不同。
在图1中，绝缘层20a的厚度D102、绝缘层30a的厚度D103、绝缘层40a的厚度D104以及绝缘层50a的厚度D105例如分别为大约60μm。在本实施方式中，绝缘层20a的厚度D102、绝缘层30a的厚度D103、绝缘层40a的厚度D104以及绝缘层50a的厚度D105相互相同。但是并不限定于此，这些厚度也可以相互不同。
在图1中，绝缘层60a的厚度D106、绝缘层70a的厚度D107、绝缘层80a的厚度D108以及绝缘层90a的厚度D109例如分别为大约50μm。在本实施方式中，绝缘层60a的厚度D106、绝缘层70a的厚度D107、绝缘层80a的厚度D108以及绝缘层90a的厚度D109相互相同。但是并不限定于此，这些厚度也可以相互不同。
在图2中，导体层21的厚度D2、导体层31的厚度D3、导体层41的厚度D4、导体层51的厚度D5、导体层61的厚度D6以及导体层71的厚度D7例如分别为大约18μm。导体层21的厚度D2、导体层31的厚度D3、导体层41的厚度D4、导体层51的厚度D5、导体层61的厚度D6以及导体层71的厚度D7相互相同。但是并不限定于此，这些厚度也可以相互不同。
在图2中，导体层81的厚度D8和导体层91的厚度D9例如分别为大约25μm。导体层81的厚度D8和导体层91的厚度D9相互相同。但是并不限定于此，这些厚度也可以相互不同。
此外，上述各导体层的厚度以下层绝缘层(或者芯基板)的上表面为基准(零)，各绝缘层的厚度以下层导体层的上表面为基准(零)(参照图1和图2)。
在本实施方式中，层叠部B1和B2的外层侧的第三、四级的绝缘层的厚度小于内层侧的第一、二级的绝缘层的厚度。因此，在外层侧的第三、四级的绝缘层中形成通路孔时，容易缩短激光加工所需的时间。其结果，容易抑制由于漫反射而通路孔的宽度变大。另外，当通路孔的宽度变小时，在通路孔内容易填充导体(例如电解镀层)。其结果，在电路板100的外层能够抑制形成于通路导体的连接盘的凹部的深度过大。
在本实施方式中，使外层两层的绝缘层的厚度小于其它绝缘层(内层两层)的厚度，但是并不限定于此。例如也可以使外层一层的绝缘层的厚度小于其它绝缘层(内层三层)的厚度。另外，也可以使层叠部B1和B2的绝缘层的厚度以按从大到小为第一级、第二级、第三极、第四级的顺序越接近外层越小的方式逐步地变小。
另外，在需要确保平坦性的情况下等，也可以使内层两层的绝缘层的厚度小于其它绝缘层(外层两层)的厚度。另外，也可以使内层一层的绝缘层的厚度小于其它绝缘层(外层三层)的厚度。另外，也可以使层叠部B1和B2的绝缘层的厚度以按从小到大为第一级、第二级、第三极、第四级的顺序越接近外层越大的方式逐步地变大。
另外，也可以构成为形成有构成堆叠结构S11的通孔导体121以及各通路导体的所有绝缘层(芯绝缘层10a和绝缘层20a、30a、40a、50a、60a、70a、80a、90a)相互具有大致相同的厚度。根据这种结构，不需要按每个层来改变绝缘层的厚度，因此制造变得容易。从容易制造方面考虑，优选至少形成有构成堆叠结构S11的通路导体的所有绝缘层相互具有大致相同的厚度。
关于图4示出的通孔导体121所涉及的尺寸，端面121c的宽度D11和端面121f的宽度D12例如分别为大约75μm，收缩部121b的宽度D18例如为大约50μm。另外，连接盘121d的宽度D15和连接盘121g的宽度D16例如分别为250μm。形成于连接盘121d的凹部121e的宽度D13和形成于连接盘121g的凹部121h的宽度D14例如分别为大约30μm。但是并不限定于此，宽度D11和D12、宽度D13和D14、宽度D15和D16也可以分别相互不同。
在图2中，关于构成堆叠结构S11的第一堆叠部的通路导体，上端面321c的宽度D32(图7)例如为大约80μm，上端面521c的宽度例如为大约85μm，上端面721c的宽度例如为大约90μm，上端面921c的宽度例如为大约95μm。关于构成堆叠结构S11的第二堆叠部的通路导体，上端面221c的宽度D22(图7)例如为大约80μm，上端面421c的宽度例如为大约85μm，上端面621c的宽度例如为大约90μm，上端面821c的宽度例如为大约95μm。各通路导体的上端面的宽度相当于图5示出的上端面P3的宽度D203。
在图2中，关于构成堆叠结构S11的第一堆叠部的通路导体321、521、721、921，底面321b、521b、721b、921b的宽度例如分别为大约60μm、大约65μm、大约70μm、大约75μm。关于构成堆叠结构S11的第二堆叠部的通路导体221、421、621、821，底面221b、421b、621b、821b的宽度例如分别为大约60μm、大约65μm、大约70μm、大约75μm。各通路导体的底面的宽度相当于图5示出的底面P2的宽度D202。
在图2中，构成堆叠结构S11的各通路导体的连接盘的宽度例如为250μm。在本实施方式中，构成堆叠结构S11的通孔导体121和所有通路导体的连接盘的宽度相互大致相同。但是并不限定于此，这些也可以相互不同。各通路导体的连接盘的宽度相当于图5示出的连接盘P4的宽度D204。
以下，说明本实施方式所涉及的电路板100的制造方法。图11是表示本实施方式所涉及的电路板100的制造方法的概要内容和过程的流程图。
在图11的步骤S101中，准备电路板100的芯基板。具体地说，如图12A所示，准备双面覆铜层叠板1000(初始材料)。双面覆铜层叠板1000具有芯绝缘层10a(芯基板)以及金属箔1001和1002(例如分别为铜箔)。在芯绝缘层10a的面F1上形成金属箔1001，在芯绝缘层10a的面F2上形成金属箔1002。在本实施方式中，在该阶段中，芯绝缘层10a由完全固化状态(C阶段)的玻璃环氧树脂构成。
在本实施方式中，例如不通过蚀刻来调整厚度而最初就将规定厚度的金属箔1001和1002粘贴到芯绝缘层10a。但是并不限定于此，金属箔1001和1002的形成方法是任意的。例如也可以将较厚的金属箔粘贴到芯绝缘层10a，之后通过对该金属箔进行半蚀刻来得到规定厚度的金属箔1001和1002。
接着，在图11的步骤S102中，在芯绝缘层10a(芯基板)中形成通孔导体，并且在芯绝缘层10a(芯基板)两面分别形成导体层。
具体地说，如图12B所示，例如使用CO2激光，通过从面F1侧对双面覆铜层叠板1000照射激光来形成孔1003a，通过从面F2侧对双面覆铜层叠板1000照射激光来形成孔1003b。孔1003a和孔1003b在X-Y平面上形成于大致相同的位置，最终连接而成为贯通双面覆铜层叠板1000的孔1003c。孔1003c中的贯通芯绝缘层10a的部分相当于通孔12a。成为通孔12a。通孔12a的形状例如为沙漏的形状(鼓状)。孔1003a与孔1003b的边界相当于收缩部12b(图1)。对面F1的激光照射和对面F2的激光照射可以同时进行也可以一面一面地进行。在形成通孔12a之后，优选对通孔12a进行去沾污处理。通过去沾污处理来抑制不需要的导通(short)。另外，为了提高激光的吸收效率，也可以在激光照射之前对金属箔1001、1002的表面进行黑化处理。此外，也可以通过钻头或者蚀刻等激光以外的方法来形成通孔12a。但是，如果是激光加工，则容易进行微细加工。另外，如果是激光加工，则能够容易地形成鼓状的通孔12a。
接着，如图12C所示，例如通过铜的版面镀来在金属箔1001上、通孔12a内以及金属箔1002上形成镀层1004。由此，在通孔12a内填充镀层1004。其结果，形成通孔导体12(包括图2示出的构成堆叠结构S11的通孔导体121)。
例如进行无电解镀形成无电解镀膜，接着以该无电解镀膜为晶种层进行电解镀，由此形成镀层1004。在本实施方式的制造方法中，金属箔1001、1002分别构成图4示出的金属箔111a、112a，镀层1004构成图4示出的无电解镀膜111b、112b、113a和电解镀层111c、112c、113b。
作为无电解镀的镀液，例如能够使用添加了还原剂等的硫酸铜溶液等。另外，作为电解镀的镀液，例如能够使用硫酸铜溶液、吡咯啉酸铜溶液、氰(cyaan)化铜溶液或者四氟硼酸铜溶液等。
接着，例如使用通过光刻技术进行图案形成而得到的抗蚀层和蚀刻液，对形成于芯绝缘层10a的面F1上和面F2上的各导体层进行图案形成。具体地说，用具有与导体层111、112(参照图12D)对应的图案的抗蚀层覆盖各导体层，通过蚀刻来去除各导体层的没有被抗蚀层覆盖的部分(在抗蚀层的开口部露出的部位)。蚀刻并不限定于湿式蚀刻，也可以是干式蚀刻。由此，如图12D所示，在芯绝缘层10a的面F1上形成导体层111，在芯绝缘层10a的面F2上形成导体层112。
导体层111包括连接盘121d(参照图4)，导体层112包括连接盘121g(参照图4)。在通孔导体121的连接盘121d表面形成凹部121e(参照图4)，在通孔导体121的连接盘121g表面形成凹部121h(参照图4)。连接盘121d与连接盘121g通过通孔导体121相互无缝地电连接。
此外，也可以不通过蚀刻而通过使用了抗镀层的图案镀来进行导体层111、112的图案形成。
另外，在形成导体层111和112之后，根据需要，例如也可以通过化学蚀刻分别使导体层111和112的上表面粗糙化。此外，并不限定于化学蚀刻，粗糙化处理的方法是任意的。
接着，在图11的步骤S103～S105中，在芯绝缘层10a(芯基板)的面F1上和F2上分别形成一组层间绝缘层和导体层(层叠部B1和B2的第一级)。在层间绝缘层中形成通路导体，层间绝缘层上的导体层与芯基板上的导体层通过该通路导体相互电连接。
具体地说，在图11的步骤S103中，例如图13A所示，在芯绝缘层10a的面F1上和导体层111上依次配置绝缘层30a(层间绝缘层)和金属箔1011(例如铜箔)，在芯绝缘层10a的面F2上和导体层112上依次配置绝缘层20a(层间绝缘层)和金属箔1012(例如铜箔)。以下，将在芯绝缘层10a上层叠绝缘层20a、30a和金属箔1011、1012而得到的层叠体(参照图13A)称为第一层叠板。
能够将绝缘层20a、30a和金属箔1011、1012准备为例如带树脂的铜箔。在该阶段中，绝缘层20a和30a例如分别由具有热固性的玻璃环氧树脂的预浸料(B阶段的粘接片)构成。但是，也能够代替预浸料而使用ABF(Ajinomoto Build-up Film：味之素精细化工株式会社制)等。ABF是用两片保护片夹持绝缘材料而得到的膜。
接着，在Z方向上对第一层叠板进行加热加压。加压和加热处理例如同时进行。通过加压和加热，预浸料(绝缘层20a、30a)固化，部件之间附着。其结果，第一层叠板一体化。此外，加压和加热处理也可以分多次进行。另外，加热处理与加压也可以分开进行，但是同时进行效率高。也可以在加热加压之后另外进行用于一体化的加热处理。
接着，如图13B所示，在图11的步骤S104中，例如通过激光(CO2激光等)在绝缘层20a中形成通路孔22a(包括图2示出的构成堆叠结构S11的通路孔221a)，在绝缘层30a中形成通路孔32a(包括图2示出的构成堆叠结构S11的通路孔321a)。例如图14所示，在通路孔321a的形成中，通过激光照射来去除通孔导体121的连接盘121d上的绝缘层30a。此时，在通孔导体121的连接盘121d的表面形成有凹部121e，由此激光在凹部121e中漫反射，容易接触通路孔321a的侧面。因此，通路孔321a的开口宽度(=通路导体321的上端面321c的宽度D32)容易大于通孔导体121的端面121c的宽度D11。在本实施方式中，形成开口宽度大于通孔导体121的端面121c的宽度D11的通路孔321a。另外，通路孔221a例如也与通路孔321a同样地形成于通孔导体121的连接盘121g(参照图4)上。在本实施方式中，通路孔221a、321a的Z方向的轴相互大致一致。通路孔221a的形成与通路孔321a的形成可以同时进行也可以一面一面地进行。
此外，根据需要，优选在进行开孔(激光照射)之前实施黑化处理。另外，在开孔之后，根据需要进行去沾污、软蚀刻。
在本实施方式中，例如不使用遮光掩模而在非照射部分停止激光照射，仅对要照射的部位照射激光。但是并不限定于此，例如也可以在设置遮光掩模的状态下对被照射体的整面照射激光。优选通过脉冲控制来调整激光强度(光量)。具体地说，例如在变更激光强度的情况下，每发射一次(一次照射)的激光强度不变化而变更发射数(照射次数)。即，在发射一次无法得到期望的激光强度的情况下，对同一照射位置再次照射激光。根据这种控制方法，能够省略改变照射条件的时间，因此认为吞吐量提高。但是并不限定于此，激光强度的调整方法是任意的。例如也可以按每个照射位置来决定照射条件而使照射次数固定(例如对每一个照射位置发射一次)。
接着，如图15所示，在图11的步骤S105中，例如通过铜的版面镀，在金属箔1011上和通路孔32a内形成镀层1013，在金属箔1012上和通路孔22a内形成镀层1014。例如与图12C的工序同样地，进行无电解镀形成无电解镀膜，接着以该无电解镀膜为晶种层进行电解镀，由此分别形成镀层1013、1014。由此，在通路孔32a、22a中分别填充镀层1013、1014。其结果，形成通路导体22(包括图2示出的构成堆叠结构S11的通路导体221)和通路导体32(包括图2示出的构成堆叠结构S11的通路导体321)。
在通路导体221的连接盘221d的表面形成比通孔导体121的凹部121h深的凹部221e，在通路导体321的连接盘321d的表面形成比通孔导体121的凹部121e深的凹部321e(参照图2)。
接着，如图16所示，例如通过光刻技术(抗蚀层等)，分别对绝缘层20a上的导体层和绝缘层30a上的导体层进行图案形成。由此，在绝缘层20a上形成导体层21，在绝缘层30a上形成导体层31。之后，根据需要，对导体层21、31进行粗糙化处理。
此外，也可以不通过蚀刻而通过使用了抗镀层的图案镀来进行导体层21、31的图案形成。
接着，在图11的步骤S106中，形成层叠部B1和B2的第二、三级。
具体地说，例如图17所示，形成构成层叠部B1和B2的第二级的一组层间绝缘层和导体层。例如能够与层叠部B1和B2的第一级同样地、即通过进行绝缘层和金属箔(例如带树脂的铜箔)的层叠、加压、树脂的固化、通路孔的形成(激光照射)、通路导体的形成以及导体层的形成(包括粗糙化处理)，来形成层叠部B1和B2的第二级。
由此，在绝缘层20a上和导体层21上形成一组绝缘层40a和导体层41，在绝缘层30a上和导体层31上形成一组绝缘层50a和导体层51。在绝缘层40a中形成通路导体42(包括图2示出的构成堆叠结构S11的通路导体421)，在绝缘层50a中形成通路导体52(包括图2示出的构成堆叠结构S11的通路导体521)。
在通路孔521a、421a的形成中，例如激光在凹部321e或者221e中漫反射(参照图14)，由此形成宽度大于通路孔321a的宽度的通路孔521a以及宽度大于通路孔221a的宽度的通路孔421a(参照图2)。在本实施方式中，通路孔221a、321a、421a、521a的Z方向的轴相互大致一致。
在通路导体521、421的形成中，在通路导体521的连接盘521d的表面形成比凹部321e深的凹部521e，在通路导体421的连接盘421d的表面形成比凹部221e深的凹部421e(参照图2)。
此外，也可以不通过蚀刻而通过使用了抗镀层的图案镀来进行导体层41、51的图案形成。
接着，例如图18所示，形成构成层叠部B1和B2的第三级的一组层间绝缘层和导体层。例如能够与层叠部B1和B2的第一级同样地、即通过进行绝缘层和金属箔(例如带树脂的铜箔)的层叠、加压、树脂的固化、通路孔的形成(激光照射)、通路导体的形成以及导体层的形成(包括粗糙化处理)，来形成层叠部B1和B2的第三级。
由此，在绝缘层40a上和导体层41上形成一组绝缘层60a和导体层61，在绝缘层50a上和导体层51上形成一组绝缘层70a和导体层71。在绝缘层60a中形成通路导体62(包括图2示出的构成堆叠结构S11的通路导体621)，在绝缘层70a中形成通路导体72(包括图2示出的构成堆叠结构S11的通路导体721)。
在通路孔721a、621a的形成中，例如激光在凹部521e或者421e中漫反射(参照图14)，由此形成宽度大于通路孔521a的宽度的通路孔721a以及宽度大于通路孔421a的宽度的通路孔621a(参照图2)。在本实施方式中，通路孔421a、521a、621a、721a的Z方向的轴相互大致一致。
在通路导体721、621的形成中，在通路导体721的连接盘721d的表面形成比凹部521e深的凹部721e，在通路导体621的连接盘621d的表面形成比凹部421e深的凹部621e。
此外，也可以不通过蚀刻而通过使用了抗镀层的图案镀来进行导体层61、71的图案形成。
接着，在图11的步骤S107～S109中，形成层叠部B1和B2的第四级，并且形成贯通芯基板和层叠部B1、B2的所有层的通孔。
具体地说，例如图19所示，在图11的步骤S107中，在绝缘层70a上和导体层71上依次配置绝缘层90a(最外绝缘层)和金属箔1031(例如铜箔)，在绝缘层60a上和导体层61上依次配置绝缘层80a(最外绝缘层)和金属箔1032(例如铜箔)。以下，将绝缘层80a、90a和金属箔1031、1032层叠而成的层叠体(参照图19)称为第二层叠板。
例如能够将绝缘层90a、80a和金属箔1031、1032准备为带树脂的铜箔。在该阶段中，绝缘层90a和80a例如分别由具有热固性的玻璃环氧树脂的预浸料构成。但是，也能够代替预浸料而使用ABF等。
接着，在Z方向上对第二层叠板进行加热加压。加压和加热处理例如同时进行。通过加压和加热，预浸料(绝缘层90a、80a)固化而部件之间附着。其结果，第二层叠板一体化。此外，加压和加热处理也可以分多次进行。另外，加热处理与加压也可以分开进行，但是同时进行效率高。也可以在加热加压之后另外进行用于一体化的加热处理。
接着，如图20所示，在图11的步骤S108中，例如通过激光(CO2激光等)，来形成贯通绝缘层80a的通路孔82a(包括图2示出的构成堆叠结构S11的通路孔821a)、贯通绝缘层90a的通路孔92a(包括图2示出的构成堆叠结构S11的通路孔921a)以及贯通第二层叠板的所有层的通孔102a。此外，根据需要，优选在开孔(激光照射)之前实施黑化处理。另外，在开孔之后，根据需要，进行去沾污、软蚀刻。
在激光的扫描过程中，设为照射到用于形成通孔102a的部位的激光的强度(光量)比照射到用于形成通路孔82a和92a的部位的激光的强度(光量)强，由此能够通过一次扫描来形成通路孔82a和92a以及通孔102a。通过仅从第二层叠板的一侧照射激光或者从第二层叠板两侧同时照射激光均能够形成通孔102a。并且，也可以通过在从第二层叠板的一侧照射激光而形成有底孔(非贯通孔)之后从另一侧照射激光使其底部贯通来形成通孔102a。另外，通孔102a的形成方法是任意的，例如也可以与通路孔82a和92a的形成分开地通过钻头等来形成通孔102a。
在通路孔921a、821a的形成中，激光在凹部721e或者621e中漫反射(参照图14)，由此形成宽度大于通路孔721a的宽度的通路孔921a以及宽度大于通路孔621a的宽度的通路孔821a(参照图2)。在本实施方式中，通路孔621a、721a、821a、921a的Z方向的轴相互大致一致。
接着，如图21所示，在图11的步骤S109中，例如通过铜的版面镀，在金属箔1031上、通路孔82a内、金属箔1032上、通路孔92a内以及通孔102a内形成镀层1033。例如与图12C的工序同样地，进行无电解镀形成无电解镀膜，接着以该无电解镀膜为晶种层进行电解镀，由此形成镀层1033。由此，在通路孔82a、92a中分别填充镀层1033，在通孔102a的壁面形成镀层1033。其结果，形成通路导体82、92以及通孔导体102。
在通路导体92、82的形成中，形成宽度大于通路导体721的宽度的通路导体921以及宽度大于通路导体621的宽度的通路导体821。另外，在通路导体921的连接盘921d的表面形成比凹部721e深的凹部921e，在通路导体821的连接盘821d的表面形成比凹部621e深的凹部821e。在本实施方式中，通孔导体121和通路导体221、321、421、521、621、721、821、921的Z方向的轴相互大致一致。
接着，如图22所示，例如通过光刻技术(抗蚀层等)，分别对绝缘层80a上的导体层和绝缘层90a上的导体层进行图案形成。由此，在绝缘层80a上形成导体层81，在绝缘层90a上形成导体层91。之后，根据需要，对导体层81、91进行粗糙化处理。
此外，也可以不通过蚀刻而通过使用了抗镀层的图案镀来进行导体层81、91的图案形成。
接着，在图11的步骤S110中，在绝缘层90a上和导体层91上形成具有开口部93a的阻焊层93，在绝缘层80a上和导体层81上形成具有开口部83a的阻焊层83(参照图1)。各最外的导体层81、91除了位于开口部83a、93a的规定部位(焊盘P101、P102等)以外被阻焊层83、93覆盖。例如能够通过丝网印刷、喷涂、辊涂或者层压等来分别形成阻焊层83和93。
接着，通过电解镀或者溅射等，在导体层81、91上、详细地说是在没有被阻焊层83、93覆盖的焊盘P101、P102(参照图1)的表面例如分别形成由Ni/Au膜构成的耐腐蚀层(参照图9)。另外，也可以通过进行OSP处理来形成由有机保护膜构成的耐腐蚀层。
通过上述工序完成本实施方式的电路板100(图1)。本实施方式的电路板100例如能够作为便携式电话机等便携式设备的电路基板来使用。电路板100的焊盘P101例如通过焊锡能够与其它电路板(例如母板)电连接。另外，在电路板100的焊盘P102上，例如通过焊锡能够安装FC(倒装芯片)的IC芯片(裸芯片)。
根据本实施方式所涉及的电路板的制造方法，认为通过利用激光的漫反射容易以越接近最外(通路导体821、921)的通路导体宽度越大的方式形成构成堆叠结构S11的各通路导体。其结果，能够容易地制造具有连接可靠性高的堆叠结构的电路板。
本发明并不限定于上述实施方式。例如还能够以下那样变形来实施。
也可以在通孔导体121上堆叠的通路导体221的底面221b与通路导体321的底面321b投影到X-Y平面的情况下相互错开。但是，如图23所示，优选在通路导体221的底面221b与通路导体321的底面321b的各区域内包括通孔导体121的收缩部121b。另外，优选在通孔导体121的端面121c和121f的各区域内包括通路导体221的底面221b和通路导体321的底面321b两者。根据这种结构，认为在通路导体221与通路导体321之间电或者热等容易相互传递。另外，认为容易抑制施加到通孔导体121的应力。
也可以在各通孔导体和各通路导体(特别是构成堆叠结构的通孔导体和通路导体)的连接盘上不形成凹部。例如图24所示，也可以在通孔导体121的连接盘121d的表面和连接盘121g的表面均不形成凹部。通过设为这种结构，有时容易将通孔导体121和通路导体221、321调整为上述尺寸(D32>D11>D31、D22>D12>D21)。另外，也可以构成为在构成堆叠结构的通孔导体和通路导体的所有连接盘上不形成凹部。
也可以使构成堆叠结构的通孔导体和各通路导体的连接盘的表面(包括凹部内)粗糙化。
如图25(与图7对应的图)所示，也可以构成电路板的各导体层不包含金属箔而仅由镀层(例如无电解镀膜和电解镀层)构成。另外，例如图26(与图7对应的图)所示，也可以构成电路板的某一个导体层(例如芯绝缘层10a上的导体层111、112)不包含金属箔而构成电路板的其它导体层包含金属箔。此外，构成电路板的各导体层的层结构(层数、各层的厚度和材料等)基本上是任意的。
构成电路板的各导体层的形成方法是任意的。作为各导体层的形成方法，例如版面镀法、图案镀法、全添加法、半添加(SAP)法、减去法、转印法以及压凹法中的任一个或者任意地组合这些方法中的两个以上而得到的方法等是有效的。
各通孔导体和各通路导体的俯视形状(X-Y平面)并不限定于圆形(正圆形或者椭圆形等)而是任意的。各通孔导体和各通路导体的俯视形状可以是大致正方形，也可以是大致正六角形、大致正八角形等大致正方形以外的大致正多角形。此外，多角形的角的形状是任意的，例如可以是大致直角、锐角、钝角、带有圆角。其中，在防止热应力集中方面，优选角带有圆角。
另外，各通孔导体和各通路导体的俯视形状(X-Y平面)可以是大致长方形或者大致三角形等，也可以是大致十字形或者大致正多角星形等从中心起放射状地引出直线的形状(将多个叶片放射状配置的形状)。
各通孔导体和各通路导体的宽度可以根据深度而发生变化也可以不发生变化。例如图27(与图7对应的图)所示，构成堆叠结构的通孔导体121的形状也可以是宽度固定的圆柱。在该情况下也认为通过将通孔导体121和通路导体221、321设为上述尺寸(满足D32>D11>D31和D22>D12>D21中的至少一方的尺寸)容易得到高强度等。另外，各通路导体(特别是构成堆叠结构的通路导体)也可以具有相互相同的宽度。
也可以是具有多个全栈的堆叠结构的电路板。例如图28所示，也可以是具有两个全栈的堆叠结构S11和S12的电路板。堆叠结构S12例如具有与堆叠结构S11(参照图2)相同的结构。
在上述实施方式中，堆叠结构S11为全栈，在构成层叠部B1的所有层间绝缘层中形成构成堆叠结构S11的第一堆叠部(第一堆叠结构)的通路导体，在构成层叠部B2的所有层间绝缘层中形成构成堆叠结构S11的第二堆叠部(第二堆叠结构)的通路导体。但是并不限定于此，例如图29所示，也可以是具有并非全栈的堆叠结构S21的电路板。另外，例如图30所示，也可以是具有在通孔导体121的一侧(例如层叠部B1侧)堆叠的通路导体的数量和在通孔导体121的另一侧(例如层叠部B2侧)堆叠的通路导体的数量相互不同的堆叠结构S22(非对称的堆叠结构)的电路板。
电路板可以内置有电子部件。在该情况下，内置于电路板的电子部件的数量是任意的。这种电子器件能够使用于便携式设备(便携式电话机等)的电路基板等。另外，也可以在电路板的一面(例如图1示出的焊盘P101和P102中的任一个)或者两面(例如图1示出的焊盘P101和P102两者)安装电子部件。在该情况下，安装于电路板表面的电子部件的数量是任意的。这种电子器件能够使用于便携式设备(便携式电话机等)的电路基板等。
电路板的结构、特别是其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等能够在不脱离本发明的宗旨的范围内任意地变更。
电路板的制造方法并不限定于图11示出的顺序和内容，在不脱离本发明的宗旨的范围内能够任意地变更顺序、内容。另外，根据用途等，也可以省略不需要的工序。
能够任意地组合上述实施方式和变形例。优选根据用途等来选择适当的组合。例如也可以将图23～图27中的任一个示出的结构应用于图28～图30中的任一个示出的堆叠结构。
以上，说明了本发明的实施方式，但是应该理解为设计上的方便、其它原因所需要的各种修改、组合包括在与“权利要求”所记载的发明、“具体实施方式”所记载的具体例对应的发明的范围内。
产业上的可利用性
本发明所涉及的电路板适用于便携式设备的电路基板。本发明所涉及的电路板的制造方法适用于制造这种电路板。

Claims (10)

1.一种电路板，具有：
芯绝缘层，其具有第一面和其相反侧的第二面；
通孔导体，其形成于上述芯绝缘层；
第一导体层，其形成于上述芯绝缘层的上述第一面上，包括上述通孔导体的第一连接盘；以及
第一层叠部，其由形成于上述芯绝缘层的上述第一面上和上述第一导体层上的至少一组层间绝缘层和导体层以及形成于该层间绝缘层的通路导体构成，
其中，上述通孔导体以及在上述第一连接盘上堆叠的上述第一层叠部的最下层的通路导体构成堆叠结构的至少一部分，
在上述堆叠结构中，与上述第一连接盘相连接的上述通孔导体的第一端面的宽度大于上述第一层叠部的最下层的通路导体的底面的宽度且小于该第一层叠部的最下层的通路导体的上端面的宽度；
上述通孔导体的最细部分的宽度小于上述第一层叠部的最下层的通路导体的底面的宽度。
2.根据权利要求1所述的电路板，其特征在于，
还具有形成于上述芯绝缘层的上述第二面上的第二导体层，
上述通孔导体具有收缩部，上述通孔导体从上述第一端面和其相反侧的第二端面的各端面起越接近收缩部越细，上述第二端面与上述第二导体层所包含的第二连接盘相连接。
3.根据权利要求2所述的电路板，其特征在于，
还具有第二层叠部，该第二层叠部由形成于上述芯绝缘层的上述第二面上和上述第二导体层上的至少一组层间绝缘层和导体层以及形成于该层间绝缘层的通路导体构成，
上述堆叠结构由上述通孔导体、第一堆叠部以及第二堆叠部构成，该第一堆叠部是在上述第一连接盘上堆叠上述第一层叠部的通路导体而成，该第二堆叠部是在上述第二连接盘上堆叠上述第二层叠部的通路导体而成。
4.根据权利要求3所述的电路板，其特征在于，
上述堆叠结构的上述第一堆叠部和上述第二堆叠部分别是四个以上的通路导体堆叠而成。
5.根据权利要求3所述的电路板，其特征在于，
上述通孔导体的上述第二端面的宽度大于上述第二堆叠部的最下层的通路导体的底面的宽度且小于该第二堆叠部的最下层的通路导体的上端面的宽度。
6.根据权利要求3所述的电路板，其特征在于，
上述通孔导体的最细部分的宽度小于上述第二堆叠部的最下层的通路导体的底面的宽度。
7.根据权利要求1所述的电路板，其特征在于，
形成有构成上述堆叠结构的通路导体的所有绝缘层相互具有相同的厚度。
8.根据权利要求1所述的电路板，其特征在于，
形成有构成上述堆叠结构的通路导体的所有绝缘层是将芯材浸渍到树脂而成的。
9.一种电路板的制造方法，包括以下步骤：
准备具有第一面和其相反侧的第二面的芯绝缘层；
形成要在上述芯绝缘层中形成的通孔导体；
在上述芯绝缘层的上述第一面上形成包括上述通孔导体的第一连接盘的第一导体层；
在上述芯绝缘层的上述第一面上和上述第一导体层上形成至少由一组层间绝缘层和导体层构成的第一层叠部；以及
形成至少一部分由上述通孔导体以及在上述第一连接盘上堆叠的上述第一层叠部的最下层的通路导体构成的堆叠结构，
其中，在上述堆叠结构的形成中，将与上述第一连接盘相连接的上述通孔导体的第一端面的宽度设为大于上述第一层叠部的最下层的通路导体的底面的宽度且小于该第一层叠部的最下层的通路导体的上端面的宽度；
上述通孔导体的最细部分的宽度小于上述第一层叠部的最下层的通路导体的底面的宽度。
10.根据权利要求9所述的电路板的制造方法，其特征在于，
在上述堆叠结构的形成中，通过激光在层间绝缘层中形成通路孔，对该通路孔内进行镀处理，由此形成构成上述堆叠结构的各通路导体。
CN201310322371.7A 2012-08-10 2013-07-29 电路板及其制造方法 Active CN103582295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261681672P 2012-08-10 2012-08-10
US61/681,672 2012-08-10

Publications (2)

Publication Number Publication Date
CN103582295A CN103582295A (zh) 2014-02-12
CN103582295B true CN103582295B (zh) 2016-12-28

Family

ID=50052893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310322371.7A Active CN103582295B (zh) 2012-08-10 2013-07-29 电路板及其制造方法

Country Status (3)

Country Link
US (1) US9603248B2 (zh)
KR (1) KR101412225B1 (zh)
CN (1) CN103582295B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029676A (ja) * 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9478472B2 (en) * 2014-05-19 2016-10-25 Dyi-chung Hu Substrate components for packaging IC chips and electronic device packages of the same
JP6375159B2 (ja) * 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
KR102552275B1 (ko) * 2015-07-31 2023-07-07 삼성디스플레이 주식회사 마스크 제조방법
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
CN109413544B (zh) * 2017-08-17 2021-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US20210050289A1 (en) * 2019-08-13 2021-02-18 Intel Corporation Hybrid glass core for wafer level and panel level packaging applications
JP7390826B2 (ja) * 2019-08-30 2023-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021170582A (ja) * 2020-04-15 2021-10-28 株式会社村田製作所 増幅モジュール
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
US11482884B2 (en) 2020-12-28 2022-10-25 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas
US11538629B2 (en) * 2020-12-28 2022-12-27 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas
WO2022246708A1 (zh) * 2021-05-26 2022-12-01 深南电路股份有限公司 一种线路板制备方法以及线路板
US20230154829A1 (en) * 2021-11-18 2023-05-18 Qualcomm Incorporated Recess structure for padless stack via

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144442A (ja) * 1999-11-16 2001-05-25 Ibiden Co Ltd 積層配線板
JP2002026521A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
JP2007150111A (ja) 2005-11-29 2007-06-14 Ngk Spark Plug Co Ltd 配線基板
US8319111B2 (en) * 2006-10-04 2012-11-27 Ngk Spark Plug Co., Ltd. Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
JP5005416B2 (ja) 2007-04-20 2012-08-22 新光電気工業株式会社 多層配線基板及びその製造方法
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP2010192864A (ja) * 2009-01-21 2010-09-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
KR101412225B1 (ko) 2014-06-25
CN103582295A (zh) 2014-02-12
US20140041923A1 (en) 2014-02-13
KR20140020706A (ko) 2014-02-19
US9603248B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
CN103582295B (zh) 电路板及其制造方法
CN102918939B (zh) 电路板及其制造方法
CN101752084B (zh) 电子部件以及电子部件内置基板
US8284562B2 (en) Electro device embedded printed circuit board and manufacturing method thereof
TWI333684B (en) Package substrate having embedded capacitor
CN107039144A (zh) 电感器部件
CN102845141A (zh) 电路板以及电路板的制造方法
CN103460820A (zh) 布线板及其制造方法
CN102137543A (zh) 刚挠性电路板及其制造方法
TWI659677B (zh) 佈線板及其製造方法
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
CN107369673B (zh) 设置有天线的集成电路封装装置及其制造方法
JPWO2015108051A1 (ja) 積層配線基板およびこれを備える検査装置
JP2010015773A (ja) サージアブソーバ及びその製造方法
CN107731450A (zh) 电子部件
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
TW200820865A (en) Circuit board structure having embedded compacitor and fabrication method thereof
CN103871996A (zh) 封装结构及其制作方法
US20160042861A1 (en) Printed wiring board
CN103167733A (zh) 印刷线路板及其制造方法
JP2015162678A (ja) 配線が埋め込まれたフレキシブル基板およびその製造方法
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
JP2009239100A (ja) 積層セラミックス基板およびその製造方法
CN107068579A (zh) 半导体封装结构与其制造方法
JP2010123830A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant