KR20140020706A - 배선판 및 그 제조 방법 - Google Patents

배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140020706A
KR20140020706A KR1020120148446A KR20120148446A KR20140020706A KR 20140020706 A KR20140020706 A KR 20140020706A KR 1020120148446 A KR1020120148446 A KR 1020120148446A KR 20120148446 A KR20120148446 A KR 20120148446A KR 20140020706 A KR20140020706 A KR 20140020706A
Authority
KR
South Korea
Prior art keywords
conductor
layer
hole
width
insulating layer
Prior art date
Application number
KR1020120148446A
Other languages
English (en)
Other versions
KR101412225B1 (ko
Inventor
데루요시 히사다
다카시 나카네
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20140020706A publication Critical patent/KR20140020706A/ko
Application granted granted Critical
Publication of KR101412225B1 publication Critical patent/KR101412225B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선판이, 제 1 면 (F1) 및 그 반대측의 제 2 면 (F2) 을 갖는 코어 절연층 (10a) 과, 코어 절연층 (10a) 에 형성되는 스루홀 도체 (121) 와, 코어 절연층 (10a) 의 제 1 면 (F1) 상에 형성되고, 스루홀 도체 (121) 의 제 1 랜드 (121d) 를 포함하는 제 1 도체층 (111) 과, 코어 절연층 (10a) 의 제 1 면 (F1) 상 및 제 1 도체층 (111) 상에 형성되는 적어도 1 세트의 층간 절연층 및 도체층과 그 층간 절연층에 형성되는 비아 도체로 구성되는 제 1 적층부 (B1) 를 갖는 배선판으로서, 스루홀 도체 (121) 와, 제 1 랜드 (121d) 상에 스택되는 제 1 적층부 (B1) 의 최하층의 비아 도체 (321) 가, 스택 구조 (S11) 의 적어도 일부를 구성하고, 스택 구조 (S11) 에 있어서, 제 1 랜드 (121d) 에 접속되는 스루홀 도체 (121) 의 제 1 단면 (121c) 의 폭은, 제 1 적층부 (B1) 의 최하층의 비아 도체 (321) 의 바닥면 (321b) 의 폭보다 크고, 또한, 제 1 적층부 (B1) 의 최하층의 비아 도체 (321) 의 상단면 (321c) 의 폭보다 작다.

Description

배선판 및 그 제조 방법{WIRING BOARD AND METHOD FOR MANUFACTURING WIRING BOARD}
본 발명은, 스택 구조를 갖는 배선판 및 그 제조 방법에 관련된 것이다.
특허문헌 1 에는, 복수의 비아 도체와 각 비아 도체의 랜드로 구성되는 스택 구조를 갖는 배선판이 개시되어 있다.
일본 특허출원 공개 2002-26521호
특허문헌 1 에 개시되는 배선판에서는, 층간 절연층 (예를 들어 수지) 의 열팽창률과 비아 도체 (예를 들어 금속) 의 열팽창률의 차이에 기인하여, 스택 구조를 구성하는 비아 도체 (특히, 코어 기판에 가까운 비아 도체) 에 응력 (특히, 열응력) 이 집중되기 쉬워질 것으로 생각된다. 그리고, 이러한 응력의 집중이 생기면, 배선판에 있어서의 스택 구조의 접속 신뢰성이 저하되기 쉬울 것으로 생각된다.
본 발명은, 이러한 실정을 감안하여 이루어진 것으로, 배선판에 있어서의 스택 구조의 접속 신뢰성을 높이는 것을 목적으로 한다. 또한, 본 발명은, 배선판의 외층의 강도를 높이면서, 배선판의 내층에 고밀도 배선을 형성하기 쉽게 하는 것을 다른 목적으로 한다. 또한, 본 발명은, 접속 신뢰성이 높은 스택 구조를 갖는 배선판을 용이하게 제조하는 것을 다른 목적으로 한다.
본 발명에 관련된 배선판은,
제 1 면 및 그 반대측의 제 2 면을 갖는 코어 절연층과,
상기 코어 절연층에 형성되는 스루홀 도체와,
상기 코어 절연층의 상기 제 1 면 상에 형성되고, 상기 스루홀 도체의 제 1 랜드를 포함하는 제 1 도체층과,
상기 코어 절연층의 상기 제 1 면 상 및 상기 제 1 도체층 상에 형성되는 적어도 1 세트의 층간 절연층 및 도체층과 그 층간 절연층에 형성되는 비아 도체로 구성되는 제 1 적층부를 갖는 배선판으로서,
상기 스루홀 도체와, 상기 제 1 랜드 상에 스택되는 상기 제 1 적층부의 최하층의 비아 도체가, 스택 구조의 적어도 일부를 구성하고,
상기 스택 구조에 있어서, 상기 제 1 랜드에 접속되는 상기 스루홀 도체의 제 1 단면 (端面) 의 폭은, 상기 제 1 적층부의 최하층의 비아 도체의 바닥면의 폭보다 크고, 또한, 그 제 1 적층부의 최하층의 비아 도체의 상단면의 폭보다 작다.
본 발명에 관련된 배선판의 제조 방법은,
제 1 면 및 그 반대측의 제 2 면을 갖는 코어 절연층을 준비하는 것과,
상기 코어 절연층에 형성되는 스루홀 도체를 형성하는 것과,
상기 코어 절연층의 상기 제 1 면 상에, 상기 스루홀 도체의 제 1 랜드를 포함하는 제 1 도체층을 형성하는 것과,
상기 코어 절연층의 상기 제 1 면 상 및 상기 제 1 도체층 상에 적어도 1 세트의 층간 절연층 및 도체층으로 구성되는 제 1 적층부를 형성하는 것과,
적어도 일부가, 상기 스루홀 도체와, 상기 제 1 랜드 상에 스택되는 상기 제 1 적층부의 최하층의 비아 도체로 구성되는 스택 구조를 형성하는 것을 포함하는 배선판의 제조 방법으로서,
상기 스택 구조의 형성에서는, 상기 제 1 랜드에 접속되는 상기 스루홀 도체의 제 1 단면의 폭을, 상기 제 1 적층부의 최하층의 비아 도체의 바닥면의 폭보다 크게 하고, 또한, 그 제 1 적층부의 최하층의 비아 도체의 상단면의 폭보다 작게 한다.
본 발명에 의하면, 배선판에 있어서의 스택 구조의 접속 신뢰성을 높이는 것이 가능해진다. 또한, 본 발명에 의하면, 이 효과에 추가하여 또는 이 효과 대신에, 배선판의 외층의 강도를 높이면서, 배선판의 내층에 고밀도 배선을 형성하기 쉽게 하는 것이 가능해진다는 효과가 나타나는 경우가 있다. 또한, 본 발명에 의하면, 상기 효과에 추가하여 또는 상기 효과 대신에, 접속 신뢰성이 높은 스택 구조를 갖는 배선판을 용이하게 제조하는 것이 가능해진다는 효과가 나타나는 경우가 있다.
도 1 은 본 발명의 실시형태에 관련된 배선판을 나타내는 단면도.
도 2 는 도 1 에 나타내는 배선판의 스택 구조를 확대하여 나타내는 도면.
도 3 은 도 2 에 나타내는 스택 구조를 구성하는 스루홀 도체의 구조를 설명하기 위한 평면도.
도 4 는 도 2 에 나타내는 스택 구조를 구성하는 스루홀 도체의 구조를 설명하기 위한 단면도.
도 5 는 도 2 에 나타내는 스택 구조를 구성하는 각 비아 도체의 구조를 설명하기 위한 평면도.
도 6 은 도 2 에 나타내는 스택 구조를 구성하는 각 비아 도체의 구조를 설명하기 위한 단면도.
도 7 은 도 2 에 나타내는 스택 구조를 구성하는 스루홀 도체 및 그 양면에 스택되는 비아 도체의 구조를 설명하기 위한 단면도.
도 8 은 도 2 에 나타내는 스택 구조를 구성하는 스루홀 도체와 그 양면에 스택되는 비아 도체의 위치 관계를 설명하기 위한 도면.
도 9 는 본 발명의 실시형태에 관련된 스택 구조의 최외 랜드가 구성하는 패드 상에 땜납을 형성하는 예를 설명하기 위한 도면.
도 10a 는 6 층, 8 층, 및 10 층의 배선판에 가해지는 응력에 대해 시뮬레이션을 한 결과를 나타내는 그래프.
도 10b 는 도 10a 에 나타내는 시뮬레이션 결과를 수치로 나타내는 도면.
도 11 은 본 발명의 실시형태에 관련된 배선판의 제조 방법을 나타내는 플로우 차트.
도 12a 는 도 11 에 나타내는 배선판의 제조 방법에 있어서, 코어 기판 (코어 절연층) 을 준비하는 공정을 설명하기 위한 도면.
도 12b 는 도 12a 의 공정에서 준비된 코어 기판에 비아 도체를 형성하고, 코어 기판 상에 도체층을 형성하는 제 1 공정을 설명하기 위한 도면.
도 12c 는 도 12b 의 공정 후의 제 2 공정을 설명하기 위한 도면.
도 12d 는 도 12c 의 공정 후의 제 3 공정을 설명하기 위한 도면.
도 13a 는 도 11 에 나타내는 배선판의 제조 방법에 있어서, 적층부의 1 단째를 형성하는 제 1 공정을 설명하기 위한 도면.
도 13b 는 도 13a 의 공정 후의 제 2 공정 (레이저 조사 공정) 을 설명하기 위한 도면.
도 14 는 도 13b 의 제 2 공정에 있어서의 레이저광의 반사 양태를 나타내는 도면.
도 15 는 도 13b 의 공정 후의 제 3 공정을 설명하기 위한 도면.
도 16 은 도 15 의 공정 후의 제 4 공정을 설명하기 위한 도면.
도 17 은 도 11 에 나타내는 배선판의 제조 방법에 있어서, 적층부의 2 단째를 형성하는 공정을 설명하기 위한 도면.
도 18 은 도 11 에 나타내는 배선판의 제조 방법에 있어서, 적층부의 3 단째를 형성하는 공정을 설명하기 위한 도면.
도 19 는 도 11 에 나타내는 배선판의 제조 방법에 있어서, 적층부의 4 단째 및 스루홀을 형성하는 제 1 공정을 설명하기 위한 도면.
도 20 은 도 19 의 공정 후의 제 2 공정을 설명하기 위한 도면.
도 21 은 도 20 의 공정 후의 제 3 공정을 설명하기 위한 도면.
도 22 는 도 21 의 공정 후의 제 4 공정을 설명하기 위한 도면.
도 23 은 본 발명의 다른 실시형태에 관련된 스택 구조에 있어서, 스루홀 도체의 양면에 스택되는 2 개의 비아 도체의 바닥면이, 배선판의 주면 (主面) (X-Y 평면) 에 투영된 경우에, 서로 어긋나 배치되는 예를 나타내는 도면.
도 24 는 본 발명의 다른 실시형태에 관련된 스택 구조에 있어서, 코어 절연층에 형성된 스루홀 도체의 랜드 표면에 오목부가 형성되어 있지 않은 예를 나타내는 도면.
도 25 는 본 발명의 다른 실시형태에 있어서, 배선판을 구성하는 각 도체층이, 금속박을 포함하지 않고, 도금만으로 구성되어 있는 예를 나타내는 도면.
도 26 은 본 발명의 다른 실시형태에 있어서, 배선판을 구성하는 어느 도체층이 금속박을 포함하고, 배선판을 구성하는 다른 도체층이 금속박을 포함하고 있지 않은 예를 나타내는 도면.
도 27 은 본 발명의 다른 실시형태에 관련된 스택 구조에 있어서, 코어 절연층에 원주상의 스루홀 도체가 형성되어 있는 예를 나타내는 도면.
도 28 은 본 발명의 다른 실시형태에 있어서, 풀 스택의 스택 구조를 복수 갖는 배선판을 나타내는 도면.
도 29 는 본 발명의 다른 실시형태에 있어서, 풀 스택이 아닌 스택 구조를 갖는 배선판을 나타내는 도면.
도 30 은 본 발명의 다른 실시형태에 관련된 스택 구조에 있어서, 스루홀 도체의 일측에 스택되는 비아 도체의 수와 스루홀 도체의 타측에 스택되는 비아 도체의 수가 서로 상이한 예를 나타내는 도면.
이하, 본 발명의 실시형태에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 도면에서, 화살표 Z1, Z2 는, 각각 배선판의 주면 (표리면) 의 법선 방향에 상당하는 배선판의 적층 방향 (또는 배선판의 두께 방향) 을 가리킨다. 한편, 화살표 X1, X2 및 Y1, Y2 는, 각각 적층 방향과 직교하는 방향 (또는 각 층의 측방) 을 가리킨다. 배선판의 주면은, X-Y 평면이 된다. 또한, 배선판의 측면은, X-Z 평면 또는 Y-Z 평면이 된다. 적층 방향에 있어서, 배선판의 코어에 가까운 쪽을 하층 (또는 내층), 코어로부터 먼 쪽을 상층 (또는 외층) 이라고 한다. 최내 비아 도체는, 가장 코어에 가까운 비아 도체이고, 최외 비아 도체는, 가장 코어로부터 먼 비아 도체이다.
도체층은, 1 개 내지 복수의 도체 패턴으로 구성되는 층이다. 도체층은, 전기 회로를 구성하는 도체 패턴, 예를 들어 배선 (그라운드도 포함한다), 패드, 또는 랜드 등을 포함하는 경우도 있다면, 전기 회로를 구성하지 않는 면상의 도체 패턴 등을 포함하는 경우도 있다.
개구부에는, 구멍이나 홈 외에, 절결이나 절단선 등도 포함된다. 구멍은 관통공에 한정되지 않고, 비관통의 구멍도 포함하여 구멍이라고 한다. 구멍에는, 비아홀 및 스루홀이 포함된다.
비아홀이란, 예를 들어 절연층의 일측에 도체층 (주로 하층측의 도체층) 이 있는 상태에서 천공을 실시하는 것에 의해 형성되고, 절연층의 타측으로부터 그 도체층에 이르는 구멍을 말한다. 비아홀 내에 형성되는 도체 (이하, 비아 도체라고 한다) 는, 절연층의 일측에 도체층이 있는 상태에서 형성되기 때문에, 비아 도체와 절연층의 적어도 일측의 도체층은, 비연속이 되어, 양자 간에는 계면이 형성된다. 한편, 스루홀이란, 절연층의 일측 또는 양측으로 도체층이 있는 경우에는 그 도체층도 포함하여 절연층을 관통하도록 형성되는 구멍을 말한다. 스루홀 내에 형성되는 도체 (이하, 스루홀 도체라고 한다) 는, 통상적으로, 도금 등에 의해, 절연층의 양측의 도체층과 함께 형성되기 때문에, 스루홀 도체와 절연층의 양측의 도체층은, 적어도 일부에서 연속되어 있다.
랜드는 구멍 (예를 들어 비아홀) 상 또는 가장자리부에 형성되는 도체로, 적어도 일부가 구멍 내의 도체 (예를 들어 비아 도체) 와 일체적으로 형성된다.
비아 도체의 바닥면은, 랜드와는 반대측에 위치한다. 랜드 (또는 바닥면) 가 동일측에 있는 비아 도체를, 동일한 방향의 비아 도체라고 한다. 예를 들어 도 1 에 있어서, 적층부 (B1) 에 형성된 비아 도체 (비아 도체 (32, 52, 72, 92)) 는 모두 Z1 측에 랜드를 갖기 때문에, 이들 비아 도체는, 동일한 방향의 비아 도체에 상당한다. 또한, 적층부 (B2) 에 형성된 비아 도체 (비아 도체 (22, 42, 62, 82)) 는 모두 Z2 측에 랜드를 갖기 때문에, 이들 비아 도체는, 동일한 방향의 비아 도체에 상당한다. 한편, 적층부 (B1) 의 비아 도체와 적층부 (B2) 의 비아 도체에서는, 랜드의 위치가 상이 (Z1 측 또는 Z2 측) 하기 때문에, 적층부 (B1) 의 비아 도체와 적층부 (B2) 의 비아 도체는, 서로 반대 방향의 비아 도체에 상당한다.
스택이란, 비아 도체가, 그 하층에 형성된 스루홀 도체 또는 비아 도체의 랜드 상에 형성되어 있는 것을 말한다. 즉, 비아 도체의 바닥면이, 그 하층의 스루홀 도체 또는 비아 도체의 랜드로부터 돌출되지 않으면, 스택되어 있게 된다.
접속에는, 이음매가 있는 경우 외에, 이음매가 없는 경우도 포함된다. 이음매가 있는 경우란, 예를 들어 따로따로 형성된 2 개의 물체가 접착제 등으로 접합되어 있는 경우를 말한다. 이음매가 없는 경우란, 예를 들어 2 개의 부분이 연속적 (일체적) 으로 형성되고, 그들 사이에 아무것도 개재되지 않은 경우를 말한다.
도금에는, 전해 도금 등의 습식 도금 외에, PVD (Physical Vapor Deposition) 나 CVD (Chemical Vapor Deposition) 등의 건식 도금도 포함된다.
광은 가시광에 한정하는 것을 의미하지 않고, 광에는, 가시광 외에, 자외선 또는 X 선 등의 짧은 파장의 전자파 및 적외선 등의 긴 파장의 전자파도 포함된다.
구멍 또는 기둥체 (돌기) 의 「폭」 은, 특별히 지정이 없으면, 그 단면이 원인 경우에는 직경을 의미하고, 원 이외의 경우에는 2√ (단면적/π) 를 의미한다. 오목부의 깊이는, 최대치 (가장 깊은 부분에서 측정한 값) 를 가리킨다. 단, 다른 치수를 가리키는 것을 명기하고 있는 경우에는 그러하지 아니하다.
본 실시형태의 배선판 (100) 은, 도 1 에 나타내는 바와 같이, 코어 절연층 (10a) 과, 절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a) 과, 도체층 (111, 112, 21, 31, 41, 51, 61, 71, 81, 91) 과, 스루홀 도체 (12) 와, 비아 도체 (22, 32, 42, 52, 62, 72, 82, 92) 를 갖는다. 배선판 (100) 은, 다층 프린트 배선판이다. 이하, 코어 절연층 (10a) 의 표리면 (2 개의 주면) 의 일방을 면 (F1), 타방을 면 (F2) 이라고 한다.
본 실시형태에서는, 코어 절연층 (10a) 이, 면 (F1) (제 1 면) 및 그 반대측의 면 (F2) (제 2 면) 을 갖는다. 코어 절연층 (10a) 의 면 (F1) 상에는, 도체층 (111) (제 1 도체층) 이 형성되고, 코어 절연층 (10a) 의 면 (F1) 상 및 도체층 (111) 상에는, 적층부 (B1) (제 1 적층부) 가 형성된다. 또한, 코어 절연층 (10a) 의 면 (F2) 상에는, 도체층 (112) (제 2 도체층) 이 형성되고, 코어 절연층 (10a) 의 면 (F2) 상 및 도체층 (112) 상에는, 적층부 (B2) (제 2 적층부) 가 형성된다.
적층부 (B1 및 B2) 는 각각, 4 세트의 층간 절연층 및 도체층으로 구성된다. 즉, 코어 절연층 (10a) 의 면 (F1) 상 및 도체층 (111) 상에는, 4 층의 절연층 (30a, 50a, 70a, 90a) (각각 층간 절연층) 과 4 층의 도체층 (31, 51, 71, 91) 이 교대로 적층된다. 또한, 코어 절연층 (10a) 의 면 (F2) 상 및 도체층 (112) 상에는, 4 층의 절연층 (20a, 40a, 60a, 80a) (각각 층간 절연층) 과 4 층의 도체층 (21, 41, 61, 81) 이 교대로 적층된다.
도체층 (111, 112, 21, 31, 41, 51, 61, 71, 81, 91) 은 각각, 예를 들어 전기 회로를 구성하는 배선, 랜드, 또는 배선판 (100) 의 강도를 높이기 위한 면상의 도체 패턴 등을 갖는다.
도체층 (81, 91) (각각 최외 도체층) 상에는 각각, 솔더 레지스트 (83, 93) 가 형성된다. 단, 솔더 레지스트 (83, 93) 에는 각각, 개구부 (83a, 93a) 가 형성되어 있다. 이 때문에, 도체층 (81) 의 소정의 부위 (개구부 (83a) 에 위치하는 부위) 는, 솔더 레지스트 (83) 로 덮이지 않고 노출되어 있어, 패드 (P102) 가 된다. 또한, 도체층 (91) 의 소정의 부위 (개구부 (93a) 에 위치하는 부위) 는, 패드 (P101) 가 된다. 패드 (P101) 는, 예를 들어 다른 배선판과 전기적으로 접속하기 위한 외부 접속 단자가 되며, 패드 (P102) 는, 예를 들어 전자 부품을 실장하기 위한 외부 접속 단자가 된다. 단 이에 한정되지 않고, 패드 (P101, P102) 의 용도는 임의이다.
본 실시형태에서는, 코어 절연층 (10a) 이 배선판 (100) 의 코어 기판에 상당한다. 배선판 (100) 에 있어서, 상이한 층에 위치하는 도체층끼리는, 그 층간에 위치하는 절연층 (층간 절연층) 에 형성된 비아 도체를 개재하여, 서로 전기적으로 접속된다. 코어 절연층 (10a) 의 양면에 형성된 도체층 (도체층 (111, 112)) 은, 코어 절연층 (10a) 에 형성된 스루홀 도체 (12) 를 통해, 서로 전기적으로 접속된다.
코어 절연층 (10a) 에는, 코어 절연층 (10a) 을 관통하는 스루홀 (12a) 이 형성되고, 스루홀 (12a) 에는 도체 (예를 들어 구리의 도금) 가 충전된다. 스루홀 (12a) 내의 도체가 스루홀 도체 (12) 를 구성한다.
본 실시형태에서는, 스루홀 도체 (12) 의 형상이 모래 시계상 (북상 (鼓狀)) 이다. 스루홀 도체 (12) 는, 도 2 에 나타내는 바와 같이, 단면 (121c) (제 1 단면) 및 그 반대측의 단면 (121f) (제 2 단면) 을 갖고, 단면 (121c 및 121f) 의 각각으로부터 멀어질수록 가늘어져, 스루홀 도체 (12) 의 폭은, 잘록부 (121b) 에서 최소가 된다. 단면 (121c, 121f) 및 잘록부 (121b) 의 평면 형상 (X-Y 평면) 은, 예를 들어 원이다.
절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a) 에는 각각, 비아홀 (22a, 32a, 42a, 52a, 62a, 72a, 82a, 92a) 이 형성되고, 각 비아홀에 도체 (예를 들어 구리의 도금) 가 충전된다. 비아홀 (22a, 32a, 42a, 52a, 62a, 72a, 82a, 92a) 내의 도체가 각각, 비아 도체 (22, 32, 42, 52, 62, 72, 82, 92) 를 구성한다.
비아 도체 (22, 32, 42, 52, 62, 72, 82, 92) 의 형상은 각각, 예를 들어 코어 절연층 (10a) 을 향해 축경되도록 테이퍼된 테이퍼 원주 (원뿔대) 이다. 그러나 이에 한정되지 않고, 각 비아 도체의 형상은 임의이다.
배선판 (100) 에는, 전체층을 관통하는 스루홀 (102a) 이 형성되고, 스루홀 (102a) 의 벽면에는, 예를 들어 구리의 도금으로 이루어지는 스루홀 도체 (102) (예를 들어 컨포멀 도체) 가 형성되어 있다. 스루홀 (102a) 은, 배선판 (100) 을 Z 방향 (적층 방향) 으로 관통한다. 스루홀 (102a) 의 개구 형상은, 예를 들어 타원이다. 스루홀 (102a) 은, 예를 들어 배선판 (100) 의 주연부에 배치된다. 스루홀 도체 (102) 는, 배선판 (100) 의 그라운드 라인 등과 전기적으로 접속되어 있어도 되고, 다른 도체 모두와 절연되어 전기적으로 고립되어 있어도 된다. 또한, 스루홀 (102a) 의 수, 개구 형상, 또는 배치 등은 임의이다. 필요 없으면, 스루홀 (102a) 을 할애해도 된다.
본 실시형태의 배선판 (100) 은, 스택 구조 (S11) 를 갖는다. 스택 구조 (S11) 는, 스루홀 도체 및 비아 도체와 그들의 랜드로 구성된다. 상세하게는, 스택 구조 (S11) 는, 전체층의 스루홀 도체 및 비아 도체가 스택된 구조, 이른바 풀 스택으로 되어 있다. 스택 구조 (S11) 에 있어서, 인접하는 스루홀 도체와 비아 도체, 또는 비아 도체끼리는, 서로 밀착 (접촉) 하여 도통한다. 이 때문에, 배선 스페이스의 확보가 용이해져, 배선 패턴의 설계 자유도가 높아진다. 또한, X 방향 또는 Y 방향의 배선을 생략할 수 있기 때문에, 층간 접속에 있어서의 배선 길이의 단축을 도모할 수 있다.
본 실시형태에서는, 스택 구조 (S11) 를 구성하는 스루홀 도체 및 모든 비아 도체의 Z 방향의 축이 서로 거의 일치한다. 또한, 스루홀 도체 및 비아 도체의 Z 방향의 축은, 스루홀 도체 및 비아 도체의 각 X-Y 단면의 무게 중심 (원의 경우에는 중심) 을 통과하는 Z 방향의 선에 상당한다.
스택 구조 (S11) 는 Z 방향을 따라 연이어 형성되어, 배선판 (100) 의 도체층 (81) (일측의 최외 도체층) 과 도체층 (91) (타측의 최외 도체층) 을 서로 전기적으로 접속한다. 또한, 도 1 에는, 1 개의 스택 구조 (S11) 를 나타내고 있지만, 스택 구조의 배치 및 수는 임의이다. 스택 구조 (S11) 는, 배선판 (100) 의 가장자리부에 형성되어도 되고, 배선판 (100) 의 중앙부에 형성되어도 된다.
도 2 에, 스택 구조 (S11) 를 확대하여 나타낸다. 스택 구조 (S11) 를 구성하는 비아 도체는, 코어 절연층 (10a) 및 적층부 (B1, B2) 에 형성된다. 이하, 스루홀 도체 (12) 중, 스택 구조 (S11) 를 구성하는 스루홀 도체를 스루홀 도체 (121) 라고 한다. 또한, 비아 도체 (22, 32, 42, 52, 62, 72, 82, 92) 중, 스택 구조 (S11) 를 구성하는 비아 도체를 각각, 비아 도체 (221, 321, 421, 521, 621, 721, 821, 921) 라고 한다.
도 2 에 나타내는 바와 같이, 스루홀 도체 (121) 는, 스루홀 (121a) 내의 도체 (예를 들어 구리의 도금) 로 구성된다. 또한, 비아 도체 (221, 321, 421, 521, 621, 721, 821, 921) 는 각각, 비아홀 (221a, 321a, 421a, 521a, 621a, 721a, 821a, 921a) 내의 도체 (예를 들어 구리의 도금) 로 구성된다.
스택 구조 (S11) 를 구성하는 스루홀 도체 (121) 는, 그 일측의 단면 (121c) 에서, 도체층 (111) (제 1 도체층) 에 포함되는 랜드 (121d) (제 1 랜드) 에 접속되고, 그 타측의 단면 (121f) 에서, 도체층 (112) (제 2 도체층) 에 포함되는 랜드 (121g) (제 2 랜드) 에 접속된다. 각 비아 도체의 상단면 (221c, 321c, 421c, 521c, 621c, 721c, 821c, 921c) 은 각각, 랜드 (221d, 321d, 421d, 521d, 621d, 721d, 821d, 921d) 에 접속된다. 또한, 각 비아 도체의 바닥면 (221b, 321b, 421b, 521b, 621b, 721b, 821b, 921b) 은 각각, 랜드 (121g, 121d, 221d, 321d, 421d, 521d, 621d, 721d) 의 상면에 접속된다.
본 실시형태에서는, 스택 구조 (S11) 를 구성하는 모든 비아 도체가 각각, 그 상단면에서 랜드에 접속된다. 또한, 스택 구조 (S11) 를 구성하는 각 비아 도체의 랜드 (221d, 321d, 421d, 521d, 621d, 721d, 821d, 921d) 는 각각, 도체층 (21, 31, 41, 51, 61, 71, 81, 91) 에 포함된다.
본 실시형태에서는, 랜드 (121d, 121g, 221d, 321d, 421d, 521d, 621d, 721d, 821d, 921d) 의 표면에 각각, 오목부 (121e, 121h, 221e, 321e, 421e, 521e, 621e, 721e, 821e, 921e) 가 형성되어 있다. 본 실시형태에서는, 스택 구조 (S11) 에 있어서, 최외 (랜드 (821d, 921d)) 에 가까운 랜드에 형성되는 오목부일수록 큰 깊이 및 폭을 갖는다. 오목부의 형상은, 돔형 (부분 구) 이어도 되고, 원뿔대 (테이퍼 원주) 여도 되며, 직방체 (또는 정육면체) 여도 된다.
도 2 에 나타내는 바와 같이, 스택 구조 (S11) 는, 코어 절연층 (10a) 에 형성된 스루홀 도체 (121) 와, 스루홀 도체 (121) 의 랜드 (121d) (제 1 랜드) 상에, 적층부 (B1) (제 1 적층부) 의 비아 도체 (321, 521, 721, 921) 가 스택되어 이루어지는 제 1 스택부와, 스루홀 도체 (121) 의 랜드 (121g) (제 2 랜드) 상에, 적층부 (B2) (제 2 적층부) 의 비아 도체 (221, 421, 621, 821) 가 스택되어 이루어지는 제 2 스택부로 구성된다. 제 1 스택부는, 적층부 (B1) 에 형성된 동일한 방향의 4 개의 비아 도체 (비아 도체 (321, 521, 721, 921)) 로 구성되고, 제 2 스택부는, 적층부 (B2) 에 형성된 동일한 방향 (제 1 스택부의 비아 도체와는 반대 방향) 의 4 개의 비아 도체 (비아 도체 (221, 421, 621, 821)) 로 구성된다.
스루홀 도체 (121) 에서는, 그 잘록부 (121b), 단면 (121c), 랜드 (121d), 및 오목부 (121e) 가, 대체로 도 3 에 나타내는 바와 같은 관계 (치수 및 위치 등) 를 갖는다.
도 3 에 나타내는 바와 같이, 1 개의 스루홀 도체 (121) 에 관해서, 오목부 (121e) 의 폭 (D13), 잘록부 (121b) 의 폭 (D18), 단면 (121c) 의 폭 (D11), 랜드 (121d) 의 폭 (D15) 는, 작은 쪽부터, 폭 (D13), 폭 (D18), 폭 (D11), 폭 (D15) 의 순서로 되어 있다. 1 개의 스루홀 도체 (121) 에 관해서, 오목부 (121e), 잘록부 (121b), 단면 (121c), 및 랜드 (121d) 는, 예를 들어 그들의 평면 형상 (X-Y 평면) 이 동심원이 되도록 형성된다. 또한, 도체층 (111) 에는, 예를 들어 랜드 (121d) 와 일체적으로 형성된 배선이 포함된다. 이러한 배선은, 예를 들어 전원 또는 그라운드에 접속된다. 단 이에 한정되지 않고, 이러한 배선은, 필요 없으면 할애해도 된다.
또한, 도 3 에는, 스루홀 도체 (121) 의 잘록부 (121b) 보다 랜드 (121d) 측의 구조를 나타내고 있지만, 스루홀 도체 (121) 의 잘록부 (121b) 보다 랜드 (121g) 측의 구조도, 예를 들어 도 3 에 나타내는 바와 같은 구조가 된다. 본 실시형태에서는, 예를 들어 도 4 에 나타내는 바와 같이, 잘록부 (121b) (X-Y 평면) 를 대칭면으로 하여, 스루홀 도체 (121) 에 있어서의 랜드 (121d) 측의 구조와 랜드 (121g) 측의 구조가, 서로 거의 대칭이 된다. 잘록부 (121b) 에 대한 단면 (121f), 랜드 (121g), 및 오목부 (121h) 의 위치 (XY 좌표) 는 각각, 예를 들어 단면 (121c), 랜드 (121d), 및 오목부 (121e) 와 거의 동일하게 되어 있다. 또한, 단면 (121f), 랜드 (121g), 및 오목부 (121h) 의 치수 및 형상도 각각, 예를 들어 단면 (121c), 랜드 (121d), 및 오목부 (121e) 와 거의 동일하다. 즉, 단면 (121f) 의 폭 (D12), 오목부 (121h) 의 폭 (D14), 랜드 (121g) 의 폭 (D16) 은 각각, 예를 들어 단면 (121c) 의 폭 (D11), 오목부 (121e) 의 폭 (D13), 랜드 (121d) 의 폭 (D15) 과 거의 동일하다.
다음으로, 도 4 를 참조하여, 본 실시형태에 관련된 스택 구조 (S11) 를 구성하는 스루홀 도체 (121) 의 구조에 대해 설명한다.
본 실시형태에서는, 도 4 에 나타내는 바와 같이, 도체층 (111) (랜드 (121d) 를 포함한다) 이, 금속박 (111a) (예를 들어 구리박) 과, 예를 들어 구리의 무전해 도금막 (111b) 과, 예를 들어 구리의 전해 도금 (111c) 으로 구성된다. 도체층 (111) 을 구성하는 금속박 (111a), 무전해 도금막 (111b), 및 전해 도금 (111c) 은, 코어 절연층 (10a) 의 면 (F1) 상에, 이 순서로 적층된다.
도체층 (112) (랜드 (121g) 를 포함한다) 은, 금속박 (112a) (예를 들어 구리박) 과, 예를 들어 구리의 무전해 도금막 (112b) 과, 예를 들어 구리의 전해 도금 (112c) 으로 구성된다. 도체층 (112) 을 구성하는 금속박 (112a), 무전해 도금막 (112b), 및 전해 도금 (112c) 은, 코어 절연층 (10a) 의 면 (F2) 상에, 이 순서로 적층된다.
또한, 스루홀 도체 (121) 는, 예를 들어 구리의 무전해 도금막 (113a) 과, 예를 들어 구리의 전해 도금 (113b) 으로 구성된다. 스루홀 도체 (121) 를 구성하는 무전해 도금막 (113a) 및 전해 도금 (113b) 은, 스루홀 (121a) 의 벽면 상에, 이 순서로 적층된다. 전해 도금 (113b) 은, 스루홀 (121a) 에 있어서의 무전해 도금막 (113a) 의 내측에 충전된다.
스루홀 도체 (121) 및 그 랜드 (121d, 121g) 에 있어서, 무전해 도금막 (111b, 112b, 113a) 은, 서로 일련으로 (일체적으로) 형성되고, 전해 도금 (111c, 112c, 113b) 은, 서로 일련으로 (일체적으로) 형성된다. 즉, 스루홀 도체 (121) 는, 코어 절연층 (10a) 의 양측의 도체층 (111, 112) (상세하게는, 랜드 (121d, 121g)) 과 연속되어 있다.
스택 구조 (S11) 를 구성하는 어느 비아 도체에 있어서도, 그 상단면 및 바닥면, 그리고 랜드 및 그 오목부는, 대체로 도 5 에 나타내는 바와 같은 관계 (치수 및 위치 등) 를 갖는다. 도 5 에 있어서, P1 은 랜드에 형성된 오목부 (이하, 오목부 (P1) 라고 한다), P2 는 비아홀의 바닥면 (이하, 바닥면 (P2) 이라고 한다), P3 은 비아 도체의 상단면 (이하, 상단면 (P3) 이라고 한다), P4 는 랜드 (이하, 랜드 (P4) 라고 한다), P5 는 랜드에 접속 (상세하게는, 랜드와 일체적으로 형성) 된 배선 (이하, 배선 (P5) 이라고 한다) 을 나타내고 있다.
도 5 에 나타내는 바와 같이, 1 개의 비아 도체에 관해서, 오목부 (P1) 의 폭 (D201), 바닥면 (P2) 의 폭 (D202), 상단면 (P3) 의 폭 (D203), 랜드 (P4) 의 폭 (D204) 는, 작은 쪽부터, 폭 (D201), 폭 (D202), 폭 (D203), 폭 (D204) 의 순서로 되어 있다. 1 개의 비아 도체에 관해서, 오목부 (P1), 바닥면 (P2), 상단면 (P3), 및 랜드 (P4) 는, 예를 들어 그들의 평면 형상 (X-Y 평면) 이 동심원이 되도록 형성된다. 배선 (P5) 은, 예를 들어 전원 또는 그라운드에 접속된다. 단 이에 한정되지 않고, 배선 (P5) 은 필요 없으면 할애해도 된다.
도 6 은, 본 실시형태에 관련된 스택 구조 (S11) 를 구성하는 각 비아 도체의 구조를 설명하기 위한 도면이다. 도 6 에는, 대표로서 비아 도체 (321) 를 나타내고 있지만, 스택 구조 (S11) 를 구성하는 모든 비아 도체가 대체로 동일한 구조를 갖고 있다.
본 실시형태에서는, 배선판 (100) 의 적층부 (B1 및 B2) 를 구성하는 각 도체층이, 금속박 (하층) 과, 무전해 도금막 (중간층) 과, 전해 도금 (상층) 으로 구성된다. 구체적으로는, 예를 들어 도 6 에 나타내는 바와 같이, 도체층 (31) 은, 금속박 (31a) (예를 들어 구리박) 과, 예를 들어 구리의 무전해 도금막 (31b) 과, 예를 들어 구리의 전해 도금 (31c) 으로 구성된다. 도체층 (31) 을 구성하는 금속박 (31a), 무전해 도금막 (31b), 및 전해 도금 (31c) 은, 절연층 (30a) 상에 이 순서로 적층된다.
또한, 비아 도체 (321) 는, 예를 들어 구리의 무전해 도금막 (33a) 과, 예를 들어 구리의 전해 도금 (33b) 으로 구성된다. 비아 도체 (321) 를 구성하는 무전해 도금막 (33a) 및 전해 도금 (33b) 은, 비아홀 (321a) 의 바닥면 상 및 벽면 상에 이 순서로 적층된다. 전해 도금 (33b) 은, 비아홀 (321a) 에 있어서의 무전해 도금막 (33a) 의 내측에 충전된다.
비아 도체 (321) 및 그 랜드 (321d) 에 있어서, 무전해 도금막 (31b, 33a) 은, 서로 일련으로 (일체적으로) 형성되고, 전해 도금 (31c, 33b) 은, 서로 일련으로 (일체적으로) 형성된다. 비아 도체 (321) 는, 랜드 (321d) (도체층 (31)) 와 연속하고, 랜드 (121d) (도체층 (111)) 와는 비연속이 된다. 즉, 비아 도체 (321) 의 바닥면 (321b) 과 랜드 (121d) 의 상면 사이에는 계면이 형성된다.
본 실시형태에서는, 도 7 에 나타내는 바와 같이, 스루홀 도체 (121) 의 단면 (121c) 의 폭 (D11) 이, 비아 도체 (321) (적층부 (B1) 또는 제 1 스택부의 최하층의 비아 도체) 의 바닥면 (321b) 의 폭 (D31) 보다 크고 (D11>D31), 또한, 비아 도체 (321) 의 상단면 (321c) 의 폭 (D32) 보다 작다 (D11<D32). 스루홀 도체 (121) 의 단면 (121f) 의 폭 (D12) 이, 비아 도체 (221) (적층부 (B2) 또는 제 2 스택부의 최하층의 비아 도체) 의 바닥면 (221b) 의 폭 (D21) 보다 크고 (D12>D21), 비아 도체 (221) 의 상단면 (221c) 의 폭 (D22) 보다 작다 (D12<D22).
스루홀 도체 (121) 의 가장 가는 부분 (잘록부 (121b)) 의 폭 (D18) 은, 비아 도체 (221) 의 바닥면 (221b) 의 폭 (D21) 보다 작고 (D18<D21), 또한, 비아 도체 (321) 의 바닥면 (321b) 의 폭 (D31) 보다 작다 (D18<D31).
오목부 (121e) 의 폭 (D13) 및 오목부 (121h) 의 폭 (D14) 은 각각, 예를 들어 잘록부 (121b) 의 폭 (D18) 보다 작다 (D13<D18, D14<D18). 단 이에 한정되지 않고, 오목부 (121e) 의 폭 (D13) 및 오목부 (121h) 의 폭 (D14) 은 각각, 잘록부 (121b) 의 폭 (D18) 과 동일해도 되고, 폭 (D18) 보다 커도 된다.
본 실시형태에서는, 비아 도체 (321) 에 관해서, 바닥면 (321b) 의 폭 (D31), 상단면 (321c) 의 폭 (D32), 및 오목부 (321e) 의 폭 (D33) 은, 작은 쪽부터, 폭 (D33), 폭 (D31), 폭 (D32) 의 순서로 되어 있다. 또한, 비아 도체 (321) 의 바닥면 (321b) 의 폭 (D31) 은, 스루홀 도체 (121) 의 오목부 (121e) 의 폭 (D13) 보다 크게 되어 있다. 또한, 비아 도체 (521) 의 바닥면 (521b) 의 폭 (D51) 은, 비아 도체 (321) 의 오목부 (321e) 의 폭 (D33) 보다 크게 되어 있다.
한편, 비아 도체 (221) 에 관해서, 바닥면 (221b) 의 폭 (D21), 상단면 (221c) 의 폭 (D22), 및 오목부 (221e) 의 폭 (D23) 은, 작은 쪽부터, 폭 (D23), 폭 (D21), 폭 (D22) 의 순서로 되어 있다. 비아 도체 (221) 의 바닥면 (221b) 의 폭 (D21) 은, 스루홀 도체 (121) 의 오목부 (121h) 의 폭 (D14) 보다 크게 되어 있다. 또한, 비아 도체 (421) 의 바닥면 (421b) 의 폭 (D41) 은, 비아 도체 (221) 의 오목부 (221e) 의 폭 (D23) 보다 크게 되어 있다.
본 실시형태에서는, 도 2 에 나타내는 바와 같이, 스택 구조 (S11) 의 제 1 스택부를 구성하는 비아 도체 (321, 521, 721, 921) 와 스택 구조 (S11) 의 제 2 스택부를 구성하는 비아 도체 (221, 421, 621, 821) 가, 스루홀 도체 (121) 에 관해서 대조적인 구조 (형상, 치수, 및 위치) 를 갖는다. 동일 계층에 위치하는 비아 도체는, 서로 동일한 구조 (형상, 치수, 및 위치) 를 갖는다. 이하, 제 1 스택부 및 제 2 스택부 각각에 대해, 각 비아 도체의 위치를, 하층부터 순서대로, 제 1 계층 (비아 도체 (321, 221)), 제 2 계층 (비아 도체 (521, 421)), 제 3 계층 (비아 도체 (721, 621)), 제 4 계층 (비아 도체 (921, 821)) 이라고 한다.
도 2 에 나타내는 바와 같이, 스택 구조 (S11) 에 있어서, 스루홀 도체 (121) 의 잘록부 (121b) 의 폭, 및 제 1 스택부의 각 비아 도체의 바닥면의 폭은, 작은 쪽부터, 잘록부 (121b), 바닥면 (321b), 바닥면 (521b), 바닥면 (721b), 바닥면 (921b) 의 순서로 되어 있다. 또한, 스루홀 도체 (121) 의 단면 (121c) 의 폭, 및 제 1 스택부의 각 비아 도체의 상단면의 폭은, 작은 쪽부터, 단면 (121c), 상단면 (321c), 상단면 (521c), 상단면 (721c), 상단면 (921c) 의 순서로 되어 있다. 랜드 (121d, 321d, 521d, 721d, 921d) 의 각각에 형성된 오목부의 폭은, 작은 쪽부터, 오목부 (121e), 오목부 (321e), 오목부 (521e), 오목부 (721e), 오목부 (921e) 의 순서로 되어 있다.
한편, 스택 구조 (S11) 에 있어서, 스루홀 도체 (121) 의 잘록부 (121b) 의 폭, 및 제 2 스택부의 각 비아 도체의 바닥면의 폭은, 작은 쪽부터, 잘록부 (121b), 바닥면 (221b), 바닥면 (421b), 바닥면 (621b), 바닥면 (821b) 의 순서로 되어 있다. 스루홀 도체 (121) 의 단면 (121f) 의 폭, 및 제 2 스택부의 각 비아 도체의 상단면의 폭은, 작은 쪽부터, 단면 (121f), 상단면 (221c), 상단면 (421c), 상단면 (621c), 상단면 (821c) 의 순서로 되어 있다. 랜드 (121g, 221d, 421d, 621d, 821d) 의 각각에 형성된 오목부의 폭은, 작은 쪽부터, 오목부 (121h), 오목부 (221e), 오목부 (421e), 오목부 (621e), 오목부 (821e) 의 순서로 되어 있다.
스루홀 도체 (121) 및 각 비아 도체에 접속되는 랜드 (121d, 121g, 221d, 321d, 421d, 521d, 621d, 721d, 821d, 921d) 는, 예를 들어 서로 동일한 폭을 갖는다. 본 실시형태에서는, 스택 구조 (S11) 를 구성하는 모든 랜드가, 서로 동일한 폭을 갖는다. 단 이에 한정되지 않고, 스택 구조 (S11) 는, 서로 상이한 폭을 갖는 복수의 랜드로 구성되어 있어도 된다.
본 실시형태에서는, 예를 들어 도 8 에 나타내는 바와 같이, 적층 방향 (Z 방향) 에 있어서의 1 쌍의 단면 (121c 및 121f) 을 각각, X-Y 평면에 투영한 경우에, 그것들이 서로 정확하게 겹치도록 (거의 일치하도록), 스루홀 도체 (121) 가 형성된다. 또한, 랜드 (121d 및 121g) 도, 예를 들어 X-Y 평면에 투영한 경우에 그것들이 서로 정확하게 겹치도록 (거의 일치하도록) 형성된다. 또한, 오목부 (121e 및 121h) 도, 예를 들어 X-Y 평면에 투영한 경우에 그것들이 서로 정확하게 겹치도록 (거의 일치하도록) 형성된다.
스루홀 도체 (121) 의 랜드 (121d) 상에는, 비아 도체 (321) 가 스택되고, 스루홀 도체 (121) 의 랜드 (121g) 상에는, 비아 도체 (221) 가 스택된다. 비아 도체 (321) 의 바닥면 (321b) 과 비아 도체 (221) 의 바닥면 (221b) 은, 예를 들어 X-Y 평면에 투영한 경우에 그것들이 서로 정확하게 겹치도록 (거의 일치하도록) 배치된다. 또한, 스택 구조 (S11) 의 제 1 스택부 및 제 2 스택부에 있어서 동일 계층에 위치하는 비아 도체의 바닥면도, 예를 들어 X-Y 평면에 투영한 경우에 그것들이 서로 정확하게 겹치도록 (거의 일치하도록) 배치된다.
본 실시형태의 배선판 (100) 에서는, 스택 구조 (S11) 의 최외 계층에 위치하는 비아 도체 (921) 의 랜드 (921d) (도 2) 가, 패드 (P101) (도 1) 를 구성한다. 패드 (P101) 의 표면에는, 예를 들어 도 9 에 나타내는 바와 같이, Ni 등으로 이루어지는 내식층 (94a) (하층) 과, Au 등으로 이루어지는 내식층 (94b) (상층) 이 형성된다. 내식층 (94a 및 94b) 은 각각, 전해 도금 또는 스퍼터링 등에 의해 형성할 수 있다. 또한, 내식층 (94b) 상에는, 도포 또는 인쇄 등에 의해, 예를 들어 땜납 (94) 을 형성한다. 본 실시형태의 배선판 (100) 에서는, 최외에 위치하는 비아 도체 (비아 도체 (921)) 의 폭이 크기 때문에, 외부 접속부 (비아 도체 (921) 근방) 의 전기 저항을 낮추기 쉬워진다. 또한, 깊이가 큰 오목부 (921e) 가 랜드 (921d) 에 형성되어 있음으로써, 랜드 (921d) 의 오목부 (921e) 를 통해서 땜납 (94) 을 랜드 (921d) 의 내부까지 들어가도록 하는 것이 가능해진다. 그 결과, 랜드 (921d) 와 땜납 (94) 의 접속 강도, 나아가서는 접속 신뢰성을 향상시키는 것이 가능해진다. 또한, 랜드 (921d) 와 땜납 (94) 의 경계의 전기 저항을 낮추기 쉬워진다.
또한, OSP 처리를 실시함으로써, 내식층 (94a 및 94b) 대신에, 유기 보호막으로 이루어지는 내식층을 형성해도 된다. 또한, 내식층은 필수적인 구성은 아니며, 필요 없으면 할애해도 된다.
도 10a 및 도 10b 는, 풀 스택의 스택 구조를 갖는 6 층, 8 층, 및 10 층의 배선판 (이하, 각각 6 층품, 8 층품, 10 층품이라고 한다) 에 대해, 각 스택 구조에 가해지는 응력 (특히 히트 사이클에 의한 열응력) 의 시뮬레이션을 한 결과를 나타내는 도면이다. 도 10a 중, 선 L1 은 6 층품에 관련된 데이터이며, 선 L2 는 8 층품에 관련된 데이터이며, 선 L3 은 10 층품에 관련된 데이터이다.
도 10a 및 도 10b 에 나타내는 바와 같이, 6 층품, 8 층품, 및 10 층품의 어느 것에 있어서도, 코어 (스루홀 도체) 에 가해지는 응력이 가장 크고, 코어로부터 멀어질수록 응력은 작아진다. 또한, 6 층품, 8 층품, 및 10 층품의 각각에 가해지는 응력을 비교하면, 10 층품에 있어서의 응력이 가장 크고, 다음으로 8 층품에 있어서의 응력이 크고, 6 층품에 있어서의 응력이 가장 작다. 이것으로부터, 층수 (도체층의 수) 가 많아질수록, 배선판에 있어서의 응력은 커지는 것으로 추찰된다.
상기와 같이, 스택 구조를 갖는 배선판에서는, 스택 구조의 코어 (스루홀 도체) 에 열응력이 집중되기 쉽다. 이것은, 층간 절연층 (예를 들어 수지) 의 열팽창률과 스루홀 도체 (예를 들어 금속) 의 열팽창률의 차이에서 기인하는 것으로 추찰된다. 이 점, 본 실시형태에 관련된 배선판 (100) 에서는, 이러한 응력에 견딜 수 있도록, 스루홀 도체 (121) 의 강도를 높였다.
스루홀 도체 (121) 의 강도를 높이는 경우에는, 예를 들어 스루홀 도체 (121) 를, 그 위에 스택되는 비아 도체 (221 또는 321) 보다 굵게 하는 것을 생각할 수 있다. 스루홀 도체 (121) 가 굵어질수록, 스루홀 도체 (121) 의 기계적 강도가 높아지는 것으로 추찰되기 때문이다.
그러나 발명자는, 반대로 스루홀 도체 (121) 를 가늘게 한 경우에 스루홀 도체 (121) (나아가서는 코어부) 의 강도가 향상되는 것을 알아냈다. 이것은, 스루홀 (121a) 내에 있어서의 보이드의 발생이 억제되기 때문인 것으로 추찰된다. 본 실시형태에 관련된 배선판 (100) 에서는, 스루홀 도체 (121) 의 단면 (121c) 의 폭 (D11) 이, 비아 도체 (321) 의 상단면 (321c) 의 폭 (D32) 보다 작다 (도 7 참조). 이로써, 스루홀 도체 (121) (상세하게는, 랜드 (121d) 와 잘록부 (121b) 사이의 부분) 에 있어서의 보이드의 발생이 억제되어, 스루홀 도체 (121) 에 있어서 높은 강도가 얻어지기 쉬워질 것으로 생각된다. 또한, 스루홀 도체 (121) 의 단면 (121c) 의 폭 (D11) 이, 비아 도체 (321) 의 바닥면 (321b) 의 폭 (D31) 보다 큼으로써, 비아 도체 (321) 의 위치 맞춤이 용이해지고, 보다 확실한 전기적 접속, 나아가서는 우수한 전기적 특성이 얻어지기 쉬워질 것으로 생각된다. 또한 스루홀 도체 (121) 의 랜드 (121d) 에는 오목부 (121e) 가 형성되고, 비아 도체 (321) 가 오목부 (121e) 내에 들어 있다. 이로써, 랜드 (121d) 와 비아 도체 (321) 의 접속이 강해져, 스택 구조 (S11) 에 대해, 보다 높은 전기적 접속의 신뢰성이 얻어지기 쉬워질 것으로 생각된다.
또한, 스루홀 도체 (121) 의 랜드 (121g) 측에 대해서도, 스루홀 도체 (121) 의 단면 (121f) 의 폭 (D12) 이, 비아 도체 (221) 의 바닥면 (221b) 의 폭 (D21) 보다 크고, 비아 도체 (221) 의 상단면 (221c) 의 폭 (D22) 보다 작음으로써, 상기 서술한 높은 강도 등이 얻어지기 쉬워질 것으로 생각된다. 또한, 스루홀 도체 (121) 의 랜드 (121g) 에는 오목부 (121h) 가 형성되고, 비아 도체 (221) 가 오목부 (121h) 내에 들어 있음으로써, 랜드 (121g) 와 비아 도체 (221) 사이에, 보다 높은 접속 신뢰성이 얻어지기 쉬워질 것으로 생각된다.
또한, 스루홀 도체 (121) 를 가늘게 하는 경우, 스루홀 도체 (121) 를 굵게 하는 경우에 비해, 재료 소비량 및 형성 시간의 삭감이 가능해져, 비용적으로 유리해진다. 또한, 스루홀 도체 (121) 가 가늘어지면, 코어 근방 (도체층 (111, 112) 등) 에 미세 배선을 형성하기 쉬워진다. 그 결과, 배선판 (100) 내층에 고밀도 배선을 형성하기 쉬워진다.
또한, 상기 효과를 얻기 위해서는, 특히 스루홀 도체 (121) 의 형상이, 단면 (121c 및 121f) 의 각각으로부터 멀어질수록 가늘어지는 형상 (북상) 인 것이 바람직하다. 이와 같은 형상을 갖는 스루홀 도체 (121) 에서는 보이드가 억제되기 쉽다.
본 실시형태에 관련된 배선판 (100) 에서는, 코어 절연층 (10a) 에 비아 도체가 아니라, 스루홀 도체 (121) 를 형성하고 있다. 통상적으로, 비아 도체를 형성하는 경우에는, 비아홀의 바닥면에 수지 잔류물이 남기 쉽다. 또한, 비아 도체의 바닥면에는, 심이 형성되기 쉬워질 것으로 생각된다. 이 점, 배선판 (100) 에서는, 스루홀 도체 (121) 의 일부가 코어 절연층 (10a) 의 양측의 도체층 (111, 112) (상세하게는, 랜드 (121d, 121g)) 과 연속되어 있기 때문에, 심리스가 된다. 응력이 집중되기 쉬운 코어에 있어서, 비아 도체의 경우, 바닥면에 있어서 구리박과 도금의 계면이 생겨, 그 곳이 크랙의 기점이 되기 쉬워진다. 이 점, 스루홀이라면 구리박을 관통하여 그 계면이 없어지기 때문에, 크랙에 강해질 것으로 생각된다. 그 결과, 스택 구조 (S11) 에 대해 높은 접속 신뢰성이 얻어지기 쉬워질 것으로 생각된다. 또한, 비아 도체보다 스루홀 도체 쪽이 보이드가 잘 생기지 않는다.
본 실시형태에 관련된 배선판 (100) 에서는, 스택 구조 (S11) 를 구성하는 비아 도체가, 최외 (비아 도체 (821, 921)) 에 가까운 비아 도체일수록 큰 폭을 갖는다. 스택 구조 (S11) 는 개략적으로는 코어 (보다 상세하게는, 스루홀 도체 (121) 의 잘록부 (121b)) 에 가까워짐에 따라 가늘어지기 때문에, 외부로부터의 응력을 흡수하기 쉬워진다. 이로써, 강직한 금속 기둥이 스택 구조 (S11) 를 구성하고 있어도, 스택 구조 (S11) (특히, 그 외층측) 에 대해 높은 접속 신뢰성이 얻어지기 쉬워질 것으로 생각된다.
스택 구조 (S11) 를 구성하는 비아 도체는, 그 폭이 커질수록 (굵어질수록), 강도가 향상될 것으로 생각된다. 또한, 비아 도체의 폭이 커질수록, 스택되는 비아 도체끼리 (또는 비아홀과 비아 도체) 의 접촉 면적이 커짐으로써, 접속 강도가 향상될 것으로 생각된다. 한편, 비아 도체의 폭이 작아질수록, 배선을 파인 피치화하기 쉬워질 것으로 생각된다. 이 때문에, 상기 구조에 의하면, 큰 힘이 가해지기 쉬운 배선판의 외층의 강도를 높이면서, 큰 힘은 가해지기 어려운 배선판의 내층에 고밀도 배선을 형성하기 쉬워질 것으로 생각된다.
본 실시형태에 관련된 배선판 (100) 에서는, 스루홀 도체 (121) 의 잘록부 (121b) 의 폭 (D18) 이, 비아 도체 (221) 의 바닥면 (221b) 의 폭 (D21) 보다 작다 (도 7 참조). 이로써, 비아 도체 (221) 로부터 스루홀 도체 (121) 의 잘록부 (121b) 에 전해지는 응력을 흡수하기 쉬워질 것으로 생각된다. 또한, 스루홀 도체 (121) 의 잘록부 (121b) 의 폭 (D18) 이, 비아 도체 (321) 의 바닥면 (321b) 의 폭 (D31) 보다 작다. 이로써, 비아 도체 (321) 로부터 스루홀 도체 (121) 의 잘록부 (121b) 에 전해지는 응력을 흡수하기 쉬워질 것으로 생각된다. 본 실시형태에 관련된 배선판 (100) 에서는, 스루홀 도체 (121) 의 양측 (비아 도체 (221) 측 및 비아 도체 (321) 측) 으로부터의 응력이 각각 억제되고, 스루홀 도체 (121) 의 잘록부 (121b) 에 응력이 집중되기 어려워질 것으로 생각된다. 그리고 그 결과, 열응력이 집중되기 쉬운 스택 구조 (S11) 의 코어 (스루홀 도체 (121)) 에 있어서의 크랙의 발생을 억제하기 쉬워질 것으로 생각된다.
본 실시형태에서는, 스택 구조 (S11) 에 있어서, 동일 계층에 위치하는 비아 도체가, 예를 들어 서로 거의 동일한 폭을 갖는다. 또한, 동일한 방향의 비아 도체에 관해서는, 비아홀의 폭에 따라, 랜드에 형성되는 오목부의 깊이가 크게 되어 있다. 즉, 비아홀의 폭이 클수록 랜드에 형성되는 오목부의 깊이가 커진다. 본 실시형태에 관련된 스택 구조 (S11) 에서는, 랜드에 형성되는 오목부 내에, 그 랜드 상에 스택되는 비아 도체가 들어감으로써, 랜드와 비아 도체의 전기적 접속 신뢰성이 향상되기 쉬워질 것으로 생각된다. 또 이 경우, 랜드에 형성되는 오목부의 폭 또는 깊이가 커질수록, 랜드와 비아 도체의 전기적 접속 신뢰성이 높아질 것으로 생각된다.
본 실시형태의 배선판 (100) 에서는, 스루홀 도체 (121) 의 랜드 (121d, 121g) 의 표면에 각각 오목부 (121e, 121h) 가 형성되어 있다. 이로써, 접속 신뢰성이 높은 스택 구조를 갖는 배선판을 용이하게 제조하는 것이 가능해진다. 예를 들어 랜드 (이하, 하층 랜드라고 한다) 상에 비아 도체 (이하, 상층 비아 도체라고 한다) 를 스택하는 경우에, 레이저 조사에 의해, 하층 랜드 상의 절연층을 제거하여, 상층 비아 도체를 위한 비아홀을 형성하는 것으로 한다. 이러한 레이저 조사시에, 하층 랜드의 표면에 오목부가 형성되어 있으면, 레이저광이 하층 랜드의 표면에 형성된 오목부에서 난반사하여, 상층 비아 도체의 비아홀의 폭 (개구 직경) 이 커지기 쉬울 것으로 생각된다 (상세하게는, 후술하는 도 14 등을 참조). 이와 같이, 레이저광의 난반사를 이용함으로써, 스택 구조 (S11) 를 구성하는 각 비아 도체를, 최외 (비아 도체 (821, 921)) 에 가까운 비아 도체일수록 큰 폭을 갖도록 형성하기 쉬워질 것으로 생각된다.
또한, 비아홀의 폭이 커지면, 그 비아홀에는 도체가 완전하게는 충전되기 어려워진다. 이 때문에, 하층 비아 도체 상에 상층 비아 도체를 스택하는 경우에는, 상층 비아 도체의 랜드 표면에, 하층 비아 도체의 오목부보다 깊이가 큰 오목부가 형성되기 쉬워질 것으로 생각된다.
본 실시형태의 배선판 (100) 에서는, 스택 구조 (S11) 의 제 1 스택부 및 제 2 스택부가 각각, 4 개의 비아 도체가 스택되어 이루어진다. 즉, 스택 구조 (S11) 의 제 1 스택부 및 제 2 스택부가 각각, 4 개 이상의 비아 도체가 스택되어 이루어진다. 레이저광의 난반사를 이용하여 상층 비아 도체의 폭을 크게 하는 배선판의 제조 방법의 작용 및 효과는, 스택되는 비아 도체가 4 개 이상이 된 경우에 특히 현저하게 나타난다. 단 이에 한정되지 않고, 스택 구조 (S11) 를 구성하는 비아 도체의 수는 임의이다. 제 1 스택부 및 제 2 스택부는 각각, 5 개 이상의 비아 도체로 구성되어도 되고, 4 개 미만의 비아 도체로 구성되어도 된다. 또한, 적층부 (B1 및 B2) 는 각각, 5 세트 이상의 층간 절연층 및 도체층으로 구성되어도 되고, 4 세트 미만의 층간 절연층 및 도체층으로 구성되어도 된다.
본 실시형태의 배선판 (100) 에서는, 도 1 에 나타내는 바와 같이, 스택 구조 (S11) 를 구성하는 비아 도체가 형성되어 있는 층간 절연층 (절연층 (30a, 40a, 50a, 60a, 70a, 80a, 90a) 중 어느 것) 에, 스택 구조 (S11) 를 구성하지 않는 비아 도체도 형성되어 있다. 스택되지 않은 비아 도체의 바닥면은 거의 평탄해지고, 전술한 레이저광의 난반사 (후술하는 도 14 등을 참조) 가 생기지 않기 때문에, 스택되지 않는 비아 도체는, 스택되는 비아 도체보다 작은 폭이 되도록 형성되기 쉽다. 또한, 스택되지 않는 비아 도체의 랜드의 표면에는, 스택되는 비아 도체의 랜드의 표면에 형성되는 오목부보다 작은 깊이를 갖는 오목부가 형성되기 쉽다.
이하, 본 실시형태의 배선판 (100) 에 관련된 재료의 바람직한 예를 나타낸다.
본 실시형태에서는, 코어 절연층 (10a) 이 심재를 포함하는 수지로 이루어진다. 상세하게는, 코어 절연층 (10a) 이, 예를 들어 유리 크로스 (심재) 에 에폭시 수지를 함침시킨 것 (이하, 유리 에폭시라고 한다) 으로 이루어진다. 심재는, 주재료 (본 실시형태에서는 에폭시 수지) 보다 열팽창률이 작은 재료이다. 심재로서는, 예를 들어 유리 섬유 (예를 들어 유리 천 또는 유리 부직포), 또는 아라미드 섬유 (예를 들어 아라미드 부직포) 등의 무기 섬유가 바람직한 것으로 생각된다. 단, 코어 절연층 (10a) 의 재료는 기본적으로 임의이다. 예를 들어 코어 절연층 (10a) 은, 심재와는 별도로, 무기 필러 (예를 들어 실리카계 필러) 를 함유하고 있어도 된다. 또한, 코어 절연층 (10a) 은, 심재를 포함하지 않는 수지로 이루어져도 된다. 또한, 에폭시 수지 대신에, 폴리에스테르 수지, 비스말레이미드트리아진 수지 (BT 수지), 이미드 수지 (폴리이미드), 페놀 수지, 또는 알릴화페닐렌에테르 수지 (A-PPE 수지) 등을 사용해도 된다. 코어 절연층 (10a) 은, 이종 (異種) 재료로 이루어지는 복수의 층으로 구성되어 있어도 된다.
본 실시형태에서는, 절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a) 의 각각이, 심재를 수지에 함침시켜 이루어진다. 구체적으로는, 절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a) 은 각각, 예를 들어 유리 에폭시로 이루어진다. 단 이에 한정되지 않고, 예를 들어 각 절연층은, 심재와는 별도로, 무기 필러 (예를 들어 실리카계 필러) 를 함유하고 있어도 된다. 또한, 각 절연층은 각각, 심재를 포함하지 않는 수지로 이루어져도 된다. 또한, 에폭시 수지 대신에, 폴리에스테르 수지, 비스말레이미드트리아진 수지 (BT 수지), 이미드 수지 (폴리이미드), 페놀 수지, 또는 알릴화페닐렌에테르 수지 (A-PPE 수지) 등을 사용해도 된다. 각 절연층은, 이종 재료로 이루어지는 복수의 층으로 구성되어 있어도 된다.
본 실시형태에서는, 스택 구조 (S11) 를 구성하는 스루홀 도체 및 비아 도체가 형성되어 있는 모든 절연층 (코어 절연층 (10a) 및 절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a)) 이, 서로 동일한 재료 (예를 들어 유리 에폭시) 로 이루어지고, 각각 심재를 수지 함침시켜 이루어진다. 이로써, 레이저에 의한 가공 양태를 균일하게 하기 쉬워진다. 또한, 응력에 대한 내성 (강도) 을 높이기 위해서는, 적어도 스택 구조 (S11) 를 구성하는 비아 도체가 형성되어 있는 모든 절연층이, 각각 심재를 수지 함침시켜 이루어지는 것이 바람직하다. 단 이에 한정되지 않고, 이들 절연층은 서로 상이한 재료로 이루어져도 된다.
본 실시형태에서는, 스루홀 도체 (12) 및 비아 도체 (22, 32, 42, 52, 62, 72, 82, 92) 의 각각이, 예를 들어 구리 도금으로 이루어진다.
도체층 (111, 112, 21, 31, 41, 51, 61, 71, 81, 91) 은 각각, 예를 들어 구리박과 구리 도금으로 구성된다.
단, 각 도체층 및 각 비아 도체의 재료는, 도체이면 임의이며, 금속이어도 되고 비금속이어도 된다. 각 도체층 및 각 비아 도체는, 이종 재료로 이루어지는 복수의 층으로 구성되어 있어도 된다.
이하, 본 실시형태의 배선판 (100) 에 관련된 치수의 바람직한 예를 나타낸다.
도 1 에 있어서, 코어 절연층 (10a) 의 두께 (D101) 는, 예를 들어 약 60 ㎛ 이다. 도 2 에 있어서, 도체층 (111) 의 두께 (D111) 및 도체층 (112) 의 두께 (D112) 는 각각, 예를 들어 약 18 ㎛ 이다. 본 실시형태에서는, 도체층 (111) 의 두께 (D111) 와 도체층 (112) 의 두께 (D112) 가 서로 동일하다. 단 이에 한정되지 않고, 이들의 두께는 서로 상이해도 된다.
도 1 에 있어서, 절연층 (20a) 의 두께 (D102), 절연층 (30a) 의 두께 (D103), 절연층 (40a) 의 두께 (D104), 및 절연층 (50a) 의 두께 (D105) 는 각각, 예를 들어 약 60 ㎛ 이다. 본 실시형태에서는, 절연층 (20a) 의 두께 (D102), 절연층 (30a) 의 두께 (D103), 절연층 (40a) 의 두께 (D104), 및 절연층 (50a) 의 두께 (D105) 가 서로 동일하다. 단 이에 한정되지 않고, 이들은 서로 상이해도 된다.
도 1 에 있어서, 절연층 (60a) 의 두께 (D106), 절연층 (70a) 의 두께 (D107), 절연층 (80a) 의 두께 (D108), 및 절연층 (90a) 의 두께 (D109) 는 각각, 예를 들어 약 50 ㎛ 이다. 본 실시형태에서는, 절연층 (60a) 의 두께 (D106), 절연층 (70a) 의 두께 (D107), 절연층 (80a) 의 두께 (D108), 및 절연층 (90a) 의 두께 (D109) 가 서로 동일하다. 단 이에 한정되지 않고, 이들은 서로 상이해도 된다.
도 2 에 있어서, 도체층 (21) 의 두께 (D2), 도체층 (31) 의 두께 (D3), 도체층 (41) 의 두께 (D4), 도체층 (51) 의 두께 (D5), 도체층 (61) 의 두께 (D6), 및 도체층 (71) 의 두께 (D7) 는 각각, 예를 들어 약 18 ㎛ 이다. 도체층 (21) 의 두께 (D2), 도체층 (31) 의 두께 (D3), 도체층 (41) 의 두께 (D4), 도체층 (51) 의 두께 (D5), 도체층 (61) 의 두께 (D6), 및 도체층 (71) 의 두께 (D7) 는 서로 동일하다. 단 이에 한정되지 않고, 이들은 서로 상이해도 된다.
도 2 에 있어서, 도체층 (81) 의 두께 (D8) 및 도체층 (91) 의 두께 (D9) 는 각각, 예를 들어 약 25 ㎛ 이다. 도체층 (81) 의 두께 (D8) 및 도체층 (91) 의 두께 (D9) 는 서로 동일하다. 단 이에 한정되지 않고, 이들은 서로 상이해도 된다.
또한, 상기 각 도체층의 두께는, 하층의 절연층 (또는 코어 기판) 의 상면을 기준 (제로) 으로 하고, 각 절연층의 두께는, 하층의 도체층의 상면을 기준 (제로) 으로 하고 있다 (도 1 및 도 2 참조).
본 실시형태에서는, 적층부 (B1 및 B2) 의 내층측의 1, 2 단째보다 외층측의 3, 4 단째 쪽이 절연층의 두께가 작다. 이 때문에, 외층측의 3, 4 단째의 절연층에 비아홀을 형성할 때에는, 레이저 가공에 필요한 시간을 짧게 하기 쉬워진다. 그 결과, 난반사에 의해 비아홀의 폭이 커지는 것을 억제하기 쉬워진다. 또한, 비아홀의 폭이 작아지면, 비아홀 내에 도체 (예를 들어 전해 도금) 가 충전되기 쉬워진다. 그 결과, 배선판 (100) 의 외층에 있어서, 비아 도체의 랜드에 형성되는 오목부의 깊이가 지나치게 커지는 것을 억제하는 것이 가능해진다.
본 실시형태에서는, 외층 2 층의 절연층의 두께를 다른 절연층 (내층 2 층) 의 두께보다 작게 하고 있지만, 이에 한정되지 않는다. 예를 들어 외층 1 층의 절연층의 두께를 다른 절연층 (내층 3 층) 의 두께보다 작게 해도 된다. 또한, 적층부 (B1 및 B2) 의 절연층의 두께를, 큰 쪽부터, 1 단째, 2 단째, 3 단째, 4 단째의 순서로 외층에 가까워질수록 작아지도록, 단계적으로 작게 해도 된다.
또한, 평탄성을 확보할 필요가 있는 경우 등에는, 내층 2 층의 절연층의 두께를 다른 절연층 (외층 2 층) 의 두께보다 작게 해도 된다. 또한, 내층 1 층의 절연층의 두께를 다른 절연층 (외층 3 층) 의 두께보다 작게 해도 된다. 또한, 적층부 (B1 및 B2) 의 절연층의 두께를, 작은 쪽부터, 1 단째, 2 단째, 3 단째, 4 단째의 순서로 외층에 가까워질수록 커지도록, 단계적으로 크게 해도 된다.
또한, 스택 구조 (S11) 를 구성하는 스루홀 도체 (121) 및 각 비아 도체가 형성되어 있는 모든 절연층 (코어 절연층 (10a) 및 절연층 (20a, 30a, 40a, 50a, 60a, 70a, 80a, 90a)) 이, 서로 거의 동일한 두께를 갖는 구성으로 해도 된다. 이러한 구성에 의하면, 층마다 절연층의 두께를 바꿀 필요가 없기 때문에, 제조가 용이해진다. 제조를 용이하게 하는 데에 있어서는, 적어도 스택 구조 (S11) 를 구성하는 비아 도체가 형성되어 있는 모든 절연층이, 서로 거의 동일한 두께를 갖는 것이 바람직하다.
도 4 에 나타내는 스루홀 도체 (121) 에 관련된 치수에 대해, 단면 (121c) 의 폭 (D11) 과 단면 (121f) 의 폭 (D12) 은 각각, 예를 들어 약 75 ㎛ 이며, 잘록부 (121b) 의 폭 (D18) 은, 예를 들어 약 50 ㎛ 이다. 또한, 랜드 (121d) 의 폭 (D15) 및 랜드 (121g) 의 폭 (D16) 은 각각, 예를 들어 250 ㎛ 이다. 랜드 (121d) 에 형성되는 오목부 (121e) 의 폭 (D13) 과 랜드 (121g) 에 형성되는 오목부 (121h) 의 폭 (D14) 은 각각, 예를 들어 약 30 ㎛ 이다. 단 이에 한정되지 않고, 폭 (D11 및 D12), 폭 (D13 및 D14), 폭 (D15 및 D16) 은 각각, 서로 상이해도 된다.
도 2 에 있어서, 스택 구조 (S11) 의 제 1 스택부를 구성하는 비아 도체에 관해서는, 상단면 (321c) 의 폭 (D32) (도 7) 은 예를 들어 약 80 ㎛ 이고, 상단면 (521c) 의 폭은 예를 들어 약 85 ㎛ 이고, 상단면 (721c) 의 폭은 예를 들어 약 90 ㎛ 이고, 상단면 (921c) 의 폭은 예를 들어 약 95 ㎛ 이다. 스택 구조 (S11) 의 제 2 스택부를 구성하는 비아 도체에 관해서는, 상단면 (221c) 의 폭 (D22) (도 7) 은 예를 들어 약 80 ㎛ 이고, 상단면 (421c) 의 폭은 예를 들어 약 85 ㎛ 이고, 상단면 (621c) 의 폭은 예를 들어 약 90 ㎛ 이고, 상단면 (821c) 의 폭은 예를 들어 약 95 ㎛ 이다. 각 비아 도체의 상단면의 폭은, 도 5 에 나타내는 상단면 (P3) 의 폭 (D203) 에 상당한다.
도 2 에 있어서, 스택 구조 (S11) 의 제 1 스택부를 구성하는 비아 도체 (321, 521, 721, 921) 에 관해서는, 바닥면 (321b, 521b, 721b, 921b) 의 폭이 각각, 예를 들어 약 60 ㎛, 약 65 ㎛, 약 70 ㎛, 약 75 ㎛ 이다. 스택 구조 (S11) 의 제 2 스택부를 구성하는 비아 도체 (221, 421, 621, 821) 에 관해서는, 바닥면 (221b, 421b, 621b, 821b) 의 폭이 각각, 예를 들어 약 60 ㎛, 약 65 ㎛, 약 70 ㎛, 약 75 ㎛ 이다. 각 비아 도체의 바닥면의 폭은, 도 5 에 나타내는 바닥면 (P2) 의 폭 (D202) 에 상당한다.
도 2 에 있어서, 스택 구조 (S11) 를 구성하는 각 비아 도체의 랜드의 폭은, 예를 들어 250 ㎛ 이다. 본 실시형태에서는, 스택 구조 (S11) 를 구성하는 스루홀 도체 (121) 및 모든 비아 도체의 랜드의 폭이 서로 거의 동일하다. 단 이에 한정되지 않고, 이들은 서로 상이해도 된다. 각 비아 도체의 랜드의 폭은, 도 5 에 나타내는 랜드 (P4) 의 폭 (D204) 에 상당한다.
이하, 본 실시형태에 관련된 배선판 (100) 의 제조 방법에 대해 설명한다. 도 11 은, 본 실시형태에 관련된 배선판 (100) 의 제조 방법의 개략적인 내용 및 순서를 나타내는 플로우 차트이다.
도 11 의 단계 S101 에서는, 배선판 (100) 의 코어 기판을 준비한다. 구체적으로는, 도 12a 에 나타내는 바와 같이, 양면 동장 적층판 (1000) (출발 재료) 을 준비한다. 양면 동장 적층판 (1000) 은, 코어 절연층 (10a) (코어 기판) 과, 금속박 (1001 및 1002) (각각 예를 들어 구리박) 을 갖는다. 코어 절연층 (10a) 의 면 (F1) 상에는 금속박 (1001) 이 형성되고, 코어 절연층 (10a) 의 면 (F2) 상에는 금속박 (1002) 이 형성된다. 본 실시형태에서는, 이 단계에 있어서, 코어 절연층 (10a) 이 완전하게 경화된 상태 (C 스테이지) 의 유리 에폭시로 이루어진다.
본 실시형태에서는, 예를 들어 에칭으로 두께를 조정하지 않고, 처음부터 소정 두께의 금속박 (1001 및 1002) 을 코어 절연층 (10a) 에 첩부 (貼付) 한다. 단 이에 한정되지 않고, 금속박 (1001 및 1002) 의 형성 방법은 임의이다. 예를 들어 비교적 두꺼운 금속박을 코어 절연층 (10a) 에 첩부한 후, 그 금속박을 하프 에칭함으로써, 소정 두께의 금속박 (1001 및 1002) 을 얻어도 된다.
계속해서, 도 11 의 단계 S102 에서는, 코어 절연층 (10a) (코어 기판) 에 스루홀 도체를 형성함과 함께, 코어 절연층 (10a) (코어 기판) 의 양면에 각각 도체층을 형성한다.
구체적으로는, 도 12b 에 나타내는 바와 같이, 예를 들어 CO2 레이저를 이용하여, 면 (F1) 측으로부터 레이저를 양면 동장 적층판 (1000) 에 조사함으로써 구멍 (1003a) 을 형성하고, 면 (F2) 측으로부터 레이저를 양면 동장 적층판 (1000) 에 조사함으로써 구멍 (1003b) 을 형성한다. 구멍 (1003a) 과 구멍 (1003b) 은, X-Y 평면에 있어서 거의 동일한 위치에 형성되고, 최종적으로는 연결되어 양면 동장 적층판 (1000) 을 관통하는 구멍 (1003c) 이 된다. 구멍 (1003c) 중, 코어 절연층 (10a) 을 관통하는 부분이 스루홀 (12a) 에 상당한다. 스루홀 (12a) 이 된다. 스루홀 (12a) 의 형상은, 예를 들어 모래 시계상 (북상) 이다. 구멍 (1003a) 과 구멍 (1003b) 의 경계는 잘록부 (12b) (도 1) 에 상당한다. 면 (F1) 에 대한 레이저 조사와 면 (F2) 에 대한 레이저 조사는, 동시에 실시해도 되고 편면씩 실시해도 된다. 스루홀 (12a) 을 형성한 후에는, 스루홀 (12a) 에 대해 디스미어를 실시하는 것이 바람직하다. 디스미어에 의해, 불필요한 도통 (쇼트) 이 억제된다. 또한, 레이저광의 흡수 효율을 높이기 위해, 레이저 조사에 앞서 금속박 (1001, 1002) 의 표면을 흑화 처리해도 된다. 또한, 스루홀 (12a) 의 형성은, 드릴 또는 에칭 등, 레이저 이외의 방법으로 실시해도 된다. 단, 레이저 가공이면, 미세한 가공을 하기 쉽다. 또한, 레이저 가공이면, 고상의 스루홀 (12a) 을 용이하게 형성할 수 있다.
계속해서, 도 12c 에 나타내는 바와 같이, 예를 들어 구리의 패널 도금에 의해, 금속박 (1001) 상, 스루홀 (12a) 내, 및 금속박 (1002) 상에 도금 (1004) 을 형성한다. 이로써, 스루홀 (12a) 에는 도금 (1004) 이 충전된다. 그 결과, 스루홀 도체 (12) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 스루홀 도체 (121) 를 포함한다) 가 형성된다.
도금 (1004) 은, 예를 들어, 무전해 도금을 실시하여 무전해 도금막을 형성하고, 계속해서 그 무전해 도금막을 시드층으로 하여 전해 도금을 실시함으로써 형성된다. 본 실시형태의 제조 방법에서는, 금속박 (1001, 1002) 이 각각, 도 4 에 나타내는 금속박 (111a, 112a) 을 구성하고, 도금 (1004) 이 도 4 에 나타내는 무전해 도금막 (111b, 112b, 113a) 및 전해 도금 (111c, 112c, 113b) 을 구성한다.
무전해 도금의 도금액으로서는, 예를 들어 환원제 등이 첨가된 황산 구리 용액 등을 이용할 수 있다. 또한, 전해 도금의 도금액으로서는, 예를 들어 황산 구리 용액, 피롤린산 구리 용액, 청 (시안) 화 구리 용액, 또는 붕불화 구리 용액 등을 이용할 수 있다.
계속해서, 예를 들어 리소그래피 기술에 의해 패터닝된 에칭 레지스트 및 에칭액을 이용하여, 코어 절연층 (10a) 의 면 (F1) 상 및 면 (F2) 상에 형성된 각 도체층의 패터닝을 실시한다. 구체적으로는, 도체층 (111, 112) (도 12d 참조) 에 대응된 패턴을 갖는 에칭 레지스트로 각 도체층을 덮고, 각 도체층의 에칭 레지스트로 덮이지 않은 부분 (에칭 레지스트의 개구부로 노출되는 부위) 을 에칭으로 제거한다. 에칭은 습식에 한정되지 않고, 건식이어도 된다. 이로써, 도 12d 에 나타내는 바와 같이, 코어 절연층 (10a) 의 면 (F1) 상에 도체층 (111) 이 형성되고, 코어 절연층 (10a) 의 면 (F2) 상에 도체층 (112) 이 형성된다.
도체층 (111) 에는 랜드 (121d) (도 4 참조) 가 포함되고, 도체층 (112) 에는 랜드 (121g) (도 4 참조) 가 포함된다. 스루홀 도체 (121) 의 랜드 (121d) 의 표면에는, 오목부 (121e) (도 4 참조) 가 형성되고, 스루홀 도체 (121) 의 랜드 (121g) 의 표면에는, 오목부 (121h) (도 4 참조) 가 형성된다. 스루홀 도체 (121) 에 의해, 랜드 (121d) 와 랜드 (121g) 가 서로 심리스로 전기적으로 접속된다.
또한, 도체층 (111, 112) 의 패터닝은, 에칭이 아니라, 도금 레지스트를 사용한 패턴 도금에 의해 실시해도 된다.
또한, 도체층 (111 및 112) 의 형성 후, 필요에 따라, 예를 들어 화학 에칭에 의해 도체층 (111 및 112) 의 상면을 각각 조화 (粗化) 해도 된다. 또한, 화학 에칭에 한정되지 않고, 조화 처리의 방법은 임의이다.
계속해서, 도 11 의 단계 S103 ∼ S105 에서는, 코어 절연층 (10a) (코어 기판) 의 면 (F1) 상 및 면 (F2) 상의 각각에, 1 세트의 층간 절연층 및 도체층 (적층부 (B1 및 B2) 의 1 단째) 을 형성한다. 층간 절연층에는 비아 도체가 형성되고, 층간 절연층 상의 도체층과 코어 기판 상의 도체층이, 그 비아 도체를 통해 서로 전기적으로 접속된다.
구체적으로는, 도 11 의 단계 S103 에서, 예를 들어 도 13a 에 나타내는 바와 같이, 코어 절연층 (10a) 의 면 (F1) 상 및 도체층 (111) 상에, 절연층 (30a) (층간 절연층) 과 금속박 (1011) (예를 들어 구리박) 을, 이 순서로 배치하고, 코어 절연층 (10a) 의 면 (F2) 상 및 도체층 (112) 상에, 절연층 (20a) (층간 절연층) 과 금속박 (1012) (예를 들어 구리박) 을, 이 순서로 배치한다. 이하, 코어 절연층 (10a) 상에, 절연층 (20a, 30a) 및 금속박 (1011, 1012) 이 적층된 것 (도 13a 참조) 을 제 1 적층판이라고 한다.
절연층 (20a, 30a) 및 금속박 (1011, 1012) 은, 예를 들어 수지가 형성된 구리박으로서 준비할 수 있다. 이 단계에서는, 절연층 (20a 및 30a) 은 각각, 예를 들어 열경화성을 갖는 유리 에폭시의 프리프레그 (B 스테이지의 접착 시트) 로 이루어진다. 단, 프리프레그 대신에, ABF (Ajinomoto Build-up Film:아지노모토 파인테크노 주식회사 제조) 등을 사용할 수도 있다. ABF 는, 절연 재료를 2 장의 보호 시트 사이에 끼운 필름이다.
계속해서, 제 1 적층판을 Z 방향으로 가열 프레스한다. 프레스 및 가열 처리는, 예를 들어 동시에 실시한다. 프레스 및 가열에 의해, 프리프레그 (절연층 (20a, 30a)) 는 경화되고, 부재끼리는 부착된다. 그 결과, 제 1 적층판은 일체화된다. 또한, 프레스 및 가열 처리는, 복수 회로 나누어 실시해도 된다. 또한, 가열 처리와 프레스는 따로따로 실시해도 되지만, 동시에 실시하는 것이 효율은 양호하다. 가열 프레스 후, 별도로 일체화를 위한 가열 처리를 실시해도 된다.
계속해서, 도 11 의 단계 S104 에서, 도 13b 에 나타내는 바와 같이, 예를 들어 레이저 (CO2 레이저 등) 에 의해 절연층 (20a) 에 비아홀 (22a) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아홀 (221a) 을 포함한다) 을 형성하고, 절연층 (30a) 에 비아홀 (32a) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아홀 (321a) 을 포함한다) 을 형성한다. 비아홀 (321a) 의 형성에서는, 예를 들어 도 14 에 나타내는 바와 같이, 레이저 조사에 의해 스루홀 도체 (121) 의 랜드 (121d) 상의 절연층 (30a) 을 제거한다. 이 때, 스루홀 도체 (121) 의 랜드 (121d) 표면에 오목부 (121e) 가 형성되어 있음으로써, 레이저광이 오목부 (121e) 에서 난반사되어 비아홀 (321a) 의 측면에 닿기 쉬워진다. 이 때문에, 비아홀 (321a) 의 개구 폭 (= 비아 도체 (321) 의 상단면 (321c) 의 폭 (D32)) 은, 스루홀 도체 (121) 의 단면 (121c) 의 폭 (D11) 보다 커지기 쉽다. 본 실시형태에서는, 스루홀 도체 (121) 의 단면 (121c) 의 폭 (D11) 보다 큰 개구 폭을 갖는 비아홀 (321a) 을 형성한다. 또한, 비아홀 (221a) 도, 예를 들어 비아홀 (321a) 과 동일하게 하여, 스루홀 도체 (121) 의 랜드 (121g) (도 4 참조) 상에 형성한다. 본 실시형태에서는, 비아홀 (221a, 321a) 의 Z 방향의 축이 서로 거의 일치한다. 비아홀 (221a) 의 형성과 비아홀 (321a) 의 형성은, 동시에 실시해도 되고 편방씩 실시해도 된다.
또한, 필요에 따라, 천공 (레이저 조사) 전에 흑화 처리를 실시하는 것이 바람직하다. 또한, 천공 후 필요에 따라, 디스미어나 소프트 에치를 한다.
본 실시형태에서는, 예를 들어 차광 마스크를 이용하지 않고, 비조사 부분에 있어서는 레이저 조사를 멈추고, 조사해야 할 부위에만 레이저광을 조사한다. 단 이에 한정되지 않고, 예를 들어 차광 마스크를 형성한 상태에서 피조사체의 전체면에 레이저광을 조사해도 된다. 레이저 강도 (광량) 의 조정은, 펄스 제어로 실시하는 것이 바람직하다. 구체적으로는, 예를 들어 레이저 강도를 변경하는 경우에는, 1 쇼트 (1 회의 조사) 당 레이저 강도는 바꾸지 않고, 쇼트 수 (조사 횟수) 를 변경하도록 한다. 즉, 1 쇼트로는 원하는 레이저 강도가 얻어지지 않는 경우에는, 동일한 조사 위치에 다시 레이저광을 조사한다. 이러한 제어 방법에 의하면, 조사 조건을 바꾸는 시간을 생략할 수 있기 때문에, 스루풋이 향상될 것으로 생각된다. 단 이에 한정되지 않고, 레이저 강도의 조정 방법은 임의이다. 예를 들어 조사 위치마다 조사 조건을 결정하고, 조사 횟수를 일정 (예를 들어 1 개의 조사 위치에 대해 1 쇼트) 하게 해도 된다.
계속해서, 도 11 의 단계 S105 에서, 도 15 에 나타내는 바와 같이, 예를 들어 구리의 패널 도금에 의해, 금속박 (1011) 상 및 비아홀 (32a) 내에 도금 (1013) 을 형성하고, 금속박 (1012) 상 및 비아홀 (22a) 내에 도금 (1014) 을 형성한다. 도금 (1013, 1014) 은 각각, 예를 들어 도 12c 의 공정과 마찬가지로, 무전해 도금을 실시하여 무전해 도금막을 형성하고, 계속해서 그 무전해 도금막을 시드층으로 하여 전해 도금을 실시함으로써 형성된다. 이로써, 비아홀 (32a, 22a) 에는 각각, 도금 (1013, 1014) 이 충전된다. 그 결과, 비아 도체 (22) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (221) 를 포함한다) 및 비아 도체 (32) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (321) 를 포함한다) 가 형성된다.
비아 도체 (221) 의 랜드 (221d) 의 표면에는, 스루홀 도체 (121) 의 오목부 (121h) 보다 깊은 오목부 (221e) 가 형성되고, 비아 도체 (321) 의 랜드 (321d) 의 표면에는, 스루홀 도체 (121) 의 오목부 (121e) 보다 깊은 오목부 (321e) 가 형성된다 (도 2 참조).
계속해서, 도 16 에 나타내는 바와 같이, 예를 들어 리소그래피 기술 (에칭 레지스트 등) 에 의해, 절연층 (20a) 상의 도체층과 절연층 (30a) 상의 도체층을 각각 패터닝한다. 이로써, 절연층 (20a) 상에 도체층 (21) 이 형성되고, 절연층 (30a) 상에 도체층 (31) 이 형성된다. 그 후, 필요에 따라, 도체층 (21, 31) 의 조화 처리를 실시한다.
또한, 도체층 (21, 31) 의 패터닝은, 에칭이 아니라, 도금 레지스트를 사용한 패턴 도금에 의해 실시해도 된다.
계속해서, 도 11 의 단계 S106 에서는, 적층부 (B1 및 B2) 의 2, 3 단째를 형성한다.
구체적으로는, 예를 들어 도 17 에 나타내는 바와 같이, 적층부 (B1 및 B2) 의 2 단째를 구성하는 1 세트의 층간 절연층 및 도체층을 형성한다. 적층부 (B1 및 B2) 의 2 단째는, 예를 들어 적층부 (B1 및 B2) 의 1 단째와 동일하게, 즉 절연층 및 금속박 (예를 들어 수지가 형성된 구리박) 의 적층, 프레스, 수지의 경화, 비아홀의 형성 (레이저 조사), 비아 도체의 형성, 및 도체층의 형성 (조화 처리를 포함한다) 을 실시함으로써 형성할 수 있다.
이로써, 절연층 (20a) 상 및 도체층 (21) 상에, 1 세트의 절연층 (40a) 및 도체층 (41) 이 형성되고, 절연층 (30a) 상 및 도체층 (31) 상에, 1 세트의 절연층 (50a) 및 도체층 (51) 이 형성된다. 절연층 (40a) 에는 비아 도체 (42) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (421) 를 포함한다) 가 형성되고, 절연층 (50a) 에는 비아 도체 (52) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (521) 를 포함한다) 가 형성된다.
비아홀 (521a, 421a) 의 형성에서는, 예를 들어 레이저광이 오목부 (321e 또는 221e) 에서 난반사 (도 14 참조) 됨으로써, 비아홀 (321a) 의 폭보다 큰 폭을 갖는 비아홀 (521a) 과, 비아홀 (221a) 의 폭보다 큰 폭을 갖는 비아홀 (421a) 이 형성된다 (도 2 참조). 본 실시형태에서는, 비아홀 (221a, 321a, 421a, 521a) 의 Z 방향의 축이 서로 거의 일치한다.
비아 도체 (521, 421) 의 형성에서는, 비아 도체 (521) 의 랜드 (521d) 의 표면에는, 오목부 (321e) 보다 깊은 오목부 (521e) 가 형성되고, 비아 도체 (421) 의 랜드 (421d) 의 표면에는, 오목부 (221e) 보다 깊은 오목부 (421e) 가 형성된다 (도 2 참조).
또한, 도체층 (41, 51) 의 패터닝은, 에칭이 아니라, 도금 레지스트를 사용한 패턴 도금에 의해 실시해도 된다.
계속해서, 예를 들어 도 18 에 나타내는 바와 같이, 적층부 (B1 및 B2) 의 3 단째를 구성하는 1 세트의 층간 절연층 및 도체층을 형성한다. 적층부 (B1 및 B2) 의 3 단째는, 예를 들어 적층부 (B1 및 B2) 의 1 단째와 동일하게, 즉 절연층 및 금속박 (예를 들어 수지가 형성된 구리박) 의 적층, 프레스, 수지의 경화, 비아홀의 형성 (레이저 조사), 비아 도체의 형성, 및 도체층의 형성 (조화 처리를 포함한다) 을 실시함으로써 형성할 수 있다.
이로써, 절연층 (40a) 상 및 도체층 (41) 상에, 1 세트의 절연층 (60a) 및 도체층 (61) 이 형성되고, 절연층 (50a) 상 및 도체층 (51) 상에, 1 세트의 절연층 (70a) 및 도체층 (71) 이 형성된다. 절연층 (60a) 에는 비아 도체 (62) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (621) 를 포함한다) 가 형성되고, 절연층 (70a) 에는 비아 도체 (72) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아 도체 (721) 를 포함한다) 가 형성된다.
비아홀 (721a, 621a) 의 형성에서는, 예를 들어 레이저광이 오목부 (521e 또는 421e) 에서 난반사 (도 14 참조) 됨으로써, 비아홀 (521a) 의 폭보다 큰 폭을 갖는 비아홀 (721a) 과, 비아홀 (421a) 의 폭보다 큰 폭을 갖는 비아홀 (621a) 이 형성된다 (도 2 참조). 본 실시형태에서는, 비아홀 (421a, 521a, 621a, 721a) 의 Z 방향의 축이 서로 거의 일치한다.
비아 도체 (721, 621) 의 형성에서는, 비아 도체 (721) 의 랜드 (721d) 의 표면에는, 오목부 (521e) 보다 깊은 오목부 (721e) 가 형성되고, 비아 도체 (621) 의 랜드 (621d) 의 표면에는, 오목부 (421e) 보다 깊은 오목부 (621e) 가 형성된다.
또한, 도체층 (61, 71) 의 패터닝은, 에칭이 아니라, 도금 레지스트를 사용한 패턴 도금에 의해 실시해도 된다.
계속해서, 도 11 의 단계 S107 ∼ S109 에서는, 적층부 (B1 및 B2) 의 4 단째를 형성함과 함께, 코어 기판 및 적층부 (B1, B2) 의 전체층을 관통하는 스루홀을 형성한다.
구체적으로는, 도 11 의 단계 S107 에서, 예를 들어 도 19 에 나타내는 바와 같이, 절연층 (70a) 상 및 도체층 (71) 상에, 절연층 (90a) (최외 절연층) 과 금속박 (1031) (예를 들어 구리박) 을, 이 순서로 배치하고, 절연층 (60a) 상 및 도체층 (61) 상에, 절연층 (80a) (최외 절연층) 과 금속박 (1032) (예를 들어 구리박) 을, 이 순서로 배치한다. 이하, 절연층 (60a, 70a) 및 금속박 (1031, 1032) 이 적층된 것 (도 19 참조) 을 제 2 적층판이라고 한다.
절연층 (70a, 80a) 및 금속박 (1031, 1032) 은, 예를 들어 수지가 형성된 구리박으로서 준비할 수 있다. 이 단계에서는, 절연층 (70a 및 80a) 은 각각, 예를 들어 열경화성을 갖는 유리 에폭시의 프리프레그로 이루어진다. 단, 프리프레그 대신에 ABF 등을 사용할 수도 있다.
계속해서, 제 2 적층판을 Z 방향으로 가열 프레스한다. 프레스 및 가열 처리는, 예를 들어 동시에 실시한다. 프레스 및 가열에 의해, 프리프레그 (절연층 (70a, 80a)) 는 경화되고, 부재끼리는 부착된다. 그 결과, 제 2 적층판은 일체화된다. 또한, 프레스 및 가열 처리는, 복수 회로 나누어 실시해도 된다. 또한, 가열 처리와 프레스는 따로따로 실시해도 되는데, 동시에 실시하는 편이 효율은 양호하다. 가열 프레스 후, 별도로 일체화를 위한 가열 처리를 실시해도 된다.
계속해서, 도 11 의 단계 S108 에서, 도 20 에 나타내는 바와 같이, 예를 들어 레이저 (CO2 레이저 등) 에 의해, 절연층 (80a) 을 관통하는 비아홀 (82a) (도 2 에 나타내는 스택 구조 (S11) 를 구성하는 비아홀 (821a) 을 포함한다), 절연층 (90a) 을 관통하는 비아홀 (92a) (도 2 에 나타내는 스택 구조 (S11) 을 구성하는 비아홀 (921a) 을 포함한다), 및 제 2 적층판의 전체층을 관통하는 스루홀 (102a) 을 형성한다. 또한, 필요에 따라, 천공 (레이저 조사) 전에 흑화 처리를 실시하는 것이 바람직하다. 또한, 천공 후 필요에 따라, 디스미어나 소프트 에치를 한다.
레이저광의 주사 중에 있어서, 비아홀 (82a 및 92a) 을 형성하는 부위보다, 스루홀 (102a) 을 형성하는 부위에 조사하는 레이저광의 강도 (광량) 를 강하게 함으로써, 비아홀 (82a 및 92a) 및 스루홀 (102a) 을 1 회의 주사로 형성할 수 있다. 스루홀 (102a) 은, 제 2 적층판의 일측으로부터만 레이저광을 조사하는 것에 의해서도, 혹은 제 2 적층판의 양측으로부터 동시에 레이저광을 조사하는 것에 의해서도 형성할 수 있다. 또한, 제 2 적층판의 일측으로부터 레이저광을 조사하여 유저 (有低) 공 (비관통공) 을 형성한 후, 타측으로부터 레이저광을 조사하여 그 바닥부를 관통시킴으로써 스루홀 (102a) 을 형성해도 된다. 또한, 스루홀 (102a) 의 형성 방법은 임의이며, 예를 들어 비아홀 (82a 및 92a) 의 형성과는 별도로, 드릴 등에 의해 스루홀 (102a) 을 형성해도 된다.
비아홀 (921a, 821a) 의 형성에서는, 레이저광이 오목부 (721e 또는 621e) 에서 난반사 (도 14 참조) 됨으로써, 비아홀 (721a) 의 폭보다 큰 폭을 갖는 비아홀 (921a) 과, 비아홀 (621a) 의 폭보다 큰 폭을 갖는 비아홀 (821a) 이 형성된다 (도 2 참조). 본 실시형태에서는, 비아홀 (621a, 721a, 821a, 921a) 의 Z 방향의 축이 서로 거의 일치한다.
계속해서, 도 11 의 단계 S109 에서, 도 21 에 나타내는 바와 같이, 예를 들어 구리의 패널 도금에 의해, 금속박 (1031) 상, 비아홀 (82a) 내, 금속박 (1032) 상, 비아홀 (92a) 내, 및 스루홀 (102a) 내에 도금 (1033) 을 형성한다. 도금 (1033) 은, 예를 들어 도 12c 의 공정과 마찬가지로, 무전해 도금을 실시하여 무전해 도금막을 형성하고, 계속해서 그 무전해 도금막을 시드층으로 하여 전해 도금을 실시함으로써 형성된다. 이로써, 비아홀 (82a, 92a) 에는 각각, 도금 (1033) 이 충전되고, 스루홀 (102a) 의 벽면에는, 도금 (1033) 이 형성된다. 그 결과, 비아 도체 (82, 92) 및 스루홀 도체 (102) 가 형성된다.
비아 도체 (92, 82) 의 형성에서는, 비아 도체 (721) 의 폭보다 큰 폭을 갖는 비아 도체 (921) 와 비아 도체 (621) 의 폭보다 큰 폭을 갖는 비아 도체 (821) 가 형성된다. 또한, 비아 도체 (921) 의 랜드 (921d) 의 표면에는, 오목부 (721e) 보다 깊은 오목부 (921e) 가 형성되고, 비아 도체 (821) 의 랜드 (821d) 의 표면에는, 오목부 (621e) 보다 깊은 오목부 (821e) 가 형성된다. 본 실시형태에서는, 스루홀 도체 (121) 및 비아 도체 (221, 321, 421, 521, 621, 721, 821, 921) 의 Z 방향의 축이 서로 거의 일치한다.
계속해서, 도 22 에 나타내는 바와 같이, 예를 들어 리소그래피 기술 (에칭 레지스트 등) 에 의해, 절연층 (80a) 상의 도체층과 절연층 (90a) 상의 도체층을 각각 패터닝한다. 이로써, 절연층 (80a) 상에 도체층 (81) 이 형성되고, 절연층 (90a) 상에 도체층 (91) 이 형성된다. 그 후, 필요에 따라, 도체층 (81, 91) 의 조화 처리를 실시한다.
또한, 도체층 (81, 91) 의 패터닝은, 에칭이 아니라, 도금 레지스트를 사용한 패턴 도금에 의해 실시해도 된다.
계속해서, 도 11 의 단계 S110 에서, 절연층 (90a) 상 및 도체층 (91) 상에 개구부 (93a) 를 갖는 솔더 레지스트 (93) 를 형성하고, 절연층 (80a) 상 및 도체층 (81) 상에 개구부 (83a) 를 갖는 솔더 레지스트 (83) 를 형성한다 (도 1 참조). 최외의 도체층 (81, 91) 은 각각, 개구부 (83a, 93a) 에 위치하는 소정의 부위 (패드 (P101, P102) 등) 를 제외하고 솔더 레지스트 (83, 93) 로 덮인다. 솔더 레지스트 (83 및 93) 은 각각, 예를 들어 스크린 인쇄, 스프레이 코팅, 롤 코팅, 또는 라미네이트 등에 의해 형성할 수 있다.
계속해서, 전해 도금 또는 스퍼터링 등에 의해, 도체층 (81, 91) 상, 상세하게는 솔더 레지스트 (83, 93) 로 덮이지 않는 패드 (P101, P102) (도 1 참조) 의 표면에 각각, 예를 들어 Ni/Au 막으로 이루어지는 내식층을 형성한다 (도 9 참조). 또한, OSP 처리를 실시함으로써 유기 보호막으로 이루어지는 내식층을 형성해도 된다.
이상의 공정에 의해, 본 실시형태의 배선판 (100) (도 1) 이 완성된다. 본 실시형태의 배선판 (100) 은, 예를 들어 휴대 전화 등의 휴대 기기의 회로 기판으로서 사용할 수 있다. 배선판 (100) 의 패드 (P101) 에는, 예를 들어 땜납에 의해 다른 배선판 (예를 들어 마더 보드) 과 전기적으로 접속할 수 있다. 또한, 배선판 (100) 의 패드 (P102) 에는, 예를 들어 땜납에 의해 FC (플립칩) 의 IC 칩 (베어칩) 을 실장할 수 있다.
본 실시형태에 관련된 배선판의 제조 방법에 의하면, 레이저광의 난반사를 이용함으로써, 스택 구조 (S11) 를 구성하는 각 비아 도체를, 최외 (비아 도체 (821, 921)) 에 가까운 비아 도체일수록 큰 폭을 갖도록 형성하기 쉬워질 것으로 생각된다. 그 결과, 접속 신뢰성이 높은 스택 구조를 갖는 배선판을 용이하게 제조하는 것이 가능해진다.
본 발명은, 상기 실시형태에 한정되지 않는다. 예를 들어 이하와 같이 변형하여 실시할 수도 있다.
스루홀 도체 (121) 에 스택되는 비아 도체 (221) 의 바닥면 (221b) 과 비아 도체 (321) 의 바닥면 (321b) 은, X-Y 평면에 투영한 경우에 서로 어긋나 있어도 된다. 단, 도 23 에 나타내는 바와 같이, 비아 도체 (221) 의 바닥면 (221b) 과 비아 도체 (321) 의 바닥면 (321b) 의 각 영역 내에, 스루홀 도체 (121) 의 잘록부 (121b) 가 포함되는 것이 바람직하다. 또한, 스루홀 도체 (121) 의 단면 (121c 및 121f) 의 각 영역 내에, 비아 도체 (221) 의 바닥면 (221b) 과 비아 도체 (321) 의 바닥면 (321b) 양방이 포함되는 것이 바람직하다. 이러한 구성이면, 비아 도체 (221) 와 비아 도체 (321) 사이에서, 전기 또는 열 등이 서로 전해지기 쉬워질 것으로 생각된다. 또한, 스루홀 도체 (121) 에 가해지는 응력이 억제되기 쉬워질 것으로 생각된다.
각 스루홀 도체 및 각 비아 도체 (특히, 스택 구조를 구성하는 스루홀 도체 및 비아 도체) 의 랜드에 오목부를 형성하지 않아도 된다. 예를 들어 도 24 에 나타내는 바와 같이, 스루홀 도체 (121) 의 랜드 (121d) 의 표면 및 랜드 (121g) 의 표면의 어디에도 오목부가 형성되어 있지 않아도 된다. 이러한 구성으로 함으로써, 스루홀 도체 (121) 와 비아 도체 (221, 321) 를 상기 서술한 치수 (D32>D11>D31, D22>D12>D21) 로 조정하기 쉬워지는 경우가 있다. 또한, 스택 구조를 구성하는 스루홀 도체 및 비아 도체의 모든 랜드에 오목부가 형성되어 있지 않은 구성으로 해도 된다.
스택 구조를 구성하는 스루홀 도체 및 각 비아 도체의 랜드 표면 (오목부 내를 포함한다) 은 조화되어 있어도 된다.
도 25 (도 7 에 대응하는 도) 에 나타내는 바와 같이, 배선판을 구성하는 각 도체층은, 금속박을 포함하지 않고, 도금만 (예를 들어, 무전해 도금막 및 전해 도금) 으로 구성되어 있어도 된다. 또한, 예를 들어 도 26 (도 7 에 대응하는 도) 에 나타내는 바와 같이, 배선판을 구성하는 어느 도체층 (예를 들어 코어 절연층 (10a) 상의 도체층 (111, 112)) 이 금속박을 포함하지 않고, 배선판을 구성하는 다른 도체층이 금속박을 포함하고 있어도 된다. 또한, 배선판을 구성하는 각 도체층의 층 구조 (층수, 각 층의 두께 및 재료 등) 는, 기본적으로는 임의이다.
배선판을 구성하는 각 도체층의 형성 방법은 임의이다. 각 도체층의 형성 방법으로는, 예를 들어 패널 도금법, 패턴 도금법, 풀애디티브법, 세미애디티브 (SAP) 법, 서브트랙티브법, 전사법, 및 텐팅법 중 어느 1 개, 또는 이들의 2 개 이상을 임의로 조합한 방법 등이 유효하다.
각 스루홀 도체 및 각 비아 도체의 평면 형상 (X-Y 평면) 은, 원 (진원 또는 타원 등) 에 한정되지 않고 임의이다. 각 스루홀 도체 및 각 비아 도체의 평면 형상은, 대략 정방형이어도 되고, 대략 정육각형, 대략 정팔각형 등, 대략 정방형 이외의 대략 정다각형이어도 된다. 또한, 다각형의 각의 형상은 임의이며, 예를 들어 대략 직각이어도 되고, 예각이어도 되고, 둔각이어도 되며, 둥그스름해도 된다. 단, 열응력의 집중을 방지하는 데에 있어서는, 각이 둥그스름한 편이 바람직하다.
또한, 각 스루홀 도체 및 각 비아 도체의 평면 형상 (X-Y 평면) 은, 대략 장방형 또는 대략 삼각형 등이어도 되고, 대략 십자형 또는 대략 정다각성형 등, 중심으로부터 방사상으로 직선을 그은 형태 (복수의 날개를 방사상으로 배치한 형태) 여도 된다.
각 스루홀 도체 및 각 비아 도체의 폭은, 깊이에 따라 변화해도 되고 변화하지 않아도 된다. 예를 들어 도 27 (도 7 에 대응하는 도면) 에 나타내는 바와 같이, 스택 구조를 구성하는 스루홀 도체 (121) 의 형상은, 폭이 일정한 원주여도 된다. 이 경우에도, 스루홀 도체 (121) 와 비아 도체 (221, 321) 를 상기 서술한 치수 (D32>D11>D31 및 D22>D12>D21 중 적어도 일방을 만족하는 치수) 로 함으로써, 높은 강도 등이 얻어지기 쉬워질 것으로 생각된다. 또한, 각 비아 도체 (특히, 스택 구조를 구성하는 비아 도체) 는, 서로 동일한 폭을 갖고 있어도 된다.
풀 스택의 스택 구조를 복수 갖는 배선판이어도 된다. 예를 들어 도 28 에 나타내는 바와 같이, 풀 스택의 2 개의 스택 구조 (S11 및 S12) 를 갖는 배선판이어도 된다. 스택 구조 (S12) 는, 예를 들어 스택 구조 (S11) (도 2 참조) 와 동일한 구조를 갖는다.
상기 실시형태에서는, 스택 구조 (S11) 가 풀 스택이고, 적층부 (B1) 를 구성하는 모든 층간 절연층에 스택 구조 (S11) 의 제 1 스택부 (제 1 스택 구조) 를 구성하는 비아 도체가 형성되고, 적층부 (B2) 를 구성하는 모든 층간 절연층에, 스택 구조 (S11) 의 제 2 스택부 (제 2 스택 구조) 를 구성하는 비아 도체가 형성되어 있다. 그러나 이에 한정되지 않고, 예를 들어 도 29 에 나타내는 바와 같이, 풀 스택이 아닌 스택 구조 (S21) 를 갖는 배선판이어도 된다. 또한, 예를 들어 도 30 에 나타내는 바와 같이, 스루홀 도체 (121) 의 일측 (예를 들어 적층부 (B1) 측) 에 스택되는 비아 도체의 수와 스루홀 도체 (121) 의 타측 (예를 들어 적층부 (B2) 측) 에 스택되는 비아 도체의 수가 서로 상이한 스택 구조 (S22) (비대칭의 스택 구조) 를 갖는 배선판이어도 된다.
배선판이 전자 부품을 내장하고 있어도 된다. 이 경우, 배선판에 내장되는 전자 부품의 수는 임의이다. 이러한 전자 디바이스는, 휴대 기기 (휴대 전화 등) 의 회로 기판 등에 사용할 수 있다. 또한, 배선판의 편면 (예를 들어 도 1 에 나타내는 패드 (P101 및 P102) 중 어느 일방) 또는 양면 (예를 들어 도 1 에 나타내는 패드 (P101 및 P102) 의 양방) 에 전자 부품을 실장해도 된다. 이 경우, 배선판의 표면에 실장되는 전자 부품의 수는 임의이다. 이러한 전자 디바이스는, 휴대 기기 (휴대 전화 등) 의 회로 기판 등에 사용할 수 있다.
배선판의 구성, 특히, 그 구성 요소의 종류, 성능, 치수, 재질, 형상, 층수, 또는 배치 등은, 본 발명의 취지를 일탈하지 않는 범위에 있어서 임의로 변경할 수 있다.
배선판의 제조 방법은, 도 11 에 나타낸 순서 및 내용에 한정되는 것은 아니며, 본 발명의 취지를 일탈하지 않는 범위에 있어서 임의로 순서나 내용을 변경할 수 있다. 또한, 용도 등에 따라 필요없는 공정을 할애해도 된다.
상기 실시형태 및 변형예는, 임의로 조합할 수 있다. 용도 등에 따라 적절한 조합을 선택하는 것이 바람직하다. 예를 들어 도 28 ∼ 도 30 중 어느 것에 나타내는 스택 구조에, 도 23 ∼ 도 27 중 어느 것에 나타내는 구조를 적용해도 된다.
이상, 본 발명의 실시형태에 대해 설명했지만, 설계상의 편의나 그 밖의 요인에 따라 필요한 다양한 수정이나 조합은, 「청구항」 에 기재되어 있는 발명이나 「발명을 실시하기 위한 구체적인 내용」에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함되는 것으로 이해되어야 한다.
본 발명에 관련된 배선판은, 휴대 기기의 회로 기판에 적합하다. 본 발명에 관련된 배선판의 제조 방법은, 그러한 배선판의 제조에 적합하다.
10a : 코어 절연층
12 : 스루홀 도체
12a : 스루홀
12b : 잘록부
20a, 40a, 60a, 80a : 절연층
21, 41, 61, 81 : 도체층
22, 42, 62, 82 : 비아 도체
22a, 42a, 62a, 82a : 비아홀
30a, 50a, 70a, 90a : 절연층
31, 51, 71, 91 : 도체층
31a : 금속박
31b : 무전해 도금막
31c : 전해 도금
32, 52, 72, 92 : 비아 도체
32a, 52a, 72a, 92a : 비아홀
33a : 무전해 도금막
33b : 전해 도금
83, 93 : 솔더 레지스트
83a, 93a : 개구부
94 : 땜납
94a, 94b : 내식층
100 : 배선판
102 : 스루홀 도체
102a : 스루홀
111, 112 : 도체층
111a, 112a : 금속박
111b, 112b : 무전해 도금막
111c, 112c : 전해 도금
113a : 무전해 도금막
113b : 전해 도금
121 : 스루홀 도체
121a : 스루홀
121b : 잘록부
121c, 121f : 단면
121d, 121g : 랜드
121e, 121h : 오목부
221, 421, 621, 821 : 비아 도체
221a, 421a, 621a, 821a : 비아홀
221b, 421b, 621b, 821b : 바닥면
221c, 421c, 621c, 821c : 상단면
221d, 421d, 621d, 821d : 랜드
221e, 421e, 621e, 821e : 오목부
321, 521, 721, 921 : 비아 도체
321a, 521a, 721a, 921a : 비아홀
321b, 521b, 721b, 921b : 바닥면
321c, 521c, 721c, 921c : 상단면
321d, 521d, 721d, 921d : 랜드
321e, 521e, 721e, 921e : 오목부
1000 : 양면 동장 적층판
1001, 1002, 1011, 1012 : 금속박
1003a, 1003b, 1003c : 구멍
1004, 1013, 1014 : 도금
1011, 1012, 1031, 1032 : 금속박
1033 : 도금
B1, B2 : 적층부
F1, F2 : 면
P1 : 오목부
P2 : 바닥면
P3 : 상단면
P4 : 랜드
P5 : 배선
P101, P102 : 패드
S11, S12, S21, S22 : 스택 구조

Claims (11)

  1. 제 1 면 및 그 반대측의 제 2 면을 갖는 코어 절연층과,
    상기 코어 절연층에 형성되는 스루홀 도체와,
    상기 코어 절연층의 상기 제 1 면 상에 형성되고, 상기 스루홀 도체의 제 1 랜드를 포함하는 제 1 도체층과,
    상기 코어 절연층의 상기 제 1 면 상 및 상기 제 1 도체층 상에 형성되는 적어도 1 세트의 층간 절연층 및 도체층과 그 층간 절연층에 형성되는 비아 도체로 구성되는 제 1 적층부를 갖는 배선판으로서,
    상기 스루홀 도체와, 상기 제 1 랜드 상에 스택되는 상기 제 1 적층부의 최하층의 비아 도체가, 스택 구조의 적어도 일부를 구성하고,
    상기 스택 구조에 있어서, 상기 제 1 랜드에 접속되는 상기 스루홀 도체의 제 1 단면의 폭은, 상기 제 1 적층부의 최하층의 비아 도체의 바닥면의 폭보다 크고, 또한, 그 제 1 적층부의 최하층의 비아 도체의 상단면의 폭보다 작은, 배선판.
  2. 제 1 항에 있어서,
    상기 코어 절연층의 상기 제 2 면 상에 형성되는 제 2 도체층을 갖고,
    상기 스루홀 도체는, 상기 제 1 단면 및 그 반대측의 제 2 단면의 각각으로부터 멀어질수록 가늘어져 있으며, 상기 제 2 단면은, 상기 제 2 도체층에 포함되는 제 2 랜드에 접속되는, 배선판.
  3. 제 2 항에 있어서,
    상기 코어 절연층의 상기 제 2 면 상 및 상기 제 2 도체층 상에 형성되는 적어도 1 세트의 층간 절연층 및 도체층과, 그 층간 절연층에 형성되는 비아 도체로 구성되는 제 2 적층부를 갖고,
    상기 스택 구조는, 상기 스루홀 도체와, 상기 제 1 랜드 상에 상기 제 1 적층부의 비아 도체가 스택되어 이루어지는 제 1 스택부와, 상기 제 2 랜드 상에 상기 제 2 적층부의 비아 도체가 스택되어 이루어지는 제 2 스택부로 구성되는, 배선판.
  4. 제 3 항에 있어서,
    상기 스택 구조의 상기 제 1 스택부 및 상기 제 2 스택부는 각각, 4 개 이상의 비아 도체가 스택되어 이루어지는, 배선판.
  5. 제 3 항에 있어서,
    상기 스루홀 도체의 상기 제 2 단면의 폭은, 상기 제 2 스택부의 최하층의 비아 도체의 바닥면의 폭보다 크고, 그 제 2 스택부의 최하층의 비아 도체의 상단면의 폭보다 작은, 배선판.
  6. 제 3 항에 있어서,
    상기 스루홀 도체의 가장 가는 부분의 폭은, 상기 제 2 스택부의 최하층의 비아 도체의 바닥면의 폭보다 작은, 배선판.
  7. 제 1 항에 있어서,
    상기 스루홀 도체의 가장 가는 부분의 폭은, 상기 제 1 적층부의 최하층의 비아 도체의 바닥면의 폭보다 작은, 배선판.
  8. 제 1 항에 있어서,
    상기 스택 구조를 구성하는 비아 도체가 형성되어 있는 모든 절연층은, 서로 거의 동일한 두께를 갖는, 배선판.
  9. 제 1 항에 있어서,
    상기 스택 구조를 구성하는 비아 도체가 형성되어 있는 모든 절연층은, 심재를 수지 함침시켜 이루어지는, 배선판.
  10. 제 1 면 및 그 반대측의 제 2 면을 갖는 코어 절연층을 준비하는 것과,
    상기 코어 절연층에 형성되는 스루홀 도체를 형성하는 것과,
    상기 코어 절연층의 상기 제 1 면 상에, 상기 스루홀 도체의 제 1 랜드를 포함하는 제 1 도체층을 형성하는 것과,
    상기 코어 절연층의 상기 제 1 면 상 및 상기 제 1 도체층 상에 적어도 1 세트의 층간 절연층 및 도체층으로 구성되는 제 1 적층부를 형성하는 것과,
    적어도 일부가, 상기 스루홀 도체와, 상기 제 1 랜드 상에 스택되는 상기 제 1 적층부의 최하층의 비아 도체로 구성되는 스택 구조를 형성하는 것을 포함하는 배선판의 제조 방법으로서,
    상기 스택 구조의 형성에서는, 상기 제 1 랜드에 접속되는 상기 스루홀 도체의 제 1 단면의 폭을, 상기 제 1 적층부의 최하층의 비아 도체의 바닥면의 폭보다 크게 하고, 또한 그 제 1 적층부의 최하층의 비아 도체의 상단면의 폭보다 작게 하는, 배선판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 스택 구조의 형성에서는, 레이저에 의해 층간 절연층에 비아홀을 형성하고, 그 비아홀 내에 도금을 실시함으로써, 상기 스택 구조를 구성하는 비아 도체의 각각을 형성하는, 배선판의 제조 방법.
KR1020120148446A 2012-08-10 2012-12-18 배선판 및 그 제조 방법 KR101412225B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261681672P 2012-08-10 2012-08-10
US61/681,672 2012-08-10

Publications (2)

Publication Number Publication Date
KR20140020706A true KR20140020706A (ko) 2014-02-19
KR101412225B1 KR101412225B1 (ko) 2014-06-25

Family

ID=50052893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148446A KR101412225B1 (ko) 2012-08-10 2012-12-18 배선판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9603248B2 (ko)
KR (1) KR101412225B1 (ko)
CN (1) CN103582295B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016029676A (ja) * 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9478472B2 (en) * 2014-05-19 2016-10-25 Dyi-chung Hu Substrate components for packaging IC chips and electronic device packages of the same
JP6375159B2 (ja) * 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
KR102552275B1 (ko) * 2015-07-31 2023-07-07 삼성디스플레이 주식회사 마스크 제조방법
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
CN109413544B (zh) * 2017-08-17 2021-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法,以及包含所述电路板的扬声器
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US20210050289A1 (en) * 2019-08-13 2021-02-18 Intel Corporation Hybrid glass core for wafer level and panel level packaging applications
JP7390826B2 (ja) * 2019-08-30 2023-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021170582A (ja) * 2020-04-15 2021-10-28 株式会社村田製作所 増幅モジュール
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
US11482884B2 (en) 2020-12-28 2022-10-25 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas
US11538629B2 (en) * 2020-12-28 2022-12-27 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas
WO2022246708A1 (zh) * 2021-05-26 2022-12-01 深南电路股份有限公司 一种线路板制备方法以及线路板
US20230154829A1 (en) * 2021-11-18 2023-05-18 Qualcomm Incorporated Recess structure for padless stack via

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144442A (ja) * 1999-11-16 2001-05-25 Ibiden Co Ltd 積層配線板
JP2002026521A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
JP2007150111A (ja) 2005-11-29 2007-06-14 Ngk Spark Plug Co Ltd 配線基板
US8319111B2 (en) * 2006-10-04 2012-11-27 Ngk Spark Plug Co., Ltd. Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
JP5005416B2 (ja) 2007-04-20 2012-08-22 新光電気工業株式会社 多層配線基板及びその製造方法
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP2010192864A (ja) * 2009-01-21 2010-09-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
KR101412225B1 (ko) 2014-06-25
CN103582295A (zh) 2014-02-12
CN103582295B (zh) 2016-12-28
US20140041923A1 (en) 2014-02-13
US9603248B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
KR101412225B1 (ko) 배선판 및 그 제조 방법
KR101412389B1 (ko) 배선판 및 그 제조 방법
US9258897B2 (en) Wiring board and method for manufacturing the same
KR101539166B1 (ko) 전자 부품 내장 배선판 및 그 제조 방법
US8735739B2 (en) Wiring board and method for manufacturing the same
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US6630630B1 (en) Multilayer printed wiring board and its manufacturing method
US8541693B2 (en) Wiring board and method for manufacturing the same
US20200296841A1 (en) Wiring board and method for manufacturing the same
US8908377B2 (en) Wiring board and method for manufacturing the same
JP2003031952A (ja) コア基板、それを用いた多層回路基板
JP2008244083A (ja) 多層配線基板及びその製造方法
US20110100698A1 (en) Wiring board and method for manufacturing the same
US20130025914A1 (en) Wiring board and method for manufacturing the same
US20080209718A1 (en) Method of manufacturing multi-layered printed circuit board
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
CN110167289B (zh) 一种多层电路板的制作方法
JP2015038909A (ja) 配線板及びその製造方法
US20200315002A1 (en) Wiring substrate
KR101395904B1 (ko) 다층연성회로기판 제조방법
JP2015038910A (ja) 配線板及びその製造方法
JP2020188072A (ja) 配線基板および配線基板の製造方法
JP2022148980A (ja) 多層配線基板及び多層配線基板の製造方法
KR20070076950A (ko) 다층 인쇄회로기판 및 그 제조방법
JPH03104191A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6