CN103579136B - 用于表面安装模块的扩散阻挡层 - Google Patents

用于表面安装模块的扩散阻挡层 Download PDF

Info

Publication number
CN103579136B
CN103579136B CN201310324406.0A CN201310324406A CN103579136B CN 103579136 B CN103579136 B CN 103579136B CN 201310324406 A CN201310324406 A CN 201310324406A CN 103579136 B CN103579136 B CN 103579136B
Authority
CN
China
Prior art keywords
layer
diffusion impervious
level
submodule
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310324406.0A
Other languages
English (en)
Other versions
CN103579136A (zh
Inventor
A.V.高达
P.A.麦康奈李
赵日安
S.S.乔罕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN103579136A publication Critical patent/CN103579136A/zh
Application granted granted Critical
Publication of CN103579136B publication Critical patent/CN103579136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及用于表面安装模块的扩散阻挡层。公开了一种用于减少水分和气体进入的表面安装封装结构。该表面安装结构包括子模块，该子模块具有介电层、附连到介电层上的半导体装置、与半导体装置电联接的一级金属互连结构、和与一级互连电联接且形成在介电层上的二级I/O连接，其中二级I/O连接构造成将子模块连接到外部电路上。子模块的半导体装置附连到衬底结构上，其中介电材料在介电层与衬底结构之间定位以填充表面安装结构中的间隙。扩散阻挡层邻近一级和二级I/O连接施加在子模块上，并且向下延伸到衬底结构，以减少水分和气体从周围环境进入表面安装结构。

Description

用于表面安装模块的扩散阻挡层
技术领域
本发明的实施例总体上涉及用于封装半导体装置的结构和方法，并且更具体地涉及包括扩散阻挡涂层的表面安装封装结构。
背景技术
表面安装技术是一种用于构成其中表面安装构件或封装直接安装到印刷电路板(PCB)的表面上的电子电路或其它类似的外部电路的方法。在行业内，表面安装技术已替代将带有引线的构件装配在电路板中的孔内的通孔技术构成方法。
一种普通类型的表面安装的构件是功率半导体装置，其是被用作功率电子电路中的开关或整流器的半导体装置，诸如例如开关模式电源。大部分功率半导体装置仅仅在变换模式下(即，它们要么接通要么切断)使用，且因此为此进行优化。许多功率半导体装置用于高电压功率应用中并且被设计成携带大量电流并且支持大电压。在使用中，高电压功率半导体装置借助于功率覆盖(power overlay)(POL)封装和互连系统表面安装至外部电路，其中POL封装还提供去除由该装置生成的热并保护装置使其不受外部环境损坏的途径。
标准POL封装制造工艺典型地始于借助于粘合剂将一个或多个功率半导体装置放置到介电层上开始。然后将金属互连件(例如铜互连件)电镀到介电层上以形成到(多个)功率半导体装置的直接金属连接，从而形成POL子模块。金属互连件的形式可以是低廓形(例如厚度小于200微米)、平坦的互连结构，其可供用于形成往来于(多个)功率半导体装置的输入/输出(I/O)系统。然后使用用于电和热连接的焊接互连将POL子模块焊接到陶瓷衬底(包含DBC的氧化铝、包含AMB Cu的AlN等)。然后利用毛细流动(毛细底层填充)、无流动底层填充或注射成型(成型化合物)使用介电有机材料来填充在POL介电层与陶瓷衬底之间的半导体周围的间隙，以形成POL封装。
应认识到，POL封装容易潮湿，因为环境中的水分可被POL封装中的材料吸收。例如，该模块可吸收大部分卡普顿(Kapton)粘合剂层和有机介电材料(即底层填料(underfill)、成型化合物等)内和封装内由这些材料形成的界面处的水分。当将包含所吸收的水分的POL模块焊接至电路板时，达到在210-260摄氏度的范围内的温度，并且在这些温度下，POL封装中的水分的蒸气压力快速上升。在水分过量的情况下这种蒸气压力的上升会导致层离、“玉米花开裂(pop corning)”和故障。另外，在暴露于水分的同时长期储存和使用中，POL封装进行的过量水分吸收和封装内不相似的材料界面处的腐蚀可由于增加的泄漏电流而引起电气和机械故障并且还会由于POL模块在板组件操作期间回流时的膨胀而在互连件处产生机械损伤。
在空气(或富氧环境)中在升高的温度下或者在暴露于毒性/腐蚀性气体的情况下长期操作/储存还可影响POL模块的长期寿命和功能。在氧气在升高的温度下进入的情况下，各种界面会劣化并且模块的机械/电气/热性能可受到严重影响。作为示例，在POL金属(Cu)与卡普顿之间的粘合受暴露于升高的温度下的氧气的严重影响，在200C-250C之间的温度下在1000小时数的储存时间内看到粘合强度的下降。包括坚固的扩散阻挡层可减慢氧气(或其它降解气体)的进入并提高模块的长期寿命。
因此，将期望提供一种具有扩散阻挡层的表面安装封装，该阻挡层减少水分和气体进入封装，从而对与水分和气体有关的故障机制提供增强的可靠性。还将期望在表面安装封装的各个制造阶段期间导入这种扩散阻挡层。
发明内容
本发明的实施例通过提供一种表面安装封装结构来克服前述的缺点，该表面安装封装结构包括构造成减少水分和气体从周围环境进入表面安装结构的扩散阻挡涂层。
根据本发明的一个方面，一种表面安装结构包括子模块，该子模块具有：介电层；附连到介电层上的至少一个半导体装置，该半导体装置包括由半导体材料组成的衬底；与至少一个半导体装置电联接的一级金属互连结构，该金属互连结构延伸穿过贯穿介电层形成的通孔，从而连接到至少一个半导体装置上；和与一级金属互连结构电联接且在介电层上在与至少一个半导体装置相对的一侧形成的二级输入/输出(I/O)连接，其中该二级I/O连接构造成将子模块连接到外部电路上。该表面安装结构还包括具有第一表面和第二表面的多层衬底结构，其中子模块的至少一个半导体装置附连到多层衬底的第一表面上。该表面安装结构还包括介电材料，该介电材料在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的至少一个半导体装置，和扩散阻挡层，该扩散阻挡层邻近一级和二级I/O连接施加在子模块上，并且向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入表面安装结构。
根据本发明的另一方面，一种制造表面安装封装和互连结构的方法包括以下步骤：构成子模块，该子模块包括至少一个半导体装置和绕其形成的封装结构，其中构成子模块的步骤还包括以下步骤：将至少一个半导体装置附连到介电层上；在介电层上形成一级金属互连结构，其延伸穿过介电层中的通孔以与至少一个半导体装置电连接；以及在在介电层上与至少一个半导体装置相对的一侧形成二级输入/输出(I/O)连接，其中二级I/O连接构造成将子模块连接到外部电路上。该方法还包括以下步骤：形成衬底结构，该衬底结构包括中央衬底层以及位于中央衬底层的相对侧上的第一和第二金属层，使得第一和第二金属层分别形成衬底结构的第一表面和第二表面；将子模块附连到衬底结构的第一表面上；以及在介电层与衬底结构的第一表面之间提供介电材料，其中介电材料至少部分地密封子模块的至少一个半导体装置。该方法还包括以下步骤：邻近二级I/O连接施加在子模块上施加的扩散阻挡层，并且扩散阻挡层向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入表面安装封装和互连结构。
根据本发明的又一方面，一种POL封装结构包括POL子模块，该POL子模块具有：介电层；附连到介电层上的多个半导体装置；一级互连结构，其与多个半导体装置电联接并且延伸穿过贯穿介电层形成的通孔以便连接到多个半导体装置上；以及二级互连结构，其用以将POL子模块与外部电路结构电联接，其中二级互连结构包括在介电层和一级互连结构上形成并且构造成形成到外部电路结构的互连的多个焊接凸块。该POL封装结构还包括具有第一表面和第二表面的多层衬底结构，其中POL子模块的多个半导体装置附连到多层衬底结构的第一表面上。多层衬底结构还包括形成多层衬底结构的第一表面的第一直接敷铜(DBC)层、形成多层衬底结构的第二表面的第二DBC层以及被夹置在第一与第二DBC层之间的陶瓷层。该POL封装结构还包括密封剂，该密封剂在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的多个半导体装置，和扩散阻挡层，该扩散阻挡层邻近二级互连结构施加在POL子模块上，并且向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入POL封装结构。
根据一实施例，一种表面安装结构，包括：子模块，子模块包括：介电层；附连到介电层上的至少一个半导体装置，其中，至少一个半导体装置中的每一个包括由半导体材料组成的衬底；与至少一个半导体装置电联接的一级金属互连结构，金属互连结构延伸穿过贯穿介电层形成的通孔，从而连接到至少一个半导体装置上；以及与一级金属互连结构电联接并且形成在介电层上在与至少一个半导体装置相对的一侧的二级输入/输出(I/O)连接，二级I/O连接构造成将子模块连接到外部电路上；具有第一表面和第二表面的多层衬底结构，其中，子模块的至少一个半导体装置附连到多层衬底的第一表面上；介电材料，介电材料在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的至少一个半导体装置；以及扩散阻挡层，扩散阻挡层邻近一级和二级I/O连接施加在子模块上，并且向下延伸到多层衬底结构，扩散阻挡层构造成减少水分和气体从周围环境进入表面安装结构。
根据一实施例，扩散阻挡层包括有机材料、无机材料、陶瓷材料和其任意结合。
根据一实施例，无机材料或陶瓷材料包括组IIA、IIIA、IVA、VA、VIA、VIIA、IB、IIB的元素、组IIIB、IVB、VB的金属、稀土元素的氧化物、氮化物、碳化物和硼化物或其任意结合。
根据一实施例，扩散阻挡层包括单层阻挡、多层阻挡和具有跨越扩散阻挡层的厚度在有机和无机材料之间变化的组分的分级组分阻挡。
根据一实施例，表面安装结构还包括施加在一级金属互连结构上的阻焊层；并且其中，二级I/O连接包括构造成在期望位置穿过阻焊层以便与一级金属互连结构电联接的盘栅阵列(LGA)焊接凸块和球栅阵列(BGA)焊接凸块中的一种。
根据一实施例，扩散阻挡层施加在一级金属互连结构与阻焊层之间。
根据一实施例，扩散阻挡层施加在阻焊层上以及二级I/O连接的焊接凸块上或周围。
根据一实施例，扩散阻挡层施加在一级金属互连结构上并且还构造成充当阻焊层。
根据一实施例，扩散阻挡层具有在一个原子层与100微米之间的厚度。
根据一实施例，多层衬底结构包括：陶瓷绝缘层；在绝缘层的一侧定位以形成多层衬底结构的第一表面的第一金属层；以及在绝缘层的另一侧定位以形成多层衬底结构的第二表面的第二金属层；其中，第一和第二金属层包括第一和第二直接敷铜(DBC)层。
根据一实施例，子模块包括功率覆盖(POL)子模块。
根据一实施例，一种制造表面安装封装和互连结构的方法，包括：构成子模块，子模块包括至少一个半导体装置和绕其形成的封装结构，其中，构成子模块包括：将至少一个半导体装置附连到介电层上；在介电层上形成一级金属互连结构，一级金属互连结构延伸穿过介电层中的通孔以与至少一个半导体装置电连接；以及在介电层上在与至少一个半导体装置相对的一侧上形成二级输入/输出(I/O)连接，二级I/O连接构造成将子模块连接到外部电路上；形成衬底结构，衬底结构包括中央衬底层以及位于中央衬底层的相对侧的第一和第二金属层，使得第一和第二金属层分别形成衬底结构的第一表面和第二表面；将子模块附连到衬底结构的第一表面上；在介电层与衬底结构的第一表面之间提供介电材料，其中，介电材料至少部分地密封子模块的至少一个半导体装置；以及邻近二级I/O连接施加在子模块上施加的扩散阻挡层，并且扩散阻挡层向下延伸到多层衬底结构，扩散阻挡层构造成减少水分和气体从周围环境进入表面安装封装和互连结构。
根据一实施例，方法还包括在一级金属互连结构上施加阻焊层，其中，二级I/O连接在预定位置延伸穿过阻焊层。
根据一实施例，施加扩散阻挡层包括在一级金属互连结构与阻焊层之间施加扩散阻挡层。
根据一实施例，施加扩散阻挡层包括在阻焊层上以及二级I/O连接上或周围施加扩散阻挡层。
根据一实施例，施加扩散阻挡层包括施加有机材料、无机材料、陶瓷材料或其任意结合的一层或多层。
根据一实施例，扩散阻挡层施加成具有在一个原子层与100微米之间的厚度。
根据一实施例，一种功率覆盖(POL)封装结构，包括：POL子模块，POL子模块包括：介电层；附连到介电层上的多个半导体装置；与多个半导体装置电联接的一级互连结构，一级互连结构延伸穿过贯穿介电层形成的通孔以便连接到多个半导体装置上；以及用以将POL子模块与外部电路结构电联接的二级互连结构，二级互连结构包括在介电层和一级互连结构上形成并且构造成形成到外部电路结构的互连的多个焊接凸块；具有第一表面和第二表面的多层衬底结构，其中，POL子模块的多个半导体装置附连到多层衬底结构的第一表面上，并且其中，多层衬底结构还包括：形成多层衬底结构的第一表面的第一直接敷铜(DBC)层；形成多层衬底结构的第二表面的第二DBC层；以及被夹置在第一和第二DBC层之间的陶瓷层；密封剂，其在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的多个半导体装置；和扩散阻挡层，扩散阻挡层邻近二级互连结构施加在POL子模块上，并且向下延伸到多层衬底结构，扩散阻挡层构造成减少水分和气体从周围环境进入POL封装结构。
根据一实施例，POL封装结构还包括施加在一级金属互连结构上的阻焊层，其中，扩散阻挡层在一级金属互连结构与阻焊层之间的位置以及阻焊层上和多个焊接凸块上的位置中的一个位置处施加。
根据一实施例，扩散阻挡层由有机材料、无机材料、陶瓷材料和其任意结合组成。
通过结合附图提供的本发明的优选实施例的下文的详细描述，这些和其它优点和特征将更易于理解。
附图说明
附图示出目前设想到的用于执行本发明的实施例。
在附图中：
图1是根据本发明的实施例的功率覆盖(POL)结构的示意性截面侧视图。
图2-9是根据本发明的实施例在制造/组建工序的各个阶段期间的POL结构的示意性截面侧视图。
图10A-10D是根据本发明的实施例的具有施加至其上的扩散阻挡层的POL结构的示意性截面侧视图。
图11A-11C是根据本发明的实施例的扩散阻挡层的示意性截面侧视图。
具体实施方式
本发明的实施例提供了一种具有包括于其上的扩散阻挡层的表面安装封装，以及形成这种表面安装封装的方法。该表面安装封装制造成使得扩散阻挡层减少水分和气体进入封装，同时仍可供用于将表面安装封装附连到外部电路上。
参看图1，示出了根据本发明一实施例的表面安装封装和互连结构10。在图1中所示的实施例中，表面安装封装结构10的形式是功率覆盖(POL)结构，不过应认识到，其它表面安装封装结构被认为在本发明的范围内。POL结构10包括位于其中的一个或多个半导体装置12，根据各种实施例，半导体装置12可呈模、二极管或其它功率电子装置的形式。如在图1中所示，三个半导体装置12设于POL结构10中，但应认识到，更多或更少数量的半导体装置12可包括于POL结构10中。(多个)半导体装置12封装于POL子模块14内，POL子模块14形成到(多个)功率半导体装置12的直接金属连接，其中连接呈例如低廓形、平坦一级互连结构的形式。
在POL子模块14上设置有二级输入-输出(I/O)连接16，以实现POL结构10表面安装到外部电路，例如印刷电路板(PCB)(未示出)上。根据一示例性实施例，二级I/O连接16由构造成附连/固定到PCB上以使POL结构10与PCB电联接的盘栅阵列(LGA)焊接凸块17形成，不过其它合适的二级焊接互连，例如球栅阵列(BGA)焊接凸块也可使用。LGA焊接凸块17提供抵抗在高应力条件下失效的高度可靠的互连结构。
如图1中所示，POL结构10还包括POL子模块14附连到其上的衬底结构18。根据一示例性实施例，衬底结构18由瓷板(例如氧化铝)20组成，瓷板20带有通过高温接合工艺接合到其两侧的一层直接敷铜(DBC)22、24。对于接合工艺而言，可基于例如板20由氧化铝还是氮化铝和氮化硅等组成来采用不同的硬焊和直接接合技术。衬底结构18的顶部DBC层22或“模侧DBC层”然后在烧制后蚀刻，以基于半导体装置12的数量/布置来按需使该层图案化。在衬底结构18的背面上的底部DBC层24或“非模侧DBC层”则完全或部分地暴露以提供从POL结构10的高效地向外的传热。虽然在上文和下文中称作“DBC层”，但是应认识到，铝可代替铜用作金属层，且因此这种实施例也被认为在本发明的范围内。因此，在下文中使用术语“DBC层”来意图涵盖包括包括接合至瓷板(例如氧化铝)20的两侧的任何合适的金属材料22、24(诸如铜或铝)的片的衬底结构18。如在图1中所示，在POL结构10上还设置有介电材料26以填充POL结构10中的间隙，从而向POL结构10提供另外的结构完整性。介电材料26在下文中一般称作“底层填充材料”，并且在优选实施例中为对水分敏感并且在固化前作为液体流动的有机介电材料。然而，应认识到，介电材料26可由任意一定数量的合适材料形成，包括底层填料、硅酮、成型化合物、密封剂或其它合适的有机材料。
如图1中所示，POL结构10还包括施加在POL结构10的POL子模块14周围的扩散阻挡层28。根据本发明的实施例，扩散阻挡层28构造成具有低水分和气体(例如氧气)渗透率，从而显著地减小被POL子模块14中的材料、底层填充材料26吸收的以及在子模块中的材料之间的界面处的水分和气体的量，并且防止其它污染物与POL子模块14接触。另外，阻挡层28使得POL结构10对焊接操作(例如二级I/O连接16焊接至PCB)更可靠。扩散阻挡层28邻近二级I/O连接16施加并以不阻止将二级I/O连接16焊接至PCB的厚度施加。下文更详细地说明向根据本发明的各种实施例的POL结构10施加扩散阻挡层28。
现参看图2-12，根据本发明的实施例，提供了用于制造图1的POL结构10的技术的工序步骤的详细视图。如在图2-9中首先所示，提供了用于组建POL子模块14的工序步骤。参看图2，POL子模块14的组建工序始于将介电层30或“挠性层”放置并附连到框架结构32上。介电层30的形式是叠层或膜且放置于框架结构32上以在POL子模块14的组建工序期间提供稳定性。根据本发明的实施例，介电层30可由多种介电材料中的一种诸如Kapton®、Ultem®、聚四氟乙烯(PTFE)、Upilex®、聚砜材料(例如Udel®、Radel®)或另一种聚合物膜诸如液晶聚合物(LCP)或聚酰亚胺材料形成。
如在图3中所示，在将介电层30固定到框架结构32上后，粘合剂层34沉积到介电层30上。然后穿过粘合剂层34和介电层30形成多个通孔36，如在图4中所示。根据本发明的实施例，通孔36可经由激光消融或激光钻制工艺、等离子体蚀刻、光界定或机械钻制工艺而形成。在下一技术步骤中，一个或多个半导体装置12(例如三个半导体装置)经由粘合剂层34固定到介电层30上，如在图5中所示。为了将半导体装置12固定到介电层30上，半导体装置12放置于粘合剂层34上且然后使粘合剂34固化以将半导体装置12固定到介电层30上。根据本发明的一个实施例，并且如在图5中所示，半导体装置12可具有不同厚度/高度。为了增加半导体装置12的厚度/高度，可将铜垫片(shim)37焊接到一个或多个半导体装置12上，以便增加其厚度/高度，使得所有半导体装置12的厚度/高度相等并且使半导体装置12的后表面平坦化。
虽然贯穿粘合剂层34和介电叠层30的通孔36的形成在图4中示出为在半导体装置12放置到粘合剂层34上之前执行，但是应该认识到半导体装置12的放置可先于通孔形成而发生。也就是，取决于通孔尺寸所施加的约束，半导体装置12首先可放置于粘合剂层34和介电层30上，其中通孔36随后在对应于在半导体装置12上所形成的多个金属电路和/或连接垫(未示出)的位置处形成。而且，可根据需要来采用预钻制通孔和在后钻制通孔的组合。
如在图6和图7中所示，在将半导体装置12固定于介电层30上且形成通孔36后，清洁通孔36(诸如通过反应式离子蚀刻(RIE)除尘(desoot)工艺)且随后将通孔36金属化以形成一级互连38。一级金属互连38典型地通过溅射和电镀应用的组合来形成，不过应该认识到，也可使用金属沉积的其它无电方法。例如，钛粘附层和铜晶种层可首先经由溅射工艺来施加，继之以将铜的厚度增加到期望水平的电镀工艺。随后将所施加的金属材料图案化为具有所期望的形状的金属互连38(即一级互连)且其充当通过介电层30和粘合剂层30形成的竖直馈通。金属互连38从半导体装置12的电路和/或连接垫(未示出)延伸出，通过通孔/开口36且出来横跨介电层30的顶部表面39。
现参看图8，制造POL结构10的技术继续将POL子模块14附连到衬底结构18上。根据本发明的一个实施例，经由焊接材料40将POL子模块14附连到衬底结构18上，从而将POL子模块14和衬底结构18固定在一起。也就是，每个半导体装置12被焊接到模侧DBC层22上。然后将聚合物底层填料、密封剂或成型化合物26(例如环氧树脂或其它有机填充材料)设置在POL结构10上，其填充POL结构10中的间隙，如图9中所示，从而约束介电层30并且向POL结构10提供另外的电绝缘和结构完整性。
现参看图10A-10D，示出了制造POL结构10时的下一个步骤的各种实施例，其中将一个或多个扩散阻挡层28施加至POL结构10。在图10A-10D中所示的各种备选步骤中的每个中，将扩散阻挡层28施加至POL结构10，以显著减小被POL结构10中的材料吸收以及在结构中的材料之间的界面处的水分和气体的量，并且防止其它污染物与POL子模块14接触。根据本发明的实施例，扩散阻挡层28包括由有机材料、无机材料、陶瓷材料和其任意结合形成的一层或多层，其中这些材料典型地是反应等离子体物质的反应或再结合产物。形成扩散阻挡层28的层或叠层具有低的水分和气体通过其中的扩散/传输率，从而共同减少水分和气体进入POL结构10。扩散阻挡层28可经由任意一定数量的合适的工艺例如等离子体增强的化学气相沉积工艺施加，并具有期望厚度，例如在一个原子层到高达25-100微米的范围内的厚度，使得层28不会干扰LGA/BGA焊接凸块17的可焊接性。扩散阻挡层28作为在低温、例如在不超过例如大约250-300摄氏度的温度处施加的非导电层构成。
参照图10A，根据本发明的一个实施例，在将POL子模块14附连到衬底结构18上并且沉积底层填充材料26后，将阻焊层(solder mask layer)42施加到POL子模块14上的图案化金属互连38上，以提供用于其铜垫片的保护涂层。除焊料外，应该认识到，该层42可由并非焊料的一些金属材料诸如Ni或Ni/Au组成。如图10A中进一步所示，二级I/O互连16然后在介电层30的顶部上施加至阻焊层40。在一个实施例中，I/O互连16作为焊接至阻焊层42以实现POL结构10表面安装到外部电路上的LGA或BGA焊接凸块17形成，其中焊接凸块17提供抵抗在高应力条件下的失效的高度可靠的二级互连结构。在施加阻焊层42和二级I/O互连16后，然后将扩散阻挡层28施加至POL结构10。扩散阻挡层28施加在阻焊层42和二级I/O互连16的焊接凸块17上，不需要使该层图案化。扩散阻挡层28还在POL结构的侧面向下延伸并延伸到陶瓷层20或背面DBC层24，以使得底层填充材料26也被扩散阻挡层28覆盖且POL结构10被阻挡层28封闭。
参见图10B，根据本发明的另一实施例，在将POL子模块14附连到衬底结构18上并沉积底层填充材料26后，扩散阻挡层28直接在金属互连38上施加至POL结构10。然后将阻焊层42施加在扩散阻挡层28上以提供用于其铜垫片的保护涂层，其中阻焊层42还被用来蚀刻扩散阻挡层28以在要形成LGA焊接凸块17的位置开放。如图10B中进一步所示，二级I/O互连16在介电层30的顶部上和扩散阻挡层28的顶部上施加至阻焊层42，其中互连的形式是焊接至阻焊层42以使得POL结构10能够表面安装到外部电路上的LGA或BGA焊接凸块17。扩散阻挡层28在POL结构的侧面向下延伸并延伸到陶瓷层20或背面DBC层24，以使得底层填充材料26也被扩散阻挡层28覆盖且POL结构10被阻挡层28封闭。
参照图10C，根据本发明的另一实施例，多个扩散阻挡层28在制造工艺的各个阶段施加到POL结构10上。也就是，第一扩散阻挡层28A直接在金属互连38上施加至POL结构10。然后将阻焊层42施加在扩散阻挡层28上，以提供用于其铜垫片的保护涂层，其中二级I/O互连16然后在介电层30的顶部上和第一扩散阻挡层28A的顶部上施加至阻焊层42，其中互连的形式是LGA或BGA焊接凸块17。在施加阻焊层42和二级I/O互连16后，然后将第二扩散阻挡层28B施加至子模块，其中第二扩散阻挡层28B施加到阻焊层42和二级I/O连接16的焊接凸块17上，不需要使该层图案化。第二扩散阻挡层28B构造成使得该层不干扰LGA/BGA焊接凸块17的可焊接性。另外，第一和/或第二扩散阻挡层28A、28B在POL结构的侧面向下延伸并延伸到陶瓷层20或背面DBC层24，以使得底层填充材料26也被扩散阻挡层覆盖且POL结构10被阻挡层封闭。
参见图10D，根据本发明的另一实施例，在将POL子模块14附连到衬底结构18上并沉积底层填充材料26后，扩散阻挡层28直接在金属互连38上施加至POL结构10并且构造成充当阻焊层。在替代传统阻焊层的功能时，扩散阻挡层28的厚度增加，使得阻挡层向金属互连38提供充足的保护。在施加扩散阻挡层28后，二级I/O互连16形成在其上，其中互连的形式为LGA或BGA焊接凸块17。
现参见图11A-11C，示出了根据本发明实施例的扩散阻挡层28的各种设想的结构。如上所述，扩散阻挡层28包括由有机材料、无机材料、陶瓷材料和其任意结合形成的一层或多层，其中这些材料典型地是反应等离子体物质的反应或再结合产物。
如在图11A中所示，扩散阻挡层28可作为始终具有一致组分的单层50构成。根据一个实施例，单层50可仅由无机和/或陶瓷材料形成，其中无机/陶瓷材料包括组IIA、IIIA、IVA、VA、VIA、VIIA、IB、IIB的元素、组IIIB、IVB、VB的金属、稀土元素的氧化物、氮化物、碳化物和硼化物或其任意结合中的任意一种。
如图11B中所示，扩散阻挡层28可代之以作为叠层52、54(即多层结构)例如第一层52和第二层54构成，不过应认识到，可构成另外的层。根据一个实施例，第一层52可由一种或多种有机材料例如碳、氢、氧和可选地其它微量元素例如硫、氮、硅等形成，取决于与其一起使用的反应剂的类型，其中在涂层中产生有机组分的合适的反应剂为直链或支链烷烃、烯烃、炔烃、醇、醛、醚、环氧烷烃、芳族化合物等，其具有最多15个碳原子。第二层54可由无机和/或陶瓷材料形成，其中无机/陶瓷材料包括组IIA、IIIA、IVA、VA、VIA、VIIA、IB、IIB的元素、组IIIB、IVB、VB的金属、稀土元素的氧化物、氮化物、碳化物和硼化物或其任意结合中的任意一种。
如在图11C中所示，根据又一实施例，扩散阻挡层28可作为具有分级(graded)组分的层56构成，即，层56的组分跨越该层的厚度变化，使得层56可称作具有多个区域58、60、62。跨越层56的厚度的区域58、60、62的合适的涂层组分是有机、无机或陶瓷材料，例如上述有机、无机和陶瓷材料。例如，可通过从硅烷(SiH4)生成的等离子体与有机材料例如甲烷或二甲苯的再结合来将碳化硅沉积到衬底上。可从由硅烷、甲烷和氧或硅烷和环氧丙烷生成的等离子体来沉积碳氧化硅。还可从由有机硅化合物(organosilicone)前体例如四乙氧基硅烷(TEOS)、六甲基二硅氧烷(HMDSO)、六甲基二硅氮烷(HMDSN)或八甲基环四硅氧烷(D4)生成的等离子体来沉积碳氧化硅。可从由硅烷和氨生成的等离子体来沉积氮化硅。可从由酒石酸铝与氨的混合物生成的等离子体来沉积碳氮氧化铝(aluminum oxycarbonitride)。可选择反应剂的其它组合以获得层56的期望组分。通过在沉积反应产物以形成层期间改变送入反应室中的反应剂的组分来获得层56的分级组分。
有益地，本发明的实施例因此提供了具有二级封装I/O 16的POL封装和互连结构10，二级封装I/O 16设置在POL子模块14的挠性侧(即介电层30的顶部上)以二级互连到外部电路上并且整个非模侧DBC层24可用于热连接。POL结构10包括构造成减少水分和气体进入封装的扩散阻挡层28，从而对与水分和气体有关的故障机制提供增强的可靠性。扩散阻挡层28还构造成使得其不干扰二级I/O互连16到PCB或其它外部电路上的可焊接性。
因此，根据本发明的一个实施例，一种表面安装结构包括子模块，该子模块具有：介电层；附连到介电层上的至少一个半导体装置，该半导体装置包括由半导体材料组成的衬底；与至少一个半导体装置电联接的一级金属互连结构，该金属互连结构延伸穿过贯穿介电层形成的通孔，从而连接到至少一个半导体装置上；和与一级金属互连结构电联接且在介电层上在与至少一个半导体装置相对的一侧形成的二级输入/输出(I/O)连接，其中该二级I/O连接构造成将子模块连接到外部电路上。该表面安装结构还包括具有第一表面和第二表面的多层衬底，其中子模块的至少一个半导体装置附连到多层衬底的第一表面上。该表面安装结构还包括介电材料，该介电材料在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的至少一个半导体装置，和扩散阻挡层，该扩散阻挡层邻近一级和二级I/O连接施加在子模块上，并且向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入表面安装结构。
根据本发明的另一实施例，一种制造表面安装封装和互连结构的方法包括以下步骤：构成子模块，该子模块包括至少一个半导体装置和绕其形成的封装结构，其中构成子模块的步骤还包括以下步骤：将至少一个半导体装置附连到介电层上；在介电层上形成一级金属互连结构，其延伸穿过介电层中的通孔以与至少一个半导体装置电连接；以及在介电层上在与至少一个半导体装置相对的一侧形成二级输入/输出(I/O)连接，其中二级I/O连接构造成将子模块连接到外部电路上。该方法还包括以下步骤：形成衬底结构，该衬底结构包括中央衬底层以及位于中央衬底层的相对侧的第一和第二金属层，使得第一和第二金属层分别形成衬底结构的第一表面和第二表面；将子模块附连到衬底结构的第一表面上；以及在介电层与衬底结构的第一表面之间提供介电材料，其中介电材料至少部分地密封子模块的至少一个半导体装置。该方法还包括以下步骤：邻近二级I/O连接施加在子模块上施加的扩散阻挡层，并且扩散阻挡层向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入表面安装封装和互连结构。
根据本发明的又一实施例，一种POL封装结构包括POL子模块，该POL子模块具有：介电层；附连到介电层上的多个半导体装置；一级互连结构，其与多个半导体装置电联接并且延伸穿过贯穿介电层形成的通孔以便连接到多个半导体装置上；以及二级互连结构，其用以将POL子模块与外部电路结构电联接，其中二级互连结构包括在介电层和一级互连结构上形成并且构造成形成到外部电路结构的互连的多个焊接凸块。该POL封装结构还包括具有第一表面和第二表面的多层衬底结构，其中POL子模块的多个半导体装置附连到多层衬底结构的第一表面上。多层衬底结构还包括形成多层衬底结构的第一表面的第一直接敷铜(DBC)层、形成多层衬底结构的第二表面的第二DBC层以及被夹置在第一和第二DBC层之间的陶瓷层。该POL封装结构还包括密封剂，该密封剂在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的多个半导体装置，和扩散阻挡层，该扩散阻挡层邻近二级互连结构施加在POL子模块上，并且向下延伸到多层衬底结构，其中扩散阻挡层构造成减少水分和气体从周围环境进入POL封装结构。
虽然仅关于有限数量的实施例详细地描述了本发明，但应当容易理解的是，本发明并不局限于这些公开的实施例。而是，可修改本发明以合并之前未描述但与本发明的精神和范围相符的任意数量的变型、更改、替代或等效布置。此外，虽然已经描述了本发明的各种实施例，但应理解的是，本发明的方面可仅包括所述实施例中的一些。因此，本发明不应视作受前文的描述限制，而是仅受所附权利要求的范围限制。

Claims (20)

1.一种表面安装结构，包括：
子模块，所述子模块包括：
介电层；
附连到所述介电层上的至少一个半导体装置，其中，所述至少一个半导体装置中的每一个包括由半导体材料组成的衬底；
与所述至少一个半导体装置电联接的一级金属互连结构，所述金属互连结构延伸穿过贯穿所述介电层形成的通孔，从而连接到所述至少一个半导体装置上；以及
与所述一级金属互连结构电联接并且形成在所述介电层上在与所述至少一个半导体装置相对的一侧的二级输入/输出(I/O)连接，所述二级输入/输出连接构造成将所述子模块连接到外部电路上；
具有第一表面和第二表面的多层衬底结构，其中，所述子模块的至少一个半导体装置附连到所述多层衬底的第一表面上；
介电材料，所述介电材料在所述介电层与所述多层衬底结构的第一表面之间定位并且至少部分地围绕所述子模块的至少一个半导体装置；以及
扩散阻挡层，所述扩散阻挡层邻近所述一级和二级输入/输出连接施加在所述子模块上，并且向下延伸到所述多层衬底结构，所述扩散阻挡层构造成减少水分和气体从周围环境进入所述表面安装结构，所述扩散阻挡层包括具有分级组分的层，所述组分跨越该层的厚度变化使得具有分级组分的层具有多个区域。
2.根据权利要求1所述的表面安装结构，其特征在于，所述扩散阻挡层包括有机材料、无机材料、陶瓷材料和其任意结合。
3.根据权利要求2所述的表面安装结构，其特征在于，所述无机材料或陶瓷材料包括组IIA、IIIA、IVA、VA、VIA、VIIA、IB、IIB的元素、组IIIB、IVB、VB的金属、稀土元素的氧化物、氮化物、碳化物和硼化物或其任意结合。
4.根据权利要求1所述的表面安装结构，其特征在于，所述组分跨越该层的厚度在有机和无机材料之间变化。
5.根据权利要求1所述的表面安装结构，其特征在于，所述表面安装结构还包括施加在所述一级金属互连结构上的阻焊层；并且
其中，所述二级输入/输出连接包括构造成在期望位置穿过所述阻焊层以便与所述一级金属互连结构电联接的盘栅阵列(LGA)焊接凸块和球栅阵列(BGA)焊接凸块中的一种。
6.根据权利要求5所述的表面安装结构，其特征在于，所述扩散阻挡层施加在所述一级金属互连结构与所述阻焊层之间。
7.根据权利要求5所述的表面安装结构，其特征在于，所述扩散阻挡层施加在所述阻焊层上以及所述二级输入/输出连接的焊接凸块上或周围。
8.根据权利要求1所述的表面安装结构，其特征在于，所述扩散阻挡层施加在所述一级金属互连结构上并且还构造成充当阻焊层。
9.根据权利要求1所述的表面安装结构，其特征在于，所述扩散阻挡层具有在一个原子层与100微米之间的厚度。
10.根据权利要求1所述的表面安装结构，其特征在于，所述多层衬底结构包括：
陶瓷绝缘层；
在所述绝缘层的一侧定位以形成所述多层衬底结构的第一表面的第一金属层；以及
在所述绝缘层的另一侧定位以形成所述多层衬底结构的第二表面的第二金属层；
其中，所述第一和第二金属层包括第一和第二直接敷铜(DBC)层。
11.根据权利要求1所述的表面安装结构，其特征在于，所述子模块包括功率覆盖(POL)子模块。
12.一种制造表面安装封装和互连结构的方法，包括：
构成子模块，子模块包括至少一个半导体装置和绕其形成的封装结构，其中，构成子模块包括：
将至少一个半导体装置附连到介电层上；
在介电层上形成一级金属互连结构，一级金属互连结构延伸穿过介电层中的通孔以与至少一个半导体装置电连接；以及
在介电层上在与至少一个半导体装置相对的一侧上形成二级输入/输出(I/O)连接，二级输入/输出连接构造成将子模块连接到外部电路上；
形成衬底结构，衬底结构包括中央衬底层以及位于中央衬底层的相对侧的第一和第二金属层，使得第一和第二金属层分别形成衬底结构的第一表面和第二表面；
将子模块附连到衬底结构的第一表面上；
在介电层与衬底结构的第一表面之间提供介电材料，其中，介电材料至少部分地密封子模块的至少一个半导体装置；以及邻近二级输入/输出连接施加在子模块上施加的扩散阻挡层，并且扩散阻挡层向下延伸到多层衬底结构，扩散阻挡层构造成减少水分和气体从周围环境进入表面安装封装和互连结构，所述扩散阻挡层包括具有分级组分的层，所述组分跨越该层的厚度变化使得具有分级组分的层具有多个区域。
13.根据权利要求12所述的方法，其特征在于，还包括在一级金属互连结构上施加阻焊层，其中，二级输入/输出连接在预定位置延伸穿过阻焊层。
14.根据权利要求13所述的方法，其特征在于，所述施加扩散阻挡层包括在一级金属互连结构与阻焊层之间施加扩散阻挡层。
15.根据权利要求13所述的方法，其特征在于，所述施加扩散阻挡层包括在阻焊层上以及二级输入/输出连接上或周围施加扩散阻挡层。
16.根据权利要求12所述的方法，其特征在于，所述施加扩散阻挡层包括施加有机材料、无机材料、陶瓷材料或其任意结合的一层或多层。
17.根据权利要求12所述的方法，其特征在于，所述扩散阻挡层施加成具有在一个原子层与100微米之间的厚度。
18.一种功率覆盖(POL)封装结构，包括：
功率覆盖子模块，功率覆盖子模块包括：
介电层；附连到介电层上的多个半导体装置；
与多个半导体装置电联接的一级互连结构，一级互连结构延伸穿过贯穿介电层形成的通孔以便连接到多个半导体装置上；以及
用以将功率覆盖子模块与外部电路结构电联接的二级互连结构，二级互连结构包括在介电层和一级互连结构上形成并且构造成形成到外部电路结构的互连的多个焊接凸块；
具有第一表面和第二表面的多层衬底结构，其中，功率覆盖子模块的多个半导体装置附连到多层衬底结构的第一表面上，并且其中，多层衬底结构还包括：
形成多层衬底结构的第一表面的第一直接敷铜(DBC)层；
形成多层衬底结构的第二表面的第二直接敷铜层；以及
被夹置在第一和第二直接敷铜层之间的陶瓷层；
密封剂，其在介电层与多层衬底结构的第一表面之间定位并且至少部分地围绕子模块的多个半导体装置；和
扩散阻挡层，扩散阻挡层邻近二级互连结构施加在功率覆盖子模块上，并且向下延伸到多层衬底结构，扩散阻挡层构造成减少水分和气体从周围环境进入功率覆盖封装结构，所述扩散阻挡层包括具有分级组分的层，所述组分跨越该层的厚度变化使得具有分级组分的层具有多个区域。
19.根据权利要求18所述的功率覆盖封装结构，其特征在于，所述功率覆盖封装结构还包括施加在一级金属互连结构上的阻焊层，其中，扩散阻挡层在一级金属互连结构与阻焊层之间的位置以及阻焊层上和多个焊接凸块上的位置中的一个位置处施加。
20.根据权利要求18所述的功率覆盖封装结构，其特征在于，扩散阻挡层由有机材料、无机材料、陶瓷材料和其任意结合组成。
CN201310324406.0A 2012-07-30 2013-07-30 用于表面安装模块的扩散阻挡层 Active CN103579136B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/561,868 US9299630B2 (en) 2012-07-30 2012-07-30 Diffusion barrier for surface mount modules
US13/561868 2012-07-30
US13/561,868 2012-07-30

Publications (2)

Publication Number Publication Date
CN103579136A CN103579136A (zh) 2014-02-12
CN103579136B true CN103579136B (zh) 2018-03-06

Family

ID=48803437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310324406.0A Active CN103579136B (zh) 2012-07-30 2013-07-30 用于表面安装模块的扩散阻挡层

Country Status (7)

Country Link
US (1) US9299630B2 (zh)
EP (1) EP2693470B1 (zh)
JP (1) JP6266251B2 (zh)
KR (1) KR102089926B1 (zh)
CN (1) CN103579136B (zh)
SG (2) SG10201508888UA (zh)
TW (1) TWI588957B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US9711713B1 (en) * 2016-01-15 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, electrode structure and method of forming the same
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
CN205807211U (zh) * 2016-06-20 2016-12-14 冯霞 用于容器的发光装置
FR3061404B1 (fr) * 2016-12-27 2022-09-23 Packaging Sip Procede de fabrication collective de modules electroniques hermetiques
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
CN108098093B (zh) * 2017-12-01 2020-04-03 温州宏丰电工合金股份有限公司 一种用于不锈钢真空钎焊的阻流剂
CN108044259B (zh) * 2017-12-01 2020-04-03 温州宏丰电工合金股份有限公司 一种用于不锈钢真空钎焊的阻流剂的制备方法
EP3518278A1 (en) 2018-01-30 2019-07-31 Infineon Technologies AG Power semiconductor module and method for producing the same
EP3780087A4 (en) * 2018-03-26 2022-01-12 Mitsubishi Materials Corporation METHOD OF MANUFACTURE OF CONNECTED BODY FOR INSULATION OF A CIRCUIT BOARD AND CONNECTED BODY FOR INSULATION OF A CIRCUIT BOARD
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
US10892237B2 (en) * 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby
WO2023190106A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置
WO2023190107A1 (ja) * 2022-03-31 2023-10-05 株式会社Flosfia 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
CN101840914A (zh) * 2009-03-13 2010-09-22 通用电气公司 具有功率覆盖层的双侧冷却的功率模块
CN102237344A (zh) * 2010-04-30 2011-11-09 通用电气公司 具有电力覆盖互连的压装模块
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
TW272311B (zh) * 1994-01-12 1996-03-11 At & T Corp
US7653215B2 (en) * 1997-04-02 2010-01-26 Gentex Corporation System for controlling exterior vehicle lights
US6551148B1 (en) * 2001-10-19 2003-04-22 Hewlett-Packard Development Company, L.P. Electrical connector with minimized non-target contact
US7015640B2 (en) 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
US7169345B2 (en) * 2003-08-27 2007-01-30 Texas Instruments Incorporated Method for integrated circuit packaging
WO2005051525A1 (en) 2003-11-25 2005-06-09 Polyvalor, Limited Partnership Permeation barrier coating or layer with modulated properties and methods of making the same
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US7733554B2 (en) 2006-03-08 2010-06-08 E Ink Corporation Electro-optic displays, and materials and methods for production thereof
US20070295387A1 (en) 2006-05-05 2007-12-27 Nanosolar, Inc. Solar assembly with a multi-ply barrier layer and individually encapsulated solar cells or solar cell strings
US7688497B2 (en) 2007-01-22 2010-03-30 E Ink Corporation Multi-layer sheet for use in electro-optic displays
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
US20100308468A1 (en) * 2008-03-14 2010-12-09 Noriyuki Yoshikawa Semiconductor device and semiconductor device fabrication method
DE102008028757B4 (de) * 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
US9013018B2 (en) 2010-02-18 2015-04-21 Beneq Oy Multilayer moisture barrier
JP2010212698A (ja) * 2010-04-01 2010-09-24 Sony Chemical & Information Device Corp 接続構造体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
CN101840914A (zh) * 2009-03-13 2010-09-22 通用电气公司 具有功率覆盖层的双侧冷却的功率模块
CN102237344A (zh) * 2010-04-30 2011-11-09 通用电气公司 具有电力覆盖互连的压装模块
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法

Also Published As

Publication number Publication date
JP2014027277A (ja) 2014-02-06
CN103579136A (zh) 2014-02-12
SG196754A1 (en) 2014-02-13
TWI588957B (zh) 2017-06-21
EP2693470A2 (en) 2014-02-05
KR102089926B1 (ko) 2020-04-14
JP6266251B2 (ja) 2018-01-24
EP2693470A3 (en) 2015-07-22
SG10201508888UA (en) 2015-11-27
US9299630B2 (en) 2016-03-29
TW201409635A (zh) 2014-03-01
US20140029210A1 (en) 2014-01-30
KR20140016192A (ko) 2014-02-07
EP2693470B1 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
CN103579136B (zh) 用于表面安装模块的扩散阻挡层
TWI628750B (zh) 功率覆蓋結構及其製造方法
US9184124B2 (en) Reliable surface mount integrated power module
US10269688B2 (en) Power overlay structure and method of making same
CN102956594B (zh) 带有引线框连接的功率覆盖结构
CN104377172B (zh) 具有嵌入式无源部件的芯片封装件
US20110089551A1 (en) Semiconductor device with double-sided electrode structure and its manufacturing method
CN103030093A (zh) 包括增加的热耗散能力的3d集成电子装置结构
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
CN101582395A (zh) 布线基板
EP0921569A1 (en) Integrated circuit package
KR100836657B1 (ko) 전자 패키지 및 그 제조방법
KR20180092379A (ko) 전력 전자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant