CN103578555B - 非易失性存储器、其的读取方法和包括其的存储系统 - Google Patents

非易失性存储器、其的读取方法和包括其的存储系统 Download PDF

Info

Publication number
CN103578555B
CN103578555B CN201310305782.5A CN201310305782A CN103578555B CN 103578555 B CN103578555 B CN 103578555B CN 201310305782 A CN201310305782 A CN 201310305782A CN 103578555 B CN103578555 B CN 103578555B
Authority
CN
China
Prior art keywords
read
security
nonvolatile memory
write circuit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310305782.5A
Other languages
English (en)
Other versions
CN103578555A (zh
Inventor
李承宰
李真烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103578555A publication Critical patent/CN103578555A/zh
Application granted granted Critical
Publication of CN103578555B publication Critical patent/CN103578555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

提供了一种非易失性存储器、该非易失性存储器的读取方法以及包括非易失性存储器的存储系统。非易失性存储器设备包括存储单元阵列和通过位线连接到存储单元阵列的读/写电路。该非易失性存储器设备的读取方法包括：接收安全读取请求；接收安全信息；以及响应于安全读取请求来执行安全读取操作。该安全读取操作包括：使用读/写电路从存储单元阵列中读取安全数据；将读取的安全数据存储在寄存器中；使用接收的安全信息对存储在寄存器中的读取的安全数据执行安全解码；重置读/写电路；并输出安全解码的结果。

Description

非易失性存储器、其的读取方法和包括其的存储系统
对相关申请的交叉引用
本发明要求于2012年7月19日在韩国知识产权局提交的韩国专利申请第10-2012-0078838号的优先权，其全部内容通过引用被合并于此。
技术领域
这里描述的发明构思涉及一种非易失性存储器、一种非易失性存储器的读取方法以及一种包括非易失性存储器的存储系统。
背景技术
半导体存储设备是采用诸如硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（InP）等的半导体制造的存储设备。一般将半导体存储设备分类为易失性存储设备或非易失性存储设备。
易失性存储设备的特征是在断电条件下丢失所存储的内容。易失性存储设备的示例包括某些类型的随机存取存储器（RAM），诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等。相反，非易失性存储设备的特征在于即使在断电条件期间也保留所存储的内容。非易失性存储设备的示例包括只读取存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、闪存存储设备、相变RAM（PRAM）、磁RAM（MRAM）、阻性RAM（RRAM）、铁电RAM（FRAM）等。其中，闪存存储设备通常被配置为NOR型闪存或NAND型闪存。
发明内容
本发明构思的示范实施例提供一种非易失性存储器的读取方法，其中非易失性存储包括存储单元阵列和通过位线连接到该存储单元阵列的读/写电路。该方法包括：接收安全读取请求；接收安全信息；以及响应于安全读取请求来执行安全读取操作。该安全读取操作包括：使用读/写电路从存储单元阵列中读取安全数据；将读取的安全数据存储在寄存器中；使用所接收的安全信息对存储在寄存器中的读取的安全数据执行安全解码；重置读/写电路；以及输出安全解码的结果。
本发明构思的示范实施例也提供一种非易失性存储器，包括：存储单元阵列，包括安全数据区和用户数据区；读/写电路，通过位线连接到存储单元阵列；和控制逻辑，包括寄存器。控制逻辑配置为响应于所接收的安全读取请求和安全信息来执行安全读取操作。该安全读取操作包括：使用读/写电路从存储单元阵列的安全数据区中读取安全数据；将读取的安全数据存储在控制逻辑的寄存器中；使用所接收的安全信息对存储在寄存器中的读取的安全数据执行安全解码；重置读/写电路；以及输出安全解码的结果。
本发明构思的示范实施例也提供一种存储系统，其包括：非易失性存储器，包括存储单元阵列和读/写电路，其中该存储单元阵列包括安全数据区和用户数据区，以及该读/写电路通过位线连接到存储单元阵列。该存储系统还包括被配置为控制非易失性存储器的控制器。非易失性存储器被配置为响应于从控制器接收的安全读取请求和安全信息来执行安全读取操作。该安全读取操作包括：使用读/写电路从存储单元阵列的安全数据区中读取安全数据；使用所接收的安全信息对读取的安全数据执行安全解码；重置读/写电路；以及输出安全解码的结果。
附图说明
通过参考附图的以下描述以上和其他目的和特征将变得清楚，其中贯穿各图相似参考数字表示相似部分，除非另有规定。
图1是示意图示根据本发明构思的实施例的非易失性存储器的框图。
图2是在描述图1所示的非易失性存储器的正常读取操作中用于参考的图。
图3是在描述图1所示的非易失性存储器的安全数据读取操作中用于参考的图。
图4是图示根据本发明构思的实施例的读取方法的流程图。
图5是图示与图4所示的读取方法对应的读取方法的实施例的流程图。
图6是图示根据本发明构思的实施例的、在安全读取操作的执行期间当接收重置请求时的操作的流程图。
图7是示意图示根据本发明构思的实施例的存储系统的框图。
图8是图示根据本发明构思的实施例的图7所示的存储系统的读取方法的流程图。
图9是图示图7所示的存储系统的应用示例的框图。
图10是图示根据本发明构思的实施例的存储卡的图。
图11是图示根据本发明构思的实施例的固态驱动器的图。
图12是根据本发明构思的实施例的存储系统。
图13是图示图12所示的主机系统的操作方法的示例的流程图。
图14是示意图示根据本发明构思的实施例的内容管理系统的框图。
图15是图示根据本发明构思的实施例的内容管理系统的操作方法的流程图。
图16是图示根据本发明构思的另一实施例的内容管理系统的操作方法的流程图。
具体实施方式
将参考附图来更详细地描述各实施例。但是，本发明构思可以以不同的形式来实施，而不应被理解为仅限于说明的实施例。相反，提供这些实施例作为示例，从而本公开将彻底和完整，并将向本领域的技术人员全面传达本发明构思。因此，对于本发明构思的某些实施例，没有描述公知的过程、组件和技术。除非另外规定，否则贯穿附图和所撰写的说明，相似参考数字表示相似部分，因此其描述不会重复。在附图中，各层和各区域的尺寸和相对尺寸可以为了清晰被放大。
将会理解，虽然这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于区分一个元件、部件、区域，层或部分与另一区域、层或部分。从而，在不脱离本发明构思的教导的情况下，下面论述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。
为了便于描述，这里可以使用诸如“在……之下”、“在……下方”、“低”、“在……下面”、“在……上”、“高”等的空间相对术语来描述如图中所示的一个元件或特征对另一（些）元件或特征的关系。应该理解，空间相对术语旨在涵盖除了图中描绘的方向之外的、使用或操作中的设备的不同方向。例如，如图附图中的设备被翻转，则描述为在另一元件或特征“下面”的元件将位于另一元件或特征的“上面”。因此，示例性术语“在……下面”和“下方”可以包含在上面和在下面两个方向。设备还可以被另外定向（旋转90度或其它方向），且这里使用的空间相关的描述可以被相应地解释。此外，还应该理解，当层被称为“在两层之间”时，它可以是在该两层之间的唯一层，或者还可以存在一个或多个中间层。
这里使用的术语仅用于描述特定示例性实施例的目的，而不是要限制本发明构思。如这里所用，除非上下文清楚地指示外，单数形式“一个”和“该”旨在同时包含复数形式。还可以理解，术语“包含”和/或“包括”在说明书中使用时，表示所述特征、整体、步骤、操作、元件和或组件的存在，但并不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或增加。如这里使用的，术语“和/或”包括包括一个或更多个列出的关联条目的任意和所有组合。同样，术语“示范”意图表示示例或说明。
将会理解，当元件或层被称为在另一元件或层“上”、“连接到”、“耦接到”或“相邻于”另一元件或层时，其可以直接在另一元件或层之上，直接连接到、耦接到或相邻于另一元件或层，或者可以存在居间元件或层。相反，当元件被称为“直接在其上”、“直接连接到”或“直接耦接到”或“紧邻于”另一元件或层时，不存在中间元件或层。
除非另有定义，否则这里所使用的所有术语具有与本发明所属领域的一名普通技术人员所通常理解的相同的含义。还应当明白，诸如在通用字典中定义的那些术语应当被解释为具有与相关技术和本公开的上下文的其含义一致的含义，而不应当以理想化或过于形式化的意义来对其进行解释，除非这里明确地如此定义。
本发明构思的实施例将针对NAND闪存来描述。然而，本发明构思并不限于NAND闪存。即，本发明构思可以被应用到各种不同类型的非易失性存储器，诸如电可擦除可编程ROM（EEPROM）、NOR闪存、相变RAM（PRAM）、磁RAM（MRAM）、阻性RAM（RRAM）、铁电RAM（FRAM）等。
图1是示意图示根据本发明构思的实施例的非易失性存储器的框图。参考图1，非易失性存储器100可以包括存储单元阵列110、地址译码器120、读/写电路130、数据输入/输出电路140和控制逻辑150。
存储单元阵列110可以经由字线WL连接到地址译码器120以及经由位线BL连接到读/写电路130。存储单元阵列110可以包括多个存储单元。在存储单元阵列110的每一行中排列的存储单元可以与相应的字线连接，并且在存储单元阵列110的每一列中排列的存储单元可以与相应的位线连接。在存储单元阵列110的每列中包含的存储单元组可以被称为单元串，其中每个单元串可连接到相应的位线。在示例实施例中，存储单元中的每个可以存储一个或更多位的数据。
存储单元阵列110可以包含安全数据区111和用户数据区113。安全数据区111可以存储安全解码所需的安全数据。安全数据区111可以是在非易失性存储器100被制造之后被编程一次的区域。用户数据区113可以是由用户编程、读取和擦除的区域。
地址译码器120可以经由字线WL连接到存储单元阵列110。地址译码器120可以响应于控制逻辑150的控制而操作。地址译码器120可以接收来自外部设备的地址ADDR。
地址译码器120可以译码输入地址ADDR的行地址，并可以使用译码后的行地址来选择字线WL。地址译码器120可以译码输入地址ADDR的列地址以向读/写电路130传递译码后的列地址DCA。在示例实施例中，地址译码器120可以包括诸如行译码器、列译码器和地址缓冲器等的组件。
读/写电路130可以经由位线BL连接到存储单元阵列110。读/写电路130可以经由数据线DL连接到数据输入/输出电路140。读/写电路130可以响应于控制逻辑150的控制而操作。读/写电路130可以响应来自地址译码器120的译码后的列地址DCA而选择位线BL。
在示例实施例中，读/写电路130可以接收来自数据输入/输出电路140的数据以在存储单元阵列110中写入接收数据。读/写电路130可以从存储器单元阵列110中读取数据以向数据输入/输出电路140输出读取的数据。读/写电路130可以从存储单元阵列110的第一存储区中读取数据以将读取的数据写入其第二存储区。即，读/写电路130可以执行回拷（copy-back）操作。
在示例实施例中，读/写电路130可以包括诸如页缓冲器（或页寄存器）、列选择电路、数据缓冲器等的构成组件。在其他示例实施例中，读/写电路130可以包括诸如读出放大器、写驱动器、列选择电路、数据缓冲器等构成组件。
数据输入/输出电路140可以经由数据线DL连接到读/写电路130。数据输入/输出电路140可以响应于控制逻辑150的控制而操作。数据输入/输出电路140可以被配置为与外部设备交换数据。数据输入/输出电路140可以被配置为经由数据线DL将从外部设备提供的数据传递到读/写电路130。数据输入/输出电路140可以被配置为经由数据线DL将从读/写电路130传递的数据输出到所述外部设备。在示例实施例中，数据输入/输出电路140可以包括诸如数据缓冲器的构成组件。
控制逻辑150可以被配置为控制地址译码器120、读/写电路130和数据输入/输出电路140。控制逻辑150可以被配置来控制非易失性存储器100的整体操作。控制逻辑150可以响应于从外部设备提供的控制信号CTRL和命令CMD来操作。
控制逻辑150可以控制地址译码器120和读/写电路130以执行正常读取操作和安全读取操作。在执行安全读取操作后，控制逻辑150可以重置存储读取的安全数据的设备。
控制逻辑150可包括寄存器151和安全引擎153。寄存器151可以存储在安全读取操作期间读取的安全数据。安全引擎153可以基于在寄存器151中存储的安全数据来执行安全解码。安全解码结果可以被存储在寄存器151中。存储在寄存器151中的安全解码结果可以通过数据输入/输出电路140被输出。
图2是在描述图1所示的非易失性存储器的正常读取操作中用于参考的图。参考图2，当接收正常读取命令时，读/写电路130可以响应于控制逻辑150的控制来读取并存储来自用户数据区113的用户数据。由图2的①来表示此操作。然后，如图2的②所表示的，存储在读/写电路130中的用户数据可以通过数据输入/输出电路140被输出到外部设备。
图3是在描述图1所示的非易失性存储器的安全数据读取操作中用于参考的图。安全数据读取操作可以是这样的读取操作，其中：从存储单元阵列110的存储单元中读取的数据被处理，并输出处理结果而无需外部输出读取的数据。参照图3，当接收安全读取命令时，读/写电路130可以响应于控制逻辑150的控制，从安全数据区111中读取安全数据并存储。这由图3的①表示。
然后，如图3的②表示的，存储在读/写电路130中的安全数据可以被存储在控制逻辑150的寄存器151中。
安全引擎153可以对存储在寄存器151中的安全数据执行安全解码。安全引擎153可以基于存储在寄存器151中的安全数据和从外部设备接收的安全信息来执行安全解码。这由图3的③表示。安全解码结果可以被存储在寄存器151中。另外，如图3中的④表示的，安全解码结果可以通过数据输入/输出电路140被输出到外部设备。
安全解码可以包括AES（高级加密标准）解码。在这种情况下，非易失性存储器100可以存储AES解码数据作为安全数据。非易失性存储器100可接收用于AES解码的密钥作为安全信息。控制逻辑150可以将AES解码数据与预定数据进行比较，并且可以基于比较结果来确定AES解码是否成功。在非易失性存储器100中，安全解码（AES解码）是否成功执行可以被存储在寄存器151中作为安全解码结果。
非易失性存储器100可以存储用于AES解码的密钥作为安全数据。非易失性存储器100可以接收AES编码数据作为安全信息。控制逻辑150可以将AES解码数据与预定数据进行比较，并且可以基于比较结果来确定AES解码是否成功。在非易失性存储器100中，安全解码（AES解码）是否成功执行可以被存储在寄存器151中作为安全解码结果。
参考图2和图3，在正常读取操作时从存储单元中读取的数据可以通过读/写电路130和数据输入/输出电路140被直接输出到外部设备。在安全读取操作期间从存储单元中读取的安全数据可以被传递到控制逻辑150并且由控制逻辑150处理（安全解码），并且处理结果（安全解码结果）可以被输出到外部设备。在安全读取操作时从存储单元中读取的安全数据可以被禁止输出到外部设备。
当执行安全读取操作时，读取的安全数据可被存储在读/写电路130中。通常，当执行编程、读取或擦除操作时，读/写电路130可以被重置，并且可以在执行读取之后不重置。例如，在编程时，读/写电路130可被重置以接收和存储要被编程的数据。在读取时，读/写电路130可以被重置以读取在存储单元中存储的数据并存储。在擦除时，读/写电路130可以被重置以被设置为用于擦除存储器单元的状态。
因此，在执行安全读取操作之后，通过探测或命令操作，存储在读/写电路130中的安全数据有可能被泄露到外部设备。同样，存储在寄存器151中的安全数据有可能被泄露到外部设备。
根据本发明构思的实施例的非易失性存储器100可以被配置为重置设备（例如：读/写电路130或寄存器151），其中存储在安全读取操作时读取的安全数据。
图4是图示根据本发明构思的实施例的读取方法的流程图。参照图1和图4，在操作S110中，可以请求安全读取操作。即，非易失性存储器100可接收安全读取请求。
例如，非易失性存储器100可以接收指示安全读取操作的命令以识别安全读取请求。非易失性存储器100可以接收一般的读取命令，并且可以基于指示安全数据区111的地址来识别安全读取请求。
在操作S120中，非易失性存储器100可以读取安全数据，处理读取的安全数据，输出处理后的数据，并重置读/写电路130。
在示例实施例中，根据安全读取请求而执行的读取操作可以伴随如下操作：通过地址译码器120选择连接到安全数据区111的存储单元的字线，通过读/写电路130从连接到所选字线的安全数据区111的存储单元中读取安全数据，通过控制逻辑150来处理读取的安全数据，以及通过数据输入/输出电路140输出处理后的数据。读/写电路130可以在根据安全读取请求而执行的读取操作完成之前被重置。
图5是图示与图4所示的读取方法对应的读取方法的流程图。参考图1和图5，在操作S210中，可以接收安全读取请求。
在操作S220中，可以响应于安全读取请求而读取安全数据。读/写电路130可以读取在存储单元阵列110的安全数据区111中存储的安全数据并存储。
在操作S230中，读取的安全数据可以被存储在控制逻辑150的寄存器151中。
在操作S240中，可以使用存储在寄存器151中的安全数据来执行安全解码。安全引擎153可以基于存储在寄存器151的安全数据和从外部设备接收的安全信息来执行安全解码。
在操作S250中，安全解码结果可以被存储在寄存器151中。例如，安全解码结果可以是真（TRUE）或假（FALSE）。在读取的安全数据与安全信息相关的情况下，安全解码结果可以被存储为真。如果读取的安全数据与安全信息是不相关的，则安全解码结果可以被存储为假。
在操作S260中，存储在控制逻辑150的寄存器151中的安全解码结果可以被输出到外部设备。
在执行操作S240和S260的同时，在操作S270中，读/写电路130可被重置。如果存储在读/写电路130的安全数据被存储在寄存器151中，则可以基于存储在寄存器151中的安全数据执行后续操作（操作S240到S260）。如果安全数据被存储在寄存器151中，则在随后的操作可能并不需要存储在读/写电路130的安全数据。在这种情况下，存储在读/写电路130的安全数据必须被禁止输出到外部设备。因此，如果安全数据被存储在寄存器151中，则控制逻辑150可以重置读/写电路130。在示例实施例中，虽然操作S240至S260中的任何一个被执行，但是读/写电路130可以被重置。
在操作S280中，控制逻辑150的寄存器151可以被重置。控制逻辑150可以重置寄存器151，以防止存储在寄存器151中的安全数据流出。
如上所述的是其中安全解码结果被存储在寄存器151中然后被输出到外部设备的示例。但是，安全解码结果可以被直接输出到外部设备而不需要被存储在寄存器151中。在这种情况下，在安全解码结果被输出后，控制逻辑150可以重置读/写电路130和寄存器151。
如上所述的是其中安全数据被存储在寄存器151的示例。但是，安全数据不需要被存储在寄存器151中。例如，控制逻辑150可以使用存储在读/写电路130中的安全数据来执行安全解码。控制逻辑150可以向外部设备输出安全解码结果而不用将其存储在寄存器151中。在这种情况下，在安全解码结果被输出后，控制逻辑150可以重置读/写电路130和寄存器151。
图6是图示在安全读取操作的执行期间当接收重置命令（或请求）时的重置操作的流程图。在本实施例的例子中，重置操作可以是非易失性存储设备100的一个特征，其中重置命令（例如FFh）被接收并被写入控制逻辑150的命令寄存器（未示出）中。当存储设备100处于忙碌状态（例如，正执行读取、编程或擦除操作）时，重置操作用于停止正在执行的操作，并重置存储设备100。这里，被改变的存储单元不再有效。
参考图1和图6，在操作S310中，安全读取请求可以被接收。结果，可以根据该安全读取请求来发起图5中描述的安全读取操作。
在操作S320中，在先前发起的安全读取操作完成之前可以接收一重置命令（FFh）。
在操作S330中，可以停止正执行的操作。在这种情况下，由于安全读取操作正在被行，所以它会被停止。
在操作S340中，可以执行存储设备100的重置操作。
由于安全读取操作正被执行，所以读取的安全数据可以被存储在读/写电路130中或者读/写电路130和寄存器151中。如结合图5所描述的，当正常完成安全读取操作时，读/写电路130和寄存器151可以被重置。因此，可以禁止安全数据的流出。
然而，在执行安全读取操作期间接收重置请求（FFh）的情况下，在读/写电路130和寄存器151可以被重置之前可能停止该安全读取操作。如果这会发生，则安全数据可能被存储在读/写电路130和/或寄存器151中，其可能被泄露到外部设备。
因此，根据本发明构思的实施例，在执行重置操作（S330）和（S340）期间，在图6的操作（S350）中，读/写电路130和/或控制逻辑150的寄存器151可以被重置。因此，在读/写电路130、控制逻辑150的寄存器151或者读/写电路130和寄存器151中存储的安全数据可以被防止泄漏到外部设备。
图7是示意图示根据本发明构思的实施例的存储系统的框图。参照图7，存储系统1000可以包括非易失性存储器1100和控制器1200。
非易失性存储器1100可以被配置为与参考图1描述的非易失性存储器100相同或基本相同。也就是说，如果从控制器1200接收到安全读取请求，则非易失性存储器1100可以执行安全读取操作，并可以重置读/写电路130、控制逻辑150的寄存器151或者读/写电路130和寄存器151。如果在安全读取操作期间从控制器1200接收到重置命令，则即使安全读取操作已经停止，非易失性存储器1100也可以重置读/写电路130、控制逻辑150的寄存器151或者读/写电路130和寄存器151。
控制器1200可以与主机和非易失性存储设备1100连接。响应于来自主机的请求（或命令），控制器1200可以被配置来访问非易失性存储设备1100。例如，控制器1200可以被配置为控制非易失性存储设备1100的读取操作、写入操作、擦除操作、读取操作和后台操作。控制器1200可以被配置为提供非易失性存储设备1100和主机之间的接口。控制器1200可以被配置为驱动用于控制非易失性存储设备1100的固件。
控制器1200可以被配置为向非易失性存储设备1100提供控制信号CTRL、命令CMD和地址ADDR。控制器1200可以被配置为与非易失性存储设备1100交换数据。
在示例实施例中，控制器1200还可以包括诸如RAM、处理单元、主机接口和存储器接口的构成组件。RAM可被用作处理单元的工作存储器、非易失性存储设备1100与主机之间的高速缓冲存储器以及非易失性存储设备1100与主机之间的缓冲存储器中的至少一个。处理单元可以控制控制器1200的整体操作。
主机接口可包括用于在主机和控制器1200之间执行数据交换的协议。示例性地，主机接口可通过各种协议中的至少一个与外部设备（例如，主机）通信，各种协议诸如USB（通用串行总线）协议、MMC（多媒体卡）协议、PCI（外围组件互连）协议、PCI-E（PCI-express）协议、ATA（高级技术附件）协议、串行ATA协议、并行ATA协议、SCSI（小型计算机小接口）协议、ESDI（增强小型磁盘接口）协议、IDE（集成驱动电子）协议以及火线。存储器接口可以与非易失性存储设备1100接口连接。存储器接口可以包括NAND接口或NOR接口。
所述存储系统1000可以被配置为还包括检错和纠错块。检错和纠错块可以被配置为使用ECC数据（或奇偶校验数据）时对从非易失性存储设备1100中读取的数据的错误进行检测和纠正。在示例实施例中，检错和纠错块可以被提供为控制器1200的构成组件。在其他示例实施例中，检错和纠错块可以被提供为非易失性存储设备1100的构成组件。
控制器1200和非易失性存储设备1100可以被集成在一个半导体设备中。例如，控制器1200和非易失性存储设备1100可以被集成在一个半导体设备中以形成存储卡。例如，控制器1200和非易失性存储设备1100可以被集成在一个半导体设备中，以形成存储卡，诸如PC（或PCMCIA）卡、紧凑型闪存（CF）卡、智能媒体（SM）卡、记忆棒、多媒体卡（MMC，RS-MMC，MMCmicro）、SD卡（SD，miniSD，SDHC）、通用闪存（UFS）设备等。
控制器1200和非易失性存储设备1100可以被集成在一个半导体设备中以形成固态驱动器（SSD）。SSD可包括存储设备，其被配置为使用半导体存储器来存储数据。在存储系统1000被用作SSD的情况下，与存储系统1000相连的主机的操作速度可以被显著提高。
在示例实施例中，存储系统1000可以被用作计算机、便携式计算机、超移动PC（UMPC）、工作站、上网本、PDA、网络平板电脑、无绳电话机、移动电话机、智能手机机、电子书、PMP（便携式多媒体播放器）、数码相机、数字音频记录器/播放器、数字图片/视频记录器/播放器、便携式游戏机、导航系统、黑匣子、三维电视机、能够在无线状况下发送和接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程通信网络的各种电子设备之一、射频识别（RFID）、或构成计算系统的各种电子设备之一。
在示例实施例中，非易失性存储设备1100或存储系统1000可以通过各种封装来封装，如PoP（Package on Package，层叠封装）、球栅阵列（Ball grid array，BGA）、芯片尺寸封装（Chip scale package，CSP）、塑料带引线芯片载体（Plastic Leaded Chip Carrier，PLCC）、塑料双列直插封装（Plastic Dual In Line Package，PDI2P）、叠片内裸片封装（Diein Waffle Pack）、晶片内裸片形式（Die in Wafer Form）、板上芯片（Chip On Board，COB）、陶瓷双列直插封装（Ceramic Dual In-Line Package，CERDIP）、塑料标准四边扁平封装（Metric Quad Flat Pack，MQFP）、薄型四边扁平封装（Thin Quad Flatpack，TQFP）、小外型IC（Small Outline IC，SOIC）、缩小型小外型封装（Shrink Small Outline Package，SSOP）、薄型小外型封装（Thin Small Outline，TSOP)、系统级封装（System In Package，SIP）、多芯片封装（Multi Chip Package，MCP）、晶片级结构封装（Wafer-level FabricatedPackage，WFP）、晶片级处理堆叠封装（Wafer-Level Processed Stack Package，WSP），等等。
图8是图示根据本发明构思的实施例的图7所示的存储系统的读取方法的流程图。参照图1、图7和图8，在操作S410中，控制器1200可以向非易失性存储器1100传递安全信息和安全读取请求。控制器1200可以从外部主机接收安全信息以将其发送到非易失性存储器1100。
在操作S420中，非易失性存储器1100可以执行安全读取操作。响应于安全读取请求，非易失性存储器1100可以读取安全数据，重置寄存器151和读/写电路130，并根据读取的安全数据和输入的安全信息来执行安全解码。非易失性存储器1100可以根据参照图4所描述的读取方法来执行读取操作。在控制器1200向非易失性存储器1100发送重置请求的情况下，非易失性存储器1100可以根据参照图5所描述的方法进行操作。
在操作S430中，非易失性存储器1100可以向控制器1200发送安全解码结果。
在操作S440中，可以根据安全解码结果来允许或禁止对非易失性存储器1100的用户数据区113的访问。例如，当安全解码结果为TRUE（真）时，外部主机可以提取与存储在非易失性存储器1100中的安全数据关联的安全信息（例如，安全密钥）。在这个时候，存储系统1100可以允许外部主机访问非易失性存储器1100中的用户数据区113。当安全解码结果为FALSE（假）时，外部主机不可以提取与存储在非易失性存储器1100中的安全数据关联的安全信息（例如，安全密钥）。在这个时候，存储系统1100可以禁止外部主机访问非易失性存储器1100的用户数据区113。
例如，非易失性存储器1100可以根据安全解码结果来允许或禁止对非易失性存储器1100的用户数据区113的访问。控制器1200可以根据安全解码结果来允许或禁止对非易失性存储器1100的用户数据区113的访问。非易失性存储器1100和控制器1200中的每个可以根据安全解码结果来允许或禁止对用户数据区113的访问。
图9是图示图8的存储系统的应用的框图。参考图9，存储系统2000可以包括非易失性存储器2100和控制器2200。非易失性存储器2100可包括多个非易失性存储器芯片，它们形成多个组。每个组中的非易失性存储器芯片可以被配置为经由一个公共信道与控制器2200进行通信。在示例实施例中，多个非易失性存储器芯片可以经由多个信道CH1至CHk与控制器2200进行通信。
每个非易失性存储器芯片可以被配置为与参照图1描述的非易失性存储器100相同或基本相同。即，如果从控制器2200接收到安全读取请求，则每个非易失性存储器芯片可以执行安全读取操作，并可以重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。如果在安全读取操作期间从控制器2200接收到重置命令，则即使安全读取操作被停止，每个非易失性存储器芯片也可重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。
在图9中，描述了一个信道与多个非易失性存储器芯片连接的情况。然而，可以修改存储系统2000以使得一个信道与一个非易失性存储器芯片连接。
图10是图示根据本发明构思的实施例的存储卡的图。参考图1和图10，存储卡3000可以包括非易失性存储器3100、控制器3200和连接器3300。
非易失性存储器3100可以被配置为与参照图1描述的非易失性存储器100相同或基本相同。即，如果从控制器3200接收到安全读取请求，则非易失性存储器3100可以执行安全读取操作，并可以重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。如果在安全读取操作期间从控制器3200接收到重置请求，则即使安全读取操作被停止，非易失性存储器3100也可以重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。
连接器3300可以将存储卡3000与主机电连接。
存储卡3000可以以如下的存储卡形成，诸如PC（PCMCIA）卡、CF卡、SM（或SMC）卡、记忆棒、多媒体卡（MMC，RS-MMC，MMCmicro）、安全卡（SD，miniSD，microSD，SDHC）、通用闪存存储（UFS）设备等。
图11是图示根据本发明构思的实施例的固态驱动器的图。参照图1和图11，固态驱动器4000可以包括多个非易失性存储器4100、控制器4200和连接器4300。
非易失性存储器4100中的每个可以被配置为与参照图1描述的非易失性存储器100相同或基本相同。也即，如果从控制器4200接收到安全读取请求，则非易失性存储器4100中的每个可以执行安全读取操作，并可以重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。如果在安全读取操作期间从控制器4200接收到重置请求，则即使安全读取操作被停止，非易失性存储器4100中的每个也可以重置读/写电路130、控制逻辑150的寄存器151或者重置读/写电路130和寄存器151。
连接器4300可以将固态驱动器4000与主机电连接。
图12是根据本发明构思的实施例的存储系统。参照图12，主机系统5000可以包括主机5100和存储系统5200。
存储系统5200可以被配置为与参照图7描述的存储系统1000相同或基本相同。
主机5100可以访问存储系统5200。主机5100可以向存储系统5200发送安全信息（例如，安全密钥），并可以根据存储系统5200的安全解码结果来访问存储系统5200。
主机5100可以包括控制存储介质的各种电子设备，诸如智能电话机、智能平板、计算机、笔记本计算机、上网本、数码照相机、数码摄像机、智能电视机、智能显示器等等。
图13是图示图12所示的主机系统的操作方法的流程图。参照图1、图7、图12和图13，在操作S510中，主机5100可以向存储系统5200的控制器（例如，1200）发送安全信息和认证请求。
在操作S520中，控制器1200可以向存储系统5200的非易失性存储器（例如，1100）发送安全信息和认证请求。
在操作S530中，非易失性存储器1100可以读取安全数据，重置寄存器151和读/写电路130，并根据输入的安全信息和读取的安全数据来执行安全解码。非易失性存储器1100可以根据参照图4描述的读取方法进行操作。在控制器1200向非易失性存储器1100发送重置请求的情况下，非易失性存储器1100可以根据参照图5描述的方法进行操作。
在操作S540中，非易失性存储器1100可以向控制器1200发送安全解码结果。
在操作S550中，控制器1200可以向主机5100发送认证结果。认证结果可包括指示TRUE或FALSE的安全解码结果。认证结果可以包括通过处理作为TRUE或FALSE的安全解码结果而获得的数据。
在操作S560中，包括控制器1200和非易失性存储器1100的存储系统可以根据安全解码结果来允许或禁止对用户数据区113的访问。
如果安全解码结果为TRUE，则主机5100可以访问非易失性存储器1100的用户数据区113。例如，主机5100可以读取在用户数据区113处编程的内容并对在用户数据区113处的内容进行编程。
如果安全解码结果为FALSE，则主机5100不可以访问非易失性存储器1100的用户数据区113。主机5100不可以读取在用户数据区113处编程的内容且不可以对在用户数据区113处的内容进行编程。
在示例实施例中，在用户数据区113处被编程的数据或内容可以是编码数据。可以通过主机5100执行内容的编码和解码。
图14是示意图示根据本发明构思的实施例的内容管理系统的框图。参照图14，内容管理系统6000可以包括网络6100、内容管理服务器6200、多个主机6310、6320和6330以及非易失性存储介质6400。
网络6100可以提供连接的构成组件之间的通道。网络6100可以包括互联网、内联网、有线网络、或Ad-hoc网络。
内容管理服务器6200可以连接到网络6100。内容管理服务器6200可以经由网络6100管理内容。
多个主机6310、6320和6330可以连接到网络6100。根据内容管理服务器6200的管理，主机6310、6320和6330可以获得内容的访问授权。主机6310、6320和6330中的每个可以包括智能电话机、智能平板、计算机、笔记本计算机、上网本、数码照相机、数码摄像机、智能电视机、智能监视器等等。
主机6310、6320和6330中的每个可以连接到非易失性存储介质6400。在图14中，示出其中主机6310连接到非易失性存储介质6400的例子。非易失性存储介质6400可以包括由非易失性存储器形成的存储器，诸如存储卡、固态驱动器等等。非易失性存储介质6400可以包括参照图7所描述的存储系统1000。
在内容管理服务器6200的控制下，主机6310、6320和6330中的每个可以访问存储在非易失性存储介质6400中的内容或对非易失性存储介质6400处的内容进行编程。
图15是图示根据本发明构思的实施例的内容管理系统的操作方法的流程图。参照图1、图14和图15，在操作S610中，主机6310可以从内容管理服务器6200购买授权。例如，主机6310可以从内容管理服务器6200购买能够使用特定内容的授权。特定内容可以是存储在非易失性存储介质6400中的内容。
在操作S620中，主机6310可以从内容管理服务器6200接收安全信息并存储。例如，主机6310可以从内容管理服务器6200接收与存储在非易失性存储介质6400中的安全数据关联的安全信息（例如，安全密钥）。
在操作S630中，主机6310可以向非易失性存储介质6400发送安全信息和认证请求。
在操作S640中，非易失性存储介质6400可以读取安全数据，重置寄存器151和读/写电路130，并根据输入的安全信息和读取的安全数据来执行安全解码。非易失性存储介质6400可以根据参照图4和图5描述的读取方法进行操作。
在操作S650中，非易失性存储介质6400可以向主机6310发送认证结果。由于主机6310从内容管理服务器6200购买了授权并接收了安全信息，所以认证结果可以是TRUE。
在操作S660中，主机6310可以访问在非易失性存储介质6400处编程的内容。
在示例实施例中，主机6310可以接收并存储与多个非易失性存储介质对应的安全信息。主机6310可以从非易失性存储介质6400接收识别信息，并可向非易失性存储介质6400传递与所存储的安全信息的输入的识别信息对应的安全信息。
在示例实施例中，主机6310可以从非易失性存储介质6400中接收识别信息以向内容管理服务器6200发送输入的识别信息。内容管理服务器6200可以向主机6310发送与识别信息对应的安全信息。
图16是图示根据本发明构思的另一实施例的内容管理系统的操作方法的流程图。参照图1、图14和图16，在操作S710中，主机6310可以从内容管理服务器6200购买授权。例如，主机6310可以从内容管理服务器6200购买能够使用特定内容的授权。
在操作S720中，主机6310可以从内容管理服务器6200接收安全信息并存储。
在操作S730中，主机6310可以向非易失性存储介质6400发送安全信息和认证请求。
在操作S740中，非易失性存储介质6400可以读取安全数据，重置寄存器151和读/写电路130，并根据输入的安全信息和读取的安全数据来执行安全解码。非易失性存储介质6400可以根据参照图4和图5描述的读取方法进行操作。
在操作S750中，非易失性存储介质6400可以向主机6310发送认证结果。由于主机6310从内容管理服务器6200购买了授权并接收了安全信息，认证结果可以是TRUE。
在操作S760中，主机6310可以从内容管理服务器6200下载内容。在操作S770中，主机6310可以在非易失性存储介质6400对下载的内容进行编程。在示例实施例中，内容可以根据如下的各种方法之一进行下载，诸如通过服务器直接下载、流传输、对等传输、多播、广播等等。
在操作S780中，主机6310可以访问在非易失性存储介质6400处编程的内容。
在示例实施例中，主机6310可以接收并存储与多个非易失性存储介质对应的安全信息。主机6310可以从非易失性存储介质6400接收识别信息，并可以向非易失性存储介质6400传递与存储的安全信息的输入的识别信息对应的安全信息。
在示例实施例中，主机6310可以从非易失性存储介质6400中接收识别信息以向内容管理服务器6200发送输入的识别信息。内容管理服务器6200可以向主机6310发送与识别信息对应的安全信息。
根据存储在非易失性存储器中的安全数据的解码结果和从主机传递的安全信息，可以允许或禁止对存储在非易失性存储器中的用户数据的访问。在安全数据读取操作中，用于暂时存储安全数据的设备可以被重置。因此，可以防止在非易失性存储器中存储的安全数据被泄露到外部设备。另外，可以提供一种具有改进的安全性的非易失性存储器、该非易失性存储器的读取方法以及包括该非易失性存储器的存储系统。
虽然已经参考示范实施例描述了本发明构思，但是对本领域的技术人员显然的是：在不背离本发明的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解以上的实施例并非限制而是说明性的。

Claims (20)

1.一种非易失性存储器的读取方法，该非易失性存储器包括存储单元阵列和通过位线与存储单元阵列连接的读/写电路，该方法包括：
从外部设备接收安全读取请求；
从外部设备接收安全信息；以及
响应于安全读取请求来执行安全读取操作，安全读取操作包括使用读/写电路从存储单元阵列中读取安全数据，将读取的安全数据存储在寄存器中，使用所接收的安全信息对存储在寄存器中的读取的安全数据执行安全解码，重置读/写电路，并向外部设备输出安全解码的结果。
2.根据权利要求1所述的读取方法，其中，在将读取的安全数据存储在寄存器中之后执行读/写电路的重置。
3.根据权利要求1所述的读取方法，还包括：
当安全解码的结果指示读取的安全数据与安全信息相关时，允许对存储在非易失性存储器中的用户数据的访问；以及
当安全解码的结果指示读取的安全数据与安全信息不相关时，禁止对存储在非易失性存储器中的用户数据的访问。
4.根据权利要求1所述的读取方法，其中，安全解码的结果被存储在寄存器中。
5.根据权利要求4所述的读取方法，其中，存储在寄存器中的安全解码的结果被输出到外部设备。
6.根据权利要求1所述的读取方法，还包括：
在输出安全解码的结果之后重置寄存器。
7.根据权利要求1所述的读取方法，还包括：
在安全读取操作的执行期间从外部设备接收重置请求；
执行重置操作，包括停止安全读取操作的执行和重置非易失性存储器；以及
在重置操作的执行期间重置寄存器。
8.根据权利要求1所述的读取方法，还包括：
在安全读取操作的执行期间从外部设备接收重置请求；
执行重置操作，包括停止安全读取操作的执行和重置非易失性存储器；以及
在重置操作的执行期间重置读/写电路。
9.一种非易失性存储器，包括：
存储单元阵列，包括安全数据区和用户数据区；
读/写电路，通过位线连接到存储单元阵列；和
控制逻辑，包括寄存器，
其中，控制逻辑被配置为响应于从外部设备所接收的安全读取请求和安全信息来执行安全读取操作，安全读取操作包括使用读/写电路从存储单元阵列的安全数据区中读取安全数据，将读取的安全数据存储在控制逻辑的寄存器中，使用所接收的安全信息对存储在寄存器中的读取的安全数据执行安全解码，重置读/写电路，并向外部设备输出安全解码的结果。
10.根据权利要求9所述的非易失性存储器，其中，控制逻辑被配置为在将读取的安全数据存储在寄存器中之后重置读/写电路。
11.根据权利要求9所述的非易失性存储器，其中，控制逻辑被配置为在输出安全解码的结果之后重置寄存器。
12.根据权利要求11所述的非易失性存储器，其中，非易失性存储器被配置为：当安全解码的结果指示读取的安全数据与安全信息相关时，允许对存储在存储单元阵列的用户数据区中的用户数据的访问，以及当安全解码的结果指示读取的安全数据与安全信息不相关时，禁止访对存储在存储单元阵列的用户数据区中的用户数据的访问。
13.根据权利要求9所述的非易失性存储器，其中，当在安全读取操作的执行期间从外部设备接收重置请求时，控制逻辑被配置为：执行重置操作，包括停止安全读取操作的执行和重置非易失性存储器；以及在重置操作的执行期间重置寄存器和读/写电路中的至少一个。
14.一种存储系统，包括：
非易失性存储器，包括存储单元阵列和读/写电路，该存储单元阵列包括安全数据区和用户数据区，并且该读/写电路通过位线连接到存储单元阵列；
和
控制器，被配置为控制非易失性存储器，
其中，非易失性存储器配置为响应于从控制器接收的安全读取请求和安全信息来执行安全读取操作，安全读取操作包括使用读/写电路从存储单元阵列的安全数据区中读取安全数据，使用所接收的安全信息对读取的安全数据执行安全解码，重置读/写电路，并向控制器输出安全解码的结果。
15.根据权利要求14所述的存储系统，其中，非易失性存储器被配置为向控制器输出安全解码的结果。
16.根据权利要求15所述的存储系统，其中，控制器配置为：当安全解码的结果指示读取的安全数据与安全信息相关时，允许对存储在存储单元阵列的用户数据区中的用户数据的访问；以及当安全解码的结果指示读取的安全数据与安全信息不相关时，禁止对存储在存储单元阵列的用户数据区中的用户数据的访问。
17.根据权利要求14所述的存储系统，其中，当在安全读取操作的执行期间由非易失性存储器从控制器接收重置请求时，非易失性存储器被配置为：执行重置操作，包括停止安全读取操作的执行和重置非易失性存储器；以及在重置操作的执行期间重置读/写电路。
18.根据权利要求14所述的存储系统，其中，非易失性存储器还包括：寄存器，用于存储使用读/写电路读取的安全数据。
19.根据权利要求18所述的存储系统，其中，非易失性存储器被配置为在安全读取操作的执行之后重置寄存器。
20.根据权利要求14所述的存储系统，其中，非易失性存储器和控制器被一起封装在存储卡中。
CN201310305782.5A 2012-07-19 2013-07-19 非易失性存储器、其的读取方法和包括其的存储系统 Active CN103578555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120078838A KR101991905B1 (ko) 2012-07-19 2012-07-19 불휘발성 메모리, 불휘발성 메모리의 읽기 방법 및 불휘발성 메모리를 포함하는 메모리 시스템
KR10-2012-0078838 2012-07-19

Publications (2)

Publication Number Publication Date
CN103578555A CN103578555A (zh) 2014-02-12
CN103578555B true CN103578555B (zh) 2018-06-01

Family

ID=49947706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310305782.5A Active CN103578555B (zh) 2012-07-19 2013-07-19 非易失性存储器、其的读取方法和包括其的存储系统

Country Status (3)

Country Link
US (1) US9086996B2 (zh)
KR (1) KR101991905B1 (zh)
CN (1) CN103578555B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105224241A (zh) * 2014-06-23 2016-01-06 联想(北京)有限公司 Mram存储器、数据存储系统及数据读取方法
AU2014400642B2 (en) * 2014-07-07 2018-01-04 Halliburton Energy Services, Inc. Downhole tools comprising aqueous-degradable sealing elements
KR102429906B1 (ko) * 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
US10318726B2 (en) * 2016-04-18 2019-06-11 Qualcomm Incorporated Systems and methods to provide security to one time program data
KR20180066601A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 메모리 시스템의 구동 방법
US10545664B2 (en) * 2017-04-11 2020-01-28 Samsung Electronics Co., Ltd. System and method for identifying SSDs with lowest tail latencies
KR102347184B1 (ko) * 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102417107B1 (ko) 2017-07-07 2022-07-05 마이크론 테크놀로지, 인크. 관리되는 ｎａｎｄ에 대한 ｒｐｍｂ 개선
US10521617B2 (en) * 2017-08-14 2019-12-31 Western Digital Technologies, Inc. Non-volatile memory device with secure read
US10395722B2 (en) * 2017-09-29 2019-08-27 Intel Corporation Reading from a mode register having different read and write timing
KR102389432B1 (ko) * 2017-11-07 2022-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR102485812B1 (ko) * 2017-12-19 2023-01-09 에스케이하이닉스 주식회사 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
US10445088B2 (en) * 2018-01-11 2019-10-15 Macronix International Co., Ltd. System boot code clone
JP2019133345A (ja) * 2018-01-30 2019-08-08 東芝メモリ株式会社 データ蓄積装置、データ処理システムおよびデータ処理方法
KR102588143B1 (ko) * 2018-11-07 2023-10-13 삼성전자주식회사 메모리 컨트롤러를 포함하는 스토리지 장치 및 메모리를 포함하는 전자 시스템을 동작시키는 방법
KR102588600B1 (ko) * 2018-11-12 2023-10-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
FR3089680B1 (fr) 2018-12-10 2022-12-23 Proton World Int Nv Mémoire à lecture unique
FR3089681B1 (fr) * 2018-12-10 2021-08-06 Proton World Int Nv Mémoire à lecture unique
US10937506B1 (en) * 2019-08-16 2021-03-02 Micron Technology, Inc. Systems and methods involving hardware-based reset of unresponsive memory devices
FR3105853B1 (fr) * 2019-12-31 2023-01-06 Proton World Int Nv Système embarqué
US11455102B2 (en) 2020-03-09 2022-09-27 SK Hynix Inc. Computing system and operating method thereof
US11461021B2 (en) 2020-03-09 2022-10-04 SK Hynix Inc. Computing system and operating method thereof
US11048443B1 (en) * 2020-03-25 2021-06-29 Sandisk Technologies Llc Non-volatile memory interface
CN112748885B (zh) * 2021-01-18 2023-01-17 联想(北京)有限公司 一种信息处理方法、装置、设备及存储介质
KR20220107733A (ko) 2021-01-26 2022-08-02 에스케이하이닉스 주식회사 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템
CN115295053B (zh) * 2022-09-30 2023-01-10 芯天下技术股份有限公司 配置信息存储电路、易失性配置方法、装置及闪速存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452077A (zh) * 2002-04-17 2003-10-29 松下电器产业株式会社 非易失性半导体存储装置及其机密保护方法
US7657722B1 (en) * 2007-06-30 2010-02-02 Cirrus Logic, Inc. Method and apparatus for automatically securing non-volatile (NV) storage in an integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931997A (en) 1987-03-16 1990-06-05 Hitachi Ltd. Semiconductor memory having storage buffer to save control data during bulk erase
JP4000654B2 (ja) 1997-02-27 2007-10-31 セイコーエプソン株式会社 半導体装置及び電子機器
JP2000222888A (ja) 1999-02-02 2000-08-11 Mitsubishi Electric Corp オートイレーズ制御方法およびその制御回路と半導体記憶装置
JP3389186B2 (ja) * 1999-04-27 2003-03-24 松下電器産業株式会社 半導体メモリカード及び読み出し装置
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器
US6445606B1 (en) * 2001-05-10 2002-09-03 Koninklijke Philips Electronics N.V. Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor
JP2003186739A (ja) 2001-12-13 2003-07-04 Seiko Epson Corp 半導体記憶装置、制御装置及び半導体記憶装置の制御方法
JP4094977B2 (ja) 2003-03-20 2008-06-04 沖電気工業株式会社 半導体装置
US20080189557A1 (en) * 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
KR100672125B1 (ko) 2005-03-15 2007-01-19 주식회사 하이닉스반도체 사전 소거 검증을 위한 페이지 버퍼를 갖는 불휘발성 메모리 장치
KR20090033191A (ko) * 2006-07-07 2009-04-01 쌘디스크 코포레이션 메모리 디바이스로부터 공급된 정보를 제어하기 위한 시스템과 방법
KR101565585B1 (ko) 2009-11-16 2015-11-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
JP5624510B2 (ja) * 2011-04-08 2014-11-12 株式会社東芝 記憶装置、記憶システム及び認証方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452077A (zh) * 2002-04-17 2003-10-29 松下电器产业株式会社 非易失性半导体存储装置及其机密保护方法
US7657722B1 (en) * 2007-06-30 2010-02-02 Cirrus Logic, Inc. Method and apparatus for automatically securing non-volatile (NV) storage in an integrated circuit

Also Published As

Publication number Publication date
US9086996B2 (en) 2015-07-21
KR101991905B1 (ko) 2019-06-24
KR20140012318A (ko) 2014-02-03
CN103578555A (zh) 2014-02-12
US20140026232A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103578555B (zh) 非易失性存储器、其的读取方法和包括其的存储系统
US11809335B2 (en) Apparatuses and methods for securing an access protection scheme
KR102615659B1 (ko) 메모리 시스템 및 이의 동작 방법
CN104424994B (zh) 半导体存储器件及其编程方法
US20230139330A1 (en) Storage device for a blockchain network based on proof of space and system including the same
US8250288B2 (en) Flash memory storage system and controller and data protection method thereof
US20150242657A1 (en) Self-encrypting drive and user device including the same
JP2013127791A (ja) セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法
KR102496988B1 (ko) 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법
US9959211B2 (en) Memory control unit for controlling semiconductor memory device and data storage apparatus including the same
US10339318B2 (en) Semiconductor memory system and operating method thereof
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
CN109390019A (zh) 存储系统及其操作方法
CN105280228A (zh) 半导体存储器件、半导体系统和操作方法
CN104268483B (zh) 一种数据保护系统、装置及其方法
US8595420B2 (en) Method for dispatching and transmitting data streams between host system and memory storage apparatus having non-volatile memory and smart card chip, memory controller, and memory storage apparatus
CN107656698A (zh) 数据存储装置和具有数据存储装置的数据处理系统
CN106205712A (zh) 半导体存储器件及其操作方法
CN110399321A (zh) 存储系统及其操作方法
US11552801B2 (en) Method of operating memory system with replay attack countermeasure and memory system performing the same
US20090201748A1 (en) Removable nonvolatile memory system with destructive read
EP4180977A1 (en) Parameter change command for storage device interface tuning
US20150121168A1 (en) Memory system including randomizer and de-randomizer
US11550906B2 (en) Storage system with separated RPMB sub-systems and method of operating the same
CN111223513B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant