CN107656698A - 数据存储装置和具有数据存储装置的数据处理系统 - Google Patents

数据存储装置和具有数据存储装置的数据处理系统 Download PDF

Info

Publication number
CN107656698A
CN107656698A CN201710606111.0A CN201710606111A CN107656698A CN 107656698 A CN107656698 A CN 107656698A CN 201710606111 A CN201710606111 A CN 201710606111A CN 107656698 A CN107656698 A CN 107656698A
Authority
CN
China
Prior art keywords
data
tracking
control
controller
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710606111.0A
Other languages
English (en)
Other versions
CN107656698B (zh
Inventor
柳承喆
柳范锡
尹灿湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107656698A publication Critical patent/CN107656698A/zh
Application granted granted Critical
Publication of CN107656698B publication Critical patent/CN107656698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/604—Tools and structures for managing or administering access control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2125—Just-in-time application of countermeasures, e.g., on-the-fly decryption, just-in-time obfuscation or de-obfuscation

Abstract

公开一种数据存储装置和具有数据存储装置的数据处理系统。所述数据存储装置包括：非易失性存储器；控制器，结合到非易失性存储器，被配置为接收由主机产生的第一命令和第二命令，并响应于第一命令控制非易失性存储器的操作。控制器包括：核，被配置为接收和处理第一命令；跟踪电路，对应于所述核，并被配置为基于当所述核处理第一命令时产生的多条信息产生和输出第一数据；跟踪控制器，被配置为：基于执行与第二命令相应的至少一个认证控制操作的结果，控制第一数据和与第一数据不同的第二数据的输出。

Description

数据存储装置和具有数据存储装置的数据处理系统
本申请要求于2016年7月25日提交的第10-2016-0094372号韩国专利申请的优先权，该韩国专利申请的公开通过整体引用包含于此。
技术领域
本发明构思的示例实施例涉及一种数据存储装置，更具体地说，涉及一种数据存储装置和具有数据存储装置的数据处理系统。
背景技术
作为用于分析在系统(诸如，片上系统(SOC)或嵌入式系统)中提供的处理器的操作或者用于纠正在处理器中出现的错误的方法，执行跟踪操作。
跟踪操作是当目标处理器正在操作时，将来自目标处理器的各种类型的信息存储在存储器装置中，并在操作已被终止之后允许用户检查存储在存储器装置中的信息的操作。
这样的跟踪数据可被存储在系统中提供的存储器中。然而，由于存储器的尺寸约束，跟踪数据受到限制，并且用于在系统外部存储跟踪数据的方案已被用于克服这样的存储器尺寸约束。
然而，当在系统中产生的跟踪数据被存储在外部设备或外部存储器中时，与处理器相关的主要数据或主要信息可能被暴露在系统外部。
因此，期望从系统输出到系统外部的跟踪数据的安全。
发明内容
根据本发明构思的一些示例实施例，提供一种数据存储装置，包括：非易失性存储器；控制器，被配置为接收由主机产生的第一命令和第二命令，并响应于第一命令控制非易失性存储器的操作。控制器包括：核，被配置为接收和处理第一命令；跟踪电路，对应于所述核，并被配置为基于当所述核处理第一命令时产生的多条信息产生和输出第一数据；跟踪控制器，被配置为：基于执行与第二命令相应的至少一个认证控制操作的结果，控制第一数据和与第一数据不同的第二数据的输出。
根据本发明构思的其他示例实施例，提供一种数据处理系统，包括：主机；数据存储装置，连接到主机。数据存储装置包括：非易失性存储器；控制器，被配置为接收由主机产生的命令并响应于所述命令控制非易失性存储器的操作。控制器包括：核，被配置为接收和处理所述命令；跟踪电路，被配置为对应于所述核，并在所述核的操作期间对所述核实时执行跟踪操作；跟踪控制器，被配置为：基于执行与所述命令相应的至少一个认证控制操作的结果，控制跟踪电路的跟踪操作。
根据本发明构思的其他示例实施例，提供一种用于数据存储装置的控制器，具有：跟踪电路，被配置为产生跟踪数据；认证控制电路，被配置为从主机接收认证信息并输出控制信号；加密器/解密器。加密器/解密器被配置为：接收跟踪数据并对跟踪数据进行加密，将加密的跟踪数据输出到存储器，从存储器接收加密的跟踪数据，对从存储器接收的加密的跟踪数据进行解密，确定控制信号是否有效，基于确定的结果，输出解密的跟踪数据和从存储器接收的加密的跟踪数据之一。
附图说明
通过参照附图详细描述本发明构思的非限制性示例实施例，本发明构思的上面和其他的特征和优点将变得更加明显，其中：
图1是根据本发明构思的一些示例实施例的数据处理系统的框图；
图2是根据本发明构思的一些示例实施例的数据存储装置的框图；
图3是用于解释在图2中所示的控制器的操作的框图；
图4是示出在图3中所示的跟踪控制器的实施例的框图；
图5是示出在图4中所示的认证控制电路的实施例的框图；
图6是示出根据本发明构思的一些示例实施例的操作数据存储装置的方法的流程图；
图7A和图7B是示出根据本发明构思的一些示例实施例的操作数据存储装置的方法的流程图；
图8是示出根据本发明构思的一些示例实施例的包括数据存储装置的电子系统的实施例的框图；
图9是根据本发明构思的一些示例实施例的数据处理系统的框图；
图10是根据本发明构思的其他示例实施例的数据处理系统的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的示例实施例。
图1是根据本发明构思的一些示例实施例的数据处理系统的框图。图2是根据本发明构思的一些示例实施例的数据存储装置的框图。
参照图1和图2，根据本发明构思的一些示例实施例的数据处理系统10可包括：主机20和用于通过接口40与主机20交换命令和/或数据的数据存储装置30。
根据一些示例实施例，数据处理系统10可被实现为(但不限于)：个人计算机(PC)、台式计算机、工作站、数据中心、互联网数据中心(IDC)、存储区域网(SAN)、网络附加存储器(NAS)或者移动计算装置。
移动计算装置可被实现为(但不限于)：膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、掌上游戏机、移动互联网装置(MID)、可穿戴计算机、物联网(IoT)装置、万物互联(IoE)装置、无人机，或者电子书(e-book)。
接口40可被实现为(但不限于)：串行高级技术附件(SATA)接口、SATA快速(SATAe)接口、串行连接小型计算机系统接口(SCSI)(Serial Attached SCSI，SAS)接口、外围组件互连快速(PCIe)接口、非易失性存储器快速(NVMe)接口、高级主机控制器接口(AHCI)或者多媒体卡(MMC)接口。根据一些示例实施例，接口40可发送电信号或光信号。
主机20可通过接口40控制数据存储装置30的数据处理操作(例如，写入操作或读取操作)。
数据存储装置30可包括：控制器100和多个(两个或更多个)非易失性存储器200。数据存储装置30还可包括缓冲器160。根据一些示例实施例，数据存储装置30可被配置为使用联合测试行动组(JTAG)协议与主机20通信。
数据存储装置30可被实现为(但不限于)基于闪存的存储器装置。例如，数据存储装置30可被实现为(但不限于)：固态驱动器或固态盘(SSD)、嵌入式SSD(eSSD)、通用闪存(UFS)、多媒体卡(MMC)、嵌入式MMC(eMMC)或者管理型NAND存储器。
基于闪存的存储器装置可包括存储器单元阵列。存储器单元阵列可包括多个存储器单元。例如，存储器单元阵列可包括：二维(2D)存储器单元阵列或三维(3D)存储器单元阵列。
3D存储器单元阵列可一体地形成在具有在硅基底上或硅基底上方布置的有源区的存储器单元的阵列的一个或多个物理级中，并可包括与存储器单元的操作相关的电路。电路可形成在基底内或基底上(或上方)。术语“一体”意思是阵列的每一级的层被直接布置在阵列的每一底层级(underlying level)的层上。3D存储器单元阵列可包括垂直朝向以使得至少一个存储器单元位于另一存储器单元之上的垂直NAND串。该至少一个存储器单元可包括电荷俘获层。
控制器100可控制在主机20、缓冲器160与非易失性存储器200之间交换的命令和/或数据的传输或处理。根据一些示例实施例，控制器100可被实现为包括IC、SoC或电子电路的封装。
根据图2的实施例的控制器100可包括：主机接口110、随机存取存储器(RAM)130、中央处理器(CPU)140、缓冲器控制器150、纠错码(ECC)电路170、存储器控制器180、第一总线架构191、第二总线架构193和跟踪控制器300。
主机接口110可改变将被发送到主机20的响应和/或数据的格式，并可通过接口40将具有改变的格式的响应和/或数据发送到主机20。此外，主机接口110可从主机20接收命令和/或数据，改变接收的命令和/或数据的格式，并将具有改变的格式的命令和/或数据发送到CPU 140和/或缓冲器控制器150。根据一些示例实施例，主机接口110可包括能够发送和接收信号和/或数据的收发器。
主机接口110的结构和操作可被实现为与接口40的结构和操作一致。例如，主机接口110可被实现为(但不限于)：SATA接口、SATAe接口、SAS接口、PCIe接口、NVMe接口、AHCI、MMC接口、NAND型闪存接口或者NOR型闪存接口。
RAM 130可存储控制器100的操作所需的数据或经由由控制器100执行的数据处理操作(例如，写入操作或读取操作)产生的数据。
CPU 140可通过第一总线架构191控制主机接口110、RAM 130、缓冲器控制器150、ECC电路170、存储器控制器180和跟踪控制器300的操作。此外，CPU 140可通过第二总线架构193将在操作期间产生的数据输出到外部装置400，可将数据写入到外部存储器500或者可从外部存储器500读取数据。
这里，第一总线架构191和第二总线架构193均可被实现为(但不限于)：高级微控制器总线架构(AMBA)、高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)、高级系统总线(ASB)、AXI一致性扩展(ACE)，或者它们的组合。
CPU 140可包括一个或多个CPU，每一CPU可包括核和与核相应的跟踪电路。
CPU 140可从主机20接收命令，并可执行与接收的命令相应的数据处理操作。根据一些示例实施例，CPU 140可响应于从主机20发送的第一命令执行控制包括在控制器100中的组件的操作，并且可响应于从主机20发送的第二命令对核执行跟踪操作。随后将参照图3详细描述CPU 140的配置和操作。
缓冲器控制器150可在CPU 140的控制下将数据写入到缓冲器160或从缓冲器160读取数据。缓冲器控制器150可被称为能够控制缓冲器160的写入操作和读取操作的“控制器”或“缓冲器管理器”。
此外，缓冲器控制器150可经由直接存储器存取(DMA)使用缓冲器160直接执行与在RAM 130中存储的各个命令(例如，写入命令或读取命令)相应的数据处理操作(例如，写入操作或读取操作)。每一数据处理操作可基于每一DMA被处理。
缓冲器160可在缓冲器控制器150的控制下写入从主机20接收的数据或读取在主机20中存储的数据。根据一些示例实施例，可被实现为易失性存储器装置的缓冲器160可被实现为(但不限于)：缓冲器存储器、RAM、静态RAM(SRAM)或者动态RAM(DRAM)。
根据一些示例实施例，当控制器100和缓冲器160被实现为不同的半导体芯片时，它们可被集成为单一封装(例如，堆叠装配(PoP)、多芯片封装(MCP)或系统级封装(SiP))，但是封装的类型不限于这些示例。例如，包括缓冲器160的第一芯片可通过堆栈球(stackball)堆叠在包括控制器100的第二芯片之上。
ECC电路170可对从控制器100输出并将被存储在非易失性存储器200中的数据执行纠错码(ECC)操作，或者可对从非易失性存储器200输出的数据执行ECC操作。
存储器控制器180可在CPU 140的控制下将数据写入到非易失性存储器200或从非易失性存储器200读取数据。例如，当非易失性存储器200被实现为闪存时，存储器控制器180可执行闪存控制器的功能。
非易失性存储器200可被实现为(但不限于)闪存(例如，NAND闪存或NOR闪存)。
跟踪控制器300可基于响应于从主机20发送的第二命令执行至少一个认证控制操作的结果来控制由CPU 140执行的跟踪操作。这里，跟踪操作表示实时输出多条信息的操作，其中，所述多条信息是在包括在CPU 140中的核(或者在核上运行的固件)处理从主机20发送的第一命令时产生的。
跟踪控制器300可基于执行至少一个认证控制操作的结果将多条信息输出到外部装置400和/或外部存储器500。
外部装置400可通过端口(未示出)被连接到控制器100并可接收基于由CPU 140执行的跟踪操作的结果产生的数据。
外部存储器500可被实现为易失性存储器和/或非易失性存储器。易失性存储器可被实现为：RAM、SRAM或者DRAM。非易失性存储器可被实现为：硬盘驱动器(HDD)、NAND闪存、NOR闪存、相变RAM(PRAM)、磁阻RAM(MRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)、铁电RAM(FRAM)或者电阻式RAM(RRAM)。
图3是用于解释在图2中所示的控制器的操作的框图。参照图1至图3，CPU 140可包括多个CPU 140-1、140-2、……、140-N(其中，N为大于或等于2的整数)，多个CPU包括各自的核141-1、141-2、……、141-N和与核相应的跟踪电路143-1、143-2、……、143-N。
根据一些示例实施例，跟踪电路143-1、143-2、……、143-N以硬件的形式被实现，并且还可与在图3中所示的配置不同，被实现为CPU 140外部的单独的电路。在这种情况下，跟踪电路可被配置为包括一个或多个跟踪电路，并可对多个核141-1、141-2、……、141-N执行跟踪操作。
核141-1、141-2、……、141-N均可从主机20接收第一命令，并执行与接收的第一命令相应的数据处理操作。
与各自的核141-1、141-2、……、141-N相应的多个跟踪电路143-1、143-2、……、143-N可响应于从主机20发送的第二命令对核141-1、141-2、……、141-N执行跟踪操作。跟踪电路143-1、143-2、……、143-N可在核141-1、141-2、……、141-N的操作期间实时执行跟踪操作。
根据一些示例实施例，核141-1、141-2、……、141-N均可通过第一总线架构191控制在跟踪电路143-1、143-2、……、143-N之中的至少一个跟踪电路的操作。根据一些示例实施例，跟踪电路143-1、143-2、……、143-N均可对包括在CPU 140-1、140-2、……、140-N之中的相应CPU中的核执行跟踪操作。
跟踪控制器300可基于执行与从主机20发送的第二命令相应的至少一个认证控制操作的结果，控制跟踪电路143-1、143-2、……、143-N的跟踪操作。
在跟踪控制器300的控制下，跟踪电路143-1、143-2、……、143-N可通过第二总线架构193将经由跟踪操作产生的跟踪数据输出到外部装置400。
此外，跟踪控制器300可对通过第二总线架构193从跟踪电路143-1、143-2、……、143-N输出的数据进行加密，并将加密的数据输出到外部存储器500。当从外部存储器500读取加密的数据时，跟踪控制器300可执行对加密的数据进行解密的操作。
图4是示出在图3中所示的跟踪控制器的实施例的框图。图5是示出在图4中所示的认证控制电路的实施例的框图。在图4中，将通过示例的方式描述在图3中所示的多个核141-1、141-2、……、141-N之中的一个核141-i(其中，i为大于或等于1的整数)的操作和在跟踪电路143-1、143-2、……、143-N之中的一个跟踪电路143-j(其中，j为大于或等于1的整数)的操作。
参照图1至图5，跟踪控制器300可包括：认证控制电路310、总线控制器320、路径控制器330和加密器/解密器340。
认证控制电路310可将从主机20接收的与命令相应的认证信息AI1与内部认证信息进行比较，并可基于比较结果输出控制信号CS。根据一些示例实施例，认证控制电路310可包括：认证控制器311、种子产生器313、认证信息产生器315和比较器317。
当从主机20接收认证信息AI1时，认证控制器311可被配置为：控制种子产生器以便产生内部认证信息，并将认证信息AI1输出到比较器317。
种子产生器313输出预设的种子值SV。种子产生器313可被配置为：包括寄存器、激光熔丝(laser fuse)或者电熔丝(electrical fuse)，并可输出预设的常量或熔丝值。
认证信息产生器315基于将种子值SV应用于预定算法的结果产生内部认证信息AI2，并将产生的内部认证信息AI2输出到比较器317。
比较器317将从认证控制器311输出的认证信息AI1与从认证信息产生器315输出的内部认证信息AI2进行比较以确定认证信息AI1是否与内部认证信息AI2相同，并将比较结果输出到认证控制器311。
基于比较结果，当认证信息AI1和AI2彼此相同时，认证控制器311可输出激活的控制信号CS，并且当认证信息AI1和AI2彼此不同时，认证控制器311可输出失活的控制信号CS。
总线控制器320可响应于控制信号CS控制核141-i与跟踪电路143-j之间的路径。
总线控制器320可控制第一总线架构191，使得当输出激活的控制信号CS时，核141-i和跟踪电路143-j可彼此通信。也就是说，当输出激活的控制信号CS时，跟踪电路143-j可在核141-i的控制下对核141-i执行跟踪操作。
总线控制器320可控制第一总线架构191，使得当输出失活的控制信号CS时，阻断核141-i与跟踪电路143-j之间的路径。
路径控制器330可响应于控制信号CS控制跟踪电路143-j与外部装置400之间的路径。路径控制器330可根据控制信号CS是否已被激活来输出使能信号EN。
例如，当从认证控制器311输出激活的控制信号CS时，路径控制器330可将使能信号EN“1”输出到数据转换器195，并且当从认证控制器311输出失活的控制信号CS时，路径控制器330可将使能信号EN“0”输出到数据转换器195。
响应于使能信号EN“1”，数据转换器195可将通过第二总线架构(跟踪总线)193从跟踪电路143-j输出的跟踪数据输出到外部装置400。响应于使能信号EN“0”，数据转换器195可将虚拟数据而不是从跟踪电路143-j输出的跟踪数据输出到外部装置400。
加密器/解密器340接收通过第二总线架构193从跟踪电路143-j输出的跟踪数据，对跟踪数据进行加密，并将加密的数据输出到外部存储器500。当从外部存储器500接收加密的数据时，加密器/解密器340可响应于控制信号CS确定是否对加密的数据执行解密操作。
例如，当输出激活的控制信号CS时，加密器/解密器340可对加密的数据进行解密并通过第二总线架构193将解密的数据输出到主机20，然而当输出失活的控制信号CS时，加密器/解密器340可通过第二总线架构193将加密的数据输出到主机20而不对加密的数据进行解密。
根据一些示例实施例，多个核141-1、141-2、……、141-N中的至少一个核可通过多个跟踪电路143-1、143-2、……、143-N或者通过第二总线架构193检测跟踪数据。
图6是示出根据本发明构思的一些示例实施例的操作数据存储装置的方法的流程图。参照图2、图4和图6，在操作S110中，认证控制电路310从主机20接收认证信息AI1，并且在操作S120中，基于将预设的种子值SV应用于预定算法的结果产生内部认证信息AI2。在操作S130中，认证控制电路310将认证信息AI1与内部认证信息AI2进行比较，并且在操作S140中，确定认证信息AI1和AI2是否彼此相同。
如果在操作S140中确定认证信息AI1与内部认证信息AI2相同，则认证控制电路310输出激活的控制信号CS。
当从认证控制电路310输出激活的控制信号CS时，在操作S150中，跟踪电路143-j可在总线控制器320的控制下对核141-i执行跟踪操作。就这一点而言，跟踪电路143-j通过第二总线架构193将经由跟踪操作产生的跟踪数据输出到数据转换器195。
在操作S160中，数据转换器195确定有效的使能信号EN(例如，使能信号EN“1”)是否已从路径控制器330被输入，并且如果确定有效的使能信号EN已被输入，则在操作S170中，将跟踪数据输出到外部装置400。
如果在操作S160中确定无效的使能信号EN(例如，使能信号EN“0”)已被输入，则在操作S180中，数据转换器195将虚拟数据输出到外部装置400。
尽管在图6中所示的操作数据存储装置的方法被示出为包括控制跟踪电路143-j的跟踪操作的方法(包括操作S110至S150)和控制跟踪数据的输出的方法(操作S160至S180)，但是该方法不限于这个示例。
例如，可仅执行控制跟踪电路143-j的跟踪操作的方法，或者，可选地，可仅执行控制跟踪数据的输出的方法。
图7A和图7B是示出根据本发明构思的一些示例实施例的操作数据存储装置的方法的流程图。在图7A和图7B中，将描述包括在跟踪控制器300中的加密器/解密器340的操作。同样，可执行在图7A和图7B中所示的操作数据存储装置的方法，使得在图6中所示的操作数据存储装置的方法中包括该方法，或者可不管图6的方法独立地执行该方法。
参照图2、图4、图7A和图7B，在操作S210中，加密器/解密器340接收通过第二总线架构193从跟踪电路143-j输出的跟踪数据，并且在操作S220中，对接收的数据进行加密。在操作S230中，加密器/解密器340将加密的跟踪数据输出到外部存储器500。
接下来，在操作S310中，加密器/解密器340从外部存储器500接收加密的跟踪数据，并且在操作S320中，确定有效的控制信号CS是否已从认证控制电路310被输入。
如果确定有效的控制信号CS(例如，激活的控制信号CS)已被输入，则在操作S330中，加密器/解密器340对加密的跟踪数据执行解密操作，并且在操作S340中，通过第二总线架构193将解密的跟踪数据(也就是被加密之前的原始跟踪数据)输出到主机20。
如果在操作S320中确定无效的控制信号CS(例如，失活的控制信号CS)已被输入，则在操作S350中，加密器/解密器340通过第二总线架构193将加密的跟踪数据输出到主机20。
图8是示出根据本发明构思的一些示例实施例的包括数据存储装置的电子系统的实施例的框图。
参照图8，电子系统800可包括：处理器810、RAM 820、输入/输出(I/O)装置830、电源840和数据存储装置30。
同时，尽管未在图8中示出，但是电子系统800还可包括：用于与视频卡、声卡、存储器卡或USB装置，或者其他电子装置通信的端口。电子系统800可被实现为PC或者被实现为便携式电子装置，诸如，笔记本计算机、移动电话、个人数字助理(PDA)或相机。
可使用在图1和图2中所示的根据本发明构思的一些示例实施例的数据存储装置30作为在图8中所示的数据存储装置30。
处理器810可执行特定的计算或任务。根据一些示例实施例，处理器810可为微处理器或中央处理器(CPU)。处理器810可通过总线850(诸如，地址总线、控制总线或数据总线)与RAM 820、I/O装置830和数据存储装置30通信。根据一些示例实施例，处理器810还可被连接到扩展总线，诸如，外围组件互连(PCI)总线。
RAM 820可存储电子系统800的操作所需的数据。例如，RAM 820可被实现为：动态RAM(DRAM)、移动DRAM、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)和/或电阻式存储器(电阻式RAM：RRAM或ReRAM)。
I/O装置830可包括输入装置(诸如，键盘、小键盘或鼠标)和输出工具(诸如，打印机或显示器)。电源840可供应电子系统800的操作所需的操作电压。
图9是根据本发明构思的一些示例实施例的数据处理系统的框图。
参照图1至图9，数据处理系统1000可表示移动计算装置1000。
移动计算装置可被实现为：膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、掌上游戏机、移动互联网装置(MID)、可穿戴计算机、物联网(IoT)装置、万物互联(IoE)装置，或者电子书。
数据处理系统1000可包括：应用处理器(AP)1100、数据存储装置1200、图像传感器1300、调制解调器1400、射频(RF)收发器1450和包括触摸屏1500的显示器1550。
数据存储装置1200可指在图1中所示的数据存储装置30。控制器1210可指图1的控制器100，非易失性存储器1220可指图1的非易失性存储器200。
图像传感器1300可通过将光学图像转换为电信号来产生图像数据。
RF收发器1450可将通过天线ANT接收的RF数据发送到调制解调器1400。此外，RF收发器1450可将从调制解调器1400输出的数据转换为RF数据，并可通过天线ANT将RF数据发送到数据处理系统的外部。
调制解调器1400可处理在RF收发器1450与AP 1000之间被交换的数据。
AP 1100可控制数据存储装置1200、图像传感器1300、调制解调器1400、RF收发器1450、触摸屏1500和/或显示器1550。
AP 1100可被实现为IC、片上系统(SoC)或移动AP。
AP 1100可包括：CPU 1110、总线架构1111、存储接口1120、图像信号处理器(ISP)1130、调制解调器接口1140和显示器控制器1150。
CPU 1110可通过总线架构1111控制存储接口1120、图像信号处理器1130、调制解调器接口1140和显示器控制器1150。
总线架构1111可被实现为(但不限于)：高级微控制器总线架构(AMBA)、高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)或高级系统总线(ASB)。
存储接口1120可在CPU 1110的控制下控制与数据存储装置1200交换的数据的处理和/或传输。
ISP 1130可接收和处理从图像传感器1300输出的图像数据，并且将处理的图像数据发送到总线架构1111。
调制解调器接口1140可在CPU 1110的控制下控制与调制解调器1400交换的数据的处理和/或传输。
显示器控制器1150可在CPU 1110的控制下将将在显示器1550上显示的数据发送到显示器1550。根据一些示例实施例，显示器控制器1150和显示器1550可通过移动行业处理器接口显示器串行接口彼此交换数据。根据其他示例实施例，显示器控制器1150和显示器1550可通过嵌入式显示器端口(eDP)彼此交换数据。
触摸屏1500可将使数据处理系统1000的操作被控制的的用户输入发送到AP1100。当触摸数据处理系统1000的触摸屏1500时，可产生用户输入。CPU 1110可根据从触摸屏1500发送的用户输入来控制AP 1100、图像传感器1300和/或显示器1550的操作。
图10是根据本发明构思的其他示例实施例的数据处理系统的框图。
参照图1至图10，数据处理系统2000可包括：数据库(DB)2200、DB服务器2300、第二网络2400和多个客户端计算机2500。
数据中心、互联网数据中心或云数据中心2100可包括DB 2200和DB服务器2300。
DB 2200可包括多个数据存储装置30。数据存储装置30可被安装在机架中。各个数据存储装置30的结构和操作与上面参照图1至图5描述的数据存储装置30的结构和操作实质上相同或相似。
DB服务器2300可控制多个数据存储装置30中的每一数据存储装置的操作。DB服务器2300可通过第一网络(例如，局域网(LAN))访问第二网络2400(例如，互联网)。
多个客户端计算机2500均可通过第二网络2400访问DB服务器2300。
根据本发明构思的示例实施例，数据存储装置经由认证控制访问处理器的跟踪操作存在优势，因此提高安全性。
虽然已参照本发明构思的非限制性示例实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可在不脱离如权利要求限定的本发明构思的精神和范围的情况下，做出形式上和细节上的各种改变。

Claims (20)

1.一种数据存储装置，包括：
非易失性存储器；
控制器，被配置为接收由主机产生的第一命令和第二命令，并响应于第一命令控制非易失性存储器的操作，
其中，控制器包括，
核，被配置为接收和处理第一命令；
跟踪电路，对应于所述核，并被配置为基于当所述核处理第一命令时产生的多条信息产生和输出第一数据；
跟踪控制器，被配置为：基于执行与第二命令相应的至少一个认证控制操作的结果，控制第一数据和与第一数据不同的第二数据的输出。
2.如权利要求1所述的数据存储装置，还包括：
第一总线和第二总线，
其中，所述跟踪电路被配置为通过第一总线与所述核通信，并被配置为通过第二总线发送第一数据，
其中，跟踪控制器被配置为：基于执行所述至少一个认证控制操作的结果，阻断通过第一总线和第二总线形成的至少一个路径。
3.如权利要求1所述的数据存储装置，其中：
第二数据包括虚拟数据，
跟踪控制器被配置为：基于响应于第二命令从主机接收的认证信息，控制第一数据和第二数据的输出，使得第一数据或第二数据被输出到外部装置。
4.如权利要求3所述的数据存储装置，其中：
第二数据包括通过对第一数据进行加密产生的数据，
跟踪控制器被配置为：基于响应于第二命令从主机接收的认证信息，将第二数据输出到外部存储器装置，然后确定是否对从外部存储器装置接收的第二数据进行解密。
5.如权利要求4所述的数据存储装置，其中，跟踪控制器包括：
认证控制电路，被配置为基于将所述认证信息与内部认证信息进行比较的结果输出控制信号；
总线控制器，被配置为响应于控制信号控制在所述核与所述跟踪电路之间的第一路径；
路径控制器，被配置为响应于控制信号控制在所述跟踪电路与外部装置之间的第二路径。
6.如权利要求5所述的数据存储装置，其中，跟踪控制器还包括：
加密器/解密器，被配置为：接收第一数据并对第一数据进行加密，将加密的第一数据输出到外部存储器装置，并且响应于控制信号确定是否对从外部存储器装置接收的加密的第一数据执行解密操作。
7.如权利要求6所述的数据存储装置，其中，控制器还包括：数据转换器，被配置为响应于从路径控制器输出的使能信号将第一数据或虚拟数据输出到外部装置。
8.如权利要求6所述的数据存储装置，其中，认证控制电路包括：
种子产生器，被配置为输出预设的种子值；
认证信息产生器，被配置为基于将所述种子值应用于预定的算法的结果产生内部认证信息；
认证控制器，被配置为：基于将内部认证信息和与第二命令相应的认证信息进行比较的结果，激活控制信号。
9.如权利要求8所述的数据存储装置，其中：
跟踪控制器还被配置为：基于控制信号是否已被激活，执行所述至少一个认证控制操作，
所述至少一个认证控制操作包括：当从认证控制器输出失活的控制信号时，阻断第一路径的第一控制操作和阻断第二路径的第二控制操作。
10.如权利要求9所述的数据存储装置，其中，所述至少一个认证控制操作还包括：当从认证控制器输出失活的控制信号时，阻断对从外部存储器装置接收的加密的第一数据的解密操作的第三控制操作。
11.如权利要求1所述的数据存储装置，其中，控制器还包括：
包括所述核的多个核；
包括所述跟踪电路的多个跟踪电路，
其中，所述多个核中的每一核控制所述多个跟踪电路中的一个跟踪电路的操作，
其中，所述多个跟踪电路中的每一跟踪电路控制所述多个核中的相应核的跟踪操作。
12.一种数据处理系统，包括：
主机；
数据存储装置，连接到主机，数据存储装置包括
非易失性存储器和控制器，
其中，所述控制器，被配置为接收由主机产生的命令并响应于所述命令控制非易失性存储器的操作，
其中，所述控制器包括：
核，被配置为接收和处理所述命令；
跟踪电路，对应于所述核，并被配置为在所述核的操作期间对所述核实时执行跟踪操作；
跟踪控制器，被配置为：基于执行与所述命令相应的至少一个认证控制操作的结果，控制所述跟踪电路的跟踪操作。
13.如权利要求12所述的数据处理系统，其中，跟踪操作包括：基于在所述核的操作期间产生的多条信息产生和输出第一数据的操作。
14.如权利要求12所述的数据处理系统，其中，
数据存储装置还包括：第一总线和第二总线，
所述跟踪电路被配置为：通过第一总线与所述核通信，并通过第二总线发送第一数据，
跟踪控制器被配置为：基于执行所述至少一个认证控制操作的结果，阻断通过第一总线和第二总线形成的至少一个路径。
15.如权利要求14所述的数据处理系统，其中，基于将内部认证信息与从主机接收的认证信息进行比较的结果，所述至少一个认证控制操作包括：
第一控制操作，阻断在所述跟踪电路与所述核之间的第一路径；
第二控制操作，阻断在所述跟踪电路与外部装置之间的第二路径；
第三控制操作，当从外部存储器装置接收到加密的第一数据时，阻断对加密的第一数据的解密操作。
16.一种用于数据存储装置的控制器，包括：
跟踪电路，被配置为产生跟踪数据；
认证控制电路，被配置为从主机接收认证信息并输出控制信号；
加密器/解密器，被配置为：
接收跟踪数据并对跟踪数据进行加密，
将加密的跟踪数据输出到存储器，
从存储器接收加密的跟踪数据，
对从存储器接收的加密的跟踪数据进行解密，
确定控制信号是否有效，
基于确定的结果，输出解密的跟踪数据和从存储器接收的加密的跟踪数据之一。
17.如权利要求16所述的控制器，其中，加密器/解密器被配置为：如果确定控制信号有效，则输出解密的跟踪数据。
18.如权利要求16所述的控制器，还包括：
路径控制器，被配置为：
确定控制信号是否有效，
基于确定的结果输出使能信号；
数据转换器，被配置为：
接收跟踪数据，
响应于从路径控制器输出的使能信号，将虚拟数据或跟踪数据输出到外部装置。
19.如权利要求16所述的控制器，还包括：
核，被配置为：
从主机接收命令，
执行与所述命令相应的数据处理操作；其中，
所述跟踪电路还被配置为：对所述核执行跟踪操作，并基于当所述核处理所述命令时产生的多条信息产生跟踪数据。
20.如权利要求19所述的控制器，还包括：
总线，电连接所述跟踪电路与所述核；
总线控制器，被配置为：
确定控制信号是否有效，
基于总线控制器确定控制信号是否有效，阻断由总线形成的至少一个路径。
CN201710606111.0A 2016-07-25 2017-07-24 数据存储装置和具有数据存储装置的数据处理系统 Active CN107656698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0094372 2016-07-25
KR1020160094372A KR102538258B1 (ko) 2016-07-25 2016-07-25 데이터 저장 장치 및 이를 포함하는 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
CN107656698A true CN107656698A (zh) 2018-02-02
CN107656698B CN107656698B (zh) 2022-03-22

Family

ID=60988545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710606111.0A Active CN107656698B (zh) 2016-07-25 2017-07-24 数据存储装置和具有数据存储装置的数据处理系统

Country Status (3)

Country Link
US (1) US10360152B2 (zh)
KR (1) KR102538258B1 (zh)
CN (1) CN107656698B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10983711B2 (en) * 2018-01-04 2021-04-20 Montage Technology Co., Ltd. Memory controller, method for performing access control to memory module
US10936212B2 (en) * 2018-01-04 2021-03-02 Montage Technology Co., Ltd. Memory controller, method for performing access control to memory module
KR20200133062A (ko) * 2019-05-15 2020-11-26 삼성디스플레이 주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103238305A (zh) * 2010-05-28 2013-08-07 安全第一公司 用于安全数据储存的加速器系统
US20150169238A1 (en) * 2011-07-28 2015-06-18 Netlist, Inc. Hybrid memory module and system and method of operating the same
CN105051675A (zh) * 2013-03-20 2015-11-11 亚马逊技术股份有限公司 复制目标服务
US20160188349A1 (en) * 2008-05-02 2016-06-30 Microsoft Technology Licensing, Llc Client Authentication During Network Boot

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6142683A (en) 1997-04-08 2000-11-07 Advanced Micro Devices, Inc. Debug interface including data steering between a processor, an input/output port, and a trace logic
US7080283B1 (en) 2002-10-15 2006-07-18 Tensilica, Inc. Simultaneous real-time trace and debug for multiple processing core systems on a chip
JP4533682B2 (ja) * 2004-06-29 2010-09-01 株式会社東芝 トレース解析装置およびトレース解析方法
US9038070B2 (en) 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture
US7730545B2 (en) 2005-05-23 2010-06-01 Arm Limited Test access control for secure integrated circuits
US7334173B2 (en) 2005-06-28 2008-02-19 Transmeta Corporation Method and system for protecting processors from unauthorized debug access
CN101238381A (zh) 2005-08-10 2008-08-06 Nxp股份有限公司 测试包含秘密信息的集成电路的方法
US8099629B2 (en) 2006-07-14 2012-01-17 Marvell World Trade Ltd. System-on-a-chip (SoC) test interface security
US7886150B2 (en) 2007-05-11 2011-02-08 Mips Technologies, Inc. System debug and trace system and method, and applications thereof
GB2453174B (en) * 2007-09-28 2011-12-07 Advanced Risc Mach Ltd Techniques for generating a trace stream for a data processing apparatus
US9141776B2 (en) 2008-04-30 2015-09-22 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure hardware analysis
US20100088760A1 (en) 2008-10-06 2010-04-08 Texas Instruments Incorporated Debug security logic
US7906983B2 (en) 2008-12-08 2011-03-15 Intuitive Research And Technology Programmable logic device having an embedded test logic with secure access control
US8276199B2 (en) 2009-04-09 2012-09-25 Freescale Semiconductor, Inc. Method and device for secure test port authentication
KR101554326B1 (ko) 2009-05-21 2015-09-18 삼성전자주식회사 저장 장치 및 그것의 동작 방법
KR101698211B1 (ko) * 2010-05-07 2017-01-19 삼성전자주식회사 저장 장치의 인증 방법, 기계로 읽을 수 있는 저장 매체 및 호스트 장치
GB2483509B (en) * 2010-09-13 2017-08-02 Advanced Risc Mach Ltd Data processing apparatus, trace unit and diagnostic apparatus
US9274169B2 (en) 2012-03-25 2016-03-01 Intel Corporation Asynchronous programmable JTAG-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic
JP2014119953A (ja) * 2012-12-17 2014-06-30 Renesas Electronics Corp コンピュータ及び割り込みサービスルーチンの実行方法
US9524227B2 (en) * 2014-07-09 2016-12-20 Intel Corporation Apparatuses and methods for generating a suppressed address trace

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160188349A1 (en) * 2008-05-02 2016-06-30 Microsoft Technology Licensing, Llc Client Authentication During Network Boot
CN103238305A (zh) * 2010-05-28 2013-08-07 安全第一公司 用于安全数据储存的加速器系统
US20150169238A1 (en) * 2011-07-28 2015-06-18 Netlist, Inc. Hybrid memory module and system and method of operating the same
CN105051675A (zh) * 2013-03-20 2015-11-11 亚马逊技术股份有限公司 复制目标服务

Also Published As

Publication number Publication date
KR20180011671A (ko) 2018-02-02
KR102538258B1 (ko) 2023-05-31
US10360152B2 (en) 2019-07-23
CN107656698B (zh) 2022-03-22
US20180024927A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US10534560B2 (en) Data storage device and data processing system having the same
US10496281B2 (en) Data storage device, data processing system and method of operation
US20230139330A1 (en) Storage device for a blockchain network based on proof of space and system including the same
CN107193486A (zh) 数据存储设备和包括该数据存储设备的数据处理系统
US20170031615A1 (en) Method of operating data storage device and method of operating system including the same
CN107103256A (zh) 存储装置、与其通信的主机以及包括其的电子装置
US20150347016A1 (en) Input/output virtualization (iov) host controller (hc) (iov-hc) of a flash-memory-based storage device
CN107656698A (zh) 数据存储装置和具有数据存储装置的数据处理系统
US10416886B2 (en) Data storage device that reassigns commands assigned to scale-out storage devices and data processing system having the same
KR102397582B1 (ko) 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 이의 작동 방법
US11847209B2 (en) Memory device and system
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20230152993A1 (en) Storage device
US20220197510A1 (en) Storage device for executing processing code and operating method of the storage device
KR20160123706A (ko) 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US9311257B2 (en) Semiconductor memory device, memory system and method of operating the same
US11550906B2 (en) Storage system with separated RPMB sub-systems and method of operating the same
US20210064622A1 (en) Address search circuit and method of semiconductor memory apparatus and controller therefor
US20170031633A1 (en) Method of operating object-oriented data storage device and method of operating system including the same
US20230144135A1 (en) Trusted computing device and operating method thereof
US11914879B2 (en) Storage controller and storage system comprising the same
CN108417232A (zh) 数据存储装置及其操作方法
US20230153441A1 (en) Storage device and operating method of storage device
US20240045958A1 (en) Anti-malware algorithm and hw/fw for internal ssd health and storage space protection against cyber-attacks
US20220187997A1 (en) System, device, and method for writing data to protected region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant