CN103490799B - 接收电路、时钟恢复电路和通信系统 - Google Patents

Abstract

本发明公开了一种接收电路、时钟恢复电路和通信系统。在不牺牲通信距离的情况下，以小的电路尺寸实现高数据速率磁耦合通信。接收数据获取电路对接收信号执行判定反馈均衡处理以获得整形信号，并且还根据采样时钟以等于或高于自谐振频率的采样速率来执行对整形信号的采样，以获得数据采样。中间点采样获取电路在接收数据获取电路的采样时刻的中间时刻执行对接收信号的采样，以获得中间点采样。相位调整电路基于数据采样和中间点采样来对采样时钟的相位进行调整。

Description

接收电路、时钟恢复电路和通信系统

相关申请的交叉引用

2012年6月7日提交的包括说明书、附图和摘要的日本专利申请No.2012-129969的公开的全部内容通过引用合并于此。

技术领域

本发明涉及用于利用经由变压器的磁耦合来传送信号的磁耦合通信技术。

在近距离非接触通信领域中，公知的是使用经由变压器的磁耦合的通信（以下称为“磁耦合通信”）。在这种类型的通信系统中，变压器包括线圈，每个线圈包括电感器。传输侧以根据传输数据的数据速率的脉冲间隔，通过传送用于驱动电感器的传输脉冲来将传输数据传送到接收侧。

图17示出了在磁耦合通信系统中的传输数据、传输脉冲以及由接收侧接收到的信号（接收信号）的关系。

在图17中，Rb表示传输数据的数据速率。如图17中所示，在磁耦合通信系统中，值1或0被处理为单个数据符号，该数据符号的传输间隔（脉冲间隔）是“1/Rb”。传输侧根据传输数据的值来输出传输脉冲。如示，对于传输脉冲的波形，振幅针对值1的传输数据而在正侧变大，而振幅针对值0的传输数据而在负侧变大。另外，对于接收信号，与传输脉冲的前沿相对应的振幅产生，并且由于使振幅稳定需要预定时间，所以在接收信号中出现了失真。上述预定时间通过传送侧和接收侧的电感器的自谐振频率来进行确定。

图18示出了在传统磁耦合通信系统中的数据速率Rb与电感器的谐振频率fL之间的关系。如图18所示，公知的是，对于传统通信系统，为了防止由于接收信号的波形的失真而导致的数据符号之间的干扰，数据速率Rb被限制为等于或低于电感器的自谐振频率的约1/3（非专利文献4：S.Kawai，H.Ishikuro和T.Kuroda的“A2.5Gb/s/ch4PAM inductive-coupling transceiver for non-contact memory card”，2010年IEEE国际固态电路会议技术论文摘要（ISSCC），2010，第264-265页）。

已经提出了用于增加磁耦合通信系统中的通信速度的各种技术（非专利文献1：N.Miura，D.Mizoguchi，M.Inoue，K.Niitsu，Y.Nakagawa，M.Tago，M.Fukaishi，T.Sakurai和T.Kuroda的“A1Tb/s3W inductive-coupling transceiver for3D-stacked inter-chipand data link”，IEEE固态电路杂志，2007年，第42卷，第111-122页；非专利文献2：N.Miura，D.Mizoguchi，M.Inoue，T.Sakurai和T.Kuroda的“A195-Gb/s 1.2-W inductiveinter-chip wireless superconnect with transmit power control method for3-D-stacked system in a package”，IEEE固态电路杂志，2006年，第41卷，第23页；非专利文献3：N.Miura，D.Mizoguchi，T.Sakurai和T.Kuroda的“Analysis and design of inductivecoupling and transceiver circuit for inductive inter-chip wirelesssuperconnect”，IEEE固态电路杂志，2005年第40卷，第829页；以及非专利文献4）。例如，非专利文献1公开了一种通过提供多个变压器并且形成多个并行信道来提高通信速度的技术。

替代地，考虑通过提高电感器的自谐振频率来提高通信速度的技术。

发明内容

然而，通过提供多个变压器来形成多个信道的技术的问题在于，电路尺寸与传送侧和接收侧二者处的信道数目成比例地增长。

另外，虽然为了提高电感器的谐振频率而有必要减小电感器的直径，但是存在下述问题：因为信号传输距离与电感器的直径相当，所以在利用提高电感器的自谐振频率的技术的情况下通信距离变短。

本发明的一方面是一种接收电路，该接收电路经由通过在传送侧和接收侧处的电感器的磁耦合所形成的传输路径来接收与传输数据相对应的信号，该传输数据具有等于或高于电感器的自谐振频率的数据速率。该接收电路具有接收数据获取电路和时钟恢复电路。

接收数据获取电路对接收信号执行判定反馈均衡处理以获得整形信号，并且根据采样时钟以与数据速率相同的采样速率来执行对整形信号的采样以获得数据采样。

该时钟恢复电路具有中间点采样获取电路和相位调整电路，该时钟恢复电路对采样时钟进行校正，使得接收数据获取电路在适当的采样时刻执行采样。

中间点采样获取电路在接收数据获取电路的采样时刻的中间时刻执行对接收信号的采样以获得中间点采样。

相位调整电路基于数据采样和中间点采样来对采样时钟的相位进行调整。

应该注意，用方法或设备替代上述方面的接收电路的表示、具有接收电路的通信系统、与接收电路相对应的传送电路以及具有接收电路的时钟恢复电路等作为本发明的各方面也是有效的。

利用根据本发明的技术，可以在不牺牲通信距离的情况下实现具有小的电路尺寸的高数据速率磁耦合通信。

附图说明

图1是第一技术原理的说明图；

图2是第二技术原理的说明图；

图3是第二技术的效果的说明图（部分1）；

图4是第二技术的效果的说明图（部分2）；

图5是传统时钟相位校正技术的说明图；

图6是第三技术原理的说明图（部分1）；

图7是第三技术原理的说明图（部分2）；

图8是第三技术原理的说明图（部分3）；

图9是第三技术原理的说明图（部分4）；

图10示出了根据第一实施例的磁耦合通信系统；

图11示出了图10所示的磁耦合通信系统中的接收数据获取电路和中间点采样获取电路的示例性配置；

图12示出了图10所示的磁耦合通信系统中的相位调整电路的示例性配置；

图13示出了图12所示的相位调整电路中的相位比较电路的示例性配置；

图14是图13所示的相位比较电路的示例性示图；

图15示出了图13所示的相位比较电路中的比较执行电路的示例性配置；

图16示出了根据第二实施例的磁耦合通信系统中的传输数据的示例性格式；

图17是磁耦合通信系统的示例性示图；以及

图18示出了传统磁耦合通信系统中的电感器的自谐振频率与传输数据的数据速率之间的关系。

具体实施方式

在下文中，参考附图对本发明的实施例进行说明。为了使说明清楚，将在适当时缩短或简化以下描述和附图。在用于对实施例进行说明的所有附图中，作为原则，对相同元件附予相同的附图标记，并且在需要时省略对其的重复说明。

在对本发明的磁耦合通信技术的特定实施例进行描述之前，首先对根据本发明的三个技术原理进行说明。

<第一技术>

传输侧以等于或高于电感器的自谐振频率的传输数据的数据速率的数据速率来传送驱动电感器的传输脉冲。

图1示出了当应用第一技术时在传输数据的数据速率Rb与电感器的自谐振频率fL之间的示例性关系。在图1所示的示例中，数据速率Rb高于电感器的自谐振频率fL。

换句话说，通过第一技术，传输侧以比传送侧和接收侧的电感器自谐振频率更高的数据速率向单个变压器输出传输脉冲。以这种方式，没有必要提供并联的多个电感器，并且因此可以以小的电路尺寸来实现高速通信。另外，因为没有必要减小电感器的直径，因此也不会牺牲通信距离。

通过如上所述的传统磁耦合通信系统，为了防止由于接收信号的波形的失真而导致的数据符号之间的干扰，数据速率Rb被限制为等于或低于约电感器的自谐振频率的约1/3。因此，如第一技术，将数据速率Rb设定为等于或高于自谐振频率fL造成了接收信号中的数据符号之间的干扰。第二技术解决了该问题。

<第二技术>

第二技术用于即使数据速率Rb等于或高于自谐振频率fL也正确地获得接收数据。具体地说，接收侧对接收信号执行校正处理以消除数据符号之间的干扰，并且以与数据速率Rb相似的采样速率来执行对通过校正处理所获得的整形信号的采样，以获得数据采样。这些数据采样形成了接收侧所获得的数据（接收数据）。

对接收信号执行的校正处理是判定反馈均衡处理。上述处理具体地是使各个信号与到当前周期的接收信号相加的处理，该各个信号是通过使均衡系数分别乘以从紧接在当前周期的接收信号之前的n个周期（n：等于或大于1的整数）的接收信号所获得的数据采样（在下文中称为“校正信号”）来获得的。

例如，可以通过诸如最小二乘法的公知自适应均衡方法来预先设设定或者时常更新均衡系数。

另外，n的值与在数据速率Rb和电感器的自谐振频率fL之间的比率“Rb/fL”以及电感器的Q因数相关。“Rb/fL”越大，影响当前周期的接收信号之前的接收信号的数目就越大。Q因数越大，使接收信号的振幅稳定所花费的时间就越长。因此，根据“Rb/fL”来确定n，并且由此，“Rb/fL”越大并且电感器的Q因数越大，n就越大。

以传送单个比特的情况为例来详细描述第二技术原理。这里，假定单个比特的值是“1”。应该注意，传送单个比特是指在传送了一个比特之后不执行传输。

图2示出了该情况的接收信号与对于各个后续周期的接收信号而从接收信号获得的校正信号和整形信号的关系。图2中的T1，T2...指示接收侧的采样时刻，其中采样时刻之间的间隔是“1/Rb”。

虽然在接收波形中的采样时刻T1处确定的“1”与传送的单个比特相对应，但是可以看到，由于最初没有信号的周期2、3、4、5中的单个比特而导致也生成了信号。

因此，在以1和1的顺序传送2比特数据“1”而不是单个比特的情况下，虽然除非电压变为等于或高于在采样时刻T2的确定阈值否则无法获得正确的数据采样“1”，但是由于先前值“1”的数据符号的干扰而导致电压在时刻T2降低得接近0，并且因此，在时刻T2处的采样值变为“-1”，这引起了错误确定。

因此，作为按原样对周期2的接收信号进行采样，本发明的第二技术对接收信号进行校正以获得整形信号，并且执行对整形信号的采样。具体地说，校正是添加具有矩形波形的校正信号的处理，该矩形波形是通过使周期1的数据采样的值（1）乘以均衡系数来获得的。如在图2中可以看到，在周期2中，通过对在采样时刻T2的接收信号进行校正所获得的整形信号的信号电平近似等于不存在信号时的信号电平。在这种情况下，通过使周期1的数据采样的值“1”乘以正的均衡系数来生成正的校正信号。

因此，因为在以1和1的顺序传送2比特数据“1”的情况下，在采样时刻T2处抑制了由于周期1的数据符号而导致的干扰，因此电压变得更接近原始电压，并且由此可以获得正确的采样值“1”。

类似地，可以通过添加校正信号来在周期3的接收信号中抑制由于周期1的数据符号而导致的干扰，该校正信号是通过使周期1的数据采样的值（1）乘以均衡系数来获得的。在这种情况下，通过使周期1的数据采样的值“1”乘以负的均衡系数来生成负的校正信号。

以该方式，可以从周期2之后的各个周期的接收信号中除去具有值“1”的传输数据的影响。

在图2所示的示例中，周期1的数据的影响作用直至周期5。在这种情况下，将值4设定为上述n就足够了。换句话说，在校正处理中，将4个校正信号添加到当前周期的接收信号，该4个校正信号是通过使从4个紧接在前的周期中的接收信号所获得的数据采样分别乘以均衡系数来获得的。

在上面的描述中，带符号的值被解释为数据采样的值。换句话说，具有逻辑值“1”的传输数据与值“1”的数据采样相对应，并且具有逻辑值“0”的传输数据与值“-1”的数据采样相对应。另外，在下面的描述中，假定数据“1”和“0”分别与值“1”和“-1”相对应。

从接收信号的眼状图案（eye pattern）和通过对接收信号进行校正所获得的整形信号的眼状图案中，上述第二技术进行的校正处理的效果是显而易见的。参考图3和图4来进行描述。

图3示出了不执行上述校正处理的情况的眼状图案；换句话说，图3是接收信号的眼状图案。如在图3中可以看到，由于波形的失真而导致接收信号的眼状图案的眼睛（eye）闭合。对于这种信号，难以确定采样时的信号电平。

图4示出了整形信号的眼状图案。如在图4中可以看到，利用整形信号来校正波形的失真而使眼睛开大。因此，易于确定采样时的整形信号的信号电平。应该注意，如图4所示，整形信号2是二进制信号。

换句话说，第二技术通过对接收信号执行校正处理来去除在接收信号中出现的失真。因此，利用通过校正处理所获得的整形信号来抑制数据符号之间的干扰，并且由此可以获得正确的接收数据。

<第三技术>

如图4所示，根据第二技术可以获得良好的眼状图案。为了从具有这种眼状图案的信号（整形信号）获得正确的数据，采样时刻优选地在眼睛开口的中心。

为了获得正确的采样时刻，可以想到，例如，传送侧输出传输脉冲并且还传送采样时钟。接收侧对接收信号进行校正，并且还在时钟所指示的采样时刻（例如，时钟的上升沿）执行对整形信号的采样。

然而，利用上述方法，传送侧必须传送时钟，并且还需要用于传送时钟的传输路径。第三技术是所谓的时钟恢复技术，该技术在不使用上述方法的情况下对接收侧的时钟进行校正，使得采样时刻变为正确的。

在对第三技术进行说明之前，首先描述传统的公知时钟恢复技术。作为这种技术的示例，将描述使用亚历山大相位检测（Alexander phase detection）的时钟恢复。

例如，假定存在图5所示的两个周期的信号。该两个周期的信号分别表示不同值。考虑下述情况：根据具有与信号的数据速率相同频率的时钟来在时钟的一个边沿处，例如上升沿处，执行对信号的采样。

如果时钟相位是正确的，那么通过在时钟的第一上升沿和第二上升沿（T1、T2）进行采样所获得的值分别是“1”和“-1”。

如果时钟相位过于超前，那么将采样时刻设定在时刻T1与T2之间的中间时刻t1处造成了在时刻0T1和时刻t1二者处相同的采样值“1”。

相反，如果时钟相位过于滞后，那么在时刻t1和时刻T2二者处获得相同采样值“-1”。

换句话说，可以通过将指示彼此不同的值的在两个连续周期的信号的相应采样时刻所采样的值与在中间时刻所采样的值进行比较来检测时钟的相位移动。

根据亚历山大相位检测的时钟恢复基于上述内容。具体地说，如果两个连续周期的信号的采样值相同，则不执行相位调整。另一方面，如果两个连续周期的信号的采样值不同并且中间时刻的采样值与前一信号的采样值相同，则确定提前时钟并且延迟时钟相位。相反，如果两个连续周期的信号的采样值不同并且中间时刻的采样值与后一信号的采样值相同，则确定时钟滞后并且提前时钟相位。

假定这种时钟恢复方法具有转换（transition）模式，使得指示彼此不同的值的两个连续周期的信号的电压在从前一信号的采样时刻至后一信号的采样时刻的时段内在相同方向（上升方向或者下降方向）上发生变化，并且在两个周期的信号的采样时刻的中间时刻接近0。

然而，虽然因为本发明的第二技术通过将具有矩形波形的校正信号添加到接收信号来获得整形信号而因此可以将采样时刻的电压值校正为正确的电压值，但是采样时刻之间的上述转换模式可能崩溃。

图6示出了与根据第二技术获得的传输数据“10100111”的模式相对应的整形信号。如所说明的，因为在两个连续采样时刻之间存在多于一个的电压变化方向，因此可能存在电压变为0的多个点（在下文中称为“转换点”）。

因此，无法通过将在中间时刻进行采样所获得的采样值与在前一采样时刻和后一采样时刻所获得的采样值（数据采样）作比较来确定时钟移位的存在。

因此，为了在接收侧执行时钟恢复，本发明的第三技术在数据的采样时刻的中间时刻执行对校正之前的接收信号的采样，而不是对整形信号的采样。然后，第三技术基于通过对整形信号进行采样所获得的数据采样以及通过对接收信号进行采样所获得的采样（在下文中称为“中间点采样”）来对时钟进行校正。在下文中，详细描述第三技术。

作为细致研究和探索的结果，本发明人发现，如果多段连续的传输数据的组合具有特定模式，则在校正之前的接收信号中存在一个电压转换方向并且从该段传输数据的最后数据的采样时刻至下一采样时刻仅存在一个转换点。

作为示例，以下将提供对单个数据符号影响4个紧接在后的数据符号的情况。

图7单独地说明当连续传送4比特数据“1110”时由于对4比特数据中的每一个的传输而导致的接收信号中的分量。在附图中，S0（细实线）、S1（粗实线）、S2（细虚线）和S3（粗虚线）分别指示由于每个数据的传输而导致的分量。S0、S1、S2和S3的叠加是接收信号。

根据本发明的第二技术，作为对通过对接收信号进行校正所获得的整形信号进行采样的结果，在与每个数据相对应的采样时刻（T0、T1、T2、T3）获得数据采样1、1、1和0。

在紧接在4比特数据的最后数据“0”之后的中间时刻t0中，注意力集中于分量S0至S3对接收信号的影响。

如所说明的，在中间时刻t0，由于“1110”的第一数据比特“1”的影响（分量S0）而导致接收信号的电压上升。由于第二数据比特“1”的影响（分量S1）而使接收信号的电压下降。另外，由于第三数据比特“1”的影响（分量S2）而使接收信号的电压上升。另外，由于第四数据比特“0”的影响（分量S3）而使接收信号的电压下降。

因此，作为消除由于分量S0至S3而导致的接收信号的上升和下降的抵消的结果，接收信号的电压在中间时刻t0变得接近0，并且接收信号的电压在从采样时刻T3经过中间时刻t0至下一采样时刻的时段内单调上升。

图8以叠加的方式示出了与传输数据的模式“1110”相对应的多个提取的接收信号。如所说明的，在这种情况下，电压从“1110”的最后数据比特“0”的采样时刻单调上升以在中间时刻t0变得接近约0。

如图8所示，电压的上升曲线从中间时刻t0附近进行分支。这通过数据“1110”的下一数据比特是“1”还是“0”来进行确定。

在下文中，诸如“1110”的数据模式被称为“上升模式”，在该数据模式中，电压从与最后数据相对应的采样时刻开始单调上升，并且在紧接在采样时刻之后的中间时刻t0变得接近0。

由于相似的原因，“0010”和“1000”也是上升模式，这已经通过实验进行了确认。

从上述上升模式的最后数据的采样时刻之后的接收信号的转换模式，可以在阈值为0的情况下，基于通过而在中间时刻t0执行采样所获得的采样值（中间点采样）来确定采样时刻的移位。

例如，如果因为接收信号在中间时刻t0超过0而导致中间点采样变为“1”，则可以确定采样的时刻滞后。相反，如果因为接收信号在中间时刻t0等于或低于阈值而导致中间点采样变为“-1”，则可以确定采样的时刻提前。

通过对用于根据这种确定结果来获得数据采样的时钟以及用于获得中间点采样的时钟相位进行调整，可以适当地校正采样时刻。

在上文中，已经描述了使用具有上升模式的数据序列进行时钟恢复的方法。代替上升模式，可以使用具有下降模式的数据序列。具有下降模式的数据序列是指接收信号的电压从数据序列的最后数据的采样时刻开始单调下降并且在紧接在最后数据的采样时刻之后的中间时刻变得接近0的数据序列。

因为这种下降模式存在的原理与上升模式的原理相似，因此这里省略其详细描述。在本示例的情况下，已经通过实验确认了“1101”、“0111”和“0001”为下降模式。

图9以叠加的方式示出了与作为示例性下降模式的传输数据“0001”相对应的多个提取的接收信号。如所说明的，在这种情况下，电压从“0001”的最后数据“1”的采样时刻开始单调下降并且在中间时刻t0变得接近约0。

注意，如图9所示，电压的下降曲线从中间时刻t0附近进行分支。与图8所示的上升模式的情况相似，这也是通过数据“0001”的下一数据是“1”还是“0”来确定的。

使用下降模式的时钟恢复的方法如下。

如果作为在阈值为0的情况下在紧接在下降模式的多段数据的最后数据的采样时刻之后的中间时刻执行采样的结果，中间点采样变为“1”，则确定采样的时刻要提前，而如果中间点采样变为“-1”，则确定采样的时刻要滞后。然后，根据确定的结果来调整时钟相位就足够了。

如这样描述的，根据本发明的第三技术，可以在磁耦合通信系统的接收侧处执行时钟恢复，在该磁耦合通信系统中，传送侧以等于或高于电感器的自谐振频率的数据速率执行传输，并且接收侧对接收信号进行校正以获得整形信号并且还以与数据速率相同的采样速率来执行对整形信号的采样以获得数据采样。

这里，可以通过紧接在中间点采样之前的多个数据采样具有上述上升模式还是下降模式，来确定是否基于中间点采样来对时钟相位进行校正。

此外，可以在接收侧处从多个连续数据采样的组合确定数据采样具有上升模式还是下降模式。

此外，磁耦合通信系统可以被预先布置为使得传送侧以预定频率传送上升模式或下降模式，并且接收侧根据上述频率来对时钟相位进行校正。

虽然在上文中例示了上升模式和下降模式，但是包括在上升模式中的数据段的数目以及其各个值并不局限于上述示例并且可以根据磁耦合通信系统的配置而不同，磁耦合通信系统诸如电感器的Q因数、数据速率Rb与电感器的自谐振频率之间的比率“Rb/fL”等。熟悉磁耦合通信系统的磁耦合通信系统的开发者可以在开发时适当地执行设定等。

随后，将具体说明已经实现了上述技术的磁耦合通信系统。

<第一实施例>

图10示出了根据第一实施例的磁耦合通信系统100。磁耦合通信系统100包括传送设备110和接收设备130。传送设备110具有电感器112和传送电路114，并且接收设备130具有电感器132、接收数据获取电路200、中间点采样获取电路300、以及相位调整电路400。电感器112和电感器132形成传输路径120。

传送电路114通过输出驱动电感器112的传输信号来传送传输数据。在第一实施例中，传输数据的数据速率Rb等于或高于电感器112和电感器132的自谐振频率fL，并且传送电路114以数据速率Rb输出传输信号。换句话说，传送电路114是本发明的第一技术的应用。

在接收设备130中，将经由电感器132获得的接收信号SR输入到接收数据获取电路200和中间点采样获取电路300。

具有加法单元210和采样单元280的接收数据获取电路200对接收信号SR执行判定反馈均衡处理以获得整形信号SS，并且还根据第一时钟CLK1执行对整形信号SS的采样以获得数据采样DS。这些数据采样DS形成接收数据。第一时钟CLK1的频率与数据速率Rb相似，并且采样单元280在第一时钟CLK1的上升沿执行采样。换句话说，采样单元280的采样速率与数据速率Rb相似。加法单元210从接收信号SR生成整形信号SS，并且从采样单元280生成反馈信号FB，并且采样单元280从整形信号SS获得数据采样DS或反馈信号FB。下面将描述反馈信号FB的详情。

中间点采样获取电路300具有延迟单元310和采样单元380。延迟单元310延迟接收信号SR，以获得延迟的接收信号SD并且将其输出到采样单元380。

采样单元380在第二时钟CLK2的上升沿执行对延迟的接收信号SD的采样。第二时钟CLK2是从使第一时钟CLK1的相位反转获得的时钟。因此，采样单元380的采样时刻是采样单元280的采样时刻的中间时刻。在下文中，采样单元380所获得的采样值MS被称为中间点采样。

相位调整电路400将第一时钟CLK1和第二时钟CLK2分别供应到采样单元280和采样单元380，并且还基于来自接收数据获取电路200的数据采样DS以及来自中间点采样获取电路300的中间点采样MS来对第一时钟CLK1和第二时钟CLK2的相位进行调整，使得采样单元280在正确的采样时刻执行采样。

在接收设备130中，中间点采样获取电路300和相位调整电路400形成时钟恢复。

图11示出了接收设备130中的接收数据获取电路200和延迟单元310的特定示例性配置。

接收数据获取电路200中的加法单元210具有串联耦合的多级（例如，4级）加法器222、224、226、228；分别耦合到加法器的4个乘法器232、234、236、238；以及分别耦合到乘法器的4个异或电路242、244、246、248。

加法器222使接收信号SR与乘法器232的输出相加，并且将所获得的信号输出到下一级的加法器224。

加法器224使前一级的加法器222的输出与乘法器234的输出相加，并且将所获得的信号输出到下一级的加法器226。

加法器226使前一级的加法器224的输出与乘法器236的输出相加，并且将所获得的信号输出到下一级的加法器228。

加法器228使前一级的加法器226的输出与乘法器238的输出相加，并且将所获得的信号输出到采样单元280。如通过以下说明将显而易见的，加法器228所获得的信号是整形信号SS。

均衡系数W4、W3、W2和W1分别被输入到乘法器232、234、236和238，并且反馈信号F4、F3、F2和F1也分别被输入到乘法器232、234、236和238。应该注意，反馈信号F4、F3、F2和F1是“1”或者“-1”。每个乘法器使对其输入的均衡系数（W4、W3、W2和W1中的一个）与反馈信号（F4、F3、F2和F1中的一个）相乘，并且将该结果输出到与之耦合的加法器（加法器222、224、226和228中的一个）。

注意，均衡系数W4、W3、W2和W1是正值，该正值是绝对值。

均衡系数码K4、K3、K2和K1分别被输入到异或电路242、244、246和248，并且来自采样单元280的反馈信号FB4、FB3、FB2和FB1也分别被输入到异或电路242、244、246和248。

例如，在图2所示的对接收信号进行校正的判定反馈均衡处理中，将要输入到与在最后一级的加法器228相对应的异或电路248的均衡系数码K1设定成“-1”。另外，均衡系数码K4至K1交替地设定为“1”或“-1”。换句话说，均衡系数码K1、K2、K3和K4分别是“-1”、“1”、“-1”和“1”。

来自采样单元280的反馈信号FB4、FB3、FB2和FB1是“1”或者“-1”。如果输入的均衡系数码是“1”，则异或电路242至248按原样将输入的反馈信号输出到乘法器。另一方面，如果输入的均衡系数代码是“-1”，则异或电路242至248使输入的反馈信号的符号反转并且将其输出到乘法器。

例如，因为要输入到异或电路248的均衡系数码K1是“-1”，所以如果反馈信号FB1是“1”，则异或电路248输出“-1”，并且如果反馈信号FB1是“-1”，则输出“1”。另外，例如，因为要输入到异或电路246的均衡系数码K2是“1”，所以如果反馈信号FB2是“1”，则异或电路246输出“1”，并且如果反馈信号FB2是“-1”，则输出“1”。

在采样单元280中，采样电路282和触发器（FF）284至286在第一时钟CLK1的上升沿处操作。

具体地说，采样电路282在作为基准电压的预先设定的确定阈值的情况下，在第一时钟CLK1的上升沿执行对来自加法器228的整形信号SS的采样，并且获得并且保持“1”或者“-1”的数据采样DS。保持在采样电路282中直至上升沿的数据采样DS被输出到相位调整电路400和FF284，并且还作为反馈信号FB1被输出到异或电路248。

FF284在第一时钟CLK1的上升沿输出保持的数据采样DS，并且还锁存并且保持从采样电路282输出的数据采样DS。将从FF284输出的数据采样DS输出到FF286，并且还作为反馈信号FB2输出到异或电路246。

类似地，FF286锁存并且输出在第一时钟CLK1的上升沿从采样电路284输出的数据采样DS。将从FF286输出的数据采样DS输出到FF288，并且还作为反馈信号FB3被输出到异或电路244。

另外，FF288锁存并且输出在第一时钟CLK1的上升沿从采样电路286输出的数据采样DS。将从FF288输出的数据采样DS作为反馈信号FB4输出到异或电路242。

利用具有加法单元210和采样单元280的接收数据获取电路200的这种配置，每个周期的整形信号SS是下述信号，该信号是通过将从紧接在讨论中的周期之前的n个周期（这里，n=4）的数据采样DS计算的以及校正信号以及根据接收4个数据采样DS的顺序分别设定的均衡系数及其符号与讨论中的周期的接收信号SR相加获得的。

换句话说，接收数据获取电路200实现了本发明的第二技术，通过该技术，作为在第一时钟CLK1的上升时刻对每个周期的整形信号SS进行采样的结果，如果第一时钟CLK1的相位是正确的，则可以获得正确的数据采样DS。

随后，将描述中间点采样获取电路300的特定示例。在中间点采样获取电路300中，延迟单元310是延迟接收信号SR以便于对来自加法单元210的延迟的接收信号SD和整形信号SS的时刻进行调整的电路。

如图11所示，延迟单元310具有串联耦合的4级加法器322、324、326和328、分别耦合到这些加法器的4个乘法器332、334、336和338。要输入到各个乘法器的系数及其符号是0。

换句话说，延迟单元310是具有与加法单元210几乎相似的配置的伪加法单元。

中间点采样获取电路300中的采样单元380在第二时钟CLK2的上升沿执行对延迟的接收信号SD的采样，以获得中间点采样MS。采样单元380在采样时具有阈值“0”。

图12示出了相位调整电路400。如所说明的，相位调整电路400具有相位比较电路410、相位控制电路480以及调整执行电路490。

数据采样DS和中间点采样MS所输入到的相位比较电路410输出上信号（UPsignal）和下信号（DOWN signal）。在第一实施例的磁耦合通信系统100中，从相位比较电路410输出的上信号和下信号具有多个比特（例如，8个比特）。

相位控制电路480根据来自相位比较电路410的每一个都具有多个比特的上信号和下信号来生成指示提前或延迟第一时钟CLK1和第二时钟CLK2的相位的相位控制信号CTR，并且将该控制信号CTR输出到调整执行电路490。

调整执行电路490根据相位控制信号CTR来执行对第一时钟CLK1和第二时钟CLK2的相位的相似的调整。

图13示出了相位比较电路410的示例性配置。相位比较电路410具有并行化电路412、并行化电路414以及比较执行电路420。

并行化电路412具有“1：8”分接器（demultiplexer）413，对该“1：8”分接器413输入数据采样DS（1比特），并且将数据采样并行化为多个比特（这里，8个比特）。

并行化电路414具有“1：8”分接器415，对该“1：8”分接器415输入中间点采样MS（1比特），并且将中间点采样并行化为多个比特。

图14示出了通过并行化电路412并行化的数据采样DS的相应采样时刻T与通过并行化电路414并行化的中间点采样MS的相应采样时刻t之间的关系。

如示，MS[10：0]的第（m+1）个比特（MS[m]）的采样时刻tm是紧接在DS[10：0]的第（m+1）个比特（DS[m]）的采样时刻Tm之后的中间时刻。例如，MS[3]的采样时刻t3是从DS[3]的采样时刻T3延迟了半个周期的时刻。

比较执行电路420基于DS[10：0]和MS[10：0]来生成8比特的上信号（上[7：0]（UP[7：0]））和8比特的下信号（下[7：0]（DOWN[7：0]））。在上[7：0]中，比特“1”指示延迟第一时钟CLK1和第二时钟CLK2的相位，而在下[7：0]中，比特“1”指示提前第一时钟CLK1和第二时钟CLK2的相位。

图15详细示出了比较执行电路420的示例性配置。如图15所示，比较执行电路420具有与上信号和下信号的比特数目（在这里8）一样多的上/下信号生成电路430，并且上/下信号生成电路430生成1比特的上信号和1比特的下信号。因为各个上/下信号生成电路430具有相似的配置，所以代表性地描述生成上[m]（UP[m]）和下[m]（DOWN[m]）的上/下信号生成电路430。

上/下信号生成电路430具有异或电路432、反相器434、与电路436、与电路438以及确定电路440。这里，基于逻辑值“1”和“0”而不是信号值“1”和“-1”来描述电路的操作。

将紧接在中间点采样MS[m]之前的4个数据采样(DS[m-3]、DS[m-2]、DS[m-1]以及DS[m]）输入到确定电路440。确定电路440确定这4个数据采样DS形成上述上升模式或下降模式，并且根据确定结果将信号V和信号ES分别输出到与电路436、438和异或电路432。

具体地说，如果作为确定结果上述4个数据采样DS既没有形成上升模式也没有形成下降模式，则确定电路440对信号V输出“0”。此时，信号ES可以是“1”或“0”中的任何一个。

另一方面，如果作为确定的结果上述4个数据采样DS形成上升模式，则确定电路440对信号V和信号ES输出“1”。

另外，如果作为确定的结果4个数据采样DS形成下降模式，则确定电路440对信号V输出“1”并且对信号ES输出“0”。

中间点采样MS[m]和信号ES所输入到的异或电路432输出中间点采样MS[m]和信号ES的异或。

将异或电路432的输出输入到反相器434和与电路438。反相器434使异或电路432的输出反转并且将其输出到与电路436。

反相器434的输出以及信号V所输入到的与电路436输出反相器434的输出以及信号V的逻辑积。与电路436的输出是下[m]。

异或电路432的输出以及信号V所输入到的与电路438输出异或电路432的输出以及信号V的逻辑和。与电路438的输出是上[m]。

因此，如果紧接在中间点采样MS[m]之前的四个数据采样（DS[m-3]、DS[m-2]、DS[m-1]以及DS[m]）既没有形成上升模式也没有形成下降模式，则信号V变为“0”，并且因此上[m]和下[m]均变为“0”。

另一方面，如果DS[m-3]、DS[m-2]、DS[m-1]以及DS[m]形成上升模式或下降模式，则信号V变为“1”并且因此上[m]和下[m]变为“1”。

具体地说，如果DS[m-3]、DS[m-2]、DS[m-1]以及DS[m]形成上升模式，则信号ES变为“1”，并且因此如果中间点采样MS[m]是“1”，则下[m]变为“1”并且上[m]变为“0”。相反，如果中间点采样MS[m]是“0”，则下[m]变为“0”并且上[m]变为“1”。

另外，如果DS[m-3]、DS[m-2]、DS[m-1]以及DS[m]形成下降模式，则信号ES变为“0”，并且因此，如果中间点采样MS[m]是“1”，则下[m]变为“0”并且上[m]变为“1”。相反，如果中间点采样MS[m]是“0”，则下[m]变为“1”并且上[m]变为“0”。

相位比较电路410从而获得信号上[7：0]和信号下[7：0]。

相位控制电路480基于来自相位比较电路410的信号上[7：0]和信号下[7：0]来生成指示第一时钟CLK1和第二时钟CLK2的调整方向以及调整量的相位控制信号CTR，并且将其输出到调整执行电路490。

具体地说，例如，相位控制电路480将信号上[7：0]中的为“1”的比特数目与信号下[7：0]中的为“1”的比特数目作比较。如果信号上[7：0]中的为"1"的比特数目较大，则生成指令提前第一时钟CLK1和第二时钟CLK2的相位的相位控制信号CTR。

相反，如果信号下[7：0]中的为"1"的比特数目较大，则相位控制电路480生成指令延迟第一时钟CLK1和第二时钟CLK2的相位的相位控制信号CTR。

例如，可以根据信号上[7：0]中的为"1"的比特数目与信号下[7：0]中的为"1"的比特数目之间的差来确定使第一时钟CLK1和第二时钟CLK2的相位提前或延迟的量。

调整执行电路490按照由来自相位控制电路480的相位控制信号CTR所指令的来对第一时钟CLK1和第二时钟CLK2的相位进行调整。

如从上述说明可知，包括中间点采样获取电路300和相位调整电路400的时钟恢复电路是本发明的第三技术的应用。

因此，如上所述，第一实施例的磁耦合通信系统100实现了本发明的技术原理，并且由此可以实现当对本发明的技术原理进行说明时所描述的所有效果。

此外，第一实施例的磁耦合通信系统100的接收设备130中的相位调整电路400生成8比特的上/下信号，并且基于通过将8比特的上/下信号放在一起所获得的相位控制信号CTR来对第一时钟CLK1和第二时钟CLK2的相位进行调整。因此，可以防止对时钟移位的错误确定或错误调整。

利用磁耦合通信系统100，虽然作为示例生成了8比特的上/下信号，但是上/下信号的比特数目可以是等于或大于1的任何数目。

不需说的是，接收数据获取电路200的加法单元210中的加法器的级的数目（即，n）不限于例示的“4”。

<第二实施例>

第二实施例也是磁耦合通信系统。该磁耦合通信系统与第一实施例的磁耦合通信系统100相似，除了传送设备在根据预定规则的时刻传送形成上升模式或下降模式的多段数据。

图16示出了第二实施例的磁耦合通信系统中的传输数据的示例性格式。

如示，传输数据被编码成包括数据部（负载）和报头部。报头部包括形成上升模式和/或下降模式的数据序列。

假定上升模式和下降模式的数据段的数目是4，则例如报头部的数据序列可以是“0001110001”、“1110001110”等。

当报头部是“0001110001”时，可以从报头部获得3个下降模式（两个“0001”和一个“0111”）以及两个上升模式（“1110”和“1000”）。

另外，当报头部是“1110001110”时，可以从报头部获得三个上升模式（两个“1110”和一个“1000”）以及两个下降模式（“0001”和“0111”）。

上述格式的传输确保传送具有预定模式的数据序列，并且由此例如可以对采样时钟的相位进行周期性地校正。

上面已经基于实施例描述了本发明。实施例是说明性的，并且在不脱离本发明的范围的情况下，可以对上述各个实施例执行各种修改、扩大/缩小或者组合。本领域普通技术人员应该明白的是，这样的修改、扩大/缩小或者组合的变化也落入本发明的范围之内。

Claims (12)

1.一种接收电路，所述接收电路经由传送侧和接收侧的电感器的磁耦合所形成的传输路径来接收与传输数据相对应的接收信号，所述传输数据具有等于或高于所述电感器的自谐振频率的数据速率，所述接收电路包括：

接收数据获取电路，所述接收数据获取电路对所述接收信号执行判定反馈均衡处理以获得整形信号，并且根据采样时钟以与所述数据速率相同的采样速率来执行对所述整形信号的采样以获得数据采样；以及

时钟恢复电路，所述时钟恢复电路对所述采样时钟进行校正，使得所述接收数据获取电路在正确的采样时刻执行采样，

其中，所述时钟恢复电路包括：

中间点采样获取电路，所述中间点采样获取电路在所述接收数据获取电路的采样时刻的中间时刻执行对所述接收信号的采样，以获得中间点采样；以及

相位调整电路，所述相位调整电路基于所述数据采样和所述中间点采样来对所述采样时钟的相位进行调整。

2.根据权利要求1所述的接收电路，

其中，当连续的数据采样形成预定模式时，所述相位调整电路基于所述中间点采样来执行所述调整，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。

3.根据权利要求2所述的接收电路，

其中，所述预定模式是上升模式或下降模式，

其中，所述上升模式是下述模式：该模式使得

当所述采样时钟是正确的时，

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从负侧朝着正侧的方向上上升，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，

其中，所述下降模式是下述模式：该模式使得

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从正侧朝着负侧的方向上下降，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，并且

其中，所述中间点采样获取电路在阈值为0的情况下执行对所述接收信号的采样。

4.根据权利要求3所述的接收电路，

其中，所述相位调整电路，

当连续的数据采样形成所述上升模式时，

在所述中间点采样是“1”的情况下，提前所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，延迟所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的，并且

当连续的数据采样形成所述下降模式时，

在所述中间点采样是“1”的情况下，延迟所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，提前所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。

5.一种用于接收电路的时钟恢复电路，所述接收电路经由传送侧和接收侧的电感器的磁耦合所形成的传输路径来接收与传输数据相对应的接收信号，所述传输数据具有等于或高于所述电感器的自谐振频率的数据速率，所述接收电路对所述接收信号执行判定反馈均衡处理以获得整形信号，并且根据采样时钟以与所述数据速率相同的采样速率来执行对所述整形信号的采样以获得数据采样，对所述采样时钟进行校正使得所述整形信号的采样时刻变为正确的，所述时钟恢复电路包括：

中间点采样获取电路，所述中间点采样获取电路在所述整形信号的采样时刻的中间时刻执行对所述接收信号的采样，以获得中间点采样；以及

相位调整电路，所述相位调整电路基于所述数据采样和所述中间点采样来对所述采样时钟的相位进行调整。

6.根据权利要求5所述的时钟恢复电路，

其中，当连续的数据采样形成预定模式时，所述相位调整电路基于所述中间点采样来执行所述调整，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。

7.根据权利要求6所述的时钟恢复电路，

其中，所述预定模式是上升模式或下降模式，

其中，所述上升模式是下述模式：该模式使得

当所述采样时钟是正确的时，

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从负侧朝着正侧的方向上上升，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，

其中，所述下降模式是下述模式：该模式使得

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从正侧朝着负侧的方向上下降，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，并且

其中，所述中间点采样获取电路在阈值为0的情况下执行对所述接收信号的采样。

8.根据权利要求7所述的时钟恢复电路，

其中，所述相位调整电路，

当连续的数据采样形成所述上升模式时，

在所述中间点采样是“1”的情况下，提前所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，延迟所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的，并且

当连续的数据采样形成所述下降模式时，

在所述中间点采样是“1”的情况下，延迟所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，提前所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。

9.一种经由传送侧和接收侧的电感器的磁耦合所形成的传输路径来传送传输数据的通信系统，所述通信系统包括：

传送电路，所述传送电路以等于或高于所述电感器的自谐振频率的数据速率来输出与所述传输数据相对应的传输信号；以及

接收电路，所述接收电路从通过接收所述传输信号所获得的接收信号来生成接收数据，

其中，所述接收电路具有：

接收数据获取电路，所述接收数据获取电路对所述接收信号执行判定反馈均衡处理以获得整形信号，并且根据采样时钟以与所述数据速率相同的采样速率来执行对所述整形信号的采样以获得数据采样；以及

时钟恢复电路，所述时钟恢复电路对所述采样时钟进行校正，使得所述接收数据获取电路在正确的采样时刻执行采样，并且

其中，所述时钟恢复电路具有：

中间点采样获取电路，所述中间点采样获取电路在所述接收数据获取电路的采样时刻的中间时刻执行对所述接收信号的采样，以获得中间点采样；以及

相位调整电路，所述相位调整电路基于所述数据采样和所述中间点采样来对所述采样时钟的相位进行调整。

10.根据权利要求9所述的通信系统，

其中，当连续的数据采样形成预定模式时，所述相位调整电路基于所述中间点采样来执行所述调整，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。

11.根据权利要求10所述的通信系统，

其中，所述预定模式是上升模式或下降模式，

其中，所述上升模式是下述模式：该模式使得

当所述采样时钟是正确的时，

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从负侧朝着正侧的方向上上升，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，

其中，所述下降模式是下述模式：该模式使得

在从形成所述模式的所述数据采样的最后数据采样的采样时刻至下一采样时刻的时段内，所述接收信号的电压在从正侧朝着负侧的方向上下降，并且在紧接在所述最后数据采样的采样时刻之后的所述中间时刻变得接近0，并且

其中，所述中间点采样获取电路在阈值为0的情况下执行对所述接收信号的采样。

12.根据权利要求11所述的通信系统，

其中，所述相位调整电路，

当连续的数据采样形成所述上升模式时，

在所述中间点采样是“1”的情况下，提前所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，延迟所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻所获得的，并且

当连续的数据采样形成所述下降模式时，

在所述中间点采样是“1”的情况下，延迟所述采样时钟的相位，并且在所述中间点采样是“-1”的情况下，提前所述采样时钟的相位，所述中间点采样是在紧接在所述数据采样的最后数据采样的采样时刻之后的所述中间时刻获得的。