CN101510778B - 用于实现数字锁相环的系统和方法 - Google Patents
用于实现数字锁相环的系统和方法 Download PDFInfo
- Publication number
- CN101510778B CN101510778B CN2009100004976A CN200910000497A CN101510778B CN 101510778 B CN101510778 B CN 101510778B CN 2009100004976 A CN2009100004976 A CN 2009100004976A CN 200910000497 A CN200910000497 A CN 200910000497A CN 101510778 B CN101510778 B CN 101510778B
- Authority
- CN
- China
- Prior art keywords
- signal
- counter
- phase
- upwards
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000004044 response Effects 0.000 claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000001105 regulatory effect Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 230000001965 increasing effect Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 230000008929 regeneration Effects 0.000 description 14
- 238000011069 regeneration method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 244000287680 Garcinia dulcis Species 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了用于实现数字锁相环的系统和方法。一种用于实现数字锁相环的设备包括响应于VCO控制电压而生成主时钟信号的压控振荡器。检测装置生成包括向上计数信号和向下计数信号在内的计数器控制信号，以指示主时钟信号和参考信号之间的当前关系。向上/向下计数器然后响应于相应的计数器控制信号而递增或递减计数器值。计数器值然后被数模转换器转换为用于调节由压控振荡器生成的主时钟信号的频率的VCO控制电压。在替代实施例中，通过利用除了用数模转换器生成VCO控制电压之外的适当技术，前述向上/向下计数器可以被用来与计数器值成比例地调节压控振荡器的频率。
Description
技术领域
本发明一般涉及用于传送电子信息的技术，更具体而言，涉及用于实现数字锁相环的系统和方法。
背景技术
实现用于传送电子信息的有效方法是当代电子系统的设计者和制造商需要考虑的一件重要事情。然而，有效地实现数据传送系统可能给系统设计者带来重大挑战。例如，对提高系统功能和性能的日益增强的需求可能需要更多的系统处理能力，并且需要额外的硬件资源。在处理或硬件需求方面的增长还可能会由于增长的生产成本和操作的低效而导致相应的不利经济冲击。
此外，虽然用于执行各种高级传送操作的增强的系统能力可以给系统用户提供额外的益处，但是也可能使得对各种系统部件的控制和管理的需求增加。例如，有效传送数字图像数据的增强电子系统可能由于所涉及的数字数据的巨大数量和复杂性而从有效的实现方式中受益。
由于对系统资源的日益增长的需求以及数据量的大幅增加，显然，开发用于实现和使用数据传送系统的新技术是一件关注相关电子技术的事情。因此，出于所有上述原因，开发用于传送电子信息的有效系统仍然是当代电子系统的设计者、制造商及用户需要考虑的重要事情。
发明内容
根据本发明，公开了一种有效地实现数字锁相环的系统和方法。根据本发明的一个实施例，锁相环(PLL)执行时钟再生过程以再生成(regenerate)用于同步任何适当的设备或处理的主时钟信号(primaryclock signal)。首先，压控振荡器(VCO)生成主时钟信号。相位/频率检测器将主时钟信号和参考信号进行比较，并根据主时钟信号的频率是否需要被提高或降低以匹配参考信号来向电荷泵提供向上信号或向下信号。电荷泵随后向包括电容器C2、电阻器Rd和电容器C1的环路滤波器提供电荷泵输出电流。环路滤波器随后向求和节点提供环路滤波器电压。
在第一实施例中，相位/频率检测器还向相位误差检测器提供前述的向上信号和向下信号，所述相位误差检测器生成去往向上/向下计数器(up/down counter)的相应的向上计数信号和向下计数信号。当来自相位/频率检测器的向上信号有效时，相位误差检测器响应于相位误差(PE)时钟而生成向上计数信号。反之，当来自相位/频率检测器的向下信号有效时，相位误差检测器响应于相位误差(PE)时钟而生成向下计数信号。
在第二实施例中，环路滤波器向生成去往向上/向下计数器的向上计数信号和向下计数信号的电平检测器提供前述的环路滤波器电压。当环路滤波器电压大于预定的上限阈值时，电平检测器使用激活向上计数信号的上限比较器。反之，当环路滤波器电压小于预定的下限阈值时，电平检测器使用激活向下计数信号的下限比较器。
在第一和第二实施例两者中，当向上计数信号有效时，向上/向下计数器响应于计数器时钟依次递增计数器值。反之，当向下计数信号有效时，向上/向下计数器响应于计数器时钟依次递减计数器值。向上/向下计数器随后将计数器值提供给数模转换器(DAC)，数模转换器将计数器值转换为被提供给求和节点的模拟驱动电压。求和节点将驱动电压和前述环路滤波器电压组合，以由此生成用于调节由VCO生成的主时钟信号的频率的VCO控制电压。
在替代实施例中，通过利用除了用数模转换器生成VCO控制电压之外的适当技术，前述向上/向下计数器可以被用来与计数器值成比例地调节VCO的频率。例如，通过控制电流值、电容值或延迟元件的总数，计数器值可以被用来与计数器值成比例地控制VCO。至少出于前述原因，本发明因此提供了用于实现数字锁相环的改进的系统和方法。
附图说明
图1是根据本发明一个实施例的数据传输系统的框图；
图2是根据本发明的图1的接收器的一个实施例的框图；
图3是图示出根据本发明一个实施例的最佳数据采样点的示图；
图4是根据本发明一个实施例的眼状图(eye diagram)和相应的直方图；
图5是锁相环的一个实施例的示意图；
图6是相位/频率检测器的一个实施例的时序图；
图7是根据本发明的锁相环的一个实施例的示意图；
图8A-8C是根据本发明一个实施例的图7的相位误差检测器的示例性时序图；
图9是根据本发明的锁相环的一个实施例的示意图；以及
图10是根据本发明一个实施例的图9的电平检测器的波形时序图。
具体实施方式
本发明涉及对数据传输系统的改进。提供下面的描述以使得本领域普通技术人员能够制造和使用本发明，并且是在专利申请及其要求的背景中来提供下面的描述的。本领域技术人员将会很容易地清楚对所公开的实施例的各种修改，并且这里的一般原理可以被应用到其它实施例中。因此，本发明不希望被限定到所示出的实施例，而是与符合在此描述的原理和特征的最宽范围一致。
本发明在此被描述为用于实现数字锁相环的设备，并且包括响应于VCO控制电压生成主时钟信号的压控振荡器。检测装置生成包括向上计数信号和向下计数信号在内的计数器控制信号，以指示主时钟信号和参考信号之间的当前关系。然后，向上/向下计数器响应于相应的计数器控制信号而将内部计数器值递增或递减。然后，计数器值被数模转换器转换为用于调节由压控振荡器生成的主时钟信号的频率的模拟VCO控制电压。在替代实施例中，通过利用除了用数模转换器生成VCO控制电压之外的适当技术，前述向上/向下计数器可以被用来与计数器值成比例地调节压控振荡器的频率。
现在参考图1，示出了根据本发明一个实施例的数据传输系统110的框图。在图1的实施例中，数据传输系统110包括但不限于发送器114和接收器122。在替代实施例中，可以使用除了结合图1实施例讨论的那些部件和配置的某些之外的其它部件和配置来实现数据传输系统110，或者不用结合图1实施例讨论的那些部件和配置的某些而用其它部件和配置来实现数据传输系统110。
在数据传输系统110的图1实施例中，发送器114利用数据采样器126接收来自任何适当数据源的初始数据116。数据采样器126参考发送时钟130来将初始数据116同步。驱动器134随后将同步后的初始数据116作为发送数据118通过任何适当类型的传输信道输出。数据传输系统110的接收器122随后可以接收并处理发送数据118，以由此向任何适当的数据目的地提供最终数据138。
数据传输系统110因此可以经由传输信道在两个分开的位置之间传送任何所希望类型的电子数据或信息。这些位置彼此可以相当远(例如，洲之间或卫星之间)，或者可替代地可以彼此相对较近(例如，电子装备内的设备之间)。广泛的物理传输介质可以被用来辅助这种传输。示例包括自由空间中的电磁波(无线传输)，或者受限介质(光纤、波导、电缆等)中的电磁波。
这种发送数据118一般被处理成为适于以这样一种方式通过信道传输的格式，该方式使可理解性(intelligibility)最大化(在接收器122处具有低差错出险率)，具有低比特差错率(BER)，使数据吞吐率(以比特/秒或符号/秒来计)最大化，使诸如传输功率、实现复杂度之类的某些成本因素最小化，并使频谱效率最大化。
一种处理方法涉及在传输之前将初始数据116串行化(serialize)，以使得每个数据比特由唯一的符号来表示。这些符号按照由发送器114的发送时钟130控制的特定速率通过信道被发送。为了准确接收这些具有较低BER的经编码的符号并对其解串行化，接收器122可以再生成在频率和相位方面类似于发送器114的发送时钟130的本地接收器时钟。接收器时钟与进入的(incoming)发送数据118的频率和相位的同步可以在时钟再生过程期间通过锁相环(PLL)设备来有利地执行。下面结合图2-图10进一步讨论了关于接收器122的实现和利用的更多细节。
现在参考图2，示出了根据本发明的图1的接收器122的一个实施例的框图。在图2的实施例中，接收器122可以包括但不限于接口212、锁相环(PLL)218以及处理模块230。在替代实施例中，可以使用除了结合图2实施例讨论的那些部件和配置的某些之外的其它部件和配置来实现接收器122，或者不用结合图2实施例讨论的那些部件和配置的某些而用其它部件和配置来实现接收器122。在各种实施例中，接收器122可以被实现为任何其它适当类型的电子设备。
在图2的实施例中，发送数据118可以是从任何所希望的数据源接收的，并且可被以任何适当的数据格式来编码。例如，在某些实施例中，发送数据118可以是从数据传输系统110(图1)的发送器114接收的。在图2的实施例中，接收器122的接口212将发送数据118转换为相应的输入数据214。在图2的实施例中，锁相环(PLL)218接收输入数据214，并作为响应而执行时钟再生过程以生成时钟信号226。处理模块230可以接收用于执行任何适当处理过程的输出数据222和时钟226以由此生成最终数据138。下面结合图3-图10进一步讨论了PLL 218的实现和利用的某些其它细节。
现在参考图3，示出了根据本发明的一个实施例图示出最佳数据采样点的示图。图3的示图被呈现用于说明的目的，在替代实施例中，本发明可以利用除了结合图3实施例讨论的那些技术和时序关系的某些之外的技术和时序关系，或者不用结合图3实施例讨论的那些技术和时序关系的某些而用其它技术和时序关系。
在图3的实施例中，示出了到接收器122(图1)的进入数据118的示例性脉冲。还示出了用于判定进入数据118的高状态或低状态的判定阈值(decision threshold)316。图3的实施例还示出了接收器122读取进入数据118的脉冲的当前状态的最佳采样点序列。例如，图3的示图示出了与在时间324处发生的相应最佳采样点对准的进入数据118的第一脉冲320。
由于进入数据118的上升或下降转变(transition)中的各种潜在类型的噪声、转变沿偏斜(skew)、抖动(jitter)以及其它信号失真(artifact)，接收器122需要与进入数据118对准的再生时钟226，以使得数据采样点出现在相应数据脉冲的中部期间(远离各个转变沿)。为了精确确定时钟相位误差，接收器122必须对相对于接收器本地时钟226的进入数据转变的时间位置作出判定。
因此，接收器122定义一个或多个判定阈值316，并且当进入数据118越过判定阈值316时，接收器122能够确定相位信息。因此，接收器122可以相对于进入数据118将接收器本地时钟226(图2)与最佳时间位置对准。接收器本地时钟226随后能够对进入数据118进行采样，并且然后利用同一或另一判定阈值316对接收到的比特的状态进行判定。图3的示图图示出了进入数据118和与接收器122的再生的锁相时钟226对准的最佳采样点之间的关系。如上所述，最佳采样点在进入数据118的脉冲的中心。换言之，最佳采样点在离相邻数据转变最远的位置处。
现在参考图4，示出了根据本发明一个实施例图示出最佳时钟时序特性的眼状图412和相应的直方图428。图4的眼状图412和直方图428被呈现用于说明目的。在替代实施例中，本发明可以利用除了结合图4的实施例讨论的那些技术和时序关系的某些之外的其它技术和时序关系，或者不用结合图4的实施例讨论的那些技术和时序关系的某些而用其它技术和时序关系。
到接收器122(图1)的进入数据118随着时间而在比特宽度上呈现出变化。这种变化称为抖动。抖动包括例如由发送器114处和/或环境中的噪声引起的随机分量。抖动还包括例如由传输信道中的衰减和带宽限制和/或来自其它源的干扰引起的确定性分量。抖动的存在导致进入数据的转变相对于接收器本地时钟226在时间上进行了移动。
如果抖动太大，或者如果接收器时钟226与进入数据118的相位对准较差，则接收器122中的比特差错可能增加，这是因为接收器时钟226的采样更接近于数据转变，有较高的概率在比特状态确定中出错。在图4中示出了这种现象。眼状图412是在进入数据118被分成对应于各个比特周期的多段、然后每段被叠加(superimpose)在眼状图412中的其它段上之后的绘图(plot)。
在时间416和时间420之间所示出的眼区(eye region)示出了多个叠加后的数据转变，以及由于诸如抖动之类的因素如何使得转变在时间上与单个理想转变不同。在图4的实施例中，直方图428示出了数据转变频率与时间的关系。如直方图428所示，如果接收器122在接近于直方图428的峰值处采样，则有较高的可能性使接收器122作出错误的比特状态确定。因此，最佳采样点位于时间432处，时间432在时间416和420处所示出的直方图峰值之间的中间(midway)。根据本发明，精确地再生成本地时钟226允许接收器122将最佳采样点定位在时间432处，以由此有利地容忍特定差错率的更大量抖动。
现在参考图5，示出了锁相环(PLL)510的一个实施例的示意图。在图5的实施例中，PLL 510可以包括但不限于压控振荡器(VCO)514、相位/频率检测器522、电荷泵538以及环路滤波器(电容器C2(542)、电阻器Rd(546)和电容器C1(550))。在替代实施例中，可以利用除了结合图5实施例讨论的那些部件和配置的某些之外的其它部件和配置来实现PLL 510，或者替代结合图5实施例讨论的那些部件和配置的某些的其它部件和配置来实现PLL 510。
在图5的实施例中，PLL 510执行时钟再生过程以再生成时钟信号518，用于同步任何适当的设备或处理(例如，图2的接收器122)。在图5的实施例中，压控振荡器(VCO)514生成时钟信号518。相位/频率检测器522将时钟信号518与参考信号526进行比较，并根据时钟信号518的频率为了匹配参考信号526需要被提高还是降低而向电荷泵538提供向上信号530或向下信号534。电荷泵538随后向包括电容器C2(542)、电阻器Rd(546)和电容器C1(550)的环路滤波器提供电荷泵输出电流。环路滤波器的部件提供VCO控制电压以调节VCO 514生成的时钟信号518的频率。
图5的PLL 510的一个问题在于电容器C1(550)通常需要利用相对较大的电容值来实现，这也导致了相应较大的物理尺寸。当将PLL 510实现为集成电路时，电容器C1(550)的大尺寸妨碍了将其实现为集成电路的一部分，相反，电容器C1(550)一般必须被实现为外部电容器。这种外部实现方式不利地导致了额外的连接需要、增大的功耗，并且需要额外的有价值的物理空间来实现PLL 510。下面结合图7-图10进一步讨论了用于通过利用数字技术来有效实现锁相环的替代改进技术。
现在参考图6，示出了根据本发明的一个实施例的相位/频率检测器的时序图。图6的时序图被呈现用于说明目的，并且在替代实施例中，可以利用除了结合图6实施例讨论的那些波形和时序关系的某些之外的其它波形和时序关系来实现相位/频率检测器，或者不用结合图6实施例讨论的那些波形和时序关系的某些之外的其它波形和时序关系来实现相位/频率检测器。
在图6的示例中，示出的参考信号526(见图5)领先于时钟信号518以生成向上信号脉冲530(见图5)，用于使得时钟VCO增大其输出频率。在其它情况中，相位/频率检测器可以在时钟信号518领先于参考信号526时类似地生成向下信号脉冲534(见图5)。下面结合图7-图10进一步讨论了类似的相位/频率检测器的利用。
现在参考图7，示出了根据本发明的锁相环(PLL)710的一个实施例的示意图。在替代实施例中，可以利用除了结合图7的实施例讨论的那些部件、配置和功能的某些之外的其它部件、配置和功能来实现PLL 710，或者不用结合图7的实施例讨论的那些部件、配置和功能的某些而用其它部件、配置和功能来实现PLL 710。
在图7的实施例中，PLL 710执行时钟再生过程以再生成时钟信号718，用于同步任何适当设备或处理(例如，图2的接收器122)。在图7的实施例中，压控振荡器(VCO)714生成时钟信号718。相位/频率检测器722将时钟信号718与参考信号726进行比较，并根据时钟信号718的频率为了匹配参考信号726需要被提高还是降低而向电荷泵738提供向上信号730(见图6)或向下信号734。电荷泵738随后向包括电容器C2(742)、电阻器Rd(746)和电容器C1(750)的环路滤波器提供电荷泵输出电流。环路滤波器向求和节点758提供环路滤波器电压720。
在图7的实施例中，相位/频率检测器722还向相位误差检测器762提供向上信号730和向下信号734，相位误差检测器762生成去往向上/向下计数器778的向上计数信号770或向下计数信号774。在图7的实施例中，当来自相位/频率检测器722的向上信号730有效时，相位误差检测器762响应于相位误差(PE)时钟766生成向上计数信号770。反之，当来自相位/频率检测器722的向下信号734有效时，相位误差检测器762响应于相位误差(PE)时钟766生成向下计数信号774。将结合图8A-图8C进一步讨论相位误差检测器762的操作的一个示例。
在图7的实施例中，当向上计数信号770有效时，向上/向下计数器778响应于计数器时钟782依次递增计数器值。反之，当向下计数信号774有效时，向上/向下计数器响应于计数器时钟782依次递减计数器值。在图7的实施例中，向上/向下计数器778随后将计数器值提供给数模转换器(DAC)790，数模转换器(DAC)790将计数器值转换为随后被提供给求和节点758的模拟驱动电压794。在替代实施例中，通过利用除了用数模转换器生成VCO控制电压之外的适当技术，前述向上/向下计数器可以被用来与计数器值成比例地调节VCO的频率。例如，通过调节电流值、电容值或延迟元件总数，计数器值可以被用来与计数器值成比例地控制VCO。
在图7的实施例中，求和节点758将驱动电压794与前述环路滤波器电压720进行结合，以由此生成VCO控制电压754，用于调节由VCO 714生成的时钟信号718的频率。在图7的实施例中，公开和讨论的本发明主要被实现为硬件电路。然而，在替代实施例中，可以通过适当的软件指令来执行本发明的某些功能，这些适当的软件指令被执行以用于执行与在此讨论的硬件电路的那些功能等同的功能。下面结合图8A-图8C进一步讨论了相位误差检测器762的操作。
现在参考图8A-图8C，示出了根据本发明一个实施例的图7的相位误差检测器762的示例性时序图。图8A-图8C的波形被呈现用于说明的目的。在替代实施例中，相位误差检测器762可以利用除了结合图8A-图8C的实施例讨论的那些波形、时序关系和功能的某些之外的其它波形、时序关系和功能，或者不用结合图8A-图8C的实施例讨论的那些波形、时序关系和功能的某些而用其它波形、时序关系和功能。
在图8A-图8C的实施例中，波形时序图包括向上信号730、向下信号734、PE时钟766、向上计数信号770和向下计数信号774(见图7)。在图8A-图8C的实施例中，根据向上信号730是领先于还是落后于向下信号734达预定的时间段，在PE时钟766的前沿(1eading edge)处生成向上计数脉冲770或向下计数脉冲774。在图8A中，由于向上信号730领先向下信号734多于预定的时间段，因此在时间814处，向上计数770被激活。反之，在图8B中，由于向上信号730落后向下信号734多于预定的时间段，因此在时间818处，向下计数774被激活。在图8C中，由于向上信号730和向下信号734没有偏移(offset)多于预定的时间段，因此向上信号730和向下计数774都未被激活。
现在参考图9，示出了根据本发明的锁相环(PLL)910的一个实施例的示意图。在替代实施例中，可以利用除了结合图9的实施例讨论的那些部件和配置的某些之外的其它部件和配置来实现PLL 910，或者不用结合图9的实施例讨论的那些部件和配置的某些而用其它部件和配置来实现PLL 910。
在图9的实施例中，PLL 910执行时钟再生过程以再生成时钟信号918，用于同步任何适当设备或处理(例如，图2的接收器122)。在图9的实施例中，压控振荡器(VCO)914生成时钟信号918。相位/频率检测器922将时钟信号918与参考信号926进行比较，并根据为了匹配参考信号926，时钟信号918的频率需要被提高还是降低，向电荷泵938提供向上信号930(见图6)或向下信号934。电荷泵938随后向包括电容器C2(942)、电阻器Rd(946)和电容器C1(950)的环路滤波器提供电荷泵输出电流。环路滤波器向求和节点958提供环路滤波器电压920。
在图9的实施例中，环路滤波器还向电平检测器996提供前述环路滤波器电压920，电平检测器996生成去往向上/向下计数器978的向上计数信号972或向下计数信号984。在图9的实施例中，电平检测器996在环路滤波器电压920高于预定的上限阈值(upper threshold)968时使用激活向上计数信号972的上限比较器964。反之，电平检测器996在环路滤波器电压920低于预定的下限阈值(1ower threshold)980时使用激活向下计数信号984的下限比较器976。将结合图10进一步讨论电平检测器996的操作的一个示例。
在图9的实施例中，当向上计数信号972有效时，向上/向下计数器978响应于计数器时钟982依次递增计数器值。反之，当向下计数信号984有效时，向上/向下计数器978响应于计数器时钟982依次递减计数器值。在图9的实施例中，向上/向下计数器978随后将计数器值986提供给数模转换器(DAC)990，数模转换器(DAC)990将计数器值转换为随后被提供给求和节点958的模拟驱动电压994。在替代实施例中，通过利用除了用数模转换器生成VCO控制电压之外的适当技术，前述向上/向下计数器可以被用来与计数器值成比例地调节VCO的频率。例如，通过调节当前值、电容值或延迟元件总数，计数器值可以被用来与计数器值成比例地控制VCO。
在图9的实施例中，求和节点958将驱动电压994与前述环路滤波器电压920进行结合，以由此生成VCO控制电压954，用于调节由VCO 914生成的时钟信号918的频率。在图9的实施例中，公开和讨论的本发明主要被实现为硬件电路。然而，在替代实施例中，可以通过适当的软件指令来执行本发明的某些功能，这些适当的软件指令被执行以用于执行与在此讨论的硬件电路的那些功能等同的功能。
在某些实施例中，可以将电平检测器996添加到图7的PLL 710，以改善产生的组合PLL的整体性能特性。根据这种组合PLL，相位误差检测器762(见图7)可以用于对VCO 714进行一般的控制。然而，在时钟信号718的频率以使相位误差检测器762无法进行检测的过低速率改变的某些情况下(例如，在递增的温度漂移(shift)期间)，电平检测器996(见图9)可以被用来控制VCO 714，这是因为电平检测器996生成基于特定的固定阈值电压的控制信号。下面结合图10进一步了讨论电平检测器996的操作。
现在参考图10，示出了根据本发明一个实施例的图9的电平检测器996的示例性时序图。图10的波形被呈现用于说明的目的。在替代实施例中，电平检测器996可以利用除了结合图10的实施例讨论的那些波形、时序关系和功能的某些之外的其它波形、时序关系和功能，或者不用结合图10的实施例讨论的那些波形、时序关系和功能的某些而用其它波形、时序关系和功能。
在图10的实施例中，波形时序图包括环路滤波器电压954以及上限阈值电压968和下限阈值电压980(见图9)。在图10的示例中，向下计数信号984一直有效直到环路滤波器电压954在时间1014处变得大于下限阈值980为止。在时间1018处，当环路滤波器电压954变得大于上限阈值968时，向上计数信号972变为有效。在时间1022处，当环路滤波器电压954变得小于上限阈值968时，向上计数信号972变为无效。在时间1026处，当环路滤波器电压954变得小于下限阈值980时，向下计数信号984变为有效。在图10的实施例中，当环路滤波器电压954落在上限阈值968和下限阈值980之间的某处时，向上计数信号972和向下计数信号984均无效。
已经参考某些实施例解释了本发明。根据本公开，本领域技术人员将会清楚其它实施例。例如，可以利用除了在上述实施例中描述的那些配置和技术以外的某些配置和技术来实现本发明。另外，可以结合除了上述那些系统以外的系统来有效地使用本发明。因此，本发明意图涵盖对上述实施例的这些和其它变体，本发明仅仅由所附权利要求来限定。
Claims (20)
1.一种用于实现锁相环的设备，包括：
压控振荡器，该压控振荡器响应于VCO控制手段而生成主时钟信号；
检测装置，该检测装置生成计数器控制信号以指示所述主时钟信号和参考信号之间的当前关系；以及
向上/向下计数器，该向上/向下计数器响应于所述计数器控制信号而更新计数器值，所述计数器值被转换成用于调节所述压控振荡器的所述VCO控制手段，其中
所述检测装置包括相位/频率检测器，该相位/频率检测器接收所述主时钟信号和所述参考信号并作为响应而生成向上信号或向下信号，所述检测装置还包括相位误差检测器，该相位误差检测器接收所述向上信号和所述向下信号，并作为响应而生成去往所述向上/向下计数器的向上计数信号或向下计数信号。
2.如权利要求1所述的设备，其中，利用数字技术来实现所述检测装置和所述向上/向下计数器。
3.如权利要求1所述的设备，其中，所述当前关系包括所述主时钟信号和所述参考信号之间的相位/频率关系。
4.如权利要求1所述的设备，其中，当所述主时钟信号落后于所述参考信号时，所述向上/向下计数器递增所述计数器值，当所述主时钟信号领先于所述参考信号时，所述向上/向下计数器递减所述计数器值。
5.如权利要求1所述的设备，还包括数模转换器，该数模转换器将所述计数器值转换为所述VCO控制手段，用于调节所述压控振荡器的工作频率。
6.如权利要求1所述的设备，其中，当所述主时钟信号落后于所述参考信号时，所述相位/频率检测器生成向上信号，反之，当所述主时钟信号领先于所述参考信号时，所述相位/频率检测器生成向下信号。
7.如权利要求6所述的设备，其中，当所述向上信号有效时，所述相位误差检测器生成去往所述向上/向下计数器的向上计数信号，当所述向下信号有效时，所述相位误差检测器生成去往所述向上/向下计数器的向下计数信号。
8.如权利要求7所述的设备，其中，每当所述向上信号和所述向下信号的偏移多于预定的时间段时，所述相位误差检测器就响应于相位误差时钟信号而生成所述向上计数信号和所述向下计数信号。
9.如权利要求6所述的设备，其中，所述向上信号和所述向下信号被提供给电荷泵和环路滤波器，其作为响应而生成环路滤波器电压。
10.如权利要求9所述的设备，其中，所述环路滤波器包括与电阻器串联的第一电容器，以及与所述第一电容器和所述电阻器并联的第二电容器，所述第一电容器与所述锁相环一起被实现在集成电路器件上。
11.一种用于实现锁相环的设备，包括：
压控振荡器，该压控振荡器响应于VCO控制手段而生成主时钟信号；
检测装置，该检测装置生成计数器控制信号以指示所述主时钟信号和参考信号之间的当前关系；以及
向上/向下计数器，该向上/向下计数器响应于所述计数器控制信号而更新计数器值，所述计数器值被转换成用于调节所述压控振荡器的所述VCO控制手段，其中，
所述检测装置包括相位/频率检测器，该相位/频率检测器接收所述主时钟信号和所述参考信号并作为响应而生成向上信号或向下信号，
所述设备还包括电荷泵和环路滤波器，该电荷泵和环路滤波器接收所述向上信号和所述向下信号，并作为响应而生成环路滤波器电压，并且
所述检测装置还包括接收所述环路滤波器电压的电平检测器，所述电平检测器根据所述环路滤波器电压的当前值来激活去往所述向上/向下计数器的向上计数信号或向下计数信号。
12.如权利要求11所述的设备，其中，所述电平检测器包括生成所述向上计数信号的上限比较器，所述电平检测器还包括生成所述向下计数信号的下限比较器。
13.如权利要求12所述的设备，其中，当所述环路滤波器电压大于预定的上限阈值电压时，所述上限比较器激活所述向上计数信号，当所述环路滤波器电压小于预定的下限阈值电压时，所述下限比较器激活所述向下计数信号。
14.如权利要求12所述的设备，还包括求和节点，该求和节点对所述环路滤波器电压与从所述计数器值按比例得到的信息一起进行求和，以产生所述VCO控制手段。
15.如权利要求11所述的设备，其中，所述锁相环生成所述主时钟信号以对电信接收器设备中的部件进行同步。
16.如权利要求11所述的设备，其中，利用数字技术来实现所述检测装置和所述向上/向下计数器。
17.如权利要求11所述的设备，其中，所述检测装置还包括相位误差检测器，该相位误差检测器接收所述向上信号和所述向下信号，并作为响应而生成去往所述向上/向下计数器的向上计数信号或向下计数信号，所述相位误差检测器和所述电平检测器以合作的方式同时一起工作以控制所述压控振荡器。
18.如权利要求17所述的设备，其中，所述电平检测器通过调节所述压控振荡器来补充所述相位误差检测器，以补偿未被所述相位误差检测器检测到的递增的温度改变。
19.一种用于实现锁相环的方法，包括：
响应于VCO控制手段而利用压控振荡器生成主时钟信号；
利用检测装置生成计数器控制信号，所述计数器控制信号指示所述主时钟信号和参考信号之间的当前关系；
提供向上/向下计数器，该向上/向下计数器响应于所述计数器控制信号而更新计数器值；以及
将所述计数器值转换为用于调节所述压控振荡器的所述VCO控制手段，其中
所述检测装置包括相位/频率检测器，该相位/频率检测器接收所述主时钟信号和所述参考信号并作为响应而生成向上信号或向下信号，所述检测装置还包括相位误差检测器，该相位误差检测器接收所述向上信号和所述向下信号，并作为响应而生成去往所述向上/向下计数器的向上计数信号或向下计数信号。
20.一种用于实现锁相环的设备，包括：
用于响应于VCO控制手段而生成主时钟的装置；
用于生成计数器控制信号的装置，所述计数器控制信号指示所述主时钟信号和参考信号之间的当前关系；
用于响应于所述计数器控制信号而更新计数器值的装置；以及
用于将所述计数器值转换为用于调节所述用于生成主时钟的装置的所述VCO控制手段的装置，其中
所述用于生成计数器控制信号的装置包括用于接收所述主时钟信号和所述参考信号并作为响应而生成向上信号或向下信号的装置，以及用于接收所述向上信号和所述向下信号并作为响应而生成去往用于更新计数器值的装置的向上计数信号或向下计数信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/012,677 US7683685B2 (en) | 2008-02-05 | 2008-02-05 | System and method for implementing a digital phase-locked loop |
| US12/012,677 | 2008-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101510778A CN101510778A (zh) | 2009-08-19 |
| CN101510778B true CN101510778B (zh) | 2013-03-20 |
Family
ID=40931070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100004976A Expired - Fee Related CN101510778B (zh) | 2008-02-05 | 2009-02-05 | 用于实现数字锁相环的系统和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7683685B2 (zh) |
| JP (1) | JP5553999B2 (zh) |
| CN (1) | CN101510778B (zh) |
| TW (1) | TW200952342A (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
| US8248106B1 (en) | 2010-07-21 | 2012-08-21 | Applied Micro Circuits Corporation | Lock detection using a digital phase error message |
| US8547150B2 (en) * | 2012-01-19 | 2013-10-01 | Pukyong National University Industry—Academic Cooperation Foundation | Phase-locked loop with two negative feedback loops |
| US9166604B2 (en) * | 2012-04-25 | 2015-10-20 | Infineon Technologies Ag | Timing monitor for PLL |
| TWI492545B (zh) * | 2012-09-14 | 2015-07-11 | Univ Nat Chiao Tung | 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法 |
| TWI630798B (zh) * | 2014-02-07 | 2018-07-21 | 美商線性科技股份有限公司 | 任意相位軌道的頻率合成器 |
| DE102014112823B4 (de) * | 2014-09-05 | 2016-07-21 | Infineon Technologies Ag | Halbleiterschalter mit integriertem Temperatursensor |
| KR102482224B1 (ko) * | 2015-09-17 | 2022-12-29 | 삼성전자주식회사 | 통신 시스템에서 신호를 송수신하는 장치 및 방법 |
| US10158364B1 (en) * | 2017-08-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Realignment strength controller for solving loop conflict of realignment phase lock loop |
| US11070214B1 (en) * | 2020-10-14 | 2021-07-20 | Mellanox Technologies Denmark Aps | Test circuit for a digital phase-locked loop |
| CN114598436B (zh) * | 2022-03-11 | 2023-08-08 | 集睿致远(厦门)科技有限公司 | 一种固定倍频的参数确定方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407642B2 (en) * | 2000-01-07 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Frequency detector and phase-locked loop circuit including the detector |
| CN1388649A (zh) * | 2002-07-22 | 2003-01-01 | 清华大学 | 具有数字粗调谐环路的锁相环频率综合器 |
| US6798297B1 (en) * | 2002-11-20 | 2004-09-28 | Cypress Semiconductor Corporation | Method and apparatus for converging a control loop |
| CN1795613A (zh) * | 2003-11-26 | 2006-06-28 | 新泻精密株式会社 | Am/fm无线电接收机及使用其的局部振荡电路 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
| US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
| US4593254A (en) * | 1984-12-14 | 1986-06-03 | International Business Machines Corp. | VCO centering circuit |
| JPH0590962A (ja) * | 1990-12-27 | 1993-04-09 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| US5302916A (en) * | 1992-12-21 | 1994-04-12 | At&T Bell Laboratories | Wide range digital frequency detector |
| US5373255A (en) * | 1993-07-28 | 1994-12-13 | Motorola, Inc. | Low-power, jitter-compensated phase locked loop and method therefor |
| US5500627A (en) * | 1994-01-19 | 1996-03-19 | Alliedsignal Inc. | Precision duty cycle phase lock loop |
| JPH08288843A (ja) * | 1995-04-10 | 1996-11-01 | Sanyo Electric Co Ltd | Ｐｌｌシンセサイザ |
| WO2002005428A2 (en) * | 2000-07-10 | 2002-01-17 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
| JP2002314413A (ja) * | 2001-04-17 | 2002-10-25 | Ando Electric Co Ltd | 位相同期ループ回路 |
| US6496556B1 (en) * | 2002-01-15 | 2002-12-17 | Motorola, Inc. | Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO |
| US6778024B2 (en) | 2002-11-14 | 2004-08-17 | Gennum Corporation | Dynamically trimmed voltage controlled oscillator |
| US6803827B1 (en) | 2003-04-09 | 2004-10-12 | Analog Devices, Inc. | Frequency acquisition system |
| WO2007066456A1 (ja) * | 2005-12-05 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | インターフェース回路 |
| US7345550B2 (en) * | 2005-12-05 | 2008-03-18 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
| JP2007312321A (ja) * | 2006-05-22 | 2007-11-29 | Sharp Corp | シリアル・パラレル変換用の半導体集積回路 |
| KR100827655B1 (ko) * | 2006-07-10 | 2008-05-07 | 삼성전자주식회사 | 위상 동기 루프 회로 및 방법과 이를 구비한 반도체 장치 |
| US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
-
2008
- 2008-02-05 US US12/012,677 patent/US7683685B2/en not_active Expired - Fee Related
-
2009
- 2009-01-22 TW TW098102597A patent/TW200952342A/zh unknown
- 2009-01-22 JP JP2009033192A patent/JP5553999B2/ja not_active Expired - Fee Related
- 2009-02-05 CN CN2009100004976A patent/CN101510778B/zh not_active Expired - Fee Related
-
2010
- 2010-01-19 US US12/657,365 patent/US7932760B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407642B2 (en) * | 2000-01-07 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Frequency detector and phase-locked loop circuit including the detector |
| CN1388649A (zh) * | 2002-07-22 | 2003-01-01 | 清华大学 | 具有数字粗调谐环路的锁相环频率综合器 |
| US6798297B1 (en) * | 2002-11-20 | 2004-09-28 | Cypress Semiconductor Corporation | Method and apparatus for converging a control loop |
| CN1795613A (zh) * | 2003-11-26 | 2006-06-28 | 新泻精密株式会社 | Am/fm无线电接收机及使用其的局部振荡电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009189016A (ja) | 2009-08-20 |
| US20100123493A1 (en) | 2010-05-20 |
| JP5553999B2 (ja) | 2014-07-23 |
| US7683685B2 (en) | 2010-03-23 |
| CN101510778A (zh) | 2009-08-19 |
| TW200952342A (en) | 2009-12-16 |
| US7932760B2 (en) | 2011-04-26 |
| US20090195276A1 (en) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101510778B (zh) | 用于实现数字锁相环的系统和方法 | |
| CN101742723B (zh) | 信息处理设备和双工传输方法 | |
| US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
| US8457247B2 (en) | In-band generation of low-frequency periodic signaling | |
| US10498527B2 (en) | Communication system and transmission device | |
| CN112241384A (zh) | 一种通用的高速串行差分信号分路电路及方法 | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| CN104412555A (zh) | 极性调制器 | |
| US20150063516A1 (en) | Communication circuit and information processing device | |
| CN107148756B (zh) | 信号发送/接收方法和装置 | |
| US8750430B2 (en) | Data receiver circuit | |
| USRE47782E1 (en) | Multi-channel transceiver | |
| EP3024141A1 (en) | Interpolator systems and methods | |
| CN104813628A (zh) | 用于在具有注入锁定定时的wcan系统中的数据速率最优的系统和方法 | |
| CN202841098U (zh) | 高速输入输出接口及其接收电路 | |
| CN102904562B (zh) | 多重取样频率电路及方法 | |
| US9306605B1 (en) | Electronic device having frequency shifting UART | |
| US11310075B2 (en) | Asymmetric duplex transmission device and switching system thereof | |
| CN102664842A (zh) | 一种减小高速信号传输码间干扰的系统 | |
| US7660364B2 (en) | Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
| CN117397187A (zh) | 发送装置、接收装置、参数调整方法、SerDes电路和电子设备 | |
| CN113169801A (zh) | 用于10g-pon的改进的突发模式时钟数据恢复 | |
| KR20140031768A (ko) | 위상고정루프를 사용하는 직렬 링크 | |
| US8526532B2 (en) | Transmitter with dynamic equalizer | |
| KR102463259B1 (ko) | 데이터 수신 장치 및 그를 포함하는 무선 충전 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130320 Termination date: 20160205 |