CN117397187A - 发送装置、接收装置、参数调整方法、SerDes电路和电子设备 - Google Patents

发送装置、接收装置、参数调整方法、SerDes电路和电子设备 Download PDF

Info

Publication number
CN117397187A
CN117397187A CN202180098720.4A CN202180098720A CN117397187A CN 117397187 A CN117397187 A CN 117397187A CN 202180098720 A CN202180098720 A CN 202180098720A CN 117397187 A CN117397187 A CN 117397187A
Authority
CN
China
Prior art keywords
signal
serial data
indication information
data signal
skew
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180098720.4A
Other languages
English (en)
Inventor
张兵照
陈焱沁
钱照华
陈杭洲
柯建东
王桂珍
谭丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117397187A publication Critical patent/CN117397187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本申请公开了一种发送装置、接收装置、参数调整方法、SerDes电路和电子设备，涉及通信领域，用于降低传输参数调整的时间。发送装置包括信号生成电路和调整电路；信号生成电路，用于向接收装置发送承载训练序列或承载有效数据的串行数据信号，训练序列用于对串行数据信号的歪斜或均衡进行训练，有效数据用于对串行数据信号的幅度进行检测；调整电路，用于从接收装置接收指示信息，根据指示信息调整串行数据信号的传输参数；其中，传输参数包括串行数据信号的歪斜、均衡或幅度中的至少一项。

Description

发送装置、接收装置、参数调整方法、SerDes电路和电子设备 技术领域
本申请涉及通信领域，尤其涉及一种发送装置、接收装置、参数调整方法、串行器/解串行器(serializer/deserializer，SerDes)电路和电子设备。
背景技术
SerDes技术是一种时分多路复用、点对点的串行通信技术。基于SerDes技术的发送装置(transmitter，TX)和接收装置(receiver，RX)在正式传输数据之前，发送装置会向接收装置发送训练序列来训练串行数据信号的传输参数，从而达到数据传输的误码率最优。
但是目前发送装置和接收装置基于训练序列来调整传输参数的时间较长，还有可能训练失败，因此无法快速启动数据传输。
发明内容
本申请实施例提供一种发送装置、接收装置、参数调整方法、SerDes电路和电子设备，用于降低传输参数调整的时间。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种发送装置，包括信号生成电路和调整电路；信号生成电路，用于向接收装置发送承载训练序列或承载有效数据的串行数据信号，训练序列用于对串行数据信号的歪斜或均衡进行训练，有效数据用于对串行数据信号的幅度进行检测；调整电路，用于从接收装置接收指示信息，根据指示信息调整串行数据信号的传输参数；其中，传输参数包括串行数据信号的歪斜、均衡或幅度中的至少一项。
本申请实施例提供的发送装置，发送装置向接收装置发送串行数据信号，串行数据信号中可以承载训练序列或有效数据，其中，训练序列可以用于对串行数据信号的歪斜或均衡进行训练，有效数据可以用于对串行数据信号的幅度进行检测。发送装置从接收装置接收指示信息，该指示信息指示发送装置调整传输参数(包括串行数据信号的歪斜、均衡和幅度中的至少一项)，接收装置可以根据指示信息来调整传输参数。发送装置不必向接收装置发送传输参数的训练序列，等待接收装置根据训练序列完成对目标参数的训练，相对于现有SerDes技术中发送装置不会收到来自接收装置的反馈来调整传输参数来说，可以节省更多时间，从而在SerDes电路中的接收装置侧快速实现对串行数据信号的均衡、歪斜和幅度的调整，降低了传输参数调整的时间。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括歪斜，指示信息用于指示增大或减小串行数据信号中一个信号的延时。此时该指示信息可以通过一个参数来传输。发送装置可以根据该指示信息增大或减小串行数据信号中一个信号的一个延时档位。
在一种可能的实施方式中，指示信息还用于指示延时增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的延时，另一个参数指示延时增大或减小的调整量。发送装置可以根据该指示信 息直接按照调整量增大或减小串行数据信号中一个信号的延时。
在一种可能的实施方式中，传输参数包括均衡，指示信息用于指示增大或减小串行数据信号的均衡。此时该指示信息可以通过一个参数来传输。发送装置可以根据该指示信息增大或减小串行数据信号中一个信号的一个均衡档位。
在一种可能的实施方式中，指示信息还用于指示均衡增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号的均衡，另一个参数指示均衡增大或减小的调整量。发送装置可以根据该指示信息直接按照调整量增大或减小串行数据信号中一个信号的均衡。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括幅度，指示信息用于指示增大或减小串行数据信号中一个信号的幅度。此时该指示信息可以通过一个参数来传输。发送装置可以根据该指示信息增大或减小串行数据信号中一个信号的一个幅度档位。
在一种可能的实施方式中，指示信息还用于指示幅度增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的幅度，另一个参数指示幅度增大或减小的调整量。发送装置可以根据该指示信息直接按照调整量增大或减小串行数据信号中一个信号的幅度。
在一种可能的实施方式中，指示信息通过发送装置与接收装置之间的辅助通道传输。也就是说，辅助通道为双向传输，不仅发送装置可以通过辅助通道向接收装置发送配置信息，接收装置也可以通过辅助通道来向发送装置发送指示信息，以指示发送装置调整目标参数。
在一种可能的实施方式中，调整电路还用于通过发送装置与接收装置之间的辅助通道向接收装置发送配置信息，配置信息用于指示串行数据信号承载训练序列或有效数据。便于接收装置根据配置信息来接收训练序列或有效数据，从而执行歪斜训练流程、均衡训练流程和幅度调整流程。
在一种可能的实施方式中，串行数据信号按照预设时序承载训练序列或有效数据。该预设时序是发送装置和接收装置共同已知的，便于接收装置可以按照预设时序接收训练序列或有效数据，从而执行歪斜训练流程、均衡训练流程和幅度调整流程。
第二方面，提供了一种接收装置，包括：训练电路、检测电路和控制电路；训练电路，用于从发送装置接收串行数据信号，并根据串行数据信号中承载的训练序列对串行数据信号的歪斜或均衡进行训练；检测电路，用于从发送装置接收串行数据信号，并检测串行数据信号承载有效数据时的幅度是否满足要求，或者，用于检测训练后的歪斜或均衡是否满足要求；如果串行数据信号的传输参数不满足要求，则获取传输参数的检测信息；传输参数包括串行数据信号的歪斜、均衡或幅度中的至少一项；控制电路，用于根据检测信息生成指示信息，并向发送装置发送指示信息，指示信息用于指示发送装置调整传输参数。
本申请实施例提供的接收装置，接收装置从发送装置接收串行数据信号，串行数据信号中可以承载训练序列或有效数据，其中，训练序列可以用于对串行数据信号的歪斜或均衡进行训练，有效数据可以用于对串行数据信号的幅度进行检测。接收装置检测训练后的歪斜或均衡是否满足要求，或者，检测串行数据信号的幅度是否满足要 求，如果不满足要求，则向发送装置发送指示信息以指示发送装置调整传输参数(包括串行数据信号的歪斜、均衡和幅度中的至少一项)。相对于现有SerDes技术中接收装置单纯基于训练序列对传输参数进行训练而不反馈如何调整传输参数来说，可以节省更多时间，从而在SerDes电路中的接收装置侧快速实现对串行数据信号的均衡、歪斜和幅度的调整，降低了传输参数调整的时间。
在一种可能的实施方式中，传输参数为歪斜，传输参数的检测信息为歪斜的检测信息，串行数据信号为包括第一信号和第二信号的差分信号，检测电路包括第一采样电路、比较器和第二采样电路；第一采样电路用于对第一信号和第二信号分别进行采样；比较器用于对采样的第一信号和第二信号进行比较以向第二采样电路输出比较结果；第二采样电路用于对比较结果进行采样，得到歪斜的检测信息。该结构用于实现当训练后的串行数据信号的歪斜不满足要求时，如何获取串行数据信号的歪斜的检测信息。
在一种可能的实施方式中，第一采样电路包括：第一信号生成器、第二信号生成器、第一开关和第二开关；第一信号通过第一开关输入比较器的正向输入端；第二信号通过第二开关输入比较器的负向输入端；第一信号生成器用于在第二信号的过中位线时刻产生第一脉冲，第一脉冲用于控制第一开关闭合以对第一信号进行采样；第二信号生成器用于在第一信号的过中位线时刻产生第二脉冲，第二脉冲用于控制第二开关闭合以对第二信号进行采样。信号的中位线指信号的幅度最高值与最低值的平均值，信号的过中位线时刻指信号上升或下降过程中经过中位线的时刻。
在一种可能的实施方式中，第二采样电路为触发器，第二信号生成器还用于生成第一信号的分频信号，分频信号用于输入至触发器的时钟端。此时该分频信号可以作为触发器的时钟。该触发器可以为D触发器、RS触发器等。
在一种可能的实施方式中，如果第一信号的采样电压大于第二信号的采样电压，则指示信息用于指示增大第一信号的延时或者减小第二信号的延时，如果第一信号的采样电压小于第二信号的采样电压，则指示信息用于指示增大第二信号的延时或者减小第一信号的延时。此时该指示信息可以通过一个参数来传输。便于发送装置根据该指示信息增大或减小串行数据信号中一个信号的一个延时档位。
在一种可能的实施方式中，指示信息还用于指示延时增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的延时，另一个参数指示延时增大或减小的调整量。便于发送装置根据该指示信息直接按照调整量增大或减小串行数据信号中一个信号的延时。
在一种可能的实施方式中，传输参数包括均衡，指示信息用于指示增大或减小串行数据信号的均衡。此时该指示信息可以通过一个参数来传输。便于发送装置根据该指示信息增大或减小串行数据信号中一个信号的一个均衡档位。
在一种可能的实施方式中，指示信息还用于指示均衡增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号的均衡，另一个参数指示均衡增大或减小的调整量。便于发送装置根据该指示信息直接按照调整量增大或减小串行数据信号中一个信号的均衡。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括幅度， 指示信息用于指示增大或减小串行数据信号中一个信号的幅度。此时该指示信息可以通过一个参数来传输。便于发送装置根据该指示信息增大或减小串行数据信号中一个信号的一个幅度档位。
在一种可能的实施方式中，指示信息还用于指示幅度增大或减小的调整量。此时该指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的幅度，另一个参数指示幅度增大或减小的调整量。便于发送装置根据该指示信息直接按照调整量增大或减小串行数据信号中一个信号的幅度。
在一种可能的实施方式中，指示信息通过发送装置与接收装置之间的辅助通道传输。也就是说，辅助通道为双向传输，不仅发送装置可以通过辅助通道向接收装置发送配置信息，接收装置也可以通过辅助通道来向发送装置发送指示信息，以指示发送装置调整目标参数。
在一种可能的实施方式中，控制电路还用于通过发送装置与接收装置之间的辅助通道从发送装置接收配置信息，配置信息用于指示串行数据信号承载训练序列或有效数据。接收装置可以根据配置信息来接收训练序列或有效数据，从而执行歪斜训练流程、均衡训练流程和幅度调整流程。
在一种可能的实施方式中，串行数据信号按照预设时序承载训练序列或有效数据。该预设时序是发送装置和接收装置共同已知的，接收装置可以按照预设时序接收训练序列或有效数据，从而执行歪斜训练流程、均衡训练流程和幅度调整流程。
第三方面，提供了一种参数调整方法，包括：向接收装置发送承载训练序列或承载有效数据的串行数据信号，训练序列用于对串行数据信号的歪斜或均衡进行训练，有效数据用于对串行数据信号的幅度进行检测；从接收装置接收指示信息，根据指示信息调整串行数据信号的传输参数；其中，传输参数包括串行数据信号的歪斜、均衡或幅度中的至少一项。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括歪斜，指示信息用于指示增大或减小串行数据信号中一个信号的延时。
在一种可能的实施方式中，指示信息还用于指示延时增大或减小的调整量。
在一种可能的实施方式中，传输参数包括均衡，指示信息用于指示增大或减小串行数据信号的均衡。
在一种可能的实施方式中，指示信息还用于指示均衡增大或减小的调整量。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括幅度，指示信息用于指示增大或减小串行数据信号中一个信号的幅度。
在一种可能的实施方式中，指示信息还用于指示幅度增大或减小的调整量。
在一种可能的实施方式中，指示信息通过发送装置与接收装置之间的辅助通道传输。
在一种可能的实施方式中，还包括：通过发送装置与接收装置之间的辅助通道向接收装置发送配置信息，配置信息用于指示串行数据信号承载训练序列或有效数据。
在一种可能的实施方式中，串行数据信号按照预设时序承载训练序列或有效数据。
第四方面，提供了一种参数调整方法，包括：从发送装置接收串行数据信号，并根据串行数据信号中承载的训练序列对串行数据信号的歪斜或均衡进行训练；从发送 装置接收串行数据信号，并检测串行数据信号承载有效数据时的幅度是否满足要求，或者，用于检测训练后的歪斜或均衡是否满足要求；如果串行数据信号的传输参数不满足要求，则获取传输参数的检测信息；传输参数包括串行数据信号的歪斜、均衡或幅度中的至少一项；根据检测信息生成指示信息，并向发送装置发送指示信息，指示信息用于指示发送装置调整传输参数。
在一种可能的实施方式中，传输参数为歪斜，传输参数的检测信息为歪斜的检测信息，串行数据信号为包括第一信号和第二信号的差分信号；获取传输参数的检测信息，包括：对第一信号和第二信号分别进行采样；对采样的第一信号和第二信号进行比较以输出比较结果；对比较结果进行采样，得到歪斜的检测信息。
在一种可能的实施方式中，对第一信号和第二信号分别进行采样，包括：在第二信号的过中位线时刻产生第一脉冲，第一脉冲用于控制第一开关闭合以对第一信号进行采样；在第一信号的过中位线时刻产生第二脉冲，第二脉冲用于控制第二开关闭合以对第二信号进行采样。
在一种可能的实施方式中，如果第一信号的采样电压大于第二信号的采样电压，则指示信息用于指示增大第一信号的延时或者减小第二信号的延时，如果第一信号的采样电压小于第二信号的采样电压，则指示信息用于指示增大第二信号的延时或者减小第一信号的延时。
在一种可能的实施方式中，指示信息还用于指示延时增大或减小的调整量。
在一种可能的实施方式中，传输参数包括均衡，指示信息用于指示增大或减小串行数据信号的均衡。
在一种可能的实施方式中，指示信息还用于指示均衡增大或减小的调整量。
在一种可能的实施方式中，串行数据信号为一对差分信号，传输参数包括幅度，指示信息用于指示增大或减小串行数据信号中一个信号的幅度。
在一种可能的实施方式中，指示信息还用于指示幅度增大或减小的调整量。
在一种可能的实施方式中，指示信息通过发送装置与接收装置之间的辅助通道传输。
在一种可能的实施方式中，通过发送装置与接收装置之间的辅助通道从发送装置接收配置信息，配置信息用于指示串行数据信号承载训练序列或有效数据。
在一种可能的实施方式中，串行数据信号按照预设时序承载训练序列或有效数据。
第五方面，提供了一种串行器/解串行器电路，包括如第一方面及其任一实施方式所述的发送装置以及如第二方面及其任一实施方式所述的接收装置。
第六方面，提供了一种电子设备，包括如第一方面及其任一实施方式所述的发送装置，和/或，如第二方面及其任一实施方式所述的接收装置。
关于第三方面至第六方面的技术效果参照第一方面及其任一实施方式以及第二方面及其任一实施方式的技术效果。
附图说明
图1为本申请实施例提供的一种电子设备的结构示意图；
图2为本申请实施例提供的一种SerDes电路的结构示意图；
图3为本申请实施例提供的一种SerDes电路的工作过程的流程示意图；
图4为本申请实施例提供的一种歪斜检测电路的结构示意图；
图5为本申请实施例提供的另一种歪斜检测电路的结构示意图；
图6为本申请实施例提供的一种歪斜检测的时序示意图。
具体实施方式
如本申请所使用的，术语“组件”、“模块”、“系统”等等旨在指代计算机相关实体，该计算机相关实体可以是硬件、固件、硬件和软件的结合、软件或者运行中的软件。例如，组件可以是，但不限于是：在处理器上运行的处理、处理器、对象、可执行文件、执行中的线程、程序和/或计算机。作为示例，在计算设备上运行的应用和该计算设备都可以是组件。一个或多个组件可以存在于执行中的过程和/或线程中，并且组件可以位于一个计算机中以及/或者分布在两个或更多个计算机之间。此外，这些组件能够从在其上具有各种数据结构的各种计算机可读介质中执行。这些组件可以通过诸如根据具有一个或多个数据分组(例如，来自一个组件的数据，该组件与本地系统、分布式系统中的另一个组件进行交互和/或以信号的方式通过诸如互联网之类的网络与其它系统进行交互)的信号，以本地和/或远程过程的方式进行通信。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
首先对本申请可能涉及的一些概念进行描述：
本申请实施例提供的电子设备可以是手机(mobile phone)、平板电脑(Pad)等终端；可以是功能较简单的轻量级设备，可以是一种具有无线收发功能的设备，可以部署在陆地上，包括室内或室外、手持、穿戴或车载；也可以部署在水面上(如轮船等)；还可以部署在空中(例如飞机、气球和卫星上等)。也可以是带无线收发功能的电脑、虚拟现实(virtual reality，VR)用户设备、增强现实(augmented reality，AR)用户设备、工业控制(industrial control)中的无线终端、车载用户设备、无人驾驶(self-driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端、可穿戴用户设备等等。本申请的实施例对应用场景不做限定。还可以是接入用户设备、车载终端、工业控制终端、移动站、移动台、远方站、远程用户设备、移动设备、用户设备、用户设备、无线通信设备、终端设备等。电子设备可以是固定的或者移动的。
本申请实施例提供的芯片可以包括存储芯片、基带芯片、蓝牙芯片、处理器、中央处理器(central processing unit，CPU)、微处理器(micro controller unit，MCU)、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)、片上系统(system on chip，SoC)、网络处理器(network processor，NP)、数字信号处理电路(digital signal processor，DSP)、图像处理器(graphics processing unit，GPU)、人工智能(artificial intelligence，AI)芯片，还可以是可编程控制器(programmable logic device，PLD)或其他集成芯片。
SerDes：SerDes技术是一种时分多路复用、点对点的串行通信技术，可以应用于芯片与芯片之间的通信(例如GPU与CPU之间的通信)，也可以应用于设备与设备之间的通信(例如机顶盒与电视机之间的通信)。发送装置将并行数据转换成串行数据信号并发送给接收装置，接收装置将接收的串行数据信号转换成并行数据。串行数据信号从发送装置到达接收装置所经过的路径称为信道(channel)，该路径可以包括芯片封装、印刷电路板(printed circuit board，PCB)走线、过孔、电缆、连接器等元件或结构等。
SerDes没有单独的时钟线，时钟信号嵌入在串行数据信号的跳变沿中，并且为了降低噪声对串行数据传输的影响，串行数据信号被设计为一对差分信号。不同于通过一路信号传输串行数据时根据该信号的高低电平来传输数据0或1，差分信号通过两个信号之差为高电平或低电平来传输数据0或1。当接收装置接收串行数据信号时，接收装置的时钟数据恢复(clock data recovery，CDR)电路会捕获串行数据信号的跳变沿的频率，从而恢复时钟信号。如果数据长时间没有跳变，CDR电路就无法得到精确的训练，CDR的采样时刻就会漂移，可能采到比真实数据更多的“0”或“1”。因此发送装置在发送串行数据时可以通过编码或扰码来避免串行数据中出现过长的连续“0”或“1”，使得跳变沿能快速出现。
接收装置恢复嵌入在串行数据信号的跳变沿中的时钟信号要经过较长时间，为了加速恢复时钟信号的过程，发送装置在通过串行数据信号发送有效数据前，可以根据协议先通过串行数据信号发送特定格式的训练序列，使得接收装置的CDR电路根据该训练序列可以快速恢复时钟信号，在后续接收到串行数据时，CDR电路可以通过锁定串行数据的跳变沿来持续输出时钟信号。也就是说，串行数据信号可以包括训练序列或有效数据。例如对于基于VBO(V-By-One)协议的SerDes电路来说，发送装置向接收装置发送时钟信号的训练序列，接收装置根据该训练序列恢复时钟信号，从而使得接收装置的时钟频率以及相位达到预定值，从而快速实现CDR，降低了时钟恢复时间。
接收装置在恢复了时钟信号后，将恢复出来的时钟信号与串行数据的跳变沿进行对齐，然后在跳变沿中间对串行数据进行采样，实现对串行数据的模数转换得到数字形式的串行数据，再对数字形式的串行数据进行串并转换即可得到数字形式的并行数据。
均衡(equalization，EQ)：由于发送装置与接收装置之间的信道的非理想性使串行数据信号产生码间干扰，而均衡就是在发送装置或接收装置补偿信道的非理想性，消除码间干扰。
歪斜(skew)：指串行数据信号(一对差分信号)中两个信号之间的时间偏差。
幅度：指串行数据信号中两个信号的幅值。
在SerDes的高速应用场景中，除了需要接收装置进行CDR，如果串行数据信号中两个信号之间的歪斜较大则会影响系统整体性能，就需要发送装置和接收装置进行 歪斜矫正以提升性能。另外，还需要动态调整串行数据信号的幅度和均衡，以优化信道的电磁干扰(electromagnetic interference，EMI)性能并降低功耗。
但是对于前文所述的基于VBO协议的SerDes电路来说，只能实现接收装置的CDR，如果链路衰减大则可能出现训练时间较长或者训练失败的结果。另外，在USB3.X协议中实现了发送装置可以通过发送训练序列均衡(training sequences equalizer，TSEQ)码来对接收装置的均衡进行粗调和微调，在高速串行计算机扩展总线标准(peripheral component interconnect express，PCIE)3协议中实现了发送装置可以通过发送训练序列(training sequences，TS)1/2码来对接收装置的均衡进行粗调和微调，但是这些方案的训练时间长，训练精度低，并且无法进行歪斜矫正，因此会降低链路性能。
也就是说，现有SerDes技术中，发送装置和接收装置在对串行数据信号的传输参数进行调整的过程中，发送装置向接收装置发送训练序列，由接收装置根据训练序列慢慢对传输参数进行训练，接收装置不会向发送装置反馈如何调整传输参数，所以传输参数的调整时间较长，因此会降低链路性能。
为此，本申请实施例提供了一种发送装置、接收装置、参数调整方法、SerDes电路和电子设备，发送装置向接收装置发送串行数据信号，接收装置检测串行数据信号的传输参数(包括串行数据信号的歪斜、均衡或幅度中的至少一项)是否满足要求，如果不满足要求，则向发送装置发送指示信息以指示调整传输参数，相对于单纯基于训练序列对传输参数进行训练而不反馈如何调整传输参数来说，可以节省更多时间，从而在SerDes电路中的接收装置侧快速实现对串行数据信号的均衡、歪斜和幅度的调整，降低了传输参数调整的时间。
如图1所示，本申请实施例提供了一种电子设备10，包括SerDes电路100，SerDes电路100包括发送装置111和接收装置121，其中，发送装置111可以位于第一芯片11中，接收装置可以位于第二芯片12中，则该SerDes电路可以实现第一芯片11向第二芯片12传输串行数据信号，例如可以实现GPU向CPU传输图像数据或视频数据。
发送装置111可以通过数据通道向接收装置121传输多路串行数据信号，发送装置111还可以通过辅助通道向接收装置121传输配置信息(例如指示串行数据信号承载训练序列或有效数据)，接收装置121可以通过辅助通道向发送装置传输指示信息以指示调整传输参数。
其中，数据通道是单向传输的，可以传输多路串行数据信号并且可以实现高速的数据传输，通常采用8b/10b，64/66b等编码方式。辅助通道是双向传输的，其传输的是低速信号，通常采用曼彻斯特等编码方式。
需要说明的是，本申请以采用SerDes技术的发送装置和接收装置位于同一电子设备为例进行说明，但并不意在限定于此，发送装置和接收装置也可以位于不同电子设备中，例如发送装置可以位于机顶盒中，接收装置可以位于电视机中，从而实现机顶盒向电视机传输视频信号。
如图2所示，发送装置21包括信号生成电路211、驱动器212和调整电路213。调整电路包括歪斜调整电路2131、均衡调整电路2132和幅度调整电路2133。接收装置22包括训练电路221、检测电路222和控制电路223。训练电路221包括CDR训练 电路2211、歪斜训练电路2212和均衡训练电路2213。检测电路222包括CDR检测电路2221、歪斜检测电路2222、均衡检测电路2223和幅度检测电路2224。控制电路223包括歪斜控制电路2231、均衡控制电路2232和幅度控制电路2233。
发送装置21通过数据通道向接收装置22传输串行数据信号，串行数据信号为一对差分信号，可以承载训练序列或有效数据。其中，串行数据信号中承载的训练序列可以用于接收装置22对串行数据信号的CDR、均衡和歪斜进行训练，并且针对串行数据信号的CDR、均衡和歪斜可以采用不同的训练序列。对于串行数据信号的幅度的调整可以不采用训练序列，可以基于有效数据对串行数据信号的幅度进行调整，即发送装置21发送承载有效数据的串行数据信号即可。
需要说明的是，发送装置21发送的串行数据信号可以按照预设时序承载训练序列或有效数据，接收装置22可以按照预设时序接收训练序列或有效数据，从而执行图3中的CDR流程、歪斜训练流程、均衡训练流程和幅度调整流程。或者，发送装置21可以通过辅助通道向接收装置22发送配置信息，该配置信息指示串行数据信号承载训练序列或有效数据，接收装置22可以根据配置信息来接收训练序列或有效数据，从而执行图3中的CDR流程、歪斜训练流程、均衡训练流程和幅度调整流程。
接收装置22接收到串行数据信号后，可以检测串行数据信号的CDR和传输参数是否满足要求，如果CDR不满足要求则继续进行训练。如果传输参数不满足要求，则通过辅助通道向发送装置21发送指示信息以指示如何调整传输参数，特别地，对于传输参数包括串行数据信号的歪斜或均衡中的至少一项来说，接收装置22可以根据传输参数对应的训练序列对传输参数进行训练，如果训练后的传输参数不满足要求，则通过辅助通道向发送装置21发送指示信息以指示发送装置调整传输参数。如果传输参数(或CDR)满足要求，则接收装置22可以通过辅助通道向发送装置21发送指示传输参数(或CDR)满足要求的指示信息。
下面对上述各电路的具体功能进行描述：
信号生成电路211：用于向接收装置22发送承载训练序列或承载有效数据的串行数据信号。对于有效数据来说，可以用于接收装置22对串行数据信号的幅度进行检测。对于训练序列来说，可以针对要训练的串行数据信号的不同参数(CDR、歪斜或均衡)来选择不同的训练码型。示例性的，针对CDR训练可以采用第一训练序列(例如模式1(pattern1)训练序列)，针对歪斜的训练可以采用第二训练序列(例如模式2(pattern2)训练序列)，针对均衡的训练可以采用第三训练序列(例如伪随机(pseudo random binary sequence，PRBS)训练序列，包括PRBS7、PRBS9、PRBS11、PRBS15、PRBS31等)。
驱动器212：用于驱动数据通道来向接收装置22发送串行数据信号。串行数据信号承载的训练序列或有效数据来自信号生成电路211。
训练电路221：当发送装置21通过辅助通道向接收装置22发送配置信息，以指示发送训练序列时，训练电路221从发送装置21接收串行数据信号，此时串行数据信号承载训练序列，训练电路221根据训练序列对串行数据信号的CDR、歪斜或均衡进行训练。
其中，CDR训练电路2211用于根据CDR对应的训练序列对CDR进行训练。歪斜训练电路2212用于根据串行数据信号的歪斜对应的训练序列对串行数据信号的歪 斜进行训练。均衡训练电路2213用于根据串行数据信号的均衡对应的训练序列对串行数据信号的均衡进行训练，例如调整连续线性时间均衡器(continuous time linear equalizer，CTLE)的参数设置。
检测电路222：当串行数据信号承载训练序列时，检测电路222用于对经过训练电路221训练后串行数据信号的CDR、歪斜或均衡(即训练结果)是否满足要求进行检测，或者，当串行数据信号承载有效数据时，检测电路222用于从发送装置21接收串行数据信号，检测电路222对承载有效数据的串行数据信号的幅度是否满足要求进行检测。检测电路222还用于当传输参数不满足要求时将传输参数的检测信息发送给控制电路223，当传输参数满足要求时将指示传输参数满足要求的指示信息通过辅助通道发送给发送装置21。
其中，CDR检测电路2221用于检测CDR训练电路2211的时钟恢复结果是否满足要求，如果满足要求则将指示时钟恢复成功的指示信息(RX_CDR_LOCK)通过辅助通道发送给发送装置21，其中，CDR满足要求指接收装置锁定串行数据信号的时钟。
歪斜检测电路2222用于检测经过歪斜训练电路2212训练后串行数据信号的歪斜是否满足要求，如果满足要求，则将指示歪斜训练成功的指示信息(RX_SKEW_LOCK)通过辅助通道发送给发送装置21，如果不满足要求(即歪斜仍需调整)则将歪斜的检测信息(简称歪斜检测信息，包括例如具体的歪斜值)发送给歪斜控制电路2231。其中，歪斜满足要求指串行数据信号的歪斜小于歪斜阈值，否则为歪斜不满足要求。
均衡检测电路2223用于检测经过均衡训练电路2213训练后的均衡是否满足要求，如果满足要求则将指示均衡训练成功的指示信息(RX_EQ_LOCK)通过辅助通道发送给发送装置21，如果不满足要求(即均衡仍需调整)则将均衡的检测信息(简称均衡检测信息，包括例如不同频率的幅度值)发送给均衡控制电路2232。其中，均衡满足要求指串行数据信号的误码率小于误码率阈值，否则为均衡不满足要求。
幅度检测电路2224用于检测承载有效数据的串行数据信号的幅度是否满足要求，如果满足要求则不需要调整，如果不满足要求则将幅度的检测信息(简称幅度检测信息，包括例如具体的幅度值)发送给幅度控制电路2233。其中，幅度满足要求指串行数据信号的幅度在一定范围内，否则为幅度不满足要求。
控制电路223：用于根据来自检测电路222的传输参数的检测信息，确定用于指示调整串行数据信号的传输参数的指示信息，并通过辅助通道向发送装置21发送该指示信息。控制电路223还用于通过辅助通道从发送装置21的调整电路213接收配置信息，该配置信息指示串行数据信号承载训练序列或有效数据。如果该配置信息指示串行数据信号承载训练序列，则控制电路223指示训练电路221接收串行数据信号并根据训练序列对串行数据信号的CDR、歪斜或均衡进行训练，以及，指示检测电路222对训练电路221训练的结果进行检测；如果该配置信息指示串行数据信号承载有效数据，则控制电路223指示检测电路222接收串行数据信号并对串行数据信号的幅度进行检测。
其中，歪斜控制电路2231用于根据来自歪斜检测电路2222的歪斜检测信息，确定第一指示信息，并将第一指示信息通过辅助通道发送给发送装置21的歪斜调整电路2131，其中，第一指示信息可以用于指示增大或减小串行数据信号中一个信号的延时， 此时第一指示信息可以通过一个参数来传输；进一步地，第一指示信息还可以指示延时增大或减小的调整量，此时第一指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的延时，另一个参数指示延时增大或减小的调整量。均衡控制电路2232用于根据来自均衡检测电路2223的均衡检测信息，确定第二指示信息，并将第二指示信息通过辅助通道发送给发送装置21的均衡调整电路2132，其中，第二指示信息可以用于指示增大或减小串行数据信号的均衡，此时第一指示信息可以通过一个参数来传输；进一步地，第二指示信息还可以指示均衡增大或减小的调整量，此时第二指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号的均衡，另一个参数指示均衡增大或减小的调整量。幅度控制电路2233用于根据来自幅度检测电路2224的幅度检测信息，确定第三指示信息，并将第三指示信息通过辅助通道发送给发送装置21的幅度调整电路2133，其中，第三指示信息用于指示增大或减小串行数据信号中一个信号的幅度，此时第三指示信息可以通过一个参数来传输；进一步，第三指示信息还可以指示幅度增大或减小的调整量，此时第三指示信息可以通过两个参数来传输，一个参数指示增大或减小串行数据信号中一个信号的幅度，另一个参数指示幅度增大或减小的调整量。
调整电路213：用于通过辅助通道从接收装置22接收指示信息，并根据指示信息来调整串行数据信号的传输参数。调整电路213还用于通过辅助通道向接收装置22的控制电路223发送配置信息，该配置信息指示串行数据信号承载训练序列或有效数据。
其中，歪斜调整电路2131用于根据第一指示信息来调整串行数据信号的歪斜(两个信号的时间偏差)，例如，当第一指示信息指示增大或减小串行数据信号中一个信号的延时时，歪斜调整电路2131可以根据该第一指示信息增大或减小串行数据信号中一个信号的一个延时档位；当第一指示信息进一步指示延时增大或减小的调整量时，歪斜调整电路2131可以根据该第一指示信息直接按照调整量增大或减小串行数据信号中一个信号的延时。均衡调整电路2132用于根据第二指示信息来调整串行数据信号的均衡，例如按档位调整串行数据信号中一个信号的预加重和去加重，预加重指发送装置对信号高频分量进行补偿的信号处理方式，去加重指发送装置将已经加重的信号恢复为原来信号形式的信号处理方式。例如，当第二指示信息指示增大或减小串行数据信号的均衡时，均衡调整电路2132可以根据该第二指示信息增大或减小串行数据信号中一个信号的一个均衡档位；当第二指示信息进一步指示均衡增大或减小的调整量时，均衡调整电路2132可以根据该第二指示信息直接按照调整量增大或减小串行数据信号中一个信号的均衡。幅度调整电路2133用于根据第三指示信息来调整串行数据信号的幅度，例如当第三指示信息指示增大或减小串行数据信号中一个信号的幅度时，幅度调整电路2133可以根据该第三指示信息增大或减小串行数据信号中一个信号的一个幅度档位；当第三指示信息进一步指示幅度增大或减小的调整量时，幅度调整电路2133可以根据该第三指示信息直接按照调整量增大或减小串行数据信号中一个信号的幅度。
下面结合图3对上述SerDes电路的工作过程进行描述：
S301、发送装置21的信号生成电路211通过驱动器212向接收装置22的CDR 训练电路2211发送承载第一训练序列的串行数据信号。
第一训练序列用于对串行数据信号的CDR进行训练。
S302、接收装置22的CDR训练电路2211根据第一训练序列训练串行数据信号的CDR。
S303、如果接收装置22的CDR检测电路2221检测到CDR训练电路2211已经将串行数据信号的时钟恢复到预设速率，则通过辅助通道向发送装置21的信号生成电路211发送指示时钟恢复成功的指示信息(RX_CDR_LOCK)，即完成CDR流程。
S304、发送装置21的信号生成电路211通过驱动器212，向接收装置22的歪斜训练电路2212发送承载第二训练序列的串行数据信号。
第二训练序列用于对串行数据信号的歪斜进行训练。
S305、接收装置22的歪斜训练电路2212根据第二训练序列训练串行数据信号的歪斜。
S306、如果接收装置22的歪斜检测电路2222在经过预设时间之后检测到训练后的歪斜大于或等于歪斜阈值，则向接收装置22的歪斜控制电路2231发送歪斜检测信息。
S307、接收装置22的歪斜控制电路2231根据歪斜检测信息，确定第一指示信息，并通过辅助通道向发送装置21的歪斜调整电路2131发送第一指示信息。
发送装置21的歪斜调整电路2131根据第一指示信息来调整第二训练序列的歪斜，由发送装置21的信号生成电路211通过驱动器212向接收装置22的歪斜训练电路2212发送承载新的第二训练序列的串行数据信号，以重新从步骤S304开始执行
S308、如果接收装置22的歪斜检测电路2222在预设时间内检测到训练后的歪斜小于歪斜阈值，则通过辅助通道向发送装置21的歪斜调整电路2131发送指示歪斜训练成功的指示信息(RX_SKEW_LOCK)，即完成歪斜训练流程。
S309、发送装置21的信号生成电路211通过驱动器212，向接收装置22的均衡训练电路2213发送承载第三训练序列的串行数据信号。
第三训练序列用于对串行数据信号的均衡进行训练。
S310、接收装置22的均衡训练电路2213根据第三训练序列训练串行数据信号的均衡。
S311、如果接收装置22的均衡检测电路2223在经过预设时间之后检测到误码率大于或等于误码率阈值，则向接收装置22的均衡控制电路2232发送均衡检测信息。
S312、接收装置22的均衡控制电路2232根据均衡检测信息，确定第二指示信息，并通过辅助通道向发送装置21的均衡调整电路2132发送第二指示信息。
发送装置21的均衡调整电路2132根据第二指示信息来调整第三训练序列的均衡，由发送装置21的信号生成电路211通过驱动器212向接收装置22的均衡训练电路2213发送承载新的第三训练序列的串行数据信号，以重新从步骤S309开始执行。
S313、如果接收装置22的均衡检测电路2223在预设时间内检测到误码率小于误码率阈值，则通过辅助通道向发送装置21的均衡调整电路2132发送指示均衡训练成功的指示信息(RX_EQ_LOCK)，即完成均衡训练流程。
S314、发送装置21的信号生成电路211通过驱动器212，向接收装置22的检测 电路222发送承载有效数据的串行数据信号。
S315、接收装置22的幅度检测电路2224检测串行数据信号的幅度。
S316、如果串行数据信号的幅度不满足要求，则幅度检测电路2224向接收装置22的幅度控制电路2232发送幅度检测信息。
S317、幅度控制电路2232根据幅度检测信息，确定第三指示信息，并通过辅助通道向发送装置21的幅度调整电路2133发送第三指示信息。
发送装置21的幅度调整电路2132根据第三指示信息来调整承载有效数据的串行数据信号的幅度，由发送装置21的信号生成电路211通过驱动器212向接收装置22发送新的承载有效数据的串行数据信号，以重新从步骤S314开始执行。
S318、如果串行数据信号的幅度满足要求(例如，串行数据信号的幅度在一定范围内)，则通过辅助通道向发送装置21的幅度调整电路2133发送指示幅度满足要求的指示信息(AM_LOCK)。
需要说明的是，本申请不限定上述CDR流程、歪斜训练流程、均衡训练流程和幅度调整流程的先后执行顺序，即不限定步骤S301-S303、步骤S304-S308、步骤S309-S313以及步骤S314-S318的先后执行顺序。这些流程的先后执行顺序可以根据发送装置21和接收装置22共同已知的预设时序来确定，或者，根据发送装置21向接收装置22发送的配置信息来确定。
下面结合图4和图5对歪斜检测电路2222的一种可能结构进行说明，该结构用于实现当训练后的串行数据信号的歪斜不满足要求时，如何获取串行数据信号的歪斜的检测信息。
如图4所示，歪斜检测电路2222包括第一采样电路41、比较器42、第二采样电路43。驱动器212包括第一缓冲器44和第二缓冲器45。
假设发送装置21与接收装置22之间的串行数据信号包括第一信号和第二信号，第一缓冲器45用于输出第一信号，第二缓冲器46用于输出第二信号。第一采样电路41可以对第一信号和第二信号分别进行采样。比较器42对第一采样电路41采样后的第一信号和第二信号进行比较以向第二采样电路43输出比较结果。第二采样电路43对比较器42输出的比较结果进行采样以得到歪斜检测信息，并发送给歪斜控制电路2231，这样歪斜控制电路2231就可以根据歪斜检测信息输出第一指示信息。
如图5所示，第一采样电路包括：第一信号生成器411、第二信号生成器412、第一开关413和第二开关414。第一信号通过第一开关413输入比较器42的正向输入端；第二信号通过第二开关414输入比较器42的负向输入端。第二采样电路43可以为D触发器、RS触发器等触发器。
第一信号生成器411在第二信号的过中位线时刻产生第一脉冲，第一脉冲用于控制第一开关413闭合对第一信号进行采样，示例性的，当第一脉冲为高电平时，第一开关413闭合，当第一脉冲为低电平时，第一开关413断开；或者，当第一脉冲为低电平时，第一开关413闭合，当第一脉冲为高电平时，第一开关413断开。第一信号生成器411还可以生成第二信号的分频信号(例如二分频信号)。其中，如图6所示，信号的中位线指信号的幅度最高值与最低值的平均值。
第二信号生成器412在第一信号的过中位线时刻产生第二脉冲，第二脉冲用于控 制第二开关414闭合以对第二信号进行采样，信号的过中位线时刻指信号上升或下降过程中经过中位线的时刻。示例性的，当第二脉冲为高电平时，第二开关414闭合，当第二脉冲为低电平时，第二开关414断开。第二信号生成器412还可以生成第一信号的分频信号(例如二分频信号)，该分频信号用于输入至触发器43的时钟端，作为触发器43的时钟。
下面以图6为例，对歪斜检测电路2222的工作原理进行描述。
如图6所示，假设第二信号S2(虚线)滞后于第一信号S1(实线)，串行数据信号的歪斜即为第一信号S1与第二信号S2之间的时间偏差，对于一对差分信号来说，歪斜可以通过两个信号的过中位线时刻的时间偏差得到。第一信号生成器411在第二信号S2过中位线时刻产生第一脉冲P1，第一开关413在第一脉冲P1为高电平期间闭合从而对第一信号S1进行采样，即比较器42的正向输入端输入第一信号S1的采样电压V1。第二信号生成器412在第一信号S1过中位线时刻产生第二脉冲P2，第二开关414在第二脉冲P2为高电平期间闭合从而对第二信号S2进行采样，即比较器42的负向输入端输入第二信号S2的采样电压V2。
如果第二信号S2滞后于第一信号S1，则采样电压V2会小于采样电压V1，比较器42输出高电平，反之，如果第二信号S2超前于第一信号S1，则采样电压V2会大于采样电压V1，比较器42输出低电平。
第二信号S2的二分频信号DIV2作为时钟信号，触发第二采样电路43对比较器42输出的比较结果进行采样，以向歪斜控制电路2231输出歪斜检测信息。如果歪斜检测信息为高电平，即第一信号S1的采样电压V1大于第二信号S2的采样电压V2，则歪斜控制电路2231输出的第一指示信息指示增大第一信号S1的延时，或者，减小第二信号S2的延时，以减小第一信号S1与第二信号S2之间的歪斜；如果歪斜检测信息为低电平，即第一信号S1的采样电压V1小于第二信号S2的采样电压V2，则歪斜控制电路2231输出的第一指示信息指示增大第二信号S2的延时，或者，减小第一信号S1的延时，以减小第一信号S1与第二信号S2之间的歪斜。歪斜调整电路2131根据第一指示信息来调整第一信号S1或第二信号S2的延时。
本申请实施例提供的发送装置、接收装置、参数调整方法、SerDes电路和电子设备，发送装置向接收装置发送串行数据信号，串行数据信号中可以承载训练序列或有效数据，其中，训练序列可以用于对串行数据信号的歪斜或均衡进行训练，有效数据可以用于对串行数据信号的幅度进行检测，接收装置检测训练后的歪斜或均衡是否满足要求，或者，检测串行数据信号的幅度是否满足要求，如果不满足要求，则向发送装置发送指示信息以指示发送装置调整传输参数(包括串行数据信号的歪斜、均衡和幅度中的至少一项)，相对于现有SerDes技术中接收装置单纯基于训练序列对传输参数进行训练而不反馈如何调整传输参数来说，可以节省更多时间，从而在SerDes电路中的接收装置侧快速实现对串行数据信号的均衡、歪斜和幅度的调整，降低了传输参数调整的时间。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个设备，或者也可以分布到多个设备上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个设备中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个设备中。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (35)

  1. 一种发送装置，其特征在于，包括信号生成电路和调整电路；
    所述信号生成电路，用于向接收装置发送承载训练序列或承载有效数据的串行数据信号，所述训练序列用于对所述串行数据信号的歪斜或均衡进行训练，所述有效数据用于对所述串行数据信号的幅度进行检测；
    所述调整电路，用于从所述接收装置接收指示信息，根据所述指示信息调整所述串行数据信号的传输参数；其中，所述传输参数包括所述串行数据信号的歪斜、均衡或幅度中的至少一项。
  2. 根据权利要求1所述的发送装置，其特征在于，所述串行数据信号为一对差分信号，所述传输参数包括歪斜，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的延时。
  3. 根据权利要求2所述的发送装置，其特征在于，所述指示信息还用于指示所述延时增大或减小的调整量。
  4. 根据权利要求1-3任一项所述的发送装置，其特征在于，所述传输参数包括均衡，所述指示信息用于指示增大或减小所述串行数据信号的均衡。
  5. 根据权利要求4所述的发送装置，其特征在于，所述指示信息还用于指示所述均衡增大或减小的调整量。
  6. 根据权利要求1-5任一项所述的发送装置，其特征在于，所述串行数据信号为一对差分信号，所述传输参数包括幅度，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的幅度。
  7. 根据权利要求6所述的发送装置，其特征在于，所述指示信息还用于指示所述幅度增大或减小的调整量。
  8. 根据权利要求1-7任一项所述的发送装置，其特征在于，所述指示信息通过所述发送装置与所述接收装置之间的辅助通道传输。
  9. 根据权利要求1-8任一项所述的发送装置，其特征在于，所述调整电路还用于通过所述发送装置与所述接收装置之间的辅助通道向所述接收装置发送配置信息，所述配置信息用于指示所述串行数据信号承载所述训练序列或所述有效数据。
  10. 根据权利要求1-8任一项所述的发送装置，其特征在于，所述串行数据信号按照预设时序承载所述训练序列或所述有效数据。
  11. 一种接收装置，其特征在于，包括：训练电路、检测电路和控制电路；
    所述训练电路，用于从发送装置接收串行数据信号，并根据所述串行数据信号中承载的训练序列对所述串行数据信号的歪斜或均衡进行训练；
    所述检测电路，用于从所述发送装置接收所述串行数据信号，并检测所述串行数据信号承载有效数据时的幅度是否满足要求，或者，用于检测训练后的所述歪斜或所述均衡是否满足要求；如果所述串行数据信号的传输参数不满足要求，则获取所述传输参数的检测信息；所述传输参数包括所述串行数据信号的歪斜、均衡或幅度中的至少一项；
    所述控制电路，用于根据所述检测信息生成指示信息，并向所述发送装置发送所述指示信息，所述指示信息用于指示所述发送装置调整所述传输参数。
  12. 根据权利要求11所述的接收装置，其特征在于，所述传输参数为所述歪斜，所述传输参数的检测信息为所述歪斜的检测信息，所述串行数据信号为包括第一信号和第二信号的差分信号，所述检测电路包括第一采样电路、比较器和第二采样电路；
    所述第一采样电路用于对所述第一信号和所述第二信号分别进行采样；
    所述比较器用于对采样的所述第一信号和所述第二信号进行比较以向所述第二采样电路输出比较结果；
    所述第二采样电路用于对所述比较结果进行采样，得到所述歪斜的检测信息。
  13. 根据权利要求12所述的接收装置，其特征在于，所述第一采样电路包括：第一信号生成器、第二信号生成器、第一开关和第二开关；所述第一信号通过所述第一开关输入所述比较器的正向输入端；所述第二信号通过所述第二开关输入所述比较器的负向输入端；
    所述第一信号生成器用于在所述第二信号的过中位线时刻产生第一脉冲，所述第一脉冲用于控制所述第一开关闭合以对所述第一信号进行采样；
    所述第二信号生成器用于在所述第一信号的过中位线时刻产生第二脉冲，所述第二脉冲用于控制所述第二开关闭合以对所述第二信号进行采样。
  14. 根据权利要求13所述的接收装置，其特征在于，所述第二采样电路为触发器，所述第二信号生成器还用于生成所述第一信号的分频信号，所述分频信号用于输入至所述触发器的时钟端。
  15. 根据权利要求11-14任一项所述的接收装置，其特征在于，所述串行数据信号为包括第一信号和第二信号的一对差分信号，
    所述传输参数包括均衡，所述指示信息用于指示增大或减小所述串行数据信号的均衡；或者，
    所述传输参数包括幅度，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的幅度；或者，
    如果所述第一信号的采样电压大于所述第二信号的采样电压，则所述指示信息用于指示增大所述第一信号的延时或者减小所述第二信号的延时，如果所述第一信号的采样电压小于所述第二信号的采样电压，则所述指示信息用于指示增大所述第二信号的延时或者减小所述第一信号的延时。
  16. 根据权利要求11-15任一项所述的接收装置，其特征在于，所述指示信息通过所述发送装置与所述接收装置之间的辅助通道传输。
  17. 根据权利要求11-16任一项所述的接收装置，其特征在于，所述控制电路还用于通过所述发送装置与所述接收装置之间的辅助通道从所述发送装置接收配置信息，所述配置信息用于指示所述串行数据信号承载所述训练序列或所述有效数据。
  18. 根据权利要求11-16任一项所述的接收装置，其特征在于，所述串行数据信号按照预设时序承载所述训练序列或所述有效数据。
  19. 一种参数调整方法，其特征在于，包括：
    向接收装置发送承载训练序列或承载有效数据的串行数据信号，所述训练序列用于对所述串行数据信号的歪斜或均衡进行训练，所述有效数据用于对所述串行数据信号的幅度进行检测；
    从所述接收装置接收指示信息，根据所述指示信息调整所述串行数据信号的传输参数；其中，所述传输参数包括所述串行数据信号的歪斜、均衡或幅度中的至少一项。
  20. 根据权利要求19所述的方法，其特征在于，所述串行数据信号为一对差分信号，所述传输参数包括歪斜，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的延时。
  21. 根据权利要求20所述的方法，其特征在于，所述指示信息还用于指示所述延时增大或减小的调整量。
  22. 根据权利要求19-21任一项所述的方法，其特征在于，所述传输参数包括均衡，所述指示信息用于指示增大或减小所述串行数据信号的均衡。
  23. 根据权利要求22所述的方法，其特征在于，所述指示信息还用于指示所述均衡增大或减小的调整量。
  24. 根据权利要求19-23任一项所述的方法，其特征在于，所述串行数据信号为一对差分信号，所述传输参数包括幅度，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的幅度。
  25. 根据权利要求24所述的方法，其特征在于，所述指示信息还用于指示所述幅度增大或减小的调整量。
  26. 根据权利要求19-25任一项所述的方法，其特征在于，所述指示信息通过所述发送装置与所述接收装置之间的辅助通道传输。
  27. 根据权利要求19-26任一项所述的方法，其特征在于，所述串行数据信号按照预设时序承载所述训练序列或所述有效数据。
  28. 一种参数调整方法，其特征在于，包括：
    从发送装置接收串行数据信号，并根据所述串行数据信号中承载的训练序列对所述串行数据信号的歪斜或均衡进行训练；
    从所述发送装置接收所述串行数据信号，并检测所述串行数据信号承载有效数据时的幅度是否满足要求，或者，用于检测训练后的所述歪斜或所述均衡是否满足要求；如果所述串行数据信号的传输参数不满足要求，则获取所述传输参数的检测信息；所述传输参数包括所述串行数据信号的歪斜、均衡或幅度中的至少一项；
    根据所述检测信息生成指示信息，并向所述发送装置发送所述指示信息，所述指示信息用于指示所述发送装置调整所述传输参数。
  29. 根据权利要求28所述的方法，其特征在于，所述传输参数为所述歪斜，所述传输参数的检测信息为所述歪斜的检测信息，所述串行数据信号为包括第一信号和第二信号的差分信号；所述获取所述传输参数的检测信息，包括：
    对所述第一信号和所述第二信号分别进行采样；
    对采样的所述第一信号和所述第二信号进行比较以输出比较结果；
    对所述比较结果进行采样，得到所述歪斜的检测信息。
  30. 根据权利要求29所述的方法，其特征在于，所述对所述第一信号和所述第二信号分别进行采样，包括：
    在所述第二信号的过中位线时刻产生第一脉冲，所述第一脉冲用于控制第一开关闭合以对所述第一信号进行采样；
    在所述第一信号的过中位线时刻产生第二脉冲，所述第二脉冲用于控制第二开关闭合以对所述第二信号进行采样。
  31. 根据权利要求28-30任一项所述的方法，其特征在于，所述串行数据信号为包括第一信号和第二信号的一对差分信号，
    所述传输参数包括均衡，所述指示信息用于指示增大或减小所述串行数据信号的均衡；或者，
    所述传输参数包括幅度，所述指示信息用于指示增大或减小所述串行数据信号中一个信号的幅度；或者，
    如果所述第一信号的采样电压大于所述第二信号的采样电压，则所述指示信息用于指示增大所述第一信号的延时或者减小所述第二信号的延时，如果所述第一信号的采样电压小于所述第二信号的采样电压，则所述指示信息用于指示增大所述第二信号的延时或者减小所述第一信号的延时。
  32. 根据权利要求28-31任一项所述的接收装置，其特征在于，所述指示信息通过所述发送装置与接收装置之间的辅助通道传输。
  33. 根据权利要求28-32任一项所述的接收装置，其特征在于，所述串行数据信号按照预设时序承载所述训练序列或所述有效数据。
  34. 一种串行器/解串行器电路，其特征在于，包括如权利要求1-10任一项所述的发送装置以及如权利要求11-18任一项所述的接收装置。
  35. 一种电子设备，其特征在于，包括如权利要求1-10任一项所述的发送装置，和/或，如权利要求11-18任一项所述的接收装置。
CN202180098720.4A 2021-06-03 2021-06-03 发送装置、接收装置、参数调整方法、SerDes电路和电子设备 Pending CN117397187A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/098212 WO2022252197A1 (zh) 2021-06-03 2021-06-03 发送装置、接收装置、参数调整方法、SerDes电路和电子设备

Publications (1)

Publication Number Publication Date
CN117397187A true CN117397187A (zh) 2024-01-12

Family

ID=84323836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180098720.4A Pending CN117397187A (zh) 2021-06-03 2021-06-03 发送装置、接收装置、参数调整方法、SerDes电路和电子设备

Country Status (4)

Country Link
US (1) US20240104048A1 (zh)
EP (1) EP4333333A1 (zh)
CN (1) CN117397187A (zh)
WO (1) WO2022252197A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117729077A (zh) * 2024-01-24 2024-03-19 苏州元脑智能科技有限公司 均衡器训练系统、训练方法、设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597610B (zh) * 2014-05-07 2017-09-01 円星科技股份有限公司 基於接收單元之等化器的資訊而收發訊號的方法以及訓練等化器的方法
CN105307245B (zh) * 2014-05-28 2019-01-25 円星科技股份有限公司 基于接收单元均衡器的信息收发信号及训练均衡器的方法
CN107241160B (zh) * 2016-03-28 2021-03-23 华为技术有限公司 确定参数的方法和装置
CN107491407B (zh) * 2017-07-03 2019-07-12 西安空间无线电技术研究所 基于fpga内serdes的自适应高速传输系统
CN108155964A (zh) * 2017-12-21 2018-06-12 南京理工大学 基于训练序列的fpga多通道串行数据动态对齐方法
CN112399387B (zh) * 2020-11-19 2022-06-07 天津瑞发科半导体技术有限公司 多速率双向传输系统的链路训练方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117729077A (zh) * 2024-01-24 2024-03-19 苏州元脑智能科技有限公司 均衡器训练系统、训练方法、设备及存储介质
CN117729077B (zh) * 2024-01-24 2024-04-30 苏州元脑智能科技有限公司 均衡器训练系统、训练方法、设备及存储介质

Also Published As

Publication number Publication date
EP4333333A1 (en) 2024-03-06
WO2022252197A1 (zh) 2022-12-08
US20240104048A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
EP3126994B1 (en) Methods to send extra information in-band on inter-integrated circuit (i2c) bus
US11296709B2 (en) Cross-clock-domain processing circuit
US10116413B2 (en) Determining a high data rate for backchannel communications for initialization of high-speed networks
US7486225B2 (en) Radar device
US20150192949A1 (en) Digital Calibration-Based Skew Cancellation for Long-Reach MIPI D-PHY Serial Links
EP1388969A2 (en) System and method for determining on-chip bit error rate (BER) in a communication system
EP1112648A1 (en) A system and method for sending and receiving data signals over a clock signal line
JP4877312B2 (ja) 情報処理装置、及び全二重伝送方法
CN101510778B (zh) 用于实现数字锁相环的系统和方法
CN112241384B (zh) 一种通用的高速串行差分信号分路电路及方法
US5115451A (en) Local area network modem
US20240104048A1 (en) Transmitting Apparatus, Receiving Apparatus, Parameter Adjustment Method, SerDes Circuit, and Electronic Device
JP4393458B2 (ja) データ伝送装置及びデータ伝送方法
CN112399387B (zh) 多速率双向传输系统的链路训练方法
EP3748512A1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US20190199508A1 (en) Communication system and transmission device
CN203616749U (zh) 一种实现高速板级通讯的装置
US8824613B2 (en) Signal transmission device, and transmission control method
CN115278143A (zh) 一种基于fpga实现cml数字视频接口的方法
WO2002039683A2 (en) Apparatus and method for sending and receiving data signals over a clock signal line by pulse with modulation
US20060291602A1 (en) Communications link clock recovery
CN116888931A (zh) 串行/解串行电路、串行数据接收方法和芯片
US9270500B1 (en) Apparatus and methods of dynamic transmit equalization
CN118100981A (zh) 全双工高速有线通信的回声消除方法、收发器系统及芯片
US8855111B2 (en) Communication device with energy saving mode and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination