CN103997378B - 基于模式的信号损耗检测器 - Google Patents

基于模式的信号损耗检测器 Download PDF

Info

Publication number
CN103997378B
CN103997378B CN201310251990.1A CN201310251990A CN103997378B CN 103997378 B CN103997378 B CN 103997378B CN 201310251990 A CN201310251990 A CN 201310251990A CN 103997378 B CN103997378 B CN 103997378B
Authority
CN
China
Prior art keywords
dfe
los
signal
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310251990.1A
Other languages
English (en)
Other versions
CN103997378A (zh
Inventor
V·辛达洛夫斯基
M·S·莫宾
L·A·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN103997378A publication Critical patent/CN103997378A/zh
Application granted granted Critical
Publication of CN103997378B publication Critical patent/CN103997378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/201—Frame classification, e.g. bad, good or erased
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开基于模式的信号损耗检测器。在所描述的实施例中，信号损耗（LOS）的基于数据模式的检测被用于并串行转换器/串并行转换器（SerDes）设备的接收路径。基于模式的LOS检测允许在多种类型的连接介质上检测数据损耗，并且一般对信号衰减不敏感。更具体地，某些所述实施例公开当采用离散时间判定反馈均衡（DFE）时跨用于传入的接收数据的不同连接介质的可靠的基于模式的LOS检测。

Description

基于模式的信号损耗检测器
背景技术
在许多应用中，包括数字通信，时钟与数据恢复（CDR）系统用于恢复输入数据流的正确定时（例如，频率和相位），其定时随后被用于对输入数据流采样以恢复用户数据用于解码。并串行转换器/串并行转换器（SerDes）设备通常用于高速通信以在每个发送/接收方向上在串行接口和并行接口之间转换数据。
SerDes设备经常采用支持直流平衡、提供成帧以及保证信号变换的编码方案。被保证的变换允许接收器提取CDR中的嵌入时钟信号，同时控制代码允许通常在数据分组的开头上成帧。该编码方案还利用运行不一致改进差错检测，提供数据位与控制位的分离，以及允许导出字节和字同步。
检测传入信号的损耗的能力通常是系统要求。即使在不要求信号损耗（LOS）检测的系统中，能够确定可用的传入信号是否正被接收通常也是有益的。现有LOS检测机制使用模拟峰值检测器，以便监控传入的被接收串行数据的振幅、将其与可编程阈值相比较以及当峰值振幅降到阈值之下时设置LOS标记。但是，连接介质中的衰减的源的多样性以及对传入的接收数据频率内容的依赖使得难以确定合适的阈值。因此，此类变化一般否定了生成普遍用于每一可能信号衰减源的阈值设置。
发明内容
提供本概述以便以简化形式介绍在以下具体实施方式中进一步描述的对概念的选择。本发明内容并不旨在标识所要求保护主题的关键特征或必要特征，也不旨在用于限制所要求保护主题的范围。
在一个实施例中，本发明允许接收器中的基于模式的信号损耗（LOS）检测。LOS检测包括通过具有加法器和反馈回路的均衡，反馈回路具有判定反馈均衡（DFE）电路和限幅电路，其中加法器将来自信道的接收串行信号与DFE反馈组合以向限幅电路提供组合信号。LOS检测包括使用查找表，该查找表具有i)DFE自适应值，ii)来自限幅电路的限幅输出，以及iii)可编程噪声阈值，其中当查找表中的查找值降到可编程噪声阈值之下时，查找表在无接收串行信号的情况下在限幅电路处生成预期信号并且如果DFE电平低于预期噪声电平则生成屏蔽位以及预期位。LOS检测还将限幅输出与预期信号相比较；并且LOS累加器与计数器电路累积来自比较器的比较结果超过接收器字符的预定数量，其中如果限幅输出的信号模式由来自均衡器的DFE反馈限定则设置来自LOS累加器与计数器电路的基于模式的LOS指示器。
附图说明
根据以下的详细描述、所附权利要求和附图，本发明的其它方面、特征和优点将变得更加显而易见，附图中详细的附图标记表示类似或相同的元件。
图1示出具有根据示例性实施例操作的接收器的LOS检测器的框图。
图2示出具有根据示例性实施例的LOS检测的SerDes接收器中的图1所示均衡器的框图；
图3示出图2所示的SerDes接收器的串行数据采样的脉冲响应功能；
图4示出根据示例性实施例操作的SerDes接收器中的基于模式的LOS检测器的框图；
图5示出在图2和图4所示SerDes接收器的限幅器处的串行数据的眼图；以及
图6示出用于检测图5所示的SerDes接收器中的LOS的方法的流程图。
具体实施方式
在下文中，参照附图描述本发明诸实施例。
所描述的实施例涉及并串行转换器/串并行转换器（SerDes）设备的接收路径的信号损耗（LOS）的基于数据模式的检测。基于模式的LOS检测允许在多种类型的连接介质上检测数据损耗，并且一般对信号衰减不敏感。更具体地，某些所述实施例公开当采用离散时间判定反馈均衡（DFE）时跨用于传入的接收数据的不同连接介质的可靠的基于模式的LOS检测。所描述的实施例执行基于被生成用于对限幅器的输入的判定以及所得的经调适的均衡器值的比较，从而在存在噪声（例如，信号损耗）的情况下当经调适的均衡器值对应于限幅器判定时断言信号损耗。
以下详细描述使用许多首字母缩写，这在本领域中一般是公知的。尽管诸定义通常被提供以每个首字母缩写的第一实例，但是为了方便起见，表1提供了与其相应定义一起使用的首字母缩写和缩写词的列表。
表1
SerDes 并串行转换器/串并行转换器
LOS 信号损耗
VGA 可变增益放大器
RXFE 接收前端
DFE 判定反馈均衡
RXEQ 接收器均衡
LUT 查找表
ISI 符号间干扰
CDR 时钟与数据恢复
VCO 电压控制振荡器
LMS 最小均方
LTI 线性非时变
注意，本文中的术语“数据”、“信号”和“数据位”可替换使用。应理解，数据可对应于或包含信号或数据位，并且信号和数据位可指代数据。
图1示出具有根据本发明示例性实施例操作的接收器的LOS检测系统100的框图。系统100包括通信信道102，通信信道102将传入的串行信号提供到接收器130中的接收均衡器（EQ）104中。信道102（可以是有线的、无线的、光学或某些其它类型的连接介质）具有关联传递函数、损耗特性、和/或向通过它的传入串行信号增加损伤的其它源。系统100还包括EQ104，EQ104向接收的信号应用均衡以校正频率损耗/变化、符号间干扰（ISI）或由信道102向信号施加的其它损伤。EQ104包括模拟前端（AFE）均衡器，AFE均衡器后面是DFE均衡器，但是可采用其它类型的均衡。EQ104还包括滤波和增益元件。EQ104还包括采样和串并行转换元件，诸如限幅电路和串并行转换器。来自EQ104的输出包括经串并行转换的信号和DFE自适应值。
接收器130还包括查找表（LUT）106、比较器108、以及LOS累加器和计数器110。LUT106接收来自EQ104的输出和可编程噪声阈值112，以在无传入串行信号的情况下计算来自均衡器的预期数据。只要LUT106中的查找值降到可编程噪声阈值112之下，LUT106就生成被示为数据屏蔽120的屏蔽位以及预期数据位。
在比较器108处将来自EQ104的输出与来自LUT106的预期数据位相比较，并且如果EQ电平低于预期噪声电平则任选地屏蔽来自EQ104的输出。比较结果在LOS累加器和计数器110处累积超过所接收的字符的可编程数量。例如，可针对速率相关时钟114和分组长度116的值导出这种可编程数量。如果接收器经串并行转换的模式由DFE反馈模式限定（即，DFE输出，对于本文的实施例，可任选地排除屏蔽位），则基于模式的LOS指示器118的值可被设置为高，从而指示信号损耗。
当来自信道102的传入串行数据基本上类似于预期DFE反馈模式时，这相当于通过信道102发送的Nyquist模式。因此，基于模式的LOS指示器118的值可被设置为高，不管传入串行数据通常导致接收器130冻结或复位。对可能发生这种特定情景的条件的详细说明随后关于图5予以描述。
数据在被传输时通常被分成分组，在每个分组的开头和/或结尾处插入特殊数据。如果分组长度116是已知的且可在分组长度输入处被编程，则LOS累加器和计数器110可检查经串并行转换的数据对比预期DFE反馈模式的重复不相等。如果不相等在这些特殊数据周围的分组长度间隔上重复，则所接收的数据存在，且基于模式的LOS指示器118被复位（或不被设置为高）。
图2示出在具有LOS检测的SerDes接收器中的图1所示均衡器的示例性实施例的框图。如图所示，系统200包括信道202、可变增益放大器（VGA）204、接收器前端（RXFE）206、加法节点208、限幅器210、串并行转换器212、判定反馈均衡器（DFE）214、接收器均衡器（RXEQ）自适应216、CDR224以及接收器LOS模块（RXLOS）229。
信道202（可以是有线的、无线的、光学或某些其它连接介质）具有关联传递函数、损耗特性、和/或向通过它的信号增加损伤的其它源。
系统200从信道202接收传入串行信号，在将输入串行信号于限幅器210中采样之前执行信号增强以便在CDR224中执行时钟与数据恢复。这种增强包括在VGA204中放大来自信道202的传入串行数据，并在RXFE206中对频带进行滤波以补偿来自信道202的串行数据在信道介质中的频率相关劣化。VGA204和RXFE206一般通过模拟手段来实现。
信道202以可被描述为符号间干扰（ISI）的方式来影响传入串行数据。ISI是信号失真的形式，其中一个符号的能量干扰后续符号。ISI增加信号噪声和失真，因而使得通信较不可靠。ISI通常由信道的多路径传播或固有非线性频率响应引起，从而使连续的诸符号“模糊（blur）”在一起。系统中ISI的存在引入了接收器输出处的判定设备中的差错。因此，在设计发送和接收滤波器时，目标是使ISI的影响最小化，藉此以可能的最小差错率将数字数据传递到它的目的地。信道的ISI可通过使用脉冲响应函数来表征，诸如图3所示的脉冲响应函数。在图3中，在时刻100ns，将单位振幅、一个单位间隔UI（与数据率相对应）矩形脉冲301施加到要被表征的信道，且该信道的输出包括失真的脉冲302。失真的脉冲302在从100.3ns到100.6ns具有主要的1UI脉冲，但是能量303还从100.6ns扩展到105ns。
取决于信号何时被采样，接收器可能做出不正确的判定，从而导致位差错。因此，对于此类信道中可行的多Gb/s数据率，一般采用某些形式的信道均衡。信道均衡可通过许多技术来完成，诸如高通滤波、在发射器和/或接收器处的数据滤波（也被称为前馈均衡或FFE）、使用可调阻抗匹配网络的阻抗匹配、以及在通信领域中公知的其它技术。
在一个示例性实施例中，在接收器处施加被称为判定反馈均衡（使用判定反馈均衡器）的特定形式的均衡以恢复传入信号并补偿损伤。假定信道202是线性非时变（LTI）信道，则ISI可被描述为时移模糊脉冲的确定性叠加。随后DFE使用关于先前接收的数据位的信息从当前判定抵消它们的ISI贡献。
判定反馈均衡器是一滤波器，除了当前接收的（以及有时是未来的——对于TX均衡）符号的常规均衡，该滤波器还使用所检测的符号的反馈。某些系统使用预定义的训练序列为DFE技术的自适应过程提供参考点以生成施加到所检测的符号的抽头值（tap value），以估计对当前接收的符号的时移脉冲能量失真贡献。
根据DFE技术，基于先前接收的串行数据向传入串行数据施加反馈补偿以便补偿ISI。DFE214可在连续时域中实现，但是更经常的是DFE214在离散时域中实现。
如关于图2所述，离散时间DFE214存储先前接收的串行数据，将相应的DFE抽头权重（tap weight）施加到串行数据，并将经处理的串行数据施加到加法节点108（在RXFE206和限幅器210之间）。根据关系式（1），将先前接收的串行数据yk乘以相应的系数。
Figure BDA00003388167700051
其中n是DFE校正的深度，ck是调适的DFE系数值，wk是以“mV/位”计的二进制位的权重，xi是传入的RX串行数据，yi是限幅器输入处的串行数据的当前位，以及yi-k是DFE校正的先前接收的数据。
DFE校正的深度n可变化，且通常在特定实现期间作为复杂性（例如，DFE滤波器抽头和操作的数量）与ISI的能量扩展之间的折衷被设置。在一个示例性实施例中，DFE214被实现为6抽头DFE。取决于所接收数据的被存储的最近6位的值，如果相应的存储数据位是“1”则从RXFE206的输出中减去DFE反馈，且如果相应的存储数据位是“0”，则从RXFE206的输出加上DFE反馈。加上或减去的值的大小由相应的DFE抽头ci及其权重wi的数字值限定。
每个DFE系数值ck通常使用RXEQ自适应216来调适。用于调适DFE系数ck的现有方式之一使用基于图3的脉冲表示的最小均方（LMS）算法。
图4示出根据示例性实施例操作的SerDes接收器中的基于模式的LOS检测器的框图，其可与图2的均衡器结合操作。为帮助理解图2的均衡器以及图4的LOS检测器的操作，以下简短讨论判定反馈均衡。
图5示出如在图2所示SerDes接收器的限幅电路（例如，限幅器210）处施加的接收的串行数据的眼图。如图5所示，Di是数据限幅器的位置，Ei是差错限幅器的位置，以及Ti是在CDR224中用于相位检测的变换限幅器的位置。在该示例性实施例中，示出每数据眼（dataeye）的一个差错锁存器阈值（示为H0），但是可能存在具有正偏移和负偏移的每数据两个差错锁存器。
DFE系数ck的自适应首先调整差错锁存H0的垂直偏移，将其置于内部和外部眼扩展的统计中部。H0的自适应由关系式（2）来描述，关系式（2）使用具有相同指数的数据与差错锁存来表示LMS算法。
在H0被调适之后，DFE系数ck的自适应开始。DFE系数ck的自适应可由关系式（3）通过LMS算法来描述，其中差错与数据锁存的指数之间的偏移对应于DFE系数指数。
Figure BDA00003388167700062
调适的DFE系数cn提供补偿ISI的接收器眼（receiver eye）的最佳垂直开口。
返回图2，RXLOS229被耦合以在模拟均衡和DFE反馈之前接收传入串行数据。LOS在CDR224的操作中发挥重要作用，因为在无有效接收串行数据的情况下锁定至传入串行数据和RXEQ自适应216可能导致接收器处理中的差错。在信道202的输出处出现的噪声可被限幅至限幅器210中的全数字电平，随后CDR224和RXEQ自适应216可尝试锁定和调适该限幅的噪声。在这种情况下，在无有效接收串行数据信号时LOS冻结或复位CDR224和RXEQ自适应216的初始状态。
如图5所示，由DFE214施加的判定反馈均衡使数据眼图失真，施加到限幅器210的信号亦是如此，因为DFE反馈信号的振幅一般大于传入噪声（在无有效接收数据的情况下），所以加法节点208的输出信号主要由来自DFE214的DFE反馈信号限定。如果没有如随后所述的那样防止，这可能导致CDR224和RXEQ自适应116的回路的逸出情形（runawaycondition）。在一个示例性实施例中，当C1的大小大于其它DFE系数的和（即C2到C6的绝对值的和）时，加法节点208在其输出处具有Nyquist（奈奎斯特）模式（即，“1010…”）。
于是，在无接收数据的情况下在限幅器210处的预期数据可从关系式（1）导出且通过关系式（4）来表达。
Figure BDA00003388167700071
其中noise（噪声）是来自信道的预期噪声值，其它参数与关系式（1）的那些参数相同。
具有不为接收器所知晓的不同信号衰减特性的多种连接介质所做出的数字实现一般优于模拟实现，因为对于不同连接介质而言衰减的频率依赖变化很大（例如，VGA204和RXFE206一般通过模拟电路来实现，但是诸如RXLOS229之类的LOS检测器的数字实现可能是优选的）。例如，当接收到Nyquist模式时，Nyquist模式通常经历信道202中的最高衰减。所接收的Nyquist模式可能降到RXLOS229的阈值电平之下，从而导致CDR224和RXEQ自适应216冻结或复位，并干扰接收路径导致差错猝发。
返回图4，系统400包括均衡器430、查找表（LUT）418、比较器420、LOS累加器和计数器422、延迟元件Z-1423以及CDR424，以向基于模式的LOS429提供值。与信道402耦合的均衡器430包括VGA404、RXFE406、加法节点408、限幅器410、串并行转换器412、DFE414以及RXEQ自适应416。图2和图5的实施例之间的差异在于：在图5中，查找表（LUT）418、比较器420以及LOS累加器和计数器422被添加在均衡器430之后，且基于模式的LOS429被置于查找表（LUT）418、比较器420以及LOS累加器和计数器422之后。
如图4所示，调适的DFE系数ck连同系数权重wk和来自串并行转换器412与延迟元件Z-1423的经串并行转换的数据一起被提供给LUT418。由于LUT418基于调适的系数和权重存储DFE校正的真振幅，因此LUT值在与经串并行转换的数据比较之前被转换成数字逻辑电平。例如，该转换可能是被设置为逻辑“1”的正查找值以及被设置为逻辑“0”的负查找值。LUT418根据关系式（4）（在此，假定noise=0）在无传入串行数据的情况下计算来自限幅电路410和串并行转换器412的预期输出数据。在一个示例性实施例中，DFE414是6抽头DFE。在这种情况下，先前经限幅和经串并行转换的数据有64种可能组合，因此LUT418可具有64个查找位置。先前经串并行转换的数据的某些组合可产生与来自信道402的预期噪声可比较的低DFE反馈。因此，可编程噪声阈值425被提供为对LUT418的输入。只要LUT418中的查找值降到可编程噪声阈值425之下，LUT418就产生示为数据屏蔽426的屏蔽位以及预期数据位。
在延迟元件Z-1423之前的最新限幅位（例如，来自串并行转换器412的输出数据）与来自LUT418的预期数据位在比较器420处进行比较且如果DFE电平低于预期噪声电平则被任选地屏蔽。比较结果在LOS累加器和计数器422中累积超过接收器字符的预定数量，诸如速率相关时钟427和分组大小428。接收器字符的预定数量是可编程数字。如果接收器经串并行转换的模式一直由DFE反馈限定（在此，屏蔽位被任选地排除），则基于模式的LOS指示器429可被设置为高。
如果来自信道402的接收串行数据正好与预期DFE限定模式相同，即例如根据以上关于C1所述的示例性实施例通过信道402发送的Nyquist模式超过C2到C6的绝对值的和，则可能存在未解决的情形。在这种情况下，基于模式的LOS指示器429可被设置为高，不管正从信道402接收的传入数据导致CDR424和RXEQ自适应416冻结或复位。
所接收的数据在被传输时通常被分成分组，在每个分组的开头和/或结尾处插入特殊数据。如果分组大小428是已知的且可在分组大小输入处被编程，则LOS累加器和计数器422可检查经串并行转换的数据对比预期DFE模式的重复不相等。如果不相等在分组大小间隔上重复，则所接收的数据存在，且基于模式的LOS429的值不被设置为高。在诸如图4之类的示例性实施例中示出的基于模式的LOS检测器429允许检测各种连接介质上的数据损耗，并且对信号衰减不敏感。
图6示出用于检测图4所示的SerDes接收器中的LOS的方法600的流程图。如图所示，在步骤602处从信道402接收传入串行数据。在将传入串行数据于限幅电路410中采样（在步骤606处）之前在步骤604处执行某些信号增强以便在CDR424中执行CDR功能。这种增强包括在VGA404中放大来自信道402的传入串行数据，并在RXFE406中对频率进行滤波以补偿来自信道402的串行数据在信道介质中的频率相关劣化。在步骤606处，增强的传入串行数据在限幅器410中被采样并被串并行转换器412转换成经串并行转换的数据。在步骤608处，由DFE414（其可在离散时域中实现）执行信道均衡。DFE414存储先前接收的串行数据并将其施加于RXFE406和限幅器410之间的加法节点408，该数据根据关系式（1）被乘以相应系数。在步骤610中，在RXEQ自适应电路416中调适包括DFE系数和相应权重的DFE值。在步骤612中，增强的传入串行数据与DFE反馈（即，DFE输出信号）组合以向限幅电路410提供组合信号。
在步骤614处，调适的DFE值以及来自串并行转换器412和延迟元件Z-1423的经串并行转换的数据被馈送到LUT418中，当查找表中的查找值降到可编程噪声阈值之下时，LUT418在无接收串行信号的情况下计算限幅电路410或串并行转换器412处的预期信号并且如果DFE电平低于预期噪声电平则生成屏蔽位以及预期数据位。在步骤618处，在比较器420处将经串并行转换的数据与来自LUT418的预期信号相比较，并且如果DFE电平低于预期噪声电平则任选地屏蔽经串并行转换的数据。在步骤620处，比较结果在LOS累加器和计数器422中累积超过接收器字符的可编程数量，诸如速率相关时钟427和分组大小428。在步骤622处，通过LOS累加器和计数器422的累积结果来设置基于模式的LOS指示器429。如果经串并行转换的数据模式由DFE反馈限定（在此，屏蔽位被任选地排除），则基于模式的LOS指示器429的值被设置为高。
本文中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性能够包括在本发明的至少一个实施例中。在说明书中各处出现的短语“在一个实施例中”不一定全部都指代同一实施例，且单独或供选择的实施例也不一定是相互排斥的其它实施例。这同样适用于术语“实现”。
正如本申请中所使用的，词语“示例性”在本文中用于表示用作一个例子、实例或示例的意思。在此被描述为“示例性”的任何方面或设计并不一定要被解释为相比其他方面或设计更优选或有利。相反，使用词语示例性旨在表示具体方式方面的概念。
另外，术语“或”旨在表示包含性“或”而不是排他性“或”。即，除非明确说明，否则根据上下文可清楚：“X采用A或B”旨在表示任何自然的包含置换。即，如果X采用A；X采用B；或X采用A和B，则在上述实例任一个中都满足“X采用A或B”。此外，本说明书和所附权利要求书中使用的冠词“一”和“一个”通常应解释为“一个或多个”，除非明确说明不是或者根据上下文清楚知道是针对单数形式。
尽管本文所述的主题可在说明性实现的上下文中描述，以处理具有用户交互式组件的计算应用的一个或多个计算应用特征/操作，但该主题不限于这些特定的实施例。相反本文所述的技术可应用于任何适当类型的用户交互式组件执行管理方法、系统、平台和/或装置。
尽管已经参考电路的过程描述了本发明的示例性实施例，包括如单个集成电路、多片模块、单卡或多卡电路包的可能实现，但本发明不限于此。正如本领域的技术人员显而易见的，还可将电路元件的各种功能实现为软件程序中的处理块。这种软件可用于例如数字信号处理器、微控制器或通用计算机。
权利要求中使用附图序号和/或附图标记旨在标识所要求保护的主题的一个或多个可能的实施例以便于解释这些权利要求。这种使用不应被解释为将这些权利要求的范围必要地限制到相应附图中所示的实施例。
应当理解本文所阐述的示例性方法的步骤不一定需要以所述顺序执行，且应当理解这些方法的步骤的顺序仅仅是示例性的。同样，在与本发明的各实施例一致的方法中，附加的步骤可包括在这些方法中，且某些步骤可被省略或组合。
尽管所附方法权利要求（如果有的话）中的要素利用相应标记以特定顺序描述，但是，除非这些权利要求描述以其它方式暗示用于实现这些要素中的某些或全部的特定顺序，否则这些要素并不一定旨在限于以该特定顺序来实现。
同样，处于描述的目的，术语“耦合”、“耦合的”、“被耦合”、“连接”、“连接的”或“被连接”指的是现有技术或稍后开发的技术中已知的任何方式，其中允许功率在两个或多个元件之间传送，且尽管不要求但可构想到其间的一个或多个附加元件。相反，术语“直接耦合”、“直接连接”等则意味着不存在这种附加元件。
此处的权利要求要素不能根据美国专利法第112条第6段的规定解释，除非使用短语“用于……的装置”或“用于……的步骤”在表达上列举了该要素。
将进一步理解已本领域的技术人员可对经描述和示出的用于解释本发明的特性的各部件的细节、材料和布置进行各种改变，而不背离以下权利要求所表达的本发明的范围。

Claims (19)

1.一种并串行转换器/串并行转换器SerDes接收器的基于模式的信号损耗LOS检测器，所述LOS检测器包括：
均衡器，其包括加法器以及具有判定反馈均衡DFE电路与限幅电路的反馈回路，其中加法器将来自信道的接收串行信号与DFE反馈组合以向所述限幅电路提供组合信号；
查找表，所述查找表具有i)DFE自适应值，ii)来自所述限幅电路的限幅输出，以及iii)可编程噪声阈值，其中当所述查找表中的查找值降到所述可编程噪声阈值之下时，所述查找表在没有所述接收串行信号的情况下在所述限幅电路处生成预期信号并且如果DFE电平低于预期噪声电平则生成屏蔽位以及预期位；
比较器，其将所述限幅输出与所述预期信号相比较；以及
LOS累加器和计数器电路，其累积来自所述比较器的比较结果超过接收器字符的预定数量，
其中如果所述限幅输出的信号模式由来自所述均衡器的所述DFE反馈限定，则来自所述LOS累加器和计数器电路的基于模式的LOS指示器被设置。
2.如权利要求1所述的LOS检测器，其特征在于，所述接收器字符的所述预定数量是可编程的。
3.如权利要求1所述的LOS检测器，其特征在于，所述均衡器包括信号增强电路，所述信号增强电路适于增强所述接收串行信号并接收所述DFE反馈以提供增强的接收信号。
4.如权利要求3所述的LOS检测器，其特征在于，所述信号增强电路包括可变增益放大器，所述可变增益放大器适于放大来自所述信道的所述接收串行数据。
5.如权利要求3所述的LOS检测器，其特征在于，所述信号增强电路包括接收器前端电路，所述接收器前端电路适于施加频率滤波以补偿来自所述信道的所述接收串行数据的频率相关劣化。
6.如权利要求1所述的LOS检测器，其特征在于，所述均衡器包括串并行转换器，所述串并行转换器适于将所述接收串行信号进行串并行转换。
7.如权利要求1所述的LOS检测器，其特征在于，所述均衡器包括均衡自适应电路，所述均衡自适应电路被配置成调适DFE自适应值，所述DFE自适应值包括每个DFE系数的值和系数权重。
8.如权利要求7所述的LOS检测器，其特征在于，所述DFE值是通过使用最小均方LMS算法来调适的。
9.如权利要求8所述的LOS检测器，其特征在于，所述DFE存储先前接收的信号并将先前接收的信号施加于所述加法器并根据以下关系式乘以相应的DFE自适应值以生成所述限幅电路的输入处的串行数据的当前位：
Figure FDA0001012602550000021
其中n是DFE校正的深度，Ck是DFE自适应值，wk是所述DFE自适应值的权重，xi是所述接收串行信号，yi是所述限幅电路输入处的串行数据的当前位，以及yi-k是先前接收的数据。
10.如权利要求1所述的LOS检测器，其特征在于，所述接收串行信号包括来自所述信道的符号间干扰ISI，所述信道具有由所述均衡器估计的传递函数。
11.如权利要求10所述的LOS检测器，其特征在于，当所述信道是线性非时变时，所述ISI作为时移模糊脉冲的确定性叠加被估计。
12.如权利要求1所述的LOS检测器，其特征在于，所述DFE电路在离散时域中实现。
13.如权利要求1所述的LOS检测器，其特征在于，所述DFE电路是6抽头DFE电路。
14.如权利要求3所述的LOS检测器，其特征在于，所述加法器被配置成如果接收数据的相应的存储数据位是“1”则从所述信号增强电路的输出中减去所述DFE反馈，且如果接收数据的相应的存储数据位是“0”则从所述信号增强电路的输出加上所述DFE反馈。
15.如权利要求14所述的LOS检测器，其特征在于，加上或减去的值的大小由相应的DFE抽头系数及其权重的数字值限定。
16.如权利要求1所述的LOS检测器，其特征在于，所述加法器的输出具有Nyquist模式。
17.如权利要求1所述的LOS检测器，其特征在于，所述查找表在没有所述接收数据的情况下根据以下关系式计算所述限幅电路处的预期信号：
Figure FDA0001012602550000031
其中n是DFE校正的深度，ck是调适的DFE系数值，wk是以“mV/位”计的二进制位的权重，xi是传入串行数据，yi是限幅器输入处的串行数据的当前位，yi-k是DFE校正的先前接收的数据，以及noise噪声是来自所述信道的增加噪声值。
18.如权利要求1所述的LOS检测器，其特征在于，所述接收器字符包括分组长度和速率相关时钟。
19.一种检测电路中的信号损耗LOS的方法，所述方法包括如下步骤：
通过均衡器执行对来自信道的接收串行信号的信号均衡，其中所述接收串行信号与来自所述均衡器中的DFE电路的判定反馈均衡DFE反馈信号组合以向所述均衡器中的限幅电路提供组合信号；
将可编程噪声阈值、DFE自适应值和来自所述限幅电路的限幅输出馈送到查找表电路中，其中当查找表中的查找值降到所述可编程噪声阈值之下时，所述查找表在没有所述接收串行信号的情况下计算所述限幅电路处的预期信号并且如果DFE电平低于预期噪声电平则生成屏蔽位以及预期位；
将所述限幅输出与所述预期信号相比较；
在LOS累加器和计数器电路中累积来自所述比较器的比较结果超过接收器字符的预定数量；以及
如果所述限幅输出的信号模式由来自所述均衡器的所述DFE反馈限定，则通过将来自所述LOS累加器和计数器电路的基于模式的LOS指示器设置为高来指示LOS。
CN201310251990.1A 2013-02-15 2013-06-21 基于模式的信号损耗检测器 Active CN103997378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/768,220 2013-02-15
US13/768,220 US8953665B2 (en) 2013-02-15 2013-02-15 Pattern-based loss of signal detector

Publications (2)

Publication Number Publication Date
CN103997378A CN103997378A (zh) 2014-08-20
CN103997378B true CN103997378B (zh) 2016-12-28

Family

ID=48672352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310251990.1A Active CN103997378B (zh) 2013-02-15 2013-06-21 基于模式的信号损耗检测器

Country Status (6)

Country Link
US (1) US8953665B2 (zh)
EP (1) EP2768175A1 (zh)
JP (1) JP2014158252A (zh)
KR (1) KR20140103012A (zh)
CN (1) CN103997378B (zh)
TW (1) TW201433098A (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197736A1 (en) * 2015-01-02 2016-07-07 Cisco Technology, Inc. Wake-On-Link
US9882795B1 (en) * 2015-04-17 2018-01-30 Xilinx, Inc. Signal loss detector
US9866412B2 (en) * 2016-01-29 2018-01-09 Samsung Display Co., Ltd. Equalization in high speed links through in-situ channel estimation
US9680436B1 (en) * 2016-03-28 2017-06-13 Samsung Display Co., Ltd. System and method for setting analog front end DC gain
US10027470B1 (en) * 2016-12-28 2018-07-17 Intel Corporation Signal detection techniques using clock data recovery
US10785069B2 (en) 2018-12-07 2020-09-22 Analog Devices International Unlimited Company Early detection and indication of link loss
US10785015B1 (en) * 2019-04-30 2020-09-22 Keyssa Systems, Inc. Multiple phase symbol synchronization for amplifier sampler accepting modulated signal
CN112345820B (zh) * 2020-01-07 2023-08-18 成都华微电子科技股份有限公司 一种高速串行信号丢失检测电路
US11115251B1 (en) * 2021-01-22 2021-09-07 Litrinium, Inc. PAM4 equalization DSM
US11658796B2 (en) * 2021-04-15 2023-05-23 Mellanox Technologies, Ltd. End-to-end link channel with lookup table(s) for equalization
US11463284B1 (en) * 2021-07-09 2022-10-04 Cadence Design Systems, Inc. Programmable correlation computation system
KR20230065480A (ko) 2021-11-05 2023-05-12 삼성전자주식회사 데이터 패턴들이 일치하는 횟수 간의 비율을 조정하는 보상 회로, 및 이를 포함하는 메모리 장치, 및 이의 동작 방법
CN114553642B (zh) * 2022-04-22 2022-07-29 浙江芯昇电子技术有限公司 一种快速建立SerDes链路连接的方法和设备
CN117743231B (zh) * 2024-02-18 2024-05-03 成都电科星拓科技有限公司 时钟数据恢复电路初始采样位置调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008118714A2 (en) * 2007-03-23 2008-10-02 Rambus Incorporated Circuits, methods and systems for loss-of-signal detection and equalization
CN101889402A (zh) * 2007-12-06 2010-11-17 拉姆伯斯公司 基于沿的信号损失检测
EP2451129A2 (en) * 2010-11-08 2012-05-09 LSI Corporation Tracking data eye operating margin for steady state adaptation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1297935B1 (it) * 1997-12-23 1999-12-20 Alsthom Cge Alcatel Procedimento e dispositivo per la rivelazione della condizione di perdita di segnale all'ingresso di un'interfaccia di linea di
US6339833B1 (en) 1998-04-17 2002-01-15 Advanced Micro Devices, Inc. Automatic recovery from clock signal loss
US6377082B1 (en) 2000-08-17 2002-04-23 Agere Systems Guardian Corp. Loss-of-signal detector for clock/data recovery circuits
US8208521B2 (en) 2007-12-31 2012-06-26 Agere Systems Inc. Methods and apparatus for detecting a loss of lock condition in a clock and data recovery system
US8837626B2 (en) * 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008118714A2 (en) * 2007-03-23 2008-10-02 Rambus Incorporated Circuits, methods and systems for loss-of-signal detection and equalization
CN101889402A (zh) * 2007-12-06 2010-11-17 拉姆伯斯公司 基于沿的信号损失检测
EP2451129A2 (en) * 2010-11-08 2012-05-09 LSI Corporation Tracking data eye operating margin for steady state adaptation

Also Published As

Publication number Publication date
US20140233619A1 (en) 2014-08-21
US8953665B2 (en) 2015-02-10
CN103997378A (zh) 2014-08-20
TW201433098A (zh) 2014-08-16
JP2014158252A (ja) 2014-08-28
KR20140103012A (ko) 2014-08-25
EP2768175A1 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
CN103997378B (zh) 基于模式的信号损耗检测器
CN106470177B (zh) 用dfe进行偏移的cdr装置、接收器和方法
US9020082B2 (en) Adaptive control of low-frequency equalizers
KR102164627B1 (ko) 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법
US10236892B2 (en) System and method for maintaining high speed communication
US8503519B2 (en) Detecting residual ISI components using two data patterns
US8401065B2 (en) Clock recovery circuit for receiver using decision feedback equalizer
US20150381393A1 (en) Adaptive Cancellation of Voltage Offset in a Communication System
US20160308697A1 (en) Pre-Coding in a Faster-Than-Nyquist Transmission System
US8467440B2 (en) Compensated phase detector for generating one or more clock signals using DFE detected data in a receiver
CN106685631B (zh) 时脉数据恢复装置
CN105207964B (zh) 一种基于单矢量传感器的水声自适应判决反馈均衡方法
US8548108B2 (en) Adaptive phase equalizer
US11239834B2 (en) Clockless delay adaptation loop for random data
CN102437978B (zh) 数字微波均衡方法和装置
WO2009003129A2 (en) Methods and circuits for adaptive equalization and channel characterization using live data
EP2487848B1 (en) Analog continuous-time phase equalizer for data transmission
CN103051573B (zh) Gsm系统中干扰信号消除模块及其实现方法
US8259784B2 (en) High-speed continuous-time feedback equalizer for serial link receiver
Chun et al. An ISI-resilient data encoding for equalizer-free wireline communication—Dicode encoding and error correction for 24.2-dB loss with 2.56 pJ/bit
Hanumolu et al. Jitter in high-speed serial and parallel links
US10581646B1 (en) Asynchronous data correction filter
Waltman et al. A novel random jitter algorithm for high speed links
KR20150127480A (ko) 부분 ml을 근거로 한 신호 검출 시스템 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: California, USA

Applicant after: LSI Corp.

Address before: California, USA

Applicant before: LSI Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: LSI CORP. TO: INFINEON TECHNOLOGIES CORP.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160721

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201027

Address after: Singapore Singapore

Patentee after: Broadcom International Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230420

Address after: Singapore, Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore, Singapore

Patentee before: Broadcom International Pte. Ltd.