CN112345820B - 一种高速串行信号丢失检测电路 - Google Patents
一种高速串行信号丢失检测电路 Download PDFInfo
- Publication number
- CN112345820B CN112345820B CN202010012792.XA CN202010012792A CN112345820B CN 112345820 B CN112345820 B CN 112345820B CN 202010012792 A CN202010012792 A CN 202010012792A CN 112345820 B CN112345820 B CN 112345820B
- Authority
- CN
- China
- Prior art keywords
- comparator
- voltage amplitude
- output
- signal
- bit counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16557—Logic probes, i.e. circuits indicating logic state (high, low, O)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/17—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values giving an indication of the number of times this occurs, i.e. multi-channel analysers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明的高速串行信号丢失检测电路包括电压幅度比较器、翻转率计数和比较器电路,由于采用了电压幅度比较器和翻转率计数和比较器的双重判断,避免了单独使用电压幅度比较器对输入信号短路到高电平的丢失状态误判为正常的情况出现;同时,本发明的信号丢失检测电路能够直接处理低幅度的正常信号,其包含的电路模块在高频率信号输入时均可工作,检测结果输出延迟极小,可以满足各种通信协议的低延时报警要求。
Description
技术领域
本发明属于集成电路设计领域,特别涉及一种高速串行信号丢失检测电路。
背景技术
高速串行信号具有其特殊性,正常信号电压幅度较宽,可以从50mV到1600mV的范围,当正常信号丢失(Loss of Signal,简称LOS)时,输入信号线可能与其他电压平面短路,则会导致正常信号内存在直流电平,也可能存在较大的噪声。输入正常信号时包含的直流电平可能与正常信号较强的电压幅度相当,噪声可能与正常信号较弱时的电压幅度相当,直接用电平比较的方法会造成误判。当正常信号较弱时,管脚输入信号的电压幅度极低,不能直接使用数字电路进行处理,因此难以得到准确的LOS告警输出。
图1是传统的信号丢失检测电路,如图1所示,峰值检测电路检测出输入电平峰值,峰值与参考的阈值电平比较,比较结果延时后得出ALOS信号。当PEAKH-PEAKL<refp-refn时,比较器输出为低,信号传输至延时电路后输出ALOS信号。由于峰值检测电路的特点是跟踪快,衰减慢。因此,当接收信号突然丢失,峰值检测电路的输出需要经过一段时间之后才能衰减到报警电平以下,致使电路不能实时的检测输入信号,以输出正确的ALOS信号,延迟了报警时间。
本发明的高速串行信号丢失检测电路与传统的信号丢失检测电路相比,去掉了峰值检测电路,增加了翻转率计数和比较器电路,由于采用了电压幅度比较器和翻转率计数和比较器的双重判断,避免了单独使用电压幅度比较器时对输入信号短路到高电平的丢失状态误判为正常的情况出现;同时,本发明的检测电路能够直接处理低幅度的正常信号,所包含的电路模块在高频率信号输入时均可工作,检测结果输出延迟极小,可以满足各种通信协议的低延时报警要求。
发明内容
有鉴于此,本发明的主要目的是提供一种高速串行信号丢失检测电路,实现了对高速串行信号实时和精确检测。
本发明提供了一种高速串行信号丢失检测电路,如图2所示,其包括电压幅度比较器、翻转率计数和比较器;其中,电压幅度比较器用于对输入的差分信号RXP和RXN与电压阈值VTH比较,当输入RXP或者输入RXN电压幅值低于电压阈值VTH时,电压幅度比较器输出为低电平,逻辑“0”;当输入RXP或者输入RXN电压幅值高于电压阈值VTH时,电压幅度比较输出为高电平,逻辑“1”,电压幅度比较器可以由2个单端比较器或1个差分比较器构成。
翻转率计数和比较器对电压幅度比较器输出的“0”“1”跳变上升沿变化(简称翻转)进行计数,将计数结果与翻转率阈值DTH进行比较。例如,在1000个时间单位内,电压幅度比较器输出的翻转数量小于设定的翻转率阈值DTH数量,则认为输入RXP或者输入RXN没有正常信号,LOS状态输出为1,表示信号丢失,呈LOS状态;如果电压幅度比较器输出的翻转数量大于等于设定的翻转率阈值DTH数量,则认为输入RXP或者输入RXN信号正常,LOS状态输出为0,表示信号正常,无LOS。
发明的有益效果:由于采用了电压幅度比较器和翻转率计数和比较器的双重判断,避免了单独使用电压幅度比较器时对输入信号短路到高电平的丢失状态误判为正常的情况出现;同时,由于低幅度的正常信号不能直接驱动数字逻辑电路的翻转,本发明的检测电路避免了单独使用信号翻转率计数和比较器而不能直接处理低幅度的正常信号的情况;本发明的所有电路模块均可以工作在高频率情况,检测结果输出延迟极小,可以满足各种通信协议的低延时报警要求。
附图说明
图1是传统的信号丢失检测电路结构图;
图2是本发明的高速串行信号丢失检测电路结构示意图;
图3是本发明的高速串行信号丢失检测电路原理图;
具体实施方式
下面结合附图对本发明的一种高速串行信号丢失检测电路进行详细的说明。
图3是本发明的高速串行信号丢失检测电路原理图,如图3所示,其包括电压幅度比较器和翻转率计数和比较器;其中,所述电压幅度比较器由电压幅度比较器1和电压幅度比较器2组成,所述翻转率计数和比较器包括1到D型触发器DFF1、1到D型触发器DFF2、1到D型触发器DFF3、1到D型触发器DFF4、时钟分频器DIV4、解复用器DEMUX1和DEMUX2、N-bit计数器1、N-bit计数器2、计数比较器1、计数比较器2、与门。
输入RXP和输入RXN为待检测信号,电压阈值VTH通过寄存器设置不同的阈值,电压幅度比较输出1信号和电压幅度比较输出2信号分别对应输入RXP和输入RXN与电压阈值VTH的比较结果,电压幅度比较器1输出信号至1到D型触发器DFF1的数据端D端;电压幅度比较器2输出信号至1到D型触发器DFF2的数据端D端,1到D型触发器DFF2输出信号至1到D型触发器DFF3,时钟CLK延迟后的时钟CLKb作为DFF1和DFF3的时钟脚,对电压幅度比较输出1和输出2进行上升沿采样,DFF1的采样结果输出至DEMUX1,DFF3的采样结果输出至DEMUX2;DEMUX1和DEMUX2为解复用器,由于输入RXP和输入RXN是高速信号,不适合直接使用复杂的数字逻辑处理,经过DEMUX 1和DEMUX2解复用器处理之后,后级电路只需工作在输入RXP和输入RXN四分之一的速率即可,降低了后级数字电路的设计难度,解复用器DEMUX1也可以根据分频需求采用合适的解复用比率,例如1:4、1:8、1:16等,时钟分频器DIV4对延迟后的时钟CLKb进行分频,设置为与解复用器相同的分频比。
解复用器DEMUX1和解复用器DEMUX2分别输出out1信号和out2信号至N-bit计数器1和N-bit计数器2,N-bit计数器1和N-bit计数器2对解复用器DEMUX1的输出out1信号和解复用器DEMUX2的输出out2信号的上升沿进行计数,计数器计满后,清0重新开始计数。
N-bit计数器1和N-bit计数器2分别输出计数结果至计数比较器1和计数比较器2,并与翻转率阈值DTH进行比较,如果N-bit计数器的计数值小于翻转率阈值DTH,则输出高电平即逻辑“1”;如果N-bit计数器的计数值大于等于翻转率阈值DTH,则输出低电平即逻辑“0”。
计数比较器1和计数比较器2输出比较结果至逻辑与门,进行逻辑“与”运算,与门输出逻辑运算结果至D型触发器DFF4,DFF4对与门的输出信号进行整形,DFF4的输出即为LOS状态输出。当计数比较器1和计数比较器2的输出结果都为逻辑“1”时,与门输出逻辑“1”,即正常信号丢失LOS状态;当计数比较器1和计数比较器2的输出结果不都为逻辑“1”时,与门输出为逻辑“0”,即信号正常。计数比较器1和计数比较器2输出均为逻辑“1”时,才判定为正常信号丢失状态,因为电路工作时存在输入RXP或者输入RXN只有其中之一丢失的情况,但此时芯片内部通常可以正常处理并继续工作。
作为本发明的另一并列技术方案,将逻辑与门替换为或门,输入RXP或者输入RXN其中之一异常,或者两者都异常时,LOS状态输出都会显示正常信号丢失,判决条件更加严苛,电路工作原理与使用逻辑与门相同。
以上仅为发明的优选实施例而已,并不用以限制本发明,凡在本发明的思想原则内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种高速串行信号丢失检测电路,其特征在于:包括电压幅度比较器、翻转率计数和比较器,所述电压幅度比较器包括电压幅度比较器1和电压幅度比较器2,所述翻转率计数和比较器包括1到D型触发器DFF1、1到D型触发器DFF2、1到D型触发器DFF3、1到D型触发器DFF4、时钟分频器DIV4、解复用器DEMUX1和DEMUX2、N-bit计数器1、N-bit计数器2、计数比较器1、计数比较器2、逻辑门;其中,输入RXP和输入RXN为待检测信号,输入电压阈值为VTH,电压幅度比较输出1信号和电压幅度比较输出2信号分别对应输入RXP和输入RXN与电压阈值VTH的比较结果,电压幅度比较器1输出信号至1到D型触发器DFF1;电压幅度比较器2输出信号至1到D型触发器DFF2,1到D型触发器DFF2输出信号至1到D型触发器DFF3;时钟CLK延迟后的时钟CLKb作为DFF1和DFF3的采样时钟,对电压幅度比较输出1信号和输出2信号上升沿采样,DFF1的采样结果输出至DEMUX1,DFF3的采样结果输出至DEMUX2;DEMUX1和DEMUX2为解复用器,时钟分频器DIV4对延迟后的时钟CLKb进行分频,设置为与解复用器相同的分频比;
解复用器DEMUX1输出out1信号至N-bit计数器1,解复用器DEMUX2输出out2信号至N-bit计数器2,N-bit计数器1和N-bit计数器2分别对out1信号和out2信号的上升沿进行计数,计数器计满后,清0重新开始计数;
N-bit计数器1和N-bit计数器2分别输出计数结果至计数比较器1和计数比较器2,并分别与翻转率阈值DTH进行比较,如果N-bit计数器的计数值小于翻转率阈值DTH,则输出高电平即逻辑“1”;如果N-bit计数器的计数值大于等于翻转率阈值DTH,则输出低电平即逻辑“0”,并将比较结果输出至逻辑门进行逻辑运算;逻辑门输出逻辑运算结果至1到D型触发器DFF4整形后,输出正常信号丢失的状态;
所述逻辑门为或门或与门。
2.如权利要求1所述的高速串行信号丢失检测电路,其特征在于:所述解复用器DEMUX1和DEMUX2为1:4、1:8或1:16解复用器。
3.如权利要求1所述的高速串行信号丢失检测电路,其特征在于:所述电压阈值VTH通过寄存器设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010012792.XA CN112345820B (zh) | 2020-01-07 | 2020-01-07 | 一种高速串行信号丢失检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010012792.XA CN112345820B (zh) | 2020-01-07 | 2020-01-07 | 一种高速串行信号丢失检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112345820A CN112345820A (zh) | 2021-02-09 |
CN112345820B true CN112345820B (zh) | 2023-08-18 |
Family
ID=74357153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010012792.XA Active CN112345820B (zh) | 2020-01-07 | 2020-01-07 | 一种高速串行信号丢失检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112345820B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114113988B (zh) * | 2021-12-03 | 2024-09-03 | 连云港杰瑞电子有限公司 | 一种信号丢失实时检测电路和方法 |
CN117579173B (zh) * | 2024-01-17 | 2024-03-26 | 成都电科星拓科技有限公司 | 信号丢失检测电路及芯片 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6377082B1 (en) * | 2000-08-17 | 2002-04-23 | Agere Systems Guardian Corp. | Loss-of-signal detector for clock/data recovery circuits |
CN1412961A (zh) * | 2001-10-11 | 2003-04-23 | 华为技术有限公司 | 一种实时检测信号丢失报警的电路及其实现方法 |
CN1505289A (zh) * | 2002-12-03 | 2004-06-16 | 深圳市中兴通讯股份有限公司 | 一种数据信号检测装置 |
CN101359033A (zh) * | 2007-07-03 | 2009-02-04 | 阿尔特拉公司 | 用于可编程逻辑器件的高速串行接口的信号丢失检测器 |
CN102497200A (zh) * | 2011-12-13 | 2012-06-13 | 东南大学 | 一种时钟信号丢失检测电路及方法 |
CN102565529A (zh) * | 2011-12-21 | 2012-07-11 | 深圳国微技术有限公司 | 一种低功耗时钟频率检测电路 |
CN107112985A (zh) * | 2014-12-11 | 2017-08-29 | 华为技术有限公司 | 一种用于检测信号丢失的系统和方法 |
CN107872208A (zh) * | 2016-09-28 | 2018-04-03 | 深圳市中兴微电子技术有限公司 | 一种时钟信号丢失检测的装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8953665B2 (en) * | 2013-02-15 | 2015-02-10 | Lsi Corporation | Pattern-based loss of signal detector |
-
2020
- 2020-01-07 CN CN202010012792.XA patent/CN112345820B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6377082B1 (en) * | 2000-08-17 | 2002-04-23 | Agere Systems Guardian Corp. | Loss-of-signal detector for clock/data recovery circuits |
CN1412961A (zh) * | 2001-10-11 | 2003-04-23 | 华为技术有限公司 | 一种实时检测信号丢失报警的电路及其实现方法 |
CN1505289A (zh) * | 2002-12-03 | 2004-06-16 | 深圳市中兴通讯股份有限公司 | 一种数据信号检测装置 |
CN101359033A (zh) * | 2007-07-03 | 2009-02-04 | 阿尔特拉公司 | 用于可编程逻辑器件的高速串行接口的信号丢失检测器 |
CN102497200A (zh) * | 2011-12-13 | 2012-06-13 | 东南大学 | 一种时钟信号丢失检测电路及方法 |
CN102565529A (zh) * | 2011-12-21 | 2012-07-11 | 深圳国微技术有限公司 | 一种低功耗时钟频率检测电路 |
CN107112985A (zh) * | 2014-12-11 | 2017-08-29 | 华为技术有限公司 | 一种用于检测信号丢失的系统和方法 |
CN107872208A (zh) * | 2016-09-28 | 2018-04-03 | 深圳市中兴微电子技术有限公司 | 一种时钟信号丢失检测的装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112345820A (zh) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558579B2 (en) | Digital glitch filter | |
CN112345820B (zh) | 一种高速串行信号丢失检测电路 | |
EP1620968B1 (en) | Multiphase clock recovery | |
CN101509943B (zh) | 一种相位检测的方法及装置 | |
CN104202040A (zh) | 位电平检测电路以及方法 | |
US9054941B2 (en) | Clock and data recovery using dual manchester encoded data streams | |
CN102546084B (zh) | 异步串行通信数据接收时的抗干扰纠错采样系统和方法 | |
US8390614B2 (en) | Timing controller and clock signal detection circuit thereof | |
CN108347245B (zh) | 时钟分频器 | |
CN107425848B (zh) | 时钟数据恢复电路和方法 | |
CN104518755A (zh) | 数字电路噪声滤波器及数字滤波方法 | |
US4658399A (en) | Circuit arrangement designed to pick up the error rate in numerical transmission systems | |
US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
CN1309169C (zh) | 一种多路时钟检测装置 | |
US20040015774A1 (en) | Programmable glitch filter for an asynchronous data communication interface | |
US20150016579A1 (en) | Clock and data recovery device, sampler and sampling method thereof | |
CN116015324A (zh) | 一种强化抗干扰的uart数据接收装置及其接收方法 | |
CN202586998U (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
CN213152037U (zh) | 一种高速低抖动数据同步鉴相器 | |
US20040124929A1 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
CN107241101B (zh) | 数据串行化电路 | |
KR20110077541A (ko) | 인터페이스 장치 및 방법 | |
US7616722B2 (en) | Method and circuitry for extracting clock in clock data recovery system | |
CN115037400A (zh) | 一种Serdes动态阈值码流同步检测方法及系统 | |
CN202949450U (zh) | 一种基于FPGA的高可靠Link接收电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: No. 2201 and 2301, Floor 22-23, Building 1, No. 1800, Middle Section, Yizhou Avenue, Chengdu High-tech Zone, China (Sichuan) Free Trade Pilot Zone, Chengdu, Sichuan 610000 Applicant after: Chengdu Hua Microelectronics Technology Co.,Ltd. Address before: 22nd floor, G1 building, Tianfu Software Park, No. 1800, middle Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041 Applicant before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |