JP5936926B2 - 受信回路及びクロックリカバリ回路並びに通信システム - Google Patents

Description

本発明は、トランスによる磁気結合を利用して信号を伝達する磁気結合通信技術に関する。

近距離非接触通信の分野において、トランスによる磁気結合を利用した通信（以下、「磁気結合通信」という）が知られている。この種の通信システムにおいて、トランスがコイルにより構成され、それぞれのコイルはインダクタで構成される。送信側は、送信データのデータレートに応じたパルス間隔でインダクタを駆動する送信パルスを送信することにより、送信データを受信側に伝達する。

図１７は、磁気結合通信システムにおける送信データ、送信パルス、受信側が受信した信号（受信信号）の関係を示す。

図１７において、Ｒｂは、送信データのデータレートを表す。図１７に示すように、磁気結合通信システムでは、値１又は値０が、１つのデータシンボルとして扱われ、データシンボルの送信間隔（パルス間隔）は、「１／Ｒｂ」となっている。送信側は、送信データの値に応じた送信パルスを出力する。図示のように、送信パルスの波形は、値１の送信データについては正側の振幅が大きくなり、値０の送信データについては負側の振幅が大きくなる。また、受信信号では、送信パルスの前側のエッジに対応して振幅が生じるが、振幅が収束するまでに所定の時間がかかるため、受信信号に歪みが生じている。上記所定の時間は、送受信側のインダクタの自己共振周波数により決まる。

図１８は、従来の磁気結合通信システムにおけるデータレートＲｂとインダクタの共振周波数ｆＬとの関係を示す。図１８に示すように、従来の通信システムでは、受信信号の波形の歪みによるデータシンボル間の干渉を防止するために、データレートＲｂは、インダクタの自己共振周波数の１／３程度以下に制限されることが知られている（非特許文献４）。

磁気結合通信システムにおける通信速度を高める技術が種々提案されている（非特許文献１〜４）。例えば、非特許文献１では、トランスを複数設け、並列した複数のチャネルを形成することにより通信速度を向上させる手法が開示されている。

または、インダクタの自己共振周波数を高くすることにより通信速度を向上させる手法も考えられる。

N. Miura, D. Mizoguchi, M. Inoue, K. Niitsu, Y. Nakagawa, M. Tago, M. Fukaishi, T. Sakurai, and T. Kuroda, "A 1 Tb/s 3 W inductive-coupling transceiver for 3D-stacked inter-chip clock and data link", IEEE Journal of Solid-State Circuits, vol. 42, 2007, pp. 111-122. N. Miura, D. Mizoguchi, M. Inoue, T. Sakurai, and T. Kuroda, "A 195-Gb/s 1.2-W inductive inter-chip wireless superconnect with transmit power control scheme for 3-D-stacked system in a package", IEEE Journal of Solid-State Circuits, vol. 41, 2006, p. 23. N. Miura, D. Mizoguchi, T. Sakurai, and T. Kuroda, "Analysis and design of inductive coupling and transceiver circuit for inductive inter-chip wireless superconnect", IEEE Journal of Solid-State Circuits, vol. 40, 2005, p. 829. S. Kawai, H. Ishikuro, and T. Kuroda, "A 2.5 Gb/s/ch 4PAM inductive-coupling transceiver for non-contact memory card", 2010 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2010, pp. 264-265.

しかし、トランスを複数設けることにより複数のチャネルを形成する手法では、チャネル数に比例して、送受信両方において回路規模が大きくなるという問題がある。

また、インダクタの共振周波数を向上させるためには、インダクタの径を小さくする必要があるが、信号の伝送距離がインダクタの径と同程度であるため、インダクタの自己共振周波数を高くする手法では、通信距離が短くなってしまうという問題がある。

本発明の１つの態様は、送信側と受信側におけるインダクタの磁気結合により形成された伝送路を介して、前記インダクタの自己共振周波数以上のデータレートの送信データに対応する信号を受信する受信回路である。該受信回路は、受信データ取得回路とクロックリカバリ回路を備える。

受信データ取得回路は、受信信号に対して判定帰還型イコライズ処理をして整形信号を得ると共に、サンプリングクロックに従って、前記データレートと同一のサンプリングレートで前記整形信号をサンプリングしてデータサンプルを得る。

クロックリカバリ回路は、前記受信データ取得回路が正しいサンプリングタイミングでサンプリングを行うように前記サンプリングクロックを修正するものであり、中間点サンプル取得回路と、位相調整回路を有する。

中間点サンプル取得回路は、前記受信信号に対して、前記受信データ取得回路のサンプリングタイミングの中間タイミングでサンプリングをして中間点サンプルを取得する。

位相調整回路は、前記データサンプルと前記中間点サンプルとに基づいて、前記サンプリングクロックの位相の調整をする。

なお、上記態様の受信回路を方法や装置に置き換えて表現したもの、該受信回路を備えた通信システム、該受信回路に対応する送信回路、該受信回路に備えたクロックリカバリ回路なども、本発明の態様としては有効である。

本発明にかかる技術によれば、通信距離を犠牲せずに、小さな回路規模で高データレートの磁気結合通信を実現できる。

第１の技術の原理を説明するための図である。 第２の技術の原理を説明するための図である。 第２の技術による効果を説明するための図である（その１）。 第２の技術による効果を説明するための図である（その２）。 従来のクロック位相修正技術を説明するための図である。 第３の技術の原理を説明するための図である（その１）。 第３の技術の原理を説明するための図である（その２）。 第３の技術の原理を説明するための図である（その３）。 第３の技術の原理を説明するための図である（その４）。 第１の実施の形態にかかる磁気結合通信システムを示す図である。 図１０に示す磁気結合通信システムにおける受信データ取得回路と中間点サンプル取得回路の構成例を示す図である。 図１０に示す磁気結合通信システムにおける位相調整回路の構成例を示す図である。 図１２に示す位相調整回路における位相比較回路の構成例を示す図である。 図１３に示す位相比較回路を説明するための図である。 図１３に示す位相比較回路における比較実行回路の構成例を示す図である。 第２の実施の形態にかかる磁気結合通信システムにおける送信データのフォーマットの例を示す図である。 磁気結合通信システムを説明するための図である。 従来の磁気結合通信システムにおけるインダクタの自己共振周波数と送信データのデータレートとの関係を示す図である。

以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

本発明は、本発明の磁気結合通信技術の具体的な実施の形態の前に、まず、本発明にかかる３つの技術の原理を説明する。

＜第１の技術＞
送信側は、データレートがインダクタの自己共振周波数以上である送信データのデータレートでインダクタを駆動する送信パルスを送信する。

図１は、該第１の技術を適用した場合における送信データのデータレートＲｂとインダクタの自己共振周波数ｆＬとの関係の例を示す。図１に示す例において、データレートＲｂは、インダクタの自己共振周波数ｆＬより高くなっている。

すなわち、第１の技術では、送信側は、１つのトランスに対して、送受信側のインダクタ自己共振周波数より高いデータレートで送信パルスを出力する。こうすることで、並列に複数のインダクタを設ける必要がないため、小さな回路規模で高速な通信を実現することができる。また、インダクタの径を小さくする必要がないため、通信距離も犠牲にしない。

前述したように、従来の磁気結合通信システムでは、受信信号の波形の歪みによるデータシンボル間の干渉を防止するために、データレートＲｂは、インダクタの自己共振周波数の１／３程度以下に制限されている。そのため、第１の技術のように、データレートＲｂを自己共振周波数ｆＬ以上にすると、受信信号では、データシンボル間の干渉が生じてしまう。第２の技術は、この問題を解決する。

＜第２の技術＞
第２の技術は、データレートＲｂが自己共振周波数ｆＬ以上であっても、受信データを正しく取得するためのものである。具体的には、受信側は、受信信号に対して、データシンボル間の干渉を解消するための補正処理を得ると共に、データレートＲｂと同様のサンプリングレートで、補正処理により得た整形信号をサンプリングしてデータサンプルを得る。これらのデータサンプルは、受信側で得られるデータ（受信データ）を構成する。

受信信号に対して行われる補正処理は、判定帰還型イコライズ処理である。該処理は、具体的には、現在のサイクルの受信信号の直前のｎサイクル分（ｎ：１以上の整数）の受信信号から得たデータサンプルに対して夫々イコライズ係数を乗算して得た各信号（以下「補正信号」という）を、現在のサイクルの受信信号に加算する処理である。

夫々のイコライズ係数は、例えば予め設定される場合もあれば、最小二乗法などの公知の適応等化手段で常時更新される場合もある。

また、ｎの値に関しては、データレートＲｂとインダクタの自己共振周波数ｆＬの比「Ｒｂ／ｆＬ」、及びインダクタのＱファクタに関連する。「Ｒｂ／ｆＬ」が大きいほど、現在のサイクルの受信信号に対して影響を及ぼす前の受信信号の数が多い。Ｑファクタが大きいほど、受信信号の振幅が収束する時間が長くなる。従って、ｎは、「Ｒｂ／ｆＬ」に応じて決まるものであり、「Ｒｂ／ｆＬ」が大きいほど、また、インダクタのＱファクタが大きいほど、大きくなる。

単一ビットを送信した場合を例にして、該第２の技術の原理を詳細に説明する。なお、単一ビットの値が「１」であるとする。なお、単一ビットを送信するとは、１ビットを送信した後に、送信がなされないことを意味する。

図２は、この場合における受信信号、及び該受信信号から得た、後の各サイクルの受信信号の補正信号、整形信号の関係を示す。図２におけるＴ１、Ｔ２、・・・は、受信側におけるサンプリングタイミングを示し、サンプリングタイミング間の間隔は、「１／Ｒｂ」である。

受信波形においてサンプルタイミングＴ１で判別される「１」が送信された単一ビットに対応するが、本来無信号であるサイクル２、３、４、５でも単一ビットに起因して信号が発生していることが分かる。

従って、単一ビットではなく、１、１と続く２ビットのデータ「１」を送信した場合には、サンプリングタイミングＴ２において、電圧が判定閾値以上にならないと、正しいデータサンプル「１」を得ることができないが、前の値「１」のデータシンボルの干渉により、タイミングＴ２では、電圧が０近傍に押し下げられ、結果として、タイミングＴ２におけるサンプリング値は「−１」となり、判定を誤ってしまう。

そこで、本発明の第２の技術は、サイクル２の受信信号に対して、該受信信号をそのままサンプリングするのではなく、受信信号を補正して整形信号を得、整形信号をサンプリングする。補正は、具体的には、サイクル１のデータサンプルの値（１）にイコライズ係数を乗算して得た矩形波形の補正信号を加算する処理である。図２から分かるように、サイクル２では、受信信号を補正して得た整形信号は、サンプリングタイミングＴ２における信号レベルが、無信号時の信号レベルとほぼ同一になっている。なお、この場合、サイクル１のデータサンプルの値が「１」に対し正のイコライズ係数を乗算することで正の補正信号を発生している。

そのため、１、１と続く２ビットのデータ「１」を送信した場合に、サンプリングタイミングＴ２において、サイクル１のデータシンボルによる干渉が抑制されたため、電圧は本来の電圧に近付き、正しいサンプリング値「１」を得ることができる。

同様に、サイクル１のデータサンプルの値（１）にイコライズ係数を乗算して得た補正信号を加算することにより、サイクル３の受信信号から、サイクル１のデータシンボルの干渉を抑制することができる。この場合、サイクル１でのデータサンプルの値「１」に対して負のイコライズ係数を乗算することで負の補正信号を発生している。

こうすることにより、サイクル２以降の各サイクルの受信信号から値「１」の送信データの影響を除去することができる。

図２に示す例では、サイクル１のデータの影響は、サイクル５まで影響を及ぼしている。このような場合には、前述したｎとして、４とすればよい。すなわち、補正処理としては、現在のサイクルの受信信号に、直前の４つのサイクルの受信信号から得たデータサンプルに対して夫々イコライズ係数を乗算して得た４つの補正信号を加算する。

なお、上述において、データサンプルの値として符号付き値で説明した。すなわち、論理値「１」の送信データは値「１」のデータサンプルに、論理値が「０」の送信データには値「−１」のデータサンプルに対応している。また以下の記述においても、データ「１」、「０」は値「１」、「−１」に夫々対応するものとする。

以上に説明した第２の技術による補正処理の効果は、受信信号と、受信信号を補正して得た整形信号のアイパターンから一目瞭然である。図３と図４を参照して説明する。

図３は、上述した補正処理をしない場合、すなわち受信信号のアイパターンを示す。図３から分かるように、波形の歪みにより受信信号のアイパターンのアイが閉じている。このような信号に対しては、サンプリング時の信号レベルの判別が困難である。

図４は、整形信号のアイパターンを示す。図４から分かるように、整形信号では、波形の歪みが補正され、アイが大きく開いている。そのため、整形信号に対して、サンプリング時の信号レベルの判別が容易である。なお、図４に示すように、整形信号は、２値の信号となる。

すなわち、第２の技術は、受信信号に対して補正処理を行うことにより、受信信号に発生した歪みを除去している。その結果、補正処理により得た整形信号では、データシンボル間の干渉が抑制され、正しい受信データを得ることが可能になる。

＜第３の技術＞
図４に示すように、第２の技術によれば、良好なアイパターンを得ることができる。このようなアイパターンを有する信号（整形信号）から正しいデータを得るために、サンプリングタイミングは、アイ開口の中心であることが好ましい。

正しいサンプリングタイミングを得るためには、例えば、送信側が送信パルスを出力すると共に、サンプリング用のクロックも送出することが考えられる。受信側は、受信信号を補正すると共に、このクロックが示すサンプリングタイミング（例えばクロックの立上りエッジ）で整形信号をサンプリングすればよい。

しかし、この手法では、送信側がクロックを送信する必要があると共に、クロックを伝送する伝送路も必要になる。第３の技術は、この手法によらず、受信側においてサンプリングタイミングが正しくなるようにクロックを修正する所謂クロックリカバリ技術である。

第３の技術を説明する前に、まず、従来より知られているクロックリカバリ技術を説明する。このような技術の一例として、アレクサンダー型位相検出を用いたクロックリカバリを説明する。

例えば、図５に示す２サイクル分の信号があるとする。該２サイクル分の信号は、夫々異なる値を表わす。該信号のデータレートと同一の周波数を有するクロックに従って、クロックの片方のエッジ例えば立上りエッジで該信号をサンプリングする場合を考える。

クロックの位相が正しければ、クロックの１つ目と２つ目の立上りエッジ（Ｔ１、Ｔ２）でサンプリングして得た値は、夫々「１」と「−１」である。

クロックの位相が早過ぎた場合、タイミングＴ１とＴ２の中間タイミングｔ１でサンプリングタイミングをすると、タイミングＴ１とタイミングｔ１で同一のサンプリング値「１」を得ることになる。

反対に、クロックの位相が遅れ過ぎた場合には、タイミングｔ１とタイミングＴ２で同一のサンプリング値「−１」を得ることになる。

すなわち、互いに異なる値を示す連続した２サイクル分の信号に対して夫々のサンプリングタイミングでサンプリングした値と、中間のタイミングでサンプリングした値とを比較することにより、クロックの位相のずれを検出することができる。

アレクサンダー型位相検出によるクロックリカバリは、これに基づいたものである。具体的には、連続した２サイクル分の信号をサンプリングした値が同一である場合は、位相の調整をしない。一方、連続した２サイクル分の信号のサンプリング値が異なり、かつ、中間タイミングのサンプリング値が前の信号のサンプリング値と同一である場合には、クロックが早いと判定し、クロックの位相を遅れさせる。反対に、連続した２サイクル分の信号のサンプリング値が異なり、かつ、中間タイミングのサンプリング値が後の信号のサンプリング値と同一である場合には、クロックが遅れていると判定し、クロックの位相を進める。

このようなクロックリカバリ手法は、互いに異なる値を示す連続した２サイクル分の信号の電圧は、前の信号のサンプリングタイミングから後の信号のサンプリングタイミングまでの間において、同一の方向（上昇方向または下降方向のいずれか一方）に変化し、かつ、該２サイクル分の信号のサンプリングタイミングの中間タイミングで０近傍になる遷移態様を有することを前提とする。

ところが、本発明の第２の技術が、受信信号に対して矩形波形の補正信号を加算することにより整形信号を得るために、サンプリングタイミングにおける電圧値を正しい電圧値に補正することができる一方、サンプリングタイミング間における上記遷移態様が崩れてしまう。

図６に、第２の技術により得た、「１０１００１１１」の送信データのパターンに対応する整形信号を示す。図示のように、連続する２つのサンプリングタイミング間において、電圧の変化方向が１つではないため、電圧が０になる点（以下「遷移点」という）は、複数存在する。

これでは、中間タイミングでサンプリングして得たサンプリング値と、前後のサンプリングタイミングで得たサンプル値（データサンプル）と比較しても、クロックのずれの有無を判別することができない。

そこで、本発明の第３の技術は、受信側でクロックリカバリをするために、データのサンプリングタイミングの中間タイミングにおいて、整形信号ではなく、補正前の受信信号をサンプリングする。そして、整形信号をサンプリングすることにより得たデータサンプルと、受信信号をサンプリングして得たサンプル（以下「中間点サンプル」という）とに基づいて、クロックを修正する。以下、該第３の技術を詳細に説明する。

本願発明者は、鋭意研究模索した結果、連続する複数の送信データの組合せが特定のパターンを有するときに、補正前の受信信号では、該複数の送信データの末尾のデータのサンプリングタイミングから次のサンプリングタイミングまでに、電圧の遷移方向が１つであり、遷移点が１つのみであることを知見した。

１つのデータシンボルが、直後の４つのデータシンボルに影響を及ぼす場合を例にして説明する。

図７は、「１１１０」の４つのデータを連続して送信した場合に、受信信号における、該４つのデータの夫々の送信に起因した成分を分けて表した図である。図中Ｓ０（細実線）、Ｓ１（太実線）、Ｓ２（細点線）、Ｓ３（太点線）は、各データの送信に起因した成分を夫々示している。Ｓ０、Ｓ１、Ｓ２、Ｓ３が重ね合わせたものは、受信信号である。

本発明の第２の技術により、受信信号を補正して得た整形信号をサンプリングした結果、夫々のデータに対応するサンプリングタイミング（Ｔ０、Ｔ１、Ｔ２、Ｔ３）で、データサンプル１、１、１、０が得られる。

この４つのデータの末尾のデータ「０」の直後の中間タイミングｔ０において、成分Ｓ０〜Ｓ３が受信信号に与える影響に注目する。

図示のように、中間タイミングｔ０において、「１１１０」の先頭のデータ「１」の影響（成分Ｓ０）により、受信信号の電圧は、押し上げられる。２つ目のデータ「１」の影響（成分Ｓ１）により、受信信号の電圧は、押し下げられる。また、３つ目のデータ「１」の影響（成分Ｓ２）により、受信信号の電圧は、押し上げられる。また、４つ目のデータ「０」の影響（成分Ｓ３）により、受信信号の電圧は、押し下げられる。

そのため、成分Ｓ０〜Ｓ３が受信信号に対する押上げと押下げが相殺された結果、中間タイミングｔ０において、受信信号の電圧が０近傍になると共に、サンプリングタイミングＴ３から、中間タイミングｔ０を経て、次のサンプリングタイミングまでの間に、受信信号の電圧は一意に上昇する。

図８は、「１１１０」の送信データのパターンに対応する受信信号を複数抽出して重ね合わせた図である。図示のように、この場合、「１１１０」の末尾のデータ「０」のサンプリングタイミングから、電圧が一意に上昇すると共に、中間タイミングｔ０で０近傍になっている。

なお、図８に示すように、中間タイミングｔ０近傍から、電圧の上昇曲線は、枝別れしている。これは、データ「１１１０」の次のデータが「１」と「０」のいずれかによって決まる。

以下において、「１１１０」のような、末尾のデータに対応するサンプリングタイミングから、電圧が一意に上昇すると共に、直後の中間タイミングｔ０で０近傍になるデータパターンを「上昇パターン」という。

同様の理由から、「００１０」、「１０００」も、上昇パターンであり、実験により確認できている。

上昇パターンの末尾のデータのサンプリングタイミングの後の受信信号のこのような遷移態様から、中間タイミングｔ０において、０を閾値とするサンプリングを行うことにより得られるサンプル値（中間点サンプル）に基づいて、サンプリングタイミングのずれを判定することができる。

例えば、中間タイミングｔ０において、受信信号が０を上回ったことにより中間点サンプルが「１」となった場合に、サンプリングのタイミングが遅いと判定することができる。反対に、中間タイミングｔ０において、受信信号がしきい値以下であることにより中間点サンプルが「−１」となった場合には、サンプリングのタイミングが早いと判定することができる。

このような判定結果に応じてデータサンプルを得るためのクロックと、中間サンプルを得るためのクロックの位相とを調整すれば、サンプリングタイミングを正しく修正することができる。

以上において、上昇パターンのデータ列を利用したクロックリカバリの手法を説明した。上昇パターン以外に、下降パターンのデータ列を利用してもよい。下降パターンのデータ列とは、該データ列の末尾のデータのサンプリングタイミングから、受信信号の電圧が一意に下降し、末尾のデータのサンプリングタイミングの直後の中間タイミングで０近傍になるデータ列である。

このような下降パターンが存在する原理は、上昇パターンのときと同様であるため、ここで詳細な説明を省略する。なお、ここの例の場合において、「１１０１」、「０１１１」、「０００１」は、実験により下降パターンとして確認できている。

図９は、下降パターンの一例となる「０００１」の送信データに対応する受信信号を複数抽出して重ね合わせた図である。図示のように、この場合、「０００１」の末尾のデータ「１」のサンプリングタイミングから、電圧が一意に下降すると共に、中間タイミングｔ０で０近傍になる。

なお、図９に示すように、中間タイミングｔ０近傍から、電圧の下降曲線は、枝別れしている。これも、図８に示す上昇パターンの場合と同様に、データ「０００１」の次のデータが「１」と「０」のいずれかによって決まる。

下降パターンを利用したクロックリカバリの手法は、下記のようになる。
下降パターンの複数のデータの末尾のデータのサンプリングタイミングの直後の中間タイミングにおいて０を閾値とするサンプリングを行った結果、中間点サンプルが「１」となった場合に、サンプリングのタイミングが早いと判定する一方、中間点サンプルが「−１」となった場合には、サンプリングのタイミングが遅いと判定する。そして、判定の結果に応じてクロックの位相を調整すればよい。

このように、本発明の第３の技術によれば、送信側がインダクタの自己共振周波数以上のデータレートで送信し、受信側が受信信号を補正して整形信号を得ると共に、データレートと同一のサンプリングレートで整形信号をサンプルリングしてデータサンプルを得る磁気結合通信システムの受信側においてクロックをリカバリすることができる。

なお、中間点サンプルに基づいてクロックの位相を修正するか否かは、該中間点サンプルの直前の複数のデータサンプルが上述した上昇パターンまたは下降パターンを成すか否かによって決定することができる。

さらに、上昇パターンまたは下降パターンであるか否かに関しては、受信側で、連続した複数のデータサンプルの組合せから判定することができる。

さらに、磁気結合通信システムに対して、送信側が所定の頻度で上昇パターンまたは下降パターンを送信し、受信側が上記頻度に応じてクロックの位相を修正するように、予め定めるようにしてもよい。

なお、上記にて上昇パターンと下降パターンを例示したが、上昇パターンに含まれる複数のデータの数及び夫々の値は、インダクタのＱファクタや、データレートＲｂとインダクタの自己共振周波数の日「Ｒｂ／ｆＬ」など、磁気結合通信システムの構成によって異なり、上述した例に限られることが無い。磁気結合通信システムの開発者は、開発時において磁気結合通信システムを把握できているため、それに応じて設定などを行えばよい。

次いで、以上に説明した技術を具現化した磁気結合通信システムを説明する。
＜第１の実施の形態＞
図１０は、第１の実施の形態にかかる磁気結合通信システム１００を示す。磁気結合通信システム１００は、送信装置１１０、受信装置１３０を備る。送信装置１１０は、インダクタ１１２と送信回路１１４を有し、受信装置１３０は、インダクタ１３２、受信データ取得回路２００、中間点サンプル取得回路３００、位相調整回路４００を有する。インダクタ１１２とインダクタ１３２は、伝送路１２０を構成する。

送信回路１１４は、インダクタ１１２を駆動する送信信号を出力することにより送信データを送信する。本実施の形態において、送信データのデータレートＲｂがインダクタ１１２とインダクタ１３２の自己共振周波数ｆＬ以上であり、送信回路１１４は、データレートＲｂで送信信号を出力する。すなわち、送信回路１１４は、本発明の第１の技術を適用したものである。

受信装置１３０において、インダクタ１３２を介して得た受信信号ＳＲは、受信データ取得回路２００と中間点サンプル取得回路３００に入力される。

受信データ取得回路２００は、加算部２１０とサンプリング部２８０を備え、受信信号ＳＲに対して判定帰還型イコライズ処理をして整形信号ＳＳを得ると共に、第１のクロックＣＬＫ１に従って、整形信号ＳＳをサンプルしてデータサンプルＤＳを得る。これらのデータサンプルＤＳは、受信データを構成する。なお、第１のクロックＣＬＫ１の周波数がデータレートＲｂと同様であり、サンプリング部２８０は、第１のクロックＣＬＫ１の立上りエッジでサンプリングを行う。すなわち、サンプリング部２８０のサンプリングレートは、データレートＲｂと同様である。加算部２１０は、受信信号ＳＲと、サンプリング部２８０からの帰還信号ＦＢとから整形信号ＳＳを生成し、サンプリング部２８０は、整形信号ＳＳからデータサンプルＤＳ乃至帰還信号ＦＢを得る。帰還信号ＦＢの詳細に関しては、後述する。

中間点サンプル取得回路３００は、遅延部３１０とサンプリング部３８０を備える。
遅延部３１０は、受信信号ＳＲを遅延させて遅延受信信号ＳＤを得てサンプリング部３８０に出力する。

サンプリング部３８０は、第２のクロックＣＬＫ２の立上りエッジで遅延受信信号ＳＤをサンプリングする。第２のクロックＣＬＫ２は、第１のクロックＣＬＫ１の位相を反転させたクロックである。そのため、サンプリング部３８０のサンプリングタイミングは、サンプリング部２８０のサンプリングタイミングの中間タイミングとなる。以下、サンプリング部３８０による得たサンプリング値ＭＳを中間点サンプルという。

位相調整回路４００は、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２をサンプリング部２８０とサンプリング部３８０に夫々供すると共に、受信データ取得回路２００からのデータサンプルＤＳと、中間点サンプル取得回路３００からの中間点サンプルＭＳとに基づいて、サンプリング部２８０が正しいサンプリングタイミングでサンプリングするように、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を調整する。

受信装置１３０において、中間点サンプル取得回路３００と位相調整回路４００は、クロックリカバリを構成する。

図１１は、受信装置１３０における受信データ取得回路２００と遅延部３１０の具体的な構成例を示す。

受信データ取得回路２００における加算部２１０は、直列に接続された複数段（例として４段）の加算器２２２、２２４、２２６、２２８と、これらの加算器と夫々接続された４つの乗算器２３２、２３４、２３６、２３８と、これらの乗算器と夫々接続された４つのＸＮＯＲ回路２４２、２４４、２４６、２４８を有する。

加算器２２２は、受信信号ＳＲと、乗算器２３２の出力とを加算し、得た信号を次段の加算器２２４に出力する。

加算器２２４は、前段の加算器２２２の出力と、乗算器２３４の出力とを加算し、得た信号を次段の加算器２２６に出力する。

加算器２２６は、前段の加算器２２４の出力と、乗算器２３６の出力とを加算し、得た信号を次段の加算器２２８に出力する。

加算器２２８は、前段の加算器２２６の出力と、乗算器２３８の出力とを加算し、得た信号をサンプリング部２８０に出力する。後述の説明で分かるが、加算器２２８により得られた信号は、整形信号ＳＳである。

乗算器２３２、２３４、２３６、２３８には、イコライズ係数Ｗ４、Ｗ３、Ｗ２、Ｗ１が夫々入力されると共に、帰還信号Ｆ４、Ｆ３、Ｆ２、Ｆ１も夫々入力される。なお、帰還信号Ｆ４、Ｆ３、Ｆ２、Ｆ１は、「１」と「−１」のいずれか一方である。各乗算器は、自身に入力されたイコライズ係数（Ｗ４、Ｗ３、Ｗ２、Ｗ１のうちの１つ）と帰還信号（Ｆ４、Ｆ３、Ｆ２、Ｆ１のうちの１つ）とを乗算して、自身と接続された加算器（加算器２２２、２２４、２２６、２２８のうちの１つ）に出力する。
なお、イコライズ係数Ｗ４、Ｗ３、Ｗ２、Ｗ１は、正の値すなわち絶対値である。

ＸＮＯＲ回路２４２、２４４、２４６、２４８には、イコライズ係数符号Ｋ４、Ｋ３、Ｋ２、Ｋ１が夫々入力される共に、サンプリング部２８０からの帰還信号ＦＢ４、ＦＢ３、ＦＢ２、ＦＢ１が夫々入力される。

例えば、図２で示される受信信号を補正する判定帰還型イコライズ処理では、最後段の加算器２２８に対応するＸＮＯＲ回路２４８に入力されるイコライズ係数符号Ｋ１は、「−１」に設定されている。また、イコライズ係数符号Ｋ４〜Ｋ１は、「１」と「−１」が交互に設定されている。すなわち、イコライズ係数符号Ｋ１、Ｋ２、Ｋ３、Ｋ４は、夫々「−１」、「１」、「−１」、「１」となっている。

サンプリング部２８０からの帰還信号ＦＢ４、ＦＢ３、ＦＢ２、ＦＢ１は、「１」と「−１」のいずれかである。ＸＮＯＲ回路２４２〜ＸＮＯＲ回路２４８は、入力されたイコライズ係数符号が「１」である場合に、入力された帰還信号をそのまま乗算器に出力する。一方、入力されたイコライズ係数符号が「−１」である場合には、ＸＮＯＲ回路２４２〜ＸＮＯＲ回路２４８は、入力された帰還信号の符号を反転して乗算器に出力する。

例えば、ＸＮＯＲ回路２４８に入力されるイコライズ係数符号Ｋ１が「−１」であるため、ＸＮＯＲ回路２４８は、帰還信号ＦＢ１が「１」である場合には「−１」を出力し、帰還信号ＦＢ１が「−１」である場合には、「１」を出力する。また例えば、ＸＮＯＲ回路２４６に入力されるイコライズ係数符号Ｋ２が「１」であるため、ＸＮＯＲ回路２４６は、帰還信号ＦＢ２が「１」である場合には「１」を出力し、帰還信号ＦＢ１が「−１」である場合には、「−１」を出力する。

サンプリング部２８０において、サンプリング回路２８２とフリップフロップ（ＦＦ）２８４〜２８６は、第１のクロックＣＬＫ１の立上りエッジで動作する。

具体的には、サンプリング回路２８２は、所定の判定閾値を基準電圧とし、第１のクロックＣＬＫ１の立上りエッジで加算器２２８からの整形信号ＳＳをサンプリングして「１」または「−１」のデータサンプルＤＳを得て保持する。なお、該立上りエッジまでにサンプリング回路２８２に保持されていたデータサンプルＤＳは、位相調整回路４００とＦＦ２８４に出力されると共に、帰還信号ＦＢ１としてＸＮＯＲ回路２４８にも出力される。

ＦＦ２８４は、第１のクロックＣＬＫ１の立上りエッジで保持中のデータサンプルＤＳを出力すると共に、サンプリング回路２８２が出力したデータサンプルＤＳをラッチして保持する。ＦＦ２８４が出力したデータサンプルＤＳは、ＦＦ２８６に出力されると共に、帰還信号ＦＢ２としてＸＮＯＲ回路２４６にも出力される。

同様に、ＦＦ２８６は、第１のクロックＣＬＫ１の立上りエッジで、サンプリング回路２８４が出力したデータサンプルＤＳをラッチし、出力する。ＦＦ２８６が出力したデータサンプルＤＳは、ＦＦ２８８に出力されると共に、帰還信号ＦＢ３としてＸＮＯＲ回路２４４にも出力される。

また、ＦＦ２８８は、第１のクロックＣＬＫ１の立上りエッジで、サンプリング回路２８６が出力したデータサンプルＤＳをラッチし、出力する。ＦＦ２８８が出力したデータサンプルＤＳは、帰還信号ＦＢ４としてＸＮＯＲ回路２４２に出力される。

加算部２１０とサンプリング部２８０を備えた受信データ取得回路２００のこのような構成により、各サイクルの整形信号ＳＳは、該サイクルの直前のｎサイクル（ここではｎ＝４）のデータサンプルＤＳと、該４つのデータサンプルＤＳの受信順序に応じて夫々設定されたイコライズ係数及びその符号から算出された各補正信号を、該サイクルの受信信号ＳＲに加算して得た信号となる。

すなわち、受信データ取得回路２００は、本発明の第２の技術を具現化したものであり、第１のクロックＣＬＫ１の位相が正しければ、各サイクルの整形信号ＳＳに対して第１のクロックＣＬＫ１の立上りタイミングでサンプリングした結果、正しいデータサンプルＤＳを得ることができる。

次いで、中間点サンプル取得回路３００の具体例を説明する。中間点サンプル取得回路３００において、遅延部３１０は、遅延受信信号ＳＤと、加算部２１０からの整形信号ＳＳのタイミングを合わせるために、受信信号ＳＲを遅延させる回路である。

図１１に示すように、遅延部３１０は、直列に接続された４段の加算器３２２、３２４、３２６、３２８と、これらの加算器と夫々接続された４つの乗算器３３２、３３４、３３６、３３８を備える。と、これらの乗算器と夫々接続された４つのＸＮＯＲ回路２４２、２４４、２４６、２４８を有する。各乗算器に入力される係数及び符号は、０である。

すなわち、遅延部３１０は、加算部２１０とほぼ同様の構成を有するダミー加算部である。

中間点サンプル取得回路３００におけるサンプリング部３８０は、遅延受信信号ＳＤに対して、第２のクロックＣＬＫ２の立上りエッジでサンプリングして中間点サンプルＭＳを得る。なお、サンプリング部３８０は、サンプリング時の閾値が「０」である。

図１２は、位相調整回路４００を示す。図示のように、位相調整回路４００は、位相比較回路４１０、位相制御回路４８０、調整実行回路４９０を備える。

位相比較回路４１０は、データサンプルＤＳと中間点サンプルＭＳが入力され、ＵＰ信号とＤＯＷＮ信号を出力する。本実施の形態の磁気結合通信システム１００において、位相比較回路４１０が出力するＵＰ信号とＤＯＷＮ信号は、複数ビット（例えば８ビット）である。

位相制御回路４８０は、位相比較回路４１０からの複数ビットのＵＰ信号とＤＯＷＮ信号に応じて、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を進めるか遅れさせるかを示す位相制御信号ＣＴＲを生成して調整実行回路４９０に出力する。

調整実行回路４９０は、位相制御信号ＣＴＲに従って第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相に対して同様の調整を行う。

図１３は、位相比較回路４１０の構成例を示す。位相比較回路４１０は、並列化回路４１２、並列化回路４１４、比較実行回路４２０を備える。

並列化回路４１２は、「１：８」のデマルチプレクサ４１３を有し、データサンプルＤＳ（１ビット）が入力され、複数のビット（ここでは８ビット）に並列化する。

並列化回路４１４は、「１：８」のデマルチプレクサ４１５を有し、中間点サンプルＭＳ（１ビット）が入力され、複数のビットに並列化する。

図１４は、並列化回路４１２により並列化したデータサンプルＤＳの夫々のサンプリングタイミングＴと、並列化回路４１４により並列化した中間点サンプルＭＳの夫々のサンプリングタイミングｔとの関係を示す。

図示のように、ＭＳ［１０：０」の（ｍ＋１）ビット目（ＭＳ［ｍ]）のサンプリングタイミングｔｍは、ＤＳ［１０：０］の（ｍ＋１）ビット目（ＤＳ［ｍ］）のサンプリングタイミングＴｍの直後の中間タイミングである。例えば、ＭＳ［３］のサンプリングタイミングｔ３は、ＤＳ［３］のサンプリングタイミングＴ３より半サイクル遅れたタイミングである。

比較実行回路４２０は、ＤＳ［１０：０］とＭＳ［１０：０」とに基づいて、８ビットのＵＰ信号（ＵＰ［７：０」）と８ビットのＤＯＷＮ信号（ＤＯＷＮ［７：０」）を生成する。ＵＰ［７：０」において、「１」であるビットが第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相が遅いことを示し、ＤＯＷＮ［７：０」において、「１」であるビットが第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相が早いことを示す。

図１５は、比較実行回路４２０の詳細な構成例を示している。図１５に示すように、比較実行回路４２０は、ＵＰ信号とＤＯＷＮ信号のビット数個（ここで８つ）の、ＵＰ信号の１ビットとＤＯＷＮ信号の１ビットを生成するＵＰ／ＤＯＷＮ信号生成回路４３０を備える。各ＵＰ／ＤＯＷＮ信号生成回路４３０は、同様の構成を有するため、ＵＰ［ｍ］とＤＯＷＮ［ｍ］を生成するＵＰ／ＤＯＷＮ信号生成回路４３０を代表として説明する。

ＵＰ／ＤＯＷＮ信号生成回路４３０は、ＸＯＲ回路４３２、インバータ４３４、ＡＮＤ回路４３６、ＡＮＤ回路４３８、判定回路４４０を備える。ここでは、信号値「１」「−１」ではなく論理値「１」「０」で回路の動作を説明する。

判定回路４４０には、中間点サンプルＭＳ［ｍ］の直前の４つのデータサンプル（ＤＳ［ｍ−３］、ＤＳ［ｍ−２］、ＤＳ［ｍ−１］、ＤＳ［ｍ］）が入力される。判定回路４４０は、この４つのデータサンプルＤＳが前述した上昇パターンまたは下降パターンを成すか否かを判定すると共に、判定結果に応じた信号Ｖと信号ＥＳを夫々ＸＯＲ回路４３２とインバータ４３４に出力する。

具体的には、判定の結果、上記４つのデータサンプルＤＳが上昇パターンと下降パターンのいずれも成さない場合に、判定回路４４０は、信号Ｖに「０」を出力する。このとき、信号ＥＳが「１」と「０」のいずれでもよい。

一方、判定の結果、上記４つのデータサンプルＤＳが上昇パターンを成す場合に、判定回路４４０は、信号Ｖと信号ＥＳのいずれにも「１」を出力する。

また、判定の結果、上記４つのデータサンプルＤＳが下降パターンを成す場合に、判定回路４４０は、信号Ｖに「１」を出力し、信号ＥＳに「０」を出力する。

ＸＯＲ回路４３２は、中間点サンプルＭＳ［ｍ］と信号ＥＳが入力され、それらの排他的論理和を出力する。

ＸＯＲ回路４３２の出力は、インバータ４３４とＡＮＤ回路４３８に入力される。
インバータ４３４は、ＸＯＲ回路４３２の出力を反転してＡＮＤ回路４３６に出力する。

ＡＮＤ回路４３６は、インバータ４３４の出力と、信号Ｖとが入力され、それらの論理積を出力する。ＡＮＤ回路４３６の出力は、ＤＯＷＮ［ｍ］である。

ＡＮＤ回路４３８は、ＸＯＲ回路４３２の出力と、信号Ｖとが入力され、それらの論理和を出力する。ＡＮＤ回路４３８の出力は、ＵＰ［ｍ］になる。

従って、中間点サンプルＭＳ［ｍ］の直前の４つのデータサンプル（ＤＳ［ｍ−３］、ＤＳ［ｍ−２］、ＤＳ［ｍ−１］、ＤＳ［ｍ］）が上昇パターンと下降パターンのいずれも成さない場合に、信号Ｖが「０」になるため、ＵＰ［ｍ］とＤＯＷＮ［ｍ］のいずれも「０」になる。

一方、ＤＳ［ｍ−３］、ＤＳ［ｍ−２］、ＤＳ［ｍ−１］、ＤＳ［ｍ］が上昇パターンまたは下降パターンを成す場合に、信号Ｖが「１」になるため、ＵＰ［ｍ］とＤＯＷＮ［ｍ］のいずれか一方が「１」になる。

具体的には、ＤＳ［ｍ−３］、ＤＳ［ｍ−２］、ＤＳ［ｍ−１］、ＤＳ［ｍ］が上昇パターンを成す場合には、信号ＥＳが「１」になるため、中間点サンプルＭＳ［ｍ］が「１」であれば、ＤＯＷＮ［ｍ］が「１」になり、ＵＰ［ｍ］が「０」になる。逆に、中間点サンプルＭＳ［ｍ］が「０」であれば、ＤＯＷＮ［ｍ］が「０」になり、ＵＰ［ｍ］が「１」になる。

また、ＤＳ［ｍ−３］、ＤＳ［ｍ−２］、ＤＳ［ｍ−１］、ＤＳ［ｍ］が下降パターンを成す場合には、信号ＥＳが「０」となるため、中間点サンプルＭＳ［ｍ］が「１」であれば、ＤＯＷＮ［ｍ］が「０」になり、ＵＰ［ｍ］が「１」になる。逆に、中間点サンプルＭＳ［ｍ］が「０」であれば、ＤＯＷＮ［ｍ］が「１」になり、ＵＰ［ｍ］が「０」になる。

位相比較回路４１０は、このようにして信号ＵＰ［７：０］と信号ＤＯＷＮ［７：０］を得る。

位相制御回路４８０は、位相比較回路４１０からの信号ＵＰ［７：０］と信号ＤＯＷＮ［７：０］に基づいて、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の調整方向及び調整量を示す位相制御信号ＣＴＲを生成して調整実行回路４９０に出力する。

具体的には、例えば、位相制御回路４８０は、信号ＵＰ［７：０］における「１」であるビット数と、信号ＤＯＷＮ［７：０］における「１」であるビット数とを比較する。そして、「信号ＵＰ［７：０］における「１」であるビットが多い場合には、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を進めるように指示する位相制御信号ＣＴＲを生成する。

逆に、「信号ＤＯＷＮ［７：０］における「１」であるビットが多い場合には、位相制御回路４８０は、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を遅れさせるように指示する位相制御信号ＣＴＲを生成する。

なお、第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を進める量または遅れさせる量としては、例えば、信号ＵＰ［７：０］における「１」であるビット数と、信号ＤＯＷＮ［７：０］における「１」であるビット数の差分に応じて決めればよい。

調整実行回路４９０は、位相制御回路４８０からの位相制御信号ＣＴＲが指示した通りに第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を調整する。

以上の説明から分かるように、中間点サンプル取得回路３００と位相調整回路４００からなるクロックリカバリ回路は、本発明の第３の技術を適用したものである。

このように、本実施の形態の磁気結合通信システム１００は、本発明の技術の原理を具現化し、本発明の技術の原理を説明する際に述べた全ての効果を得ることができる。

さらに、本実施の形態の磁気結合通信システム１００の受信装置１３０における位相調整回路４００は、８ビットのＵＰ／ＤＯＷＮ信号を生成して、それらを統合して得た位相制御信号ＣＴＲに基づいて第１のクロックＣＬＫ１と第２のクロックＣＬＫ２の位相を調整する。そのため、クロックのずれの誤判定乃至誤調整を防ぐことができる。

なお、磁気結合通信システム１００では、例として、８ビットのＵＰ／ＤＯＷＮ信号を生成しているが、ＵＰ／ＤＯＷＮ信号のビット数は、１以上の任意の数にすることができる。

勿論、受信データ取得回路２００の加算部２１０における加算器の段数（すなわちｎ）も、例示した「４」に限られない。

＜第２の実施の形態＞
第２の実施の形態も、磁気結合通信システムである。この磁気結合通信システムは、送信装置が予め定められたルールに応じたタイミングで上昇パターンまたは下降パターンを成す複数のデータを送信する点を除き、第１の実施の形態の磁気結合通信システム１００と同様である。

図１６は、第２の実施の形態の磁気結合通信システムにおける送信データのフォーマットの例を示す。

図示のように、送信データは、符号化され、データ部（ペイロード）とヘッダ部から構成される。ヘッダ部に、上昇パターン及び／下降パターンを成すデータ列が含まれている。

例えば、上昇パターンと下降パターンのデータ数を４とした場合に、ヘッダ部のデータ列は、「０００１１１０００１」や「１１１０００１１１０」などとすることができる。

ヘッダ部が「０００１１１０００１」である場合には、該ヘッダ部から３つの下降パターン（２つの「０００１」、１つの「０１１１）と２つの上昇パターン（「１１１０」、「１０００」）を得ることができる。

また、ヘッダ部が「１１１０００１１１０」である場合には、該ヘッダ部から３つの上昇パターン（２つの「１１１０」、１つの「１０００」）と２つの下降パターン（「０００１」、「０１１１」）を得ることができる。

このようなフォーマットで送信することにより、確実に所定のパターンのデータ列が送信されるため、例えば定期的に、サンプリングクロックの位相を修正することができる。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対してさまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。

１００ 磁気結合通信システム １１０ 送信装置
１１２ インダクタ １１４ 送信回路
１２０ 伝送路 １３０ 受信装置
１３２ インダクタ ２００ 受信データ取得回路
２１０ 加算部 ２２２〜２２８ 加算器
２３２〜２３８ 乗算器 ２４２〜２４８ ＸＮＯＲ回路
２８０ サンプリング部 ２８２ サンプリング回路
２８４〜２８８ フリップフロップ ３００ 中間点サンプル取得回路
３１０ 遅延部 ３２２〜３２８ 加算器
３３２〜３２８ 乗算器 ３８０ サンプリング部
４００ 位相調整回路 ４１０ 位相比較回路
４１２ 並列化回路 ４１３ デマルチプレクサ
４１４ 並列化回路 ４１５ デマルチプレクサ
４２０ 比較実行回路 ４３０ ＵＰ／ＤＯＷＮ信号生成回路
４３２ ＸＯＲ回路 ４３４ インバータ
４３６ ＡＮＤ回路 ４３８ ＡＮＤ回路
４４０ 判定回路 ４８０ 位相制御回路
４９０ 調整実行回路
ＣＬＫ１ 第１のクロック ＣＬＫ２ 第２のクロック
ＣＴＲ 位相制御信号 ＤＳ データサンプル
Ｆ１〜Ｆ４ 符号 ＦＢ 帰還信号
ｆＬ 自己共振周波数 Ｋ１〜Ｋ４ イコライズ係数符号
ＭＳ 中間点サンプル Ｒｂ データレート
ＳＤ 遅延受信信号 ＳＲ 受信信号
ＳＳ 整形信号 Ｗ１〜Ｗ４ イコライズ係数

Claims (9)

1. 送信側と受信側におけるインダクタの磁気結合により形成された伝送路を介して、前記インダクタの自己共振周波数以上のデータレートの送信データに対応する信号を受信する受信回路であって、
   受信信号に対して判定帰還型イコライズ処理をして整形信号を得ると共に、サンプリングクロックに従って、前記データレートと同一のサンプリングレートで前記整形信号をサンプリングしてデータサンプルを得る受信データ取得回路と、
   前記受信データ取得回路が正しいサンプリングタイミングでサンプリングを行うように前記サンプリングクロックを修正するクロックリカバリ回路とを有し、
   前記クロックリカバリ回路は、
   前記受信信号に対して、前記受信データ取得回路のサンプリングタイミングの中間タイミングでサンプリングをして中間点サンプルを取得する中間点サンプル取得回路と、
   前記データサンプルと前記中間点サンプルとに基づいて、前記サンプリングクロックの位相の調整をする位相調整回路とを備え、
   前記位相調整回路は、
   連続する複数の前記データサンプルが所定のパターンを成すときに、該複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルに基づいて前記調整をすることを特徴とする受信回路。
2. 前記所定のパターンは、上昇パターンまたは下降パターンであり、
   前記上昇パターンは、
   前記サンプリングクロックが正しいときに、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が負側から正側に向かう方向に上昇し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記下降パターンは、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が正側から負側に向かう方向に下降し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記中間点サンプル取得回路は、前記受信信号に対して、０を閾値とするサンプリングをすることを特徴とする請求項１に記載の受信回路。
3. 前記位相調整回路は、
   連続する複数の前記データサンプルが前記上昇パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を進め、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を遅れさせ、
   連続する複数の前記データサンプルが前記下降パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を遅れさせ、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を進めることを特徴とする請求項２に記載の受信回路。
4. 送信側と受信側におけるインダクタの磁気結合により形成された伝送路を介して、前記インダクタの自己共振周波数以上のデータレートの送信データに対応する信号を受信し、受信信号に対して判定帰還型イコライズ処理をして整形信号を得ると共に、サンプリングクロックに従って、前記データレートと同一のサンプリングレートで前記整形信号をサンプリングしてデータサンプルを得る受信回路に対して、前記整形信号のサンプリングタイミングが正しくなるように前記サンプリングクロックを修正するクロックリカバリ回路であって、
   前記受信信号に対して、前記整形信号のサンプリングタイミングの中間タイミングでサンプリングをして中間点サンプルを取得する中間点サンプル取得回路と、
   前記データサンプルと前記中間点サンプルとに基づいて、前記サンプリングクロックの位相の調整をする位相調整回路とを備え、
   前記位相調整回路は、
   連続する複数の前記データサンプルが所定のパターンを成すときに、該複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルに基づいて前記調整をすることを特徴とするクロックリカバリ回路。
5. 前記所定のパターンは、上昇パターンまたは下降パターンであり、
   前記上昇パターンは、
   前記サンプリングクロックが正しいときに、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が負側から正側に向かう方向に上昇し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記下降パターンは、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が正側から負側に向かう方向に下降し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記中間点サンプル取得回路は、前記受信信号に対して、０を閾値とするサンプリングをすることを特徴とする請求項４に記載のクロックリカバリ回路。
6. 前記位相調整回路は、
   連続する複数の前記データサンプルが前記上昇パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を進め、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を遅れさせ、
   連続する複数の前記データサンプルが前記下降パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を遅れさせ、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を進めることを特徴とする請求項５に記載のクロックリカバリ回路。
7. 送信側と受信側におけるインダクタの磁気結合により形成された伝送路を介して送信データを伝送する通信システムであって、
   前記インダクタの自己共振周波数以上のデータレートで前記送信データに対応する送信信号を出力する送信回路と、
   前記送信信号を受信して得た受信信号から受信データを生成する受信回路とを有し、
   前記受信回路は、
   前記受信信号に対して判定帰還型イコライズ処理をして整形信号を得ると共に、サンプリングクロックに従って、前記データレートと同一のサンプリングレートで前記整形信号をサンプリングしてデータサンプルを得る受信データ取得回路と、
   前記受信データ取得回路が正しいサンプリングタイミングでサンプリングを行うように前記サンプリングクロックを修正するクロックリカバリ回路とを有し、
   前記クロックリカバリ回路は、
   前記受信信号に対して、前記受信データ取得回路のサンプリングタイミングの中間タイミングでサンプリングをして中間点サンプルを取得する中間点サンプル取得回路と、
   前記データサンプルと前記中間点サンプルとに基づいて、前記サンプリングクロックの位相の調整をする位相調整回路とを備え、
   前記位相調整回路は、
   連続する複数の前記データサンプルが所定のパターンを成すときに、該複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルに基づいて前記調整をすることを特徴とする通信システム。
8. 前記所定のパターンは、上昇パターンまたは下降パターンであり、
   前記上昇パターンは、
   前記サンプリングクロックが正しいときに、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が負側から正側に向かう方向に上昇し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記下降パターンは、
   該パターンを成す前記複数のデータサンプルの末尾のデータサンプルのサンプリングタイミングから次のサンプリングタイミングまでの間に、前記受信信号の電圧が正側から負側に向かう方向に下降し、かつ、前記末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで０近傍になるパターンであり、
   前記中間点サンプル取得回路は、前記受信信号に対して、０を閾値とするサンプリングをすることを特徴とする請求項７に記載の通信システム。
9. 前記位相調整回路は、
   連続する複数の前記データサンプルが前記上昇パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を進め、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を遅れさせ、
   連続する複数の前記データサンプルが前記下降パターンを成すときに、
   該複数の前記データサンプルの末尾のデータサンプルのサンプリングタイミングの直後の前記中間タイミングで得た前記中間点サンプルが「１」である場合において前記サンプリングクロックの位相を遅れさせ、前記中間点サンプルが「−１」である場合において前記サンプリングクロックの位相を進めることを特徴とする請求項８に記載の通信システム。