JP6039785B2 - 送信回路 - Google Patents
送信回路 Download PDFInfo
- Publication number
- JP6039785B2 JP6039785B2 JP2015237502A JP2015237502A JP6039785B2 JP 6039785 B2 JP6039785 B2 JP 6039785B2 JP 2015237502 A JP2015237502 A JP 2015237502A JP 2015237502 A JP2015237502 A JP 2015237502A JP 6039785 B2 JP6039785 B2 JP 6039785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- signal
- data
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 227
- 238000012937 correction Methods 0.000 claims description 106
- 238000012545 processing Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005674 electromagnetic induction Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 60
- 238000004891 communication Methods 0.000 description 57
- 230000008569 process Effects 0.000 description 52
- 238000010586 diagram Methods 0.000 description 39
- 230000006870 function Effects 0.000 description 20
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 102000012677 DET1 Human genes 0.000 description 8
- 101150113651 DET1 gene Proteins 0.000 description 8
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 description 6
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 101150112501 din1 gene Proteins 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 101100484492 Arabidopsis thaliana VHA-C gene Proteins 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 101150066284 DET2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 101100063435 Caenorhabditis elegans din-1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Transmitters (AREA)
- Near-Field Transmission Systems (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。まず、本発明にかかる通信システムについて説明する。そこで、図1に本発明にかかる通信システムのブロック図を示す。図1に示すように、本発明にかかる通信システムは、トランスと、送信回路と、受信回路と、を有する。また、図1では、送信回路に送信データを与える処理回路Aと、受信回路が出力する受信データを受けて所定の処理を行う処理回路Bと、を示した。本発明にかかる通信システムは、電気的に絶縁された半導体基板上に形成された送信回路と受信回路との間の通信をインダクタL1、L2により構成されるコイルを用いたトランスによって行うものである。つまり、このトランスは、送信回路から受信回路に至る伝送路を構成する。
実施の形態2では、実施の形態1にかかる駆動回路DRV1の変形例となる駆動回路DRV2について説明する。図16に、実施の形態2にかかる駆動回路DRV2のブロック図を示す。図16に示すように、駆動回路DRV2は、駆動回路DRV1にプリコーダ3を追加したものである。
実施の形態3では、実施の形態1にかかる駆動回路DRV1の変形例について説明する。そこで、実施の形態3にかかる駆動回路DRV3のブロック図を図18に示す。図18に示すように、実施の形態3にかかる駆動回路DRV3は、実施の形態1にかかる駆動回路DRV1にイコライズ係数調整回路6を追加したものである。
d=sign[x(n)、x(n−1)、x(n−2)] ・・・ (2)
error=sign(DIN(n)−DOUT(n)) ・・・ (3)
w(n+1)=w(n)+μ*error*d ・・・ (4)
(2)式では、dを変数とし、xを送信データDINの符号とし、nを送信データの送信順を示すものとする。そして、(2)式では、3つの送信データDINの符号を変数dとする。また、(3)式では、n番目の送信データDINと受信回路が出力するn番目の受信データDOUTとの差分errorを計算する。そして、(4)式では、変数d、差分error及び係数調整単位μの乗算値をn回の反復計算後のイコライズ係数w(n)から引くことで、n+1回の反復計算後のイコライズ係数とする。このような計算方法を符号最小二乗誤差法と称す。
実施の形態4では、実施の形態3にかかるイコライズ係数調整回路6の変形例となるイコライズ係数調整回路6aについて説明する。図21にイコライズ係数調整回路6aを有する駆動回路DRV4のブロック図を示す。図21に示すように、イコライズ係数調整回路6aは、駆動回路の出力波形に代えてインダクタL2に生じる受信信号の波形を入力とする。このような構成とした場合であっても、送信データDOUTを再生できるため、イコライズ係数調整回路6aは、イコライズ係数調整回路6と同じ動作を行うことができる。
実施の形態5では、送信波形の補正を受信回路側で行う例について説明する。より具体的には、実施の形態5では、受信回路の判別回路DET1において補正処理を行う。そこで、判別回路DET1のブロック図を図22に示す。図22に示すように、判別回路DET1は、受信信号補正部4と判別部5を有する。
実施の形態6では、実施の形態5の受信信号補正部4の別の形態について説明する。実施の形態6では、受信信号補正部4に代えて受信信号補正部7を有する。そして、受信信号補正部7では、判定帰還型イコライズ回路を用いて補正処理を行う。そのため、受信信号補正部7は、イコライズ係数保持回路121、判定帰還型イコライズ回路122を有する。イコライズ係数保持回路121は、判定帰還型イコライズ回路122において用いられるイコライズ係数を保持する。
実施の形態7では、実施の形態6にかかる判別回路DET2の変形例について説明する。そこで、実施の形態7にかかる判別回路DET3のブロック図を図29に示す。図29に示すように、実施の形態7にかかる判別回路DET3は、実施の形態6にかかる判別回路DET1にイコライズ係数調整回路8を追加したものである。
d=sign[y(n)、y(n−1)、y(n−2)] ・・・ (5)
error=sign(DOUT(n)−MR(n)) ・・・ (6)
w(n+1)=w(n)+μ*error*d ・・・ (7)
(5)式では、dを変数とし、yを受信データDOUTの符号とし、nを受信データの受信順を示すものとする。そして、(5)式では、3つの受信データDOUTの符号を変数dとする。また、(6)式では、n番目の受信信号MRとn番目の受信データDOUTとの差分errorを計算する。そして、(7)式では、変数d、差分error及び係数調整単位μとの乗算値をn回の反復計算後のイコライズ係数w(n)から引くことで、n+1回の反復計算後のイコライズ係数とする。このような計算方法を符号最小二乗誤差法と称す。
実施の形態8では、インダクタL1、L2の別の形態について説明する。そこで、インダクタL1、L2の別の形態を示す通信システムのブロック図を図30に示す。図30に示すように、実施の形態8にかかるインダクタL1、L2は、他の実施の形態にかかるインダクタようにループ状の配線ではなく、端部を開放した配線により形成される。このような形状によりインダクタを形成した場合のインダクタL1、L2の等価回路図を図31に示す。
その他の形態では、上記実施の形態にかかる送信回路及び受信回路の実装形態について説明する。図32には、異なるプリント基板上に送信回路と受信回路とが実装される例を示す例である。
DET、DET1〜DET3判別回路
L1、L2 インダクタ
1 送信信号補正部
2 駆動部
3 プリコーダ
4、7 受信信号補正部
5 判別部
6、6a、8 イコライズ係数調整回路
11、101 イコライズ係数保持回路
12、102 FIR型イコライズ回路
311〜31n、1311〜131n 遅延回路
320〜32n、1320〜132n 乗算器
33、133、134 加算器
40 データ遅延回路
411〜415マルチプレクサ
421〜425 送信信号出力回路
51〜58、60〜62、64〜66、68〜70 フリップフロップ
63、67、71 セレクタ
72 インバータ
80 差動増幅部
81 可変電流源
MN1〜MN12 トランジスタ
Claims (6)
- インダクタを駆動して電磁誘導を生じさせてデータを送信する送信回路であって、
前記インダクタの自己共振周波数よりも高いデータレートの送信データを受信して、当該送信データのデータレートで前記インダクタを駆動する送信信号を出力する駆動回路と、
前記駆動回路の入力から前記駆動回路が形成される半導体チップとは別の半導体チップにおいて受信信号から送信データを生成する判別回路までの伝達関数を打ち消す伝達関数で前記送信データを変調して前記駆動回路に出力するプリコーダ回路と、
を有する送信回路。 - 前記駆動回路は、
前記インダクタを駆動する駆動部と、
前記送信データを受信して、前記送信データに対して、前記インダクタの自己共振に起因して生じる波形の歪みを補正し、補正後の送信データを前記駆動部に出力する送信信号補正部と、
を有する請求項1に記載の送信回路。 - 前記送信信号補正部は、前記インダクタの自己共振に起因して生じる波形の歪みを前記データレートに相当する処理速度で補正する請求項2に記載の送信回路。
- 前記送信信号補正部は、前記送信データに対してFIR型フィルタ処理による補正を行う請求項3に記載の送信回路。
- 前記送信信号補正部におけるFIR型フィルタ処理で用いられる補正係数を前記駆動回路の出力波形又は前記駆動回路が形成される半導体チップとは別の半導体チップ上の受信信号波形と前記送信データとに基づき調整する係数調整回路を有する請求項4に記載の送信回路。
- 前記インダクタは、前記駆動回路と同一の半導体基板上に形成される請求項1乃至5のいずれか1項に記載の送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015237502A JP6039785B2 (ja) | 2011-01-17 | 2015-12-04 | 送信回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006830 | 2011-01-17 | ||
JP2011006830 | 2011-01-17 | ||
JP2015237502A JP6039785B2 (ja) | 2011-01-17 | 2015-12-04 | 送信回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011274216A Division JP5852432B2 (ja) | 2011-01-17 | 2011-12-15 | 送信回路、受信回路及びこれらを有する通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016029864A JP2016029864A (ja) | 2016-03-03 |
JP6039785B2 true JP6039785B2 (ja) | 2016-12-07 |
Family
ID=55435540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015237502A Expired - Fee Related JP6039785B2 (ja) | 2011-01-17 | 2015-12-04 | 送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6039785B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006325031A (ja) * | 2005-05-19 | 2006-11-30 | Hiroshima Univ | 信号伝達装置および信号伝達方法 |
BRPI0702918A2 (pt) * | 2006-01-19 | 2011-05-10 | Murata Manufacturing Co | dispositivo ic sem fio e componente para dispositivo ic sem fio |
JP4674647B2 (ja) * | 2008-11-21 | 2011-04-20 | ソニー株式会社 | 通信装置、および信号処理方法 |
JP5278197B2 (ja) * | 2009-06-29 | 2013-09-04 | ソニー株式会社 | 非接触通信装置および非接触通信方法 |
-
2015
- 2015-12-04 JP JP2015237502A patent/JP6039785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016029864A (ja) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852432B2 (ja) | 送信回路、受信回路及びこれらを有する通信システム | |
JP6017232B2 (ja) | 送信装置及び通信システム | |
US9531409B2 (en) | Switched capacitor transmitter circuits and methods | |
US20080187036A1 (en) | Decision feedback equalizer (dfe) architecture | |
US9628302B2 (en) | Decision feedback equalizer | |
US20020181050A1 (en) | Bi-directional communication system | |
US20150029876A1 (en) | Transmitting circuit, communication system, and communication method | |
Fan et al. | A 32-Gb/s simultaneous bidirectional source-synchronous transceiver with adaptive echo cancellation techniques | |
US10880129B2 (en) | Semiconductor integrated circuit and reception device | |
US20100295578A1 (en) | Clock Tree Distributing Method | |
JP2017135506A (ja) | スキュー調整回路、半導体装置およびスキューキャリブレーション方法 | |
JP6039785B2 (ja) | 送信回路 | |
Su et al. | A 5 Gb/s voltage-mode transmitter using adaptive time-based de-emphasis | |
US10044345B2 (en) | Circuit for improving clock rates in high speed electronic circuits using feedback based flip-flops | |
JP6686049B2 (ja) | 積層型半導体装置及びデータ通信方法 | |
US11476848B2 (en) | Semiconductor integrated circuit device and reception device | |
US9160380B2 (en) | Transmission circuit, communication system and transmission method | |
TW201412031A (zh) | 接收電路及時脈回復電路與通信系統 | |
JP2013059012A (ja) | 受信装置及び通信システム | |
Park et al. | 12 Gbit/s three‐tap FFE half‐rate transmitter with low jitter clock buffering scheme | |
Govindaswamy et al. | High-Swing, Power-efficient, Current-Mode Hybrid Circuit Topologies for Simultaneous Bidirectional Communication | |
TW202312520A (zh) | 與超導電路系統介接 | |
JP2012156660A (ja) | 受信回路並びにそれを備えた半導体装置及び情報処理システム | |
JP2015065489A (ja) | データ伝送システム及びデータ伝送方法 | |
Kim | Advanced Multi-Mode Interconnect. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6039785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |