CN103489923A - 薄膜晶体管及其制作方法、修复方法和阵列基板 - Google Patents

薄膜晶体管及其制作方法、修复方法和阵列基板 Download PDF

Info

Publication number
CN103489923A
CN103489923A CN201310484547.9A CN201310484547A CN103489923A CN 103489923 A CN103489923 A CN 103489923A CN 201310484547 A CN201310484547 A CN 201310484547A CN 103489923 A CN103489923 A CN 103489923A
Authority
CN
China
Prior art keywords
drain
source
electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310484547.9A
Other languages
English (en)
Other versions
CN103489923B (zh
Inventor
金基用
罗丽平
许朝钦
李正勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310484547.9A priority Critical patent/CN103489923B/zh
Publication of CN103489923A publication Critical patent/CN103489923A/zh
Priority to PCT/CN2014/086783 priority patent/WO2015055069A1/zh
Priority to US14/435,610 priority patent/US10096686B2/en
Application granted granted Critical
Publication of CN103489923B publication Critical patent/CN103489923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes

Abstract

本发明实施例公开了一种薄膜晶体管及其制作方法、修复方法和阵列基板，涉及显示技术领域，解决了薄膜晶体管经修复后不能正常工作，以及包括该薄膜晶体管的阵列基板经修复后像素单元成为暗点，影响阵列基板良品率的技术问题。该薄膜晶体管包括：栅极、栅极绝缘层、有源层、源极和漏极，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；和/或，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。本发明还提供了一种该薄膜晶体管的制作方法、修复方法和包括该薄膜晶体管的阵列基板。

Description

薄膜晶体管及其制作方法、修复方法和阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、修复方法，以及包括该薄膜晶体管的阵列基板。
背景技术
目前，常用的液晶显示器为主动式阵列液晶显示器，其结构主要包括阵列基板、彩膜基板以及位于两块基板之间的液晶分子层。其中，如图1、图2和图3所示，阵列基板上设置有多个像素单元，每个像素单元包括薄膜晶体管1和像素电极20。薄膜晶体管1作为控制像素电极的开关，决定像素电极20上是否施加电压，从而决定像素单元能否正常显示。薄膜晶体管1通常包括栅极12、栅极绝缘层13、有源层14和源极16、漏极17等结构。
在阵列基板的制作过程中，薄膜晶体管1的源极16和漏极17在一次构图工艺中形成，源极16和漏极17之间容易出现短路现象。尤其是当阵列基板制作过程中使用灰阶或半色调掩膜板时，使用一个掩膜板经过一次曝光，并经刻蚀后，即可形成源极16、漏极17和有源层14，因此更容易出现源极16和漏极17短路的现象。
发明人发现，现有技术中，当某个像素单元包括的薄膜晶体管1的源极16和漏极17发生短路时，常采用的修复办法为将薄膜晶体管1的源极16与数据线15相连接部分切断，使该像素单元成为暗点。上述的修复办法会导致阵列基板的良品率下降。
发明内容
本发明所要解决的技术问题在于提供一种薄膜晶体管及其制作方法、修复方法，解决了薄膜晶体管经修复后不能正常工作，以及包括该薄膜晶体管的阵列基板经修复后像素单元成为暗点，影响阵列基板良品率的技术问题。
为解决上述技术问题，本发明实施例提供的一种薄膜晶体管采用如下技术方案：
一种薄膜晶体管，包括：栅极、栅极绝缘层、有源层、源极和漏极，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；
和/或，
所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。
所述第一源极部与所述第二源极部同层设置；所述第一漏极部与所述第二漏极部同层设置。
所述源极和所述漏极同层设置，所述源极包括相互独立的第一源极部和第二源极部，所述漏极位于所述第一源极部和所述第二源极部之间。
所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部均位于所述第一源极部和所述第二源极部之间。
所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部并排设置且位于所述源极的开口内。
本发明实施例提供的薄膜晶体管具有如上所述的结构，薄膜晶体管中的源极或者漏极包括多个相互独立的源极部或者漏极部，使得阵列基板的数据线和像素电极之间形成多个并联的导电通道，当薄膜晶体管的源极和漏极之间发生短路时，只需要将具体发生短路的导电通道切断即可实现对薄膜晶体管的修复，修复后的薄膜晶体管能够正常工作，且修复后的阵列基板上的像素单元可以正常显示，提高了阵列基板的良品率。
本发明实施例还提供了一种阵列基板，该阵列基板包括多条栅线和多条数据线，以及由所述多条栅线和所述多条数据线限定的多个像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管采用如上所述的薄膜晶体管。
所述薄膜晶体管的所述第一源极部和所述第二源极部分别独立地连接同一数据线；和/或所述第一漏极部和所述第二漏极部分别独立地连接同一像素电极。
为了进一步解决上述技术问题，本发明实施例还提供了一种薄膜晶体管的制作方法，采用如下技术方案：
该薄膜晶体管制作方法包括：
形成包括源极和漏极的源漏极层图形，其中，所述源极包括相互独立的第一源极部和第二源极部；
和/或，
所述漏极包括相互独立的第一漏极部和第二漏极部。
该薄膜晶体管的制作方法包括：
形成栅极层薄膜，通过一次构图工艺，形成包括栅极的栅极层图形；
形成栅极绝缘层；
形成有源层薄膜和源漏极层薄膜，通过一次构图工艺，形成有源层和包括源极、漏极的源漏极层图形，所述源极包括与所述有源层电连接的且相互独立的所述第一源极部和所述第二源极部；和/或，所述漏极包括与所述有源层电连接的且相互独立的所述第一漏极部和所述第二漏极部；
形成钝化层薄膜，通过一次构图工艺，形成包括过孔的钝化层图形；
形成像素电极层薄膜，通过一次构图工艺，形成包括像素电极的像素电极层图形，所述像素电极通过所述过孔与所述漏极连接。
此外，本发明实施例还提供了一种薄膜晶体管的修复方法，该薄膜晶体管的修复方法，用于修复薄膜晶体管的源极和漏极之间的短路，薄膜晶体管的源极包括相互独立的第一源极部和第二源极部，和/或，薄膜晶体管的漏极包括相互独立的第一漏极部和第二漏极部，所述源极连接数据线，所述漏极连接像素电极；所述修复方法包括：
当所述第一源极部与所述漏极短路时，切断所述第一源极部与所述数据线的连接；
当所述第二源极部与所述漏极短路时，切断所述第二源极部与所述数据线的连接；
当所述第一漏极部与所述源极短路时，切断所述第一漏极部与所述像素电极的连接；
当所述第二漏极部与所述源极短路时，切断所述第二漏极部与所述像素电极的连接；
当所述第一源极部与所述第一漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；
当所述第一源极部与所述第二漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接；
当所述第二源极部与所述第一漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；
当所述第二源极部与所述第二漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的阵列基板的平面图；
图2为现有技术中的阵列基板沿A-A’方向的局部剖面图；
图3为现有技术中的阵列基板沿B-B’方向的局部剖面图；
图4为本发明实施例中的第一种阵列基板的平面图；
图5为本发明实施例中的第一种阵列基板沿A-A’方向的局部剖面图；
图6为本发明实施例中的第二种阵列基板的平面图；
图7为本发明实施例中的第二种阵列基板沿B-B’方向的局部剖面图；
图8为本发明实施例中的第三种阵列基板的平面图；
图9为本发明实施例中的第三种阵列基板沿A-A’方向的局部剖面图；
图10为本发明实施例中的第三种阵列基板沿B-B’方向的局部剖面图；
图11为本发明实施例中的第一种薄膜晶体管制作方法流程图；
图12为本发明实施例中的第二种薄膜晶体管制作方法流程图；
图13为本发明实施例中的第一种阵列基板的像素单元修复示意图；
图14为本发明实施例中的第二种阵列基板的像素单元修复示意图；
图15为本发明实施例中的第三种阵列基板的像素单元修复示意图。
附图标记说明：
1—薄膜晶体管；  10—衬底基板；  11—栅线；
12—栅极；       13—栅极绝缘层；14—有源层；
15—数据线；     16—源极；      161—第一源极部；
162—第二源极部；17—漏极；      171—第一漏极部；
172—第二漏极部；18—钝化层；    19—过孔；
20—像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种薄膜晶体管，如图4、图6和图8虚线框区域和图5、图7、图9和图10所示，该薄膜晶体管1包括：栅极12、栅极绝缘层13、有源层14、源极16和漏极17，源极16包括相互独立的第一源极部161和第二源极部162，第一源极部161和第二源极部162分别与有源层14电连接；
和/或，
漏极17包括相互独立的第一漏极部171和第二漏极部172，第一漏极部171和第二漏极部172分别与有源层14电连接。
第一源极部161与第二源极部162同层设置，第一漏极部171与第二漏极部172同层设置。
本发明实施例提供的薄膜晶体管具有如上所述的结构，薄膜晶体管中的源极或者漏极包括多个相互独立的源极部或者漏极部，使得阵列基板的数据线和像素电极之间形成多个并联的导电通道，当薄膜晶体管的源极和漏极之间发生短路时，只需要将具体发生短路的导电通道切断即可实现对薄膜晶体管的修复，修复后的薄膜晶体管能够正常工作，且修复后的阵列基板上的像素单元可以正常显示，提高了阵列基板的良品率。
具体地，以上所述的薄膜晶体管可以分为三种情况描述：
首先，如图4和图5所示，阵列基板上的薄膜晶体管1的源极16包括相互独立的第一源极部161和第二源极部162，漏极17为一个整体结构。源极16和漏极17同层设置，漏极17位于第一源极部161和第二源极部162之间。阵列基板的数据线15和像素电极20之间形成两个并联的导电通道。
其次，如图6和图7所示，阵列基板上的薄膜晶体管1的漏极17包括相互独立的第一漏极部171和第二漏极部172，源极16为一个整体结构。源极16和漏极17同层设置，第一漏极部171和第二漏极部172并排设置且位于源极16的U型或C型图案开口内。阵列基板的数据线15和像素电极20之间形成两个并联的导电通道。
再次，如图8、图9和图10所示，阵列基板上的薄膜晶体管1的源极16包括相互独立的第一源极部161和第二源极部162，漏极17也包括相互独立的第一漏极部171和第二漏极部172。源极16和漏极17同层设置，第一漏极部171和第二漏极部172均位于第一源极部161和第二源极部162之间。阵列基板的数据线15和像素电极20之间形成多个并联的导电通道。
需要说明的是，如上所述的源极16至少包括相互独立的第一源极部161和第二源极部162，不局限于只包括两个相互独立的第一源极部161和第二源极部162，还可以包括多个相互独立的源极部，出于对制作方法简易程度的考虑，本发明实施例中优选为源极16包括相互独立的第一源极部161和第二源极部162。此外，第一源极部161和第二源极部162的相对位置和形状也可根据实际情况调整。类似地，漏极17也不局限于只包括两个相互独立的第一漏极部171和第二漏极部172，还可以包括多个相互独立的漏极部。第一漏极部171和第二漏极部172的相对位置和形状也可以根据实际情况调整。源极部和漏极部的相对位置也可根据实际情况调整，本发明实施例不做具体限制。
此外，为了防止不同源极部之间或者不同漏极部之间发生短路，可以对源极部之间或者漏极部之间的距离以及源极部与数据线15或者漏极部与栅线11之间的距离进行合理设计，具体可以根据产品的实际情况进行调整，本发明实施例不进行限定。
实施例二
本发明实施例还提供了一种阵列基板，如图4、图6和图8所示，该阵列基板包括多条栅线11和多条数据线15，以及由多条栅线11和多条数据线15限定的多个像素单元，像素单元包括像素电极20和薄膜晶体管1，薄膜晶体管1采用如实施例一所述的薄膜晶体管。
薄膜晶体管1的第一源极部161和第二源极部162分别独立地连接同一数据线15；和/或第一漏极部171和第二漏极部172分别独立地连接同一像素电极20。
具有上述结构的阵列基板，当其上设置的薄膜晶体管的源极和漏极发生短路，造成像素单元无法正常工作时，易于对像素单元进行修复，且修复后的像素单元可以正常工作，提高了阵列基板的良品率。
进一步地，该阵列基板可以为底栅型薄膜晶体管阵列基板、顶栅型薄膜晶体管阵列基板；阵列基板可以为扭转向列型阵列基板、超级高维场转换技术型阵列基板等不同结构的阵列基板。
示例性地，如图4～图10所示，当该阵列基板为底栅型薄膜晶体管阵列基板时，该阵列基板还包括：
衬底基板10，衬底基板10优选为透光性好的玻璃基板，也可选用透明树脂基板。
位于衬底基板10上的栅线11和栅极12，其中栅线11和栅极12可以为单层结构也可以为多层结构。栅线11和栅极12为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；栅线11和栅极12为多层结构时，可以为铜\钛、铜\钼、钼\铝\钼等。栅线11和栅极12可以直接位于衬底基板10上，也可以在栅线11和栅极12与衬底基板10之间设置缓冲层，缓冲层可以为氮化硅或者氧化硅。
需要说明的是，栅线11和栅极12为两个独立的结构，也可以使用栅线直接作为栅极，可以根据实际情况进行选择，本发明实施例优选栅线11和栅极12为两个独立的结构。
位于栅线11和栅极12上的栅极绝缘层13，栅极绝缘层13可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。
阵列基板还包括位于栅极绝缘层13上的有源层14，有源层14可以为非晶硅薄膜、多晶硅薄膜、单晶硅薄膜、金属氧化物等半导体材料。有源层14可以为U型结构，也可以为C型结构或者倒U型结构，本发明实施例对此不进行限制。进一步地，有源层14可以底部断开也可以底部不断开，本发明实施例中优选底部不断开的有源层14。
位于有源层14上的数据线15、源极16和漏极17，其中数据线15、源极16和漏极17可以为单层结构也可以为多层结构。数据线15、源极16和漏极17为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；数据线15、源极16和漏极17为多层结构时，可以为铜\钛、铜\钼、钼\铝\钼等。
具体地，源极16包括的相互独立的第一源极部161和第二源极部162可以选用同一种材料，也可以选用不同种材料，可以同层设置也可以不同层设置。漏极17包括的相互隔绝的第一漏极部171和第二漏极部172可以选用同一种材料，也可以选用不同种材料，可以同层设置也可以不同层设置。在本发明实施例中，源极16包括的相互独立的第一源极部161和第二源极部162优选为同一种材料，并且第一源极部161和第二源极部162同层设置且在同一次掩膜工艺中形成。类似地，漏极17包括的相互独立的第一漏极部171和第二漏极部172也优选为同一种材料，并且第一漏极部171和第二漏极部172同层设置且在同一次掩膜工艺中形成。
位于数据线15、源极16和漏极17上的钝化层18，钝化层18可以为氮化硅、氧化硅或者氮氧化硅的单层结构，也可以为氮化硅或氧化硅构成的双层结构。此外，还可以选用有机树脂作为钝化层18所用的材料，例如丙烯酸类树脂、聚酰亚胺和聚酰胺等。
位于钝化层18之上的像素电极20，像素电极20可以为氧化铟锡、氧化铟锌等透明导电物。其中像素电极20通过钝化层18上的过孔19与漏极17电连接。
需要说明的是，阵列基板的结构并不局限于以上所述的结构，可以根据实际情况调整，本发明实施例对此不进行限制。
实施例三
本发明实施例还提供了一种薄膜晶体管制作方法，如图11所示，该方法包括：
步骤S111、形成包括源极16和漏极17的源漏极层图形，其中，源极16包括相互独立的第一源极部161和第二源极部162；和/或，漏极17包括相互独立的第一漏极部171和第二漏极部172。
使用上述制作方法制作的薄膜晶体管，当源极和漏极发生短路时，易于修复，提高了阵列基板的良品率。
薄膜晶体管可以为底栅型薄膜晶体管、顶栅型薄膜晶体管等多种结构的薄膜晶体管，示例性地，当薄膜晶体管为底栅型薄膜晶体管时，薄膜晶体管制作方法如图12所示，包括：
步骤S121、形成栅极层薄膜，通过一次构图工艺，形成包括栅极的栅极层图形。
首先，可以通过溅射、热蒸发等方法在衬底基板10上形成一层栅极层薄膜。在形成栅极层薄膜之前，可以在衬底基板10上先形成一层缓冲层。
其次，在栅极层薄膜上涂覆一层光刻胶，使用具有包括栅极12图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括栅极12的栅极层图形。
步骤S122、形成栅极绝缘层。
可以通过等离子体增强化学气相沉积等方法在包括栅极12的栅极层图形上形成栅极绝缘层13。
步骤S123、形成有源层薄膜和源漏极层薄膜，通过一次构图工艺，形成有源层和包括源极、漏极的源漏极层图形，所述源极包括与所述有源层电连接的且相互独立的所述第一源极部和所述第二源极部；和/或，所述漏极包括与所述有源层电连接的且相互独立的所述第一漏极部和所述第二漏极部。
具体地，首先，可以通过等离子体增强化学气相沉积、溅射等方法在栅极绝缘层13上形成一层有源层薄膜。然后，可以通过溅射或者热蒸发等方法，在形成的有源层薄膜上形成一层源漏极层薄膜。接着，使用包括有源层14、源极16和漏极17图形的灰阶或半灰阶掩膜板进行遮盖，曝光、显影、一次刻蚀、灰化、二次刻蚀。最后，剥离光刻胶，形成有源层14和包括源极16和漏极17的源漏极层图形。
还可以在制作过程中，先在栅极绝缘层13上形成一层有源层薄膜，使用一张掩膜板，经过一次构图工艺形成有源层14；再在有源层14上形成一层源漏极层薄膜，使用一张掩膜板，经过一次构图工艺，形成包括源极16和漏极17的源漏极层图形。
形成的源极16包括与有源层14电连接的且相互独立的第一源极部161和第二源极部162；和/或，漏极17包括与有源层14电连接的且相互独立的第一漏极部171和第二漏极部172。
步骤S124、形成钝化层薄膜，通过一次构图工艺，形成包括过孔的钝化层图形。
首先，当钝化层18材料为氮化硅、氧化硅等材料时，可以通过等离子体增强化学气相沉积等方法在形成的包括源极16和漏极17的源漏极层图形上形成一层钝化层薄膜；当钝化层18材料为有机树脂时，直接将有机树脂涂覆在包括源极16和漏极17的源漏极层图形上，形成一层钝化层薄膜。
然后，在形成的钝化层薄膜上涂覆一层光刻胶，使用具有过孔19的图形的掩膜板进行遮盖，经过曝光、显影、刻蚀等步骤后，最后剥离光刻胶，形成包括过孔19的钝化层图形。
步骤S125、形成像素电极层薄膜，通过一次构图工艺，形成包括像素电极的像素电极层图形，所述像素电极通过所述过孔与所述漏极连接。
可以通过沉积、溅射、涂覆等方式在钝化层18上形成一层透明导电层，然后在透明导电层上涂覆一层光刻胶，使用具有像素电极20的图形的掩膜板进行遮盖，经过曝光、显影、刻蚀等步骤后，最后剥离光刻胶，形成包括像素电极20的图形。像素电极20通过过孔19与漏极17电连接。
需要说明的是，阵列基板的制作方法并不局限于以上所述的制作步骤，例如，源极16包括的相互独立的第一源极部161和第二源极部162可以同层设置也可以不同层设置，可以在一次掩膜工艺中形成也可以经过两次掩膜工艺形成，本发明实施例中优选在一次掩膜工艺中形成同层设置的相互独立的第一源极部161和第二源极部162。类似地，在一次掩膜工艺中形成同层设置的相互独立的第一漏极部171和第二漏极部172。
实施例四
本发明实施例还提供了一种薄膜晶体管的修复方法，用于修复薄膜晶体管1的源极16和漏极17之间的短路，薄膜晶体管1的源极16包括相互独立的第一源极部161和第二源极部162，和/或，薄膜晶体管1的漏极17包括相互独立的第一漏极部171和第二漏极部172，源极16连接数据线15，漏极17连接像素电极20；该修复方法包括：
对于如图4中所示的薄膜晶体管1，其修复方法如图13所示，当第一源极部161与漏极17短路时，切断第一源极部161与数据线15的连接（如图中黑色粗短线所示）；类似地，当第二源极部162与漏极17短路时，切断第二源极部162与数据线15的连接。
对于如图6中所示的薄膜晶体管1，其修复方法如图14所示，当第一漏极部171与源极16短路时，切断第一漏极部171与像素电极20的连接（如图中黑色粗短线所示）；类似地，当第二漏极部172与源极16短路时，切断第二漏极部172与像素电极20的连接。
对于如图8中所示的薄膜晶体管1，当第一源极部161与第一漏极部171短路时，如图15所示，切断第一源极部161与数据线15的连接（如图中黑色粗短线所示）和/或切断第一漏极部171与像素电极20的连接；类似地，当第一源极部161与第二漏极部172短路时，切断第一源极部161与数据线15的连接和/或切断第二漏极部172与像素电极20的连接；当第二源极部162与第一漏极部171短路时，切断第二源极部162与数据线15的连接和/或切断第一漏极部171与像素电极20的连接；当第二源极部162与第二漏极部172短路时，切断第二源极部162与数据线15的连接和/或切断第二漏极部172与像素电极20的连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，包括：栅极、栅极绝缘层、有源层、源极和漏极，其特征在于，
所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；
和/或，
所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一源极部与所述第二源极部同层设置；所述第一漏极部与所述第二漏极部同层设置。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极同层设置，所述源极包括相互独立的第一源极部和第二源极部，所述漏极位于所述第一源极部和所述第二源极部之间。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部均位于所述第一源极部和所述第二源极部之间。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部并排设置且位于所述源极的开口内。
6.一种阵列基板，所述阵列基板包括多条栅线和多条数据线，以及由所述多条栅线和所述多条数据线限定的多个像素单元，所述像素单元包括像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1-5任一项所述的薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管的所述第一源极部和所述第二源极部分别独立地连接同一数据线；和/或所述第一漏极部和所述第二漏极部分别独立地连接同一像素电极。
8.一种薄膜晶体管制作方法，其特征在于，所述方法包括：
形成包括源极和漏极的源漏极层图形，其中，所述源极包括相互独立的第一源极部和第二源极部；
和/或，
所述漏极包括相互独立的第一漏极部和第二漏极部。
9.根据权利要8所述的薄膜晶体管的制作方法，其特征在于，所述方法包括：
形成栅极层薄膜，通过一次构图工艺，形成包括栅极的栅极层图形；
形成栅极绝缘层；
形成有源层薄膜和源漏极层薄膜，通过一次构图工艺，形成有源层和包括源极、漏极的源漏极层图形，所述源极包括与所述有源层电连接的且相互独立的所述第一源极部和所述第二源极部；和/或，所述漏极包括与所述有源层电连接的且相互独立的所述第一漏极部和所述第二漏极部；
形成钝化层薄膜，通过一次构图工艺，形成包括过孔的钝化层图形；
形成像素电极层薄膜，通过一次构图工艺，形成包括像素电极的像素电极层图形，所述像素电极通过所述过孔与所述漏极连接。
10.一种薄膜晶体管的修复方法，用于修复薄膜晶体管的源极和漏极之间的短路，薄膜晶体管的源极包括相互独立的第一源极部和第二源极部，和/或，薄膜晶体管的漏极包括相互独立的第一漏极部和第二漏极部，所述源极电连接数据线，所述漏极电连接像素电极；其特征在于，所述修复方法包括：
当所述第一源极部与所述漏极短路时，切断所述第一源极部与所述数据线的连接；
当所述第二源极部与所述漏极短路时，切断所述第二源极部与所述数据线的连接；
当所述第一漏极部与所述源极短路时，切断所述第一漏极部与所述像素电极的连接；
当所述第二漏极部与所述源极短路时，切断所述第二漏极部与所述像素电极的连接；
当所述第一源极部与所述第一漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；
当所述第一源极部与所述第二漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接；
当所述第二源极部与所述第一漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；
当所述第二源极部与所述第二漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接。
CN201310484547.9A 2013-10-16 2013-10-16 薄膜晶体管及其制作方法、修复方法和阵列基板 Active CN103489923B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310484547.9A CN103489923B (zh) 2013-10-16 2013-10-16 薄膜晶体管及其制作方法、修复方法和阵列基板
PCT/CN2014/086783 WO2015055069A1 (zh) 2013-10-16 2014-09-18 薄膜晶体管及其制作方法、修复方法和阵列基板
US14/435,610 US10096686B2 (en) 2013-10-16 2014-09-18 Thin film transistor, fabrication method thereof, repair method thereof and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310484547.9A CN103489923B (zh) 2013-10-16 2013-10-16 薄膜晶体管及其制作方法、修复方法和阵列基板

Publications (2)

Publication Number Publication Date
CN103489923A true CN103489923A (zh) 2014-01-01
CN103489923B CN103489923B (zh) 2017-02-08

Family

ID=49830018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310484547.9A Active CN103489923B (zh) 2013-10-16 2013-10-16 薄膜晶体管及其制作方法、修复方法和阵列基板

Country Status (3)

Country Link
US (1) US10096686B2 (zh)
CN (1) CN103489923B (zh)
WO (1) WO2015055069A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015055069A1 (zh) * 2013-10-16 2015-04-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、修复方法和阵列基板
WO2016033981A1 (zh) * 2014-09-01 2016-03-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN106711028A (zh) * 2016-12-21 2017-05-24 惠科股份有限公司 晶体管的修复方法和装置
WO2018219110A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 薄膜晶体管及其控制方法、阵列基板和显示装置
CN111969066A (zh) * 2020-06-29 2020-11-20 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473449A (zh) * 2018-11-07 2019-03-15 惠科股份有限公司 跨线结构及其制作方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592181C (zh) * 2007-05-30 2010-02-24 北京京东方光电科技有限公司 一种可修复的像素结构
CN101707211A (zh) * 2009-01-09 2010-05-12 深超光电（深圳）有限公司 画素薄膜晶体管结构
CN201893340U (zh) * 2010-09-04 2011-07-06 福建华映显示科技有限公司 显示面板
US20130075728A1 (en) * 2011-09-28 2013-03-28 E Ink Holdings Inc. Array substrate and display apparatus using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
JP3333489B2 (ja) 1993-03-12 2002-10-15 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100982122B1 (ko) 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US8367459B2 (en) 2010-12-14 2013-02-05 Sharp Laboratories Of America, Inc. Organic semiconductor interface preparation
KR20120075048A (ko) 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101930000B1 (ko) * 2012-02-22 2018-12-19 삼성디스플레이 주식회사 액정 표시 장치
CN102655156B (zh) 2012-03-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103489923B (zh) 2013-10-16 2017-02-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、修复方法和阵列基板
CN104007594B (zh) * 2014-06-17 2017-12-29 深圳市华星光电技术有限公司 Tft阵列基板结构
CN104576755A (zh) * 2014-12-30 2015-04-29 深圳市华星光电技术有限公司 一种薄膜晶体管、陈列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592181C (zh) * 2007-05-30 2010-02-24 北京京东方光电科技有限公司 一种可修复的像素结构
CN101707211A (zh) * 2009-01-09 2010-05-12 深超光电（深圳）有限公司 画素薄膜晶体管结构
CN201893340U (zh) * 2010-09-04 2011-07-06 福建华映显示科技有限公司 显示面板
US20130075728A1 (en) * 2011-09-28 2013-03-28 E Ink Holdings Inc. Array substrate and display apparatus using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015055069A1 (zh) * 2013-10-16 2015-04-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、修复方法和阵列基板
US10096686B2 (en) 2013-10-16 2018-10-09 Boe Technology Group Co., Ltd. Thin film transistor, fabrication method thereof, repair method thereof and array substrate
WO2016033981A1 (zh) * 2014-09-01 2016-03-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US9634033B2 (en) 2014-09-01 2017-04-25 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display apparatus
CN106711028A (zh) * 2016-12-21 2017-05-24 惠科股份有限公司 晶体管的修复方法和装置
WO2018113249A1 (zh) * 2016-12-21 2018-06-28 惠科股份有限公司 晶体管的修复方法和装置
CN106711028B (zh) * 2016-12-21 2019-08-13 惠科股份有限公司 晶体管的修复方法和装置
WO2018219110A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 薄膜晶体管及其控制方法、阵列基板和显示装置
CN111969066A (zh) * 2020-06-29 2020-11-20 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示面板和显示装置
CN111969066B (zh) * 2020-06-29 2023-05-26 芜湖天马汽车电子有限公司 一种薄膜晶体管、阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20160013281A1 (en) 2016-01-14
CN103489923B (zh) 2017-02-08
US10096686B2 (en) 2018-10-09
WO2015055069A1 (zh) 2015-04-23

Similar Documents

Publication Publication Date Title
CN102023429B (zh) Tft-lcd阵列基板及其制造和断线修复方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN103489923A (zh) 薄膜晶体管及其制作方法、修复方法和阵列基板
US8759834B2 (en) Display panel
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN102842601B (zh) 一种阵列基板及其制作方法
CN102033370B (zh) 液晶显示基板及其制造方法
CN100361271C (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
KR101626029B1 (ko) 박막 트랜지스터 표시판
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN103354206A (zh) 过孔制作方法、显示面板制作方法及显示面板
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
CN104183603A (zh) 一种阵列基板及其制备方法、显示装置
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
JPH11126907A (ja) 薄膜トランジスタおよびその製造方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN108874231B (zh) 触控显示基板及其制备方法、修复方法、触控显示面板
CN104298020A (zh) 应用于ads显示装置中的阵列基板
CN103295961B (zh) 阵列基板、其制造方法及显示装置
US8450160B2 (en) Flattening method of a substrate
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant