CN103457581A - 时钟脉冲信号与数据信号的边缘对准方法与相关装置 - Google Patents
时钟脉冲信号与数据信号的边缘对准方法与相关装置 Download PDFInfo
- Publication number
- CN103457581A CN103457581A CN201210175469XA CN201210175469A CN103457581A CN 103457581 A CN103457581 A CN 103457581A CN 201210175469X A CN201210175469X A CN 201210175469XA CN 201210175469 A CN201210175469 A CN 201210175469A CN 103457581 A CN103457581 A CN 103457581A
- Authority
- CN
- China
- Prior art keywords
- signal
- square
- delay
- wave signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种边缘对准装置,包括:信号源,产生第一方波信号与第二方波信号;相位延迟电路,接收第一方波信号与第二方波信号,产生延迟的第一方波信号与延迟的第二方波信号;数据电路,根据延迟的第二方波信号产生第三方波信号;以及,相位校正电路,接收第三方波信号与延迟的第一方波信号,并据以产生至少一相位调整信号至相位延迟电路以调整延迟的第一方波信号与延迟的第二方波信号之间的一相位差,使得第三方波信号的信号边缘对准延迟的第一方波信号的信号边缘;其中,第一方波信号、第二方波信号与第三方波信号具有相同的一频率。
Description
技术领域
本发明是一种信号控制方法与相关装置,且特别是有关于一种时钟脉冲信号与数据信号的边缘对准方法与相关装置。
背景技术
请参照图1,其所绘示为已知信号发射机示意图。在发射机中,KHz等级的数字信号(D)经由数字模拟转换器(DAC)102产生模拟信号A后输入混频器(MIXER)110,利用一本地震荡器器112产生的本地震荡信号(LO)将输入混频器110的模拟信号A上转至GHz等级的射频信号(RF)后,经由高输出功率放大器114产生并输出放大的射频信号(ARF)。
现在,一种射频数字模拟转换器(RFDAC)或者称为数字功率放大器(digitalpower amplifier)可以取代上述信号发射机的功能直接产生具大功率的射频信号(RF)。请参照图2,其所绘示为射频数字模拟转换器的示意图。射频数字模拟转换器200的输入端包括一N个位元数字信号(D)的总线(bus)以及一本地震荡信号(LO)输入端。基本上,所有输入信号包括总线上的N位元数字信号(D)以及本地震荡信号(LO)皆为相同GHz等级的频率,而射频数字模拟转换器200即可据以产生射频信号(RF)。
而除了所有输入信号的频率需要相同之外,输入信号之间的信号边缘(edge)也要对准(align),如此才不会造成射频数字模拟转换器200输出功率下降以及噪声升高。因此,如何达到输入信号之间的信号边缘对准即是本发明所欲解决的问题。
发明内容
本发明有关于一种边缘对准装置,包括:一信号源,产生一第一方波信号与一第二方波信号;一相位延迟电路,接收该第一方波信号与该第二方波信号,并根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号;一数据电路,根据该延迟的第二方波信号产生一第三方波信号;以及,相位校正电路,接收该第三方波信号与延迟的该第一方波信号,并据以产生该至少一相位调整信号至该相位延迟电路以调整延迟的该第一方波信号与延迟的该第二方波信号之间的一相位差,使得该第三方波信号的信号边缘对准延迟的该第一方波信号的信号边缘;其中,该第一方波信号、该第二方波信号与该第三方波信号具有相同的一频率。
本发明还提出一种信号边缘对准方法,用以对准延迟的一第一方波信号与延迟的一第二方波信号的信号边缘,该方法包括下列步骤:(a)接收该第一方波信号与该第二方波信号;(b)根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号的信号;(c)利用延迟的该第一方波信号来取样延迟的该第二方波信号的信号,并据以产生一取样信号;以及,d)当该取样信号中的一位元串不是一中介数据时,改变该至少一相位调整信号并回至步骤(b),当该位元串是该中介数据时,停止改变该至少一相位调整信号。
本发明还提出一种信号边缘对准方法,用以对准延迟的一第一方波信号与延迟的一第二方波信号的信号边缘,该方法包括下列步骤:接收该第一方波信号与该第二方波信号;根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号的信号;利用延迟的该第一方波信号来取样延迟的该第二方波信号的信号,并据以产生一取样信号;以及,该取样信号中的一位元串不是一中介数据时,决定为一第一状态或者一第二状态,当该位元串是该中介数据时,决定为一第三状态;其中,该至少一相位调整信号共有n个位元,改变该至少一相位调整信号2N次后获得多个该第三状态;并且于该些第三状态对应的多个相位调整信号中决定一最佳相位调整信号。
为了对本发明的上述及其他方面有更佳的了解,下文特举较佳实施例,并配合附图,作详细说明如下:
附图说明
图1所绘示为已知信号发射机示意图。
图2所绘示为射频数字模拟转换器的示意图。
图3A~3C所绘示为本发明时钟脉冲信号与数据信号的边缘对准装置的第一实施例至第三实施例。
图4A至4D所绘示为第一调整级、第二调整级、与第三调整级示意图。
图5所绘示为取样电路示意图。
图6所绘示为本发明信号边缘对准方法流程图。
图7A~7C所绘示为本发明信号边缘对准方法中相位调整信号的控制流程。
主要元件符号说明
102:数字模拟转换器
110:混频器
112:本地震荡器产
114:高输出功率放大器
200:射频数字模拟转换器
310:时钟脉冲信号源
315、316、317:相位延迟电路
320:第一相位延迟单元
322、332:第一调整级
324、334:第二调整级
326、336:第三调整级
330:第二相位延迟单元
340:数据电路
350:相位校正电路
352:取样单元
354:对准回路状态机
360:射频数字模拟转换器
410:X相位产生器
412:X选1多工器
422、432:Y选1多工器
510:第一D型正反器
512:第二D型正反器
514:2选多工器
具体实施方式
请参照图3A,其所绘示为本发明时钟脉冲信号与数据信号的边缘对准装置的第一实施例。边缘对准装置可校正输入至射频数字模拟转换器360中的所有输入信号之间的信号边缘。边缘对准装置包括一时钟脉冲信号源(clock source)310、相位延迟电路315、数据电路340、相位校正电路350。其中,相位延迟电路315中包括一第一相位延迟单元320以及第二相位延迟单元330;相位校正电路350中包括一取样单元(sampling unit)352以及一对准回路状态机(alignment loop statemachine)354。
时钟脉冲信号源310产生第一时钟脉冲信号CK1a与第二时钟脉冲信号CK2a,其中,第一时钟脉冲信号CK1a与第二时钟脉冲信号CK2a具有相同的频率。第一时钟脉冲信号CK1a输入第一相位延迟单元320并根据第一相位调整信号(T1)延迟第一时钟脉冲信号CK1a的相位并产生延迟的第一时钟脉冲信号CK1b。同理,第二时钟脉冲信号CK2a输入第二相位延迟单元330并根据第二相位调整信号(T2)延迟第二时钟脉冲信号CK2a的相位并产生延迟的第二时钟脉冲信号CK2b。其中,延迟的第一时钟脉冲信号CK1b可视为输入至射频数字模拟转换器360的本地震荡信号(LO)。
再者,数据电路340接收延迟的第二时钟脉冲信号CK2b,并据以产生N位元的数字信号(D1~DN)。也就是说,N位元的数字信号(D1~DN)与延迟的第二时钟脉冲信号CK2b的频率相同,并且N位元的数字信号(D1~DN)与延迟的第二时钟脉冲信号CK2b的信号边缘对齐。
由于N位元的数字信号(D1~DN)以及延迟的第一时钟脉冲信号CK1b输入射频数字模拟转换器360时需要对准信号边缘,因此相位校正电路350用来调整延迟的第一时钟脉冲信号CK1b与延迟的第二时钟脉冲信号CK2b的相位并进一步达成N位元的数字信号(D1~DN)与延迟的第一时钟脉冲信号CK1b的信号边缘对准之目的。
根据本发明的实施例,相位校正电路350接收延迟的第一时钟脉冲信号CK1b以及N位元的数字信号(D1~DN)中的第x位元信号(Dx),其中x可为1~N中的任一数字。
如图3A所示,取样单元352接收第x位元信号Dx以及延迟的第一时钟脉冲信号CK1b,并据以产生取样信号S至对准回路状态机354。而对准回路状态机354即根据取样信号S来改变第一相位调整信号T1以及第二相位调整信号T2,而相位延迟电路315即可据以调整延迟的第一时钟脉冲信号CK1b以及延迟的第二时钟脉冲信号CK2b之间的相位关系。最后,当延迟的第一时钟脉冲信号CK1b以及延迟的第二时钟脉冲信号CK2b之间的相位差为0(没有相位差)时,亦即延迟的第一时钟脉冲信号CK1b以及延迟的第二时钟脉冲信号CK2b之间的信号边缘已经对准时,则相位校正电路350停止改变第一相位调整信号T1以及第二相位调整信号T2。
根据本发明的第一实施例,第一相位延迟单元320中包括第一调整级mrsttuning stage)322、第二调整级324、与第三调整级326。第一调整级322可视为粗调调整级,其最小的延迟调整时间约为50ps(picosecond);第二调整级324可视为中调调整级,其最小的延迟调整时间约为10ps;第三调整级326可视为微调调整级,其最小的延迟调整时间约为3ps。同理,第二相位延迟单元330中包括第一调整级332、第二调整级334、与第三调整级336。由于第一相位延迟单元320与第二相位延迟单元330的电路结构相同因此不再赘述。
由于本发明最主要的目的在于调整延迟的第一时钟脉冲信号(CK1b)以及延迟的第二时钟脉冲信号(CK2b)之间的相位关系。因此,也可以仅利用一个相位延迟单元来达成。请参照图3B,其所绘示为本发明时钟脉冲信号与数据信号的边缘对准装置的第二实施例。相较于第一实施例,第二时钟脉冲信号(CK2a)与延迟的第二时钟脉冲信号(CK2b)完全相同,亦即将第二时钟脉冲信号(CK2a)延迟0度之后产生延迟的第二时钟脉冲信号(CK2b),或者第二时钟脉冲信号(CK2a)与产生延迟的第二时钟脉冲信号(CK2b)同相位。而于相位延迟电路316中仅提供第一相位延迟单元320来控制第一时钟脉冲信号(CK1a)的相位,使得延迟的第一时钟脉冲信号(CK1b)以及延迟的第二时钟脉冲信号(CK2b)之间没有相位差。
或者,请参照图3C,其所绘示为本发明时钟脉冲信号与数据信号的边缘对准装置的第三实施例。相较于第一实施例,第一时钟脉冲信号(CK1a)与延迟的第一时钟脉冲信号(CK1b)完全相同,亦即将第一时钟脉冲信号(CK1a)延迟0度之后产生延迟的第一时钟脉冲信号(CK1b),或者第一时钟脉冲信号(CK1a)与产生延迟的第一时钟脉冲信号(CK1b)同相位。而于相位延迟电路317中仅提供第二相位延迟单元330来控制第二时钟脉冲信号(CK2a)的相位,使得延迟的第二时钟脉冲信号(CK2b)以及延迟的第一时钟脉冲信号(CK1b)之间没有相位差。
请参照图4A至图4D,其所绘示为第一调整级、第二调整级、与第三调整级示意图。此第一调整级、第二调整级、与第三调整级可运用于相位延迟电路315、316、317中的第一相位延迟单元320与第二相位延迟单元330。如图4A所示,其为第一调整级示意图。第一调整级包括X相位产生器410与一X选一多工器412。以X=4为例,X相位产生器410接收一时钟脉冲信号(CK)并产生四个相位各差90度的时钟脉冲信号至X选一多工器412。而根据第一选择信号(T_X),X选一多工器412选择其中之一的时钟脉冲信号作为第一输出时钟脉冲信号(CK_D1)。由以上的说明可知,当X=4时,第一选择信号(T_X)为二位元。
如图4B所示,其为第二调整级示意图。第二调整级包括串接的多个缓冲器所形成的一延迟炼(delay chain),延迟炼的输入端接收第一输出时钟脉冲信号(CK_D1)。再者,延迟炼提供Y个相位相异的时钟脉冲信号至Y选一多工器422。而根据第二选择信号(T_Y),Y选一多工器422选择其中之一的时钟脉冲信号作为第二输出时钟脉冲信号(CK_D2)。由以上的说明可知,当Y=16时,第一选择信号(T_X)为四位元。
或者,如图4C所示,其为另一第二调整级示意图。第二调整级包括串接的多个差动反向器所形成的延迟炼,延迟炼的输入端接收第一输出时钟脉冲信号(CK_D1)。再者,延迟炼提供Y个相位相异的时钟脉冲信号至Y选一多工器432。而根据第二选择信号(T_Y),Y选一多工器432选择其中之一的时钟脉冲信号作为第二输出时钟脉冲信号(CK_D2)。其中,每个差动反向器最小的延迟调整时间约为10ps。
如图4D所示,其为第三调整级示意图。第三调整级又可称为内插器(interpolator)。如图所示,提供二个不同的驱动电压Vd1与Vd2可使得第二输出时钟脉冲信号(CK_D2)与第三输出时钟脉冲信号(CK_D3)的延迟时间到达数个ps等级。举例来说,提供四个驱动电压组,每个驱动电压组中的驱动电压Vd1与Vd2的比值皆不同。因此,利用二个位元的第三选择信号级可以调整第二输出时钟脉冲信号(CK_D2)与第三输出时钟脉冲信号(CK_D3)之间的相位差。
由以上的说明可知,第一选择信号(T_X)、第二选择信号(T_Y)与第三选择信号共有8个位元,此八个位元即可作为相位校正电路350所输出的第一相位调整信号T1或者第二相位调整信号T2。其中,第一相位调整信号T1或者第二相位调整信号T2中的前二位元可控制第一调整级;接下来的四个位元可控制第二调整级;最后二个位元可控制第三调整级。而根据第一相位调整信号T1,即可将第一时钟脉冲信号(CK1a)的相位调整为延迟的第一时钟脉冲信号(CK1b);同理,根据第二相位调整信号T2,即可将第二时钟脉冲信号(CK2a)的相位调整为延迟的第二时钟脉冲信号(CK2b)。由以上的说明可知,由于第一选择信号(T_X)、第二选择信号(T_Y)与第三选择信号共有8个位元,因此相位的最小延迟单位为(360/28)度。当然,如果第一选择信号(T_X)、第二选择信号(T_Y)与第三选择信号共有p个位元,则相位的最小延迟单位为(360/2p)度。
请参照图5,其所绘示为取样电路示意图。取样电路包括一第一D型正反器510、一第二D型正反器512、以及二选一多工器514。于进行信号边缘对准校正时,需控制数据电路340输出“0”与“1”交替变化的第x位元信号(Dx),使得第x位元信号(Dx)所产生的方波信号与延迟的第一时钟脉冲信号(CK1b)具有相同的频率以及相位。
如图5所示,第一D型正反器510的数据输入端接收第x位元信号(Dx),时钟脉冲输入端接收延迟的第一时钟脉冲信号(CK1b),亦即,延迟的第一时钟脉冲信号(CK1b)作为取样方波信号而第x位元信号(Dx)作为被取样方波信号;第二D型正反器512的数据输入端接收延迟的第一时钟脉冲信号(CK1b),时钟脉冲输入端接收第x位元信号(Dx),亦即,第x位元信号(Dx)作为取样方波信号而延迟的第一时钟脉冲信号(CK1b)作为被取样方波信号;2选一多工器514连接至第一D型正反器510与第二D型正反器512的输出端,并根据取样选择信号(Ss)而择一输出并成为取样信号(S)。换句话说,校正电路可利用延迟的第一时钟脉冲信号(CK1b)来取样第x位元信号(Dx)产生取样信号(S);或者,利用第x位元信号(Dx)来取样延迟的第一时钟脉冲信号(CK1b)产生取样信号(S)。更进一步说明,本发明利用取样方波信号的上升缘(rising edge)来对被取样方波信号进行取样,并输出取样信号(S)。
当然,取样电路也可以仅利用第一D型正反器510即可,使得取样信号(S)由延迟的第一时钟脉冲信号(CK1b)取样第x位元信号(Dx)而产生;或者,取样电路也可以仅利用第二D型正反器512即可,使得取样信号(S)由第x位元信号(Dx)取样延迟的第一时钟脉冲信号(CK1b)而产生。
由于第x位元信号(Dx)与延迟的第一时钟脉冲信号(CK1b)具有相同的频率。因此,当二个方波信号的相位不同时,取样信号(S)所产生的位元串(bit stream)持续维持在“1”或者“0”。当位元串持续输出“1”时,对准回路状态机354视为状态“1”;反之,当取样信号(S)所产生的位元串持续维持在“0”时,对准回路状态机354视为状态“0”。
根据数字电路的特性,当二个方波信号的相位相同时,取样信号(S)所产生的位元串会变成中介数据(metadata)。也就是说,此时无法预测取样信号(S)会产生“1”或者“0”的数据,此时取样信号(S)所产生的位元串会随机的出现“1”或者“0”。当取样信号(S)所产生的位元串变成中介数据时,对准回路状态机354视为状态“2”。
请参照图6,其所绘示为本发明信号边缘对准方法流程图。当开始校正后,对准回路状态机354接收接收取样信号(S)所输出的位元串,并决定一状态(步骤S610)。根据上述的说明,当二个方波信号(第x位元信号(Dx)与延迟的第一时钟脉冲信号(CK1b))的相位不同时,对准回路状态机354决定的状态不是状态“1”就是状态“0”。由于并非状态“2”(步骤S612),因此对准回路状态机354需改变相位调整信号(第一相位调整信号T1或者第二相位调整信号T2)(步骤S614),以改变二个方波信号之间的相位差。
当相位调整信号改变后,再次接收接收取样信号(S)所输出的位元串,并决定一状态(步骤S610)。当确定为状态“2”(步骤S612)时,对准回路状态机354即停止改变相位调整信号,而达调整出同相位的二个方波信号。
基本上,对准回路状态机354决定状态“2”的方式很多,皆是判断取样信号(S)所产生的位元串是否为中介数据。而以下仅简单的介绍几种方法。
第一种方式利用统计来决定位元串的数据是否为中介数据。例如,连续接收取样信号(S)中的多个的位元(例如100个)后,统计100个位元中出现“1”的数目以及出现“0”的数目。当二个数目相减之后的绝对值小于一预定临限值(例如30)时,则对准回路状态机354确定此时即为状态“2”。当然,此预定临限值可以任意的设定。
第二种方式直接观测取样信号(S)。例如当取样信号(S)的位元串中出现“0”、“1”、“0”、“1”的连续变化时,即可决定此时为状态“2”。
请参照图7A~7C图其所绘示为本发明信号边缘对准方法中相位调整信号的控制流程。基本上此实施例以调整输入取样电路的取样方波信号为例来做说明。再者,相位调整信号中的第一选择信号、第二选择信号以及第三选择信号的数值最小时,可造成最小的延迟效果。
如图7A所示,其为第一调整级的调整方法。首先,保持第二选择信号与第三选择信号在最小值(步骤S710);接着,根据取样信号(S)来判断此时的状态为状态“0”、状态“1”、或者状态“2”(步骤S710);当确定为状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
当确定为状态“1”时,将第一选择信号减1(步骤S714)后,继续判断此时的状态为状态“0”、状态“1”、或者状态“2”(步骤S716);于状态“1”时,回到步骤S714继续将第一选择信号减1;于状态“0”,决定第一选择信号(步骤S726);于状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
再者,当确定为状态“0”时,将第一选择信号加1(步骤S720)后,继续判断此时的状态为状态“0”、状态“1”、或者状态“2”(步骤S722);于状态“0”时,回到步骤S720继续将第一选择信号加1;于状态“1”时,将第一选择信号减1(步骤S724)并决定第一选择信号(步骤S726);于状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
由图7A的说明可知,此方法利用第一调整级来调整取样方波信号,直到取样方波信号的相位超前被取样方波信号的相位(状态“0”)为止,并且取样方波信号与被取样方波信号之间的相位差已经小于第一调整级的最小调整范围。
如前述,在确定取样方波信号的相位超前被取样方波信号的相位(也就是状态“0”)时,即利用第二调整级来延迟取样方波信号。如图7B所示,其为第二调整级的调整方法。首先,固定之前的第一选择信号并保持与第三选择信号在最小值(步骤S730);接着,根据取样信号(S)来判断此时的状态为状态“0”、或者状态“2”(步骤S732);当确定为状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
当确定为状态“0”时,将第二选择信号加1(步骤S734)后,继续判断此时的状态为状态“0”、状态“1”、或者状态“2”(步骤S736);于状态“0”时,回到步骤S734继续将第二选择信号加1;于状态“1”时,将第一选择信号减1(步骤S738)并决定第二选择信号(步骤S740);于状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
由图7B的说明可知,此方法利用第二调整级来调整取样方波信号,直到取样方波信号的相位超前被取样方波信号的相位(状态“0”)为止,并且取样方波信号与被取样方波信号之间的相位差已经小于第二调整级的最小调整范围。
当第一选择信号与第二选择信号决定后,即利用第三调整级来延迟取样方波信号。如图7C所示,其为第三调整级的调整方法。首先,固定之前的第一选择信号与第二选择信号(步骤S750);接着,根据取样信号(S)来判断此时的状态为状态“0”、或者状态“2”(步骤S752);当确定为状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
当确定为状态“0”时,将第三选择信号加1(步骤S754)后,继续判断此时的状态为状态“0”、状态“1”、或者状态“2”(步骤S756);于状态“0”时,回到步骤S754继续将第三选择信号加1;于状态“1”时,决定第三选择信号(步骤S758);于状态“2”时,即结束校正,并结合此时的第一选择信号、第二选择信号;第三选择信号成为相位调整信号。
由图7C的说明可知,此方法利用第三调整级来调整取样方波信号,直到取样方波信号的相位落后被取样方波信号的相位(状态“1”)为止,并且取样方波信号与被取样方波信号之间的相位差已经小于第二调整级的最小调整范围。最后,利用决定的第一选择信号、第二选择信号;第三选择信号组合成为相位调整信号。
由以上图7A~7C的说明可知,由粗调调整级、中调调整级、细调调整级来逐步调整取样方波信号,达到取样方波信号与被取样方波信号之间的相位差为最小值。
当然,在此技术领域的技术人员也可以不需要依照图7A~7C的方式来进行调整。也可以直接将相位调整信号由最小值依序改变到最大值,并直接根据取样信号(S)来判断此时的状态。并于多个状态“2”时对应的相位调整信号中挑出一个最佳相位调整信号。也就是说,在相位调整信号为p位元时,由小到大依序该变相位调整信号,使取样信号(S)判断出2p个状态,并据以获得一个最佳相位调整信号。
再者,为了防止本发明信号边缘对准装置误动作将取样信号的上升缘(risingedge)对准被取样信号的下降缘(falling edge),本发明提出二种方式以防止边缘对准装置误动作。
在校正开始时,可能发生取样信号的上升缘刚好与被取样信号的下降缘对准而被判断为状态“2”。此时需要先利用相位调整信号来将二个方波信号的相位调整为相异,之后再利用图7A至7C的方式再次进行校正即可确保二个方波信号的二个上升缘相互对齐。
另一种方式改变其中一个方波信号的责任周期(duty cycle)。当对准回路状态机354确定取样方波信号以及被取样方波信号之间相位相同而判断为状态“2”时,进一步改变取样单元352的取样方式,将取样方波信号改变为被取样方波信号并将被取样方波信号改变为取样方波信号。
如果改变取样单元352的取样方式后,对准回路状态机354仍旧判断为状态“2”时,则确定此二方波信号为相同相位。反之,如果改变取样单元352的取样方式后,对准回路状态机354判断为状态“0”或者状态“1”时,则确定此二方波信号为相位相差180度,也就是取样信号的上升缘对准至被取样信号的下降缘。
由以上的说明可知,本发明的优点是提出一种时钟脉冲信号与数据信号的边缘对准方法与相关装置。适用于GHz等级的信号边缘的对准。并且使得射频数字模拟转换器产生高效率的射频输出信号。
综上所述,虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当由权利要求书界定为准。
Claims (18)
1.一种信号边缘对准装置,包括:
一信号源,产生一第一方波信号与一第二方波信号;
一相位延迟电路,接收该第一方波信号与该第二方波信号,并根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号;
一数据电路,根据该延迟的第二方波信号产生一第三方波信号;以及
一相位校正电路,接收该第三方波信号与延迟的该第一方波信号,并据以产生该至少一相位调整信号至该相位延迟电路以调整延迟的该第一方波信号与延迟的该第二方波信号之间的一相位差,使得该第三方波信号的信号边缘对准延迟的该第一方波信号的信号边缘;
其中,该第一方波信号、该第二方波信号与该第三方波信号具有相同的一频率。
2.如权利要求1所述的边缘对准装置,其特征在于,该数据电路产生多个位元的数字信号,且该第三方波信号为该多个位元的数字信号其中之一,使得一射频数字模拟转换器接收该些位元信号与延迟的该第一方波信号的信号并产生一射频信号。
3.如权利要求1所述的边缘对准装置,其特征在于,该相位延迟电路包括:
一第一相位延迟单元接收该第一方波信号与一第一相位调整信号而产生延迟的该第一方波信号;以及
一第二相位延迟单元接收该第二方波信号与一第二相位调整信号而产生延迟的该第二方波信号。
4.如权利要求1所述的边缘对准装置,其特征在于,该第二方波信号与延迟的该第二方波信号同相位,并且该相位延迟电路包括:一第一相位延迟单元接收该第一方波信号与该至少一相位调整信号而产生延迟的该第一方波信号。
5.如权利要求4所述的边缘对准装置,其特征在于,该第一相位延迟单元包括:
一第一调整级,接收该第一方波信号并根据该至少一相位调整信号中的一第一部份来延迟该第一方波信号并产生一第一输出时钟脉冲信号;
一第二调整级,接收该第一输出时钟脉冲信号并根据该至少一相位调整信号中的一第二部份来延迟该第一输出时钟脉冲信号并产生一第二输出时钟脉冲信号;以及
一第三调整级,接收该第二输出时钟脉冲信号并根据该至少一相位调整信号中的一第三部份来延迟该第二输出时钟脉冲信号并产生延迟的该第一方波信号。
6.如权利要求5所述的边缘对准装置,其特征在于,该第一调整级为一粗调调整级,该第二调整级为一中调调整级,以及该第三调整级为一细调调整级。
7.如权利要求1所述的边缘对准装置,其特征在于,该第一方波信号与延迟的该第一方波信号同相位,并且该相位延迟电路包括:一第二相位延迟单元接收该第二方波信号与该至少一相位调整信号而产生延迟的该第二方波信号。
8.如权利要求7所述的边缘对准装置,其特征在于,该第二相位延迟单元包括:
一第一调整级,接收该第二方波信号并根据该至少一相位调整信号中的一第一部份来延迟该第二方波信号并产生一第一输出时钟脉冲信号;
一第二调整级,接收该第一输出时钟脉冲信号并根据该至少一相位调整信号中的一第二部份来延迟该第一输出时钟脉冲信号并产生一第二输出时钟脉冲信号;以及
一第三调整级,接收该第二输出时钟脉冲信号并根据该至少一相位调整信号中的一第三部份来延迟该第二输出时钟脉冲信号并产生延迟的该第二方波信号。
9.如权利要求8所述的边缘对准装置,其特征在于,该第一调整级为一粗调调整级,该第二调整级为一中调调整级,以及该第三调整级为一细调调整级。
10.如权利要求1所述的边缘对准装置,其特征在于,该相位校正电路包括:
一取样单元,接收该第三方波信号与延迟的该第一方波信号并产生一取样信号;以及
一对准回路状态机,接收该取样信号中的一位元串,其中,当该位元串不是一中介数据时,改变该至少一相位调整信号,当该位元串是该中介数据时,停止改变该至少一相位调整信号。
11.一种信号边缘对准方法,包括下列步骤:
(a)接收一第一方波信号与一第二方波信号;
(b)根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号的信号;
(c)利用延迟的该第一方波信号来取样延迟的该第二方波信号的信号,并据以产生一取样信号;以及
(d)当该取样信号中的一位元串不是一中介数据时,改变该至少一相位调整信号并回至步骤(b),当该位元串是该中介数据时,停止改变该至少一相位调整信号。
12.如权利要求11所述的方法,其特征在于,该至少一相位调整信号包括一第一选择信号、一第二选择信号、与一第三选择信号;当该位元串不是该中介数据时为一第一状态或者一第二状态;以及当该位元串是该中介数据时为一第三状态。
13.如权利要求12所述的方法,其特征在于,改变该至少一相位调整信号改变该第一选择信号,包括下列步骤:
保持该第二选择信号与该第三选择信号在一最小值;
于该第三状态时,结束流程;
于该第一状态时,依序增加该第一选择信号直到该第一信号对应至该第二状态后,将该第一选择信号减1后成为一决定的第一选择信号,或者依序增加该第一选择信号直到该第一信号对应至该第三状态后,结束流程;以及
于该第二状态时,依序减少该第一选择信号直到该第一信号对应至该第一状态后,成为该决定的第一选择信号,或者依序减少该第一选择信号直到该第一选择信号对应至该第三状态后,结束流程;
其中,于结束流程时,根据该第一选择信号、该第二选择信号、与该第三选择信号完成该至少一相位选择信号。
14.如权利要求12所述的方法,其特征在于,于第一次判断为该第三状态时,改变该延迟的该第一方波信号与延迟的该第二方波信号的信号以呈现该第一状态或者该第二状态后,再次进入步骤(a),以防止误动作。
15.如权利要求12所述的方法,其特征在于,
于第一次判断为该第三状态时,改延迟的变该第二方波信号与延迟的该第一方波信号具有相异的一责任周期,并利用延迟的该第二方波信号来取样延迟的该第一方波信号的信号;
于确认维持在该第一状态或者该第二状态时,却认为误动作;以及
于确认在该第一状态或者该第二状态时,却认为误动作。
16.如权利要求15所述的方法,其特征在于,改变该至少一相位调整信号改变该第二选择信号,包括下列步骤:
固定该决定的第一选择信号并保持该第三选择信号在该最小值;
于该第三状态时,结束流程;以及
于该第一状态时,依序增加该第二选择信号直到该第二信号对应至该第二状态后,将该第二选择信号减1后成为一决定的第二选择信号,或者依序增加该第二选择信号直到该第二选择信号对应至该第三状态后,结束流程;
其中,于结束流程时,根据该决定的第一选择信号、该第二选择信号、与该第三选择信号完成该至少一相位选择信号。
17.如权利要求16所述的方法,其特征在于,改变该至少一相位调整信号改变该第三选择信号,包括下列步骤:
固定该决定的第一选择信号与该决定的第二选择信号;
于该第三状态时,结束流程;以及
于该第一状态时,依序增加该第三选择信号直到该第三信号对应至该第二状态后,成为一决定的第三选择信号,或者依序增加该第三选择信号直到该第三选择信号对应至该第三状态后,结束流程;
其中,于结束流程时,根据该决定的第一选择信号、该决定的第二选择信号、与该第三选择信号完成该至少一相位选择信号。
18.一种信号边缘对准方法,包括下列步骤:
接收一第一方波信号与一第二方波信号;
根据至少一相位调整信号来产生延迟的该第一方波信号与延迟的该第二方波信号的信号;
利用延迟的该第一方波信号来取样延迟的该第二方波信号的信号,并据以产生一取样信号;以及
当该取样信号中的一位元串不是一中介数据时,决定为一第一状态或者一第二状态,当该位元串是该中介数据时,决定为一第三状态;
其中,该至少一相位调整信号共有p个位元,改变该至少一相位调整信号2p次后获得多个该第三状态;并且于该些第三状态对应的多个相位调整信号中决定一最佳相位调整信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210175469.XA CN103457581B (zh) | 2012-05-31 | 2012-05-31 | 时钟脉冲信号与数据信号的边缘对准方法与相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210175469.XA CN103457581B (zh) | 2012-05-31 | 2012-05-31 | 时钟脉冲信号与数据信号的边缘对准方法与相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103457581A true CN103457581A (zh) | 2013-12-18 |
CN103457581B CN103457581B (zh) | 2016-12-14 |
Family
ID=49739621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210175469.XA Expired - Fee Related CN103457581B (zh) | 2012-05-31 | 2012-05-31 | 时钟脉冲信号与数据信号的边缘对准方法与相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103457581B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111585547A (zh) * | 2019-02-15 | 2020-08-25 | 群联电子股份有限公司 | 信号校正电路、存储器存储装置及信号校正方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790546A (zh) * | 2004-06-30 | 2006-06-21 | 因芬尼昂技术股份公司 | 数字工作周期改正器 |
CN101515797A (zh) * | 2008-02-19 | 2009-08-26 | 联发科技股份有限公司 | 延迟电路以及延迟信号的方法 |
US20090243677A1 (en) * | 2008-03-25 | 2009-10-01 | Micron Technology, Inc. | Clock generator and methods using closed loop duty cycle correction |
-
2012
- 2012-05-31 CN CN201210175469.XA patent/CN103457581B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790546A (zh) * | 2004-06-30 | 2006-06-21 | 因芬尼昂技术股份公司 | 数字工作周期改正器 |
CN101515797A (zh) * | 2008-02-19 | 2009-08-26 | 联发科技股份有限公司 | 延迟电路以及延迟信号的方法 |
US20090243677A1 (en) * | 2008-03-25 | 2009-10-01 | Micron Technology, Inc. | Clock generator and methods using closed loop duty cycle correction |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111585547A (zh) * | 2019-02-15 | 2020-08-25 | 群联电子股份有限公司 | 信号校正电路、存储器存储装置及信号校正方法 |
CN111585547B (zh) * | 2019-02-15 | 2023-04-07 | 群联电子股份有限公司 | 信号校正电路、存储器存储装置及信号校正方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103457581B (zh) | 2016-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710882B2 (en) | Calibration device and related method for phase difference between data and clock | |
CN101783677A (zh) | 一种锁相环的锁定方法及锁定电路 | |
US7825712B2 (en) | Multi-phase clock signal generating circuit having improved phase difference and a controlling method thereof | |
WO2009107173A1 (ja) | 位相制御装置及びそれを用いたデータ通信システム | |
CN101494456B (zh) | 延迟锁定回路以及时钟信号锁定方法 | |
CN101216721A (zh) | 数字电视调制器芯片中同步分频时钟的产生装置及其方法 | |
CN101110582B (zh) | 延迟控制电路 | |
CN103259537B (zh) | 一种基于相位选择插值型时钟数据恢复电路 | |
CN103795375B (zh) | 占空比调整电路及其方法 | |
KR20240096838A (ko) | 듀티 사이클 보정회로 | |
CN103457581A (zh) | 时钟脉冲信号与数据信号的边缘对准方法与相关装置 | |
US7977989B2 (en) | Method and apparatus for detecting and adjusting characteristics of a signal | |
CN104135282B (zh) | 多相时钟发生器实现高分辨率的方法 | |
CN116582131A (zh) | 带增益调节和积分非线性校准的数字时间转换器电路结构 | |
CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
US20010016022A1 (en) | Delay time adjusting circuit comprising frequency dividers having different frequency division rates | |
CN217216525U (zh) | 占空比校正电路 | |
TWI493877B (zh) | 時脈信號與資料信號的邊緣對準方法與相關裝置 | |
KR100531457B1 (ko) | 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프 | |
CN106505997A (zh) | 时脉与数据恢复电路及时脉与数据恢复方法 | |
CN101222206A (zh) | 芯片内建电阻电容时间常数校正方法与装置 | |
CN102594357B (zh) | 信号电路 | |
CN206820737U (zh) | 一种数模转换器的时序矫正数字电路 | |
US7495494B2 (en) | Parallel trimming method and apparatus for a voltage controlled delay loop | |
US20240105109A1 (en) | Data receiving circuit, display driver, and display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161214 Termination date: 20190531 |