CN101515797A - 延迟电路以及延迟信号的方法 - Google Patents

延迟电路以及延迟信号的方法 Download PDF

Info

Publication number
CN101515797A
CN101515797A CNA2008101329400A CN200810132940A CN101515797A CN 101515797 A CN101515797 A CN 101515797A CN A2008101329400 A CNA2008101329400 A CN A2008101329400A CN 200810132940 A CN200810132940 A CN 200810132940A CN 101515797 A CN101515797 A CN 101515797A
Authority
CN
China
Prior art keywords
signal
delay
produce
postponement module
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101329400A
Other languages
English (en)
Inventor
杨孟达
汪炳颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101515797A publication Critical patent/CN101515797A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Pulse Circuits (AREA)

Abstract

一种延迟电路包含有第一参考延迟模块、第二参考延迟模块以及第一延迟模块。第一参考延迟模块延迟参考信号并产生第一参考延迟信号，且第二参考延迟模块依据参考控制信号以及第一参考延迟信号以延迟参考信号并产生第二参考延迟信号，第一延迟模块依据第一控制信号以及第二参考延迟信号以延迟第一输入信号并产生第一输出信号。上述延迟电路准确地计算了延迟量，并达到精确延迟输入信号的效果。

Description

延迟电路以及延迟信号的方法
技术领域
本发明是有关于延迟电路及其方法，更具体而言，本发明是关于一种可以进行在线校正的延迟电路及其方法。
背景技术
时序控制是一种具有多种应用的重要技术，举例而言，此技术可以被用来正确地控制驱动信号的上升边缘以及下降边缘的发生时间，以驱动激光二极管在光盘上写入数据。
一般而言，时序控制包含有应用延迟操作至输入信号以产生输出信号，其中延迟操作利用组合逻辑来达成。然而，此方法在电路设计阶段难以准确计算延迟量，此外，延迟量也会因为工艺、温度以及供应电压的变化而有所变动，因此，提出一种可以精确地将输入信号延迟所需时间的方式是必需的课题。
发明内容
为解决上述无法精确地将输入信号延迟所需时间的问题，本发明提出多种延迟电路以及延迟信号的方法，可以精确地延迟输入信号。
依据本发明的一实施方式，延迟电路包含有第一参考延迟模块、第二参考延迟模块以及第一延迟模块。第一参考延迟模块延迟参考信号并产生第一参考延迟信号，且第二参考延迟模块依据参考控制信号以及第一参考延迟信号以延迟参考信号并产生第二参考延迟信号。第一延迟模块依据第一控制信号以及第二参考延迟信号以延迟第一输入信号并产生第一输出信号。
依据本发明的另一实施方式，延迟电路包含有参考延迟模块、第一延迟模块、第二延迟模块以及多工器。参考延迟模块用来延迟参考信号并产生参考延迟信号。第一延迟模块用来依据第一控制信号、参考信号以及参考延迟信号以延迟第一输入信号并产生第一输出信号。第二延迟模块用来依据第二控制信号、参考信号以及参考延迟信号以延迟第二输入信号并产生第二输出信号。多工器用来选择第一输出信号以及第二输出信号其中之一以输出。
依据本发明的另一实施方式，用来延迟信号的方法包含有：延迟参考信号并产生第一参考延迟信号；依据参考控制信号以及第一参考延迟信号以延迟参考信号并产生第二参考延迟信号；以及依据第一控制信号以及第二参考延迟信号以延迟第一输入信号并产生第一输出信号。
依据本发明的另一实施方式，用来延迟信号的方法包含有：延迟参考信号并产生参考延迟信号；依据第一控制信号、参考信号以及参考延迟信号以延迟第一输入信号并产生第一输出信号；依据第二控制信号、参考信号以及参考延迟信号以延迟第二输入信号并产生第二输出信号；以及输出第一输出信号和第二输出信号其中之一信号。
上述延迟电路以及延迟信号的方法通过产生的控制信号与参考信号来延迟输入信号，准确地计算了延迟量，并达到精确延迟输入信号的效果。
附图说明
图1为依据本发明一实施方式的延迟电路的示意图。
图2为第一延迟转换单元的示意图。
图3为第一粗延迟单元的示意图。
图4为第一细延迟单元的示意图。
图5为依据本发明另一实施方式的延迟电路的示意图。
具体实施方式
图1为依据本发明一实施方式的延迟电路100的示意图。延迟电路100包含有第一参考延迟模块140、第二参考延迟模块130以及第一延迟模块110。第一参考延迟模块140用来延迟参考信号RS_1并产生第一参考延迟信号DS_1。第二参考延迟模块130用来依据参考控制信号DC_C以及第一参考延迟信号DS_1以延迟参考信号RS_1并产生第二参考延迟信号DS_2。第一延迟模块110依据第一控制信号DC_1以及第二参考延迟信号DS_2以延迟第一输入信号SI_1并产生第一输出信号SO_1。
延迟电路100另包含有校正单元160，用来依据第一参考延迟信号DS_1以及第二参考延迟信号DS_2以产生参考校正信号(OSC_C或是MMC_C)来控制第二参考延迟模块130。也就是说，当延迟电路100开始操作时，参考粗延迟(rough delay)单元142以及参考细延迟(fine delay)单元136分别对参考信号RS_1进行延迟操作以分别产生第一参考延迟信号DS_1以及第二参考延迟信号DS_2。之后，校正单元160产生参考校正信号(OSC_C或是MMC_C)来校正参考细延迟单元136，以使得参考细延迟单元136与参考粗延迟单元142具有相同的延迟。
在此状况下，第二参考延迟模块130通过第一参考延迟模块140来进行校准，且为了达到好的校准效果，参考粗延迟单元142以及参考细延迟单元136所处理的参考信号RS_1为简单的周期性信号。
举例而言，当参考粗延迟单元142通过触发器(flip-flop)或是寄存器(register)来实作以产生‘1T’的目标延迟(T为基本单位延迟时间)，且参考细延迟单元136通过反相器(inverter)来实作以产生‘1T’的相同目标延迟时，用来产生‘1T’的目标延迟所需的反相器数量由第一参考延迟信号DS_1以及第二参考延迟信号DS_2之间的校正来决定。一般而言，参考粗延迟单元142所产生的单位延迟时间为时钟周期，且参考细延迟单元136所产生的单位延迟时间为电阻电容延迟(resistor-capacitor delay)时间，其中时钟周期会大于电阻电容延迟时间，因此，参考粗延迟单元142所产生的延迟(时钟周期)可以通过参考细延迟单元136所产生的延迟(电阻电容延迟)来精确地量测出来。
需注意的是，参考校正信号OSC_C以及MMC_C分别用来校正要进行处理的信号的偏移量(offset)以及失配(mismatch)，且参考控制信号DC_C用来选择偏移量校正或是失配校正。
在依据第一参考延迟模块140来校正第二参考延迟模块130的操作结束之后，第一延迟模块110开始延迟第一输入信号SI_1。校正单元160因此依据第二参考延迟信号DS_2以及第一输出信号SO_1以产生第一校正信号(OSC_1或是MMC_1)以控制第一延迟模块110。
当第一延迟模块110产生第一输出信号SO_1时，第二参考延迟模块130接收第一控制信号DC_1以及第一粗延迟信号SI_1’，其中第一控制信号DC_1用来控制参考细延迟单元136以延迟第一粗延迟信号SI_1’。也就是说，第二参考延迟单元130接收第一控制信号DC_1以延迟第一粗延迟信号SI_1’以产生第二参考延迟信号DS_2。同时，校正单元160继续使用相同的参考校正信号(OSC_C或是MMC_C)来控制第二参考延迟模块130，其中参考校正信号(OSC_C或是MMC_C)与先前依据第一参考延迟模块140来校正第二参考延迟模块130所使用的参考校正信号相同。
也就是说，当延迟电路100校正第一输入信号SI_1时，第二参考延迟模块130以及第一延迟模块110需要使用相同的控制信号(例如第一控制信号DC_1)以及相同的来源信号(例如第一粗延迟信号SI_1’)。
在延迟电路100中，多工器102以及104分别用来选择第一控制信号DC_1以及第一粗延迟信号SI_1’以输入至第二参考延迟模块130。第一粗延迟信号SI_1’由第一粗延迟单元114所产生，之后被输入至第二参考延迟模块130的参考细延迟单元136以及第一延迟模块110的第一细延迟单元116中。
为了延迟更多的输入信号，延迟电路100另包含有第二延迟模块120以依据第二控制信号DC_2以及第二参考延迟信号DS_2来延迟第二输入信号SI_2并产生第二输出信号SO_2。第二延迟模块120依据校正单元160所产生的第二校正信号(OSC_2或是MMC_2)来延迟第二输入信号SI_2。
第二输入信号SI_2的延迟(或是校正)操作与第一输入信号SI_1的延迟(或是校正)操作相似。此时，第二参考延迟模块130接收用以被参考细延迟单元136进行延迟操作的第二粗延迟信号SI_2’。第二粗延迟信号SI_2’由第二粗延迟单元124产生，之后输入至第二参考延迟模块130的参考细延迟单元136以及第二延迟模块120的第二细延迟单元126中。
需注意的是，因为第二参考延迟信号DS_2已经依据参考校正信号(OSC_C或是MMC_C)进行校正，因此当延迟第二输入信号SI_2时，第二参考延迟信号DS_2可以直接被用来校正第二输出信号SO_2。
详细解释图1所示的延迟电路100，第二参考延迟模块140包含有参考粗延迟单元142以及虚拟延迟单元(dummy delay unit)144。参考粗延迟单元142一般可以应用参考粗延迟(延迟量等于基本单位延迟时间T的N倍，N为整数)至参考信号RS_1以产生第一参考延迟信号DS_1。虚拟延迟单元144用以另外应用一延迟至参考信号RS_1以产生第一参考延迟信号DS_1，因此，大体上可以将第二参考延迟模块140与第一参考延迟模块130的延迟偏移量匹配。
除了参考细延迟单元136，第一参考延迟模块130另包含有参考延迟转换单元132。参考延迟转换单元132依据参考控制信号DC_C以及参考转换关系以产生用以输入至参考细延迟单元136中的参考细延迟控制信号FDC_C。参考细延迟控制信号FDC_C之后被用来控制参考细延迟单元136以应用参考延迟至第一参考信号RS_1中，并由此产生第二参考延迟信号DS_2。
在上述的参考转换关系中，假设第一延迟的延迟量为X1*T，其中T为基本单位延迟时间，X1为正数且包含第一部分X1a以及第二部分X1b。举例而言，第一部分X1a以及第二部分X1b分别为X1的整数部分以及小数部分。因此，参考转换关系通过参考细延迟单元136所使用的反相器数量与小数部分的值(X1b)的比值来进行调整。
相同地，第一延迟模块110以及第二延迟模块120分别包含有第一延迟转换单元112以及第二延迟转换单元122。第一延迟转换单元112以及第二延迟转换单元122的操作与参考延迟转换单元132的操作类似。此外，第一延迟转换单元112以及第二延迟转换单元122分别产生第一粗延迟控制信号RDC_1以及第二粗延迟控制信号RDC_2，以分别控制第一粗延迟单元114以及第二粗延迟单元124。
也就是说，第一延迟转换单元112依据第一控制信号DC_1以及参考转换关系以产生用以输入至第一细延迟单元116的第一细延迟控制信号FDC_1。之后，第一细延迟控制信号FDC_1用来控制第一细延迟单元116以应用延迟至第一粗延迟信号SI_1’以产生第一输出信号SO_1。同样地，第二延迟转换单元122也产生用以输入至第二细延迟单元126的第二细延迟控制信号FDC_2，至于相关的操作在此不再赘述。
延迟电路100还包含有相位侦测(phase detecting)模块150，用以比较第一参考延迟信号DS_1、第二参考延迟信号DS_2、第一输出信号SO_1以及第二输出信号SO_2中的两个信号，以产生表示这两个信号的差异的比较结果RS。之后校正单元160依据比较结果RS进行校正操作。
举例而言，当比较结果RS显示出第二参考延迟信号DS_2领先第一参考延迟信号DS_1时，校正单元160利用偏移量的参考校正信号OSC_C以控制参考细延迟单元136的延迟偏移量。理想上来说，当第一参考延迟信号DS_1的相位与第二参考延迟信号DS_2的相位大体匹配时进行此延迟(或是校正)操作。
在通过相位侦测模块150比较第一参考延迟信号DS_1以及第二参考延迟信号DS_2的模式中，校正单元160会产生参考校正信号(OSC_C或是MMC_C)。参考校正信号包含有偏移量校正信号OSC_C，用以调整参考细延迟单元136的偏移量；或是失配校正信号MMC_C，用以调整参考延迟转换单元132的参考转换关系。通过相位侦测模块150比较第二参考延迟信号DS_2和第一输出信号SO_1、以及比较第二参考延迟信号DS_2和第二输出信号SO_2的模式与比较第一参考延迟信号DS_1和第二参考延迟信号DS_2的模式相似，故于此不再赘述。
因此，延迟电路100可以应用于三种模式，此三种模式分别比较第一参考延迟信号DS_1与第二参考延迟信号DS_2、第二参考延迟信号DS_2与第一输出信号SO_1、以及第二参考延迟信号DS_2与第二输出信号SO_2。对每一种模式而言，均有两种校正可以选择(偏移量校正以及失配校正)。
在延迟电路100的操作期间，第一延迟模块110以及第二延迟模块120的操作并不会互相干扰，因此，延迟电路100可以进行在线校正。
延迟电路100可以应用于许多装置中。举例而言，延迟电路100可以用于光驱中，此时两个输入信号SI_1以及SI_2用于写入策略(write strategy，WSR)通道以控制光驱的激光二极管的写入功率，两个控制信号DC_1以及DC_2由光驱中的写入策略电路所产生以分别控制输入信号SI_1以及SI_2的延迟时间，且两个输出信号SO_1以及SO_2分别输出至写入策略通道中以控制激光二极管的写入功率。
图2为第一延迟转换单元112的示意图。如图2所示，第一延迟转换单元112包含乘法器206。
假设第一延迟的延迟量为X1*T，其中T为基本单位延迟时间，X1为正数且包含第一部分X1a以及第二部分X1b。举例而言，第一部分X1a以及第二部分X1b分别为X1的整数部分以及小数部分。因此，参考转换关系通过参考细延迟单元136所使用的反相器数量与小数部分的值(X1b)的比值来进行调整。其中DEL_1T代表延迟一个粗延迟(1T)所需的细延迟数量。
图3为第一粗延迟单元114的示意图。如图3所示，第一粗延迟单元114包含有多个触发器302以及多个多工器304、306与308。本领域的技术人员应可轻易地了解第一粗延迟单元114中电路元件的操作，故于此不再赘述。
图4为第一细延迟单元116的示意图。如图4所示，第一细延迟单元116包含有偏移量处理单元402以及细延迟处理单元404。偏移量处理单元402用来依据偏移量信号DDL_OFFSET来校正第一粗延迟信号SI_1’的延迟量。偏移量处理单元402为非必需(optional)的元件，也就是说，其可以从第一细延迟单元116中移除。细延迟处理单元404依据第一细延迟控制信号FDC_1以产生第一输出信号SO_1。
图5为依据本发明另一实施方式的延迟电路500的示意图。延迟电路500包含有参考延迟模块540、第一延迟模块510、第二延迟模块520以及多工器570。参考延迟模块540用来延迟参考信号RS_3并产生参考延迟信号DS_3。第一延迟模块510用来依据第一控制信号DC_3以延迟第一输入信号SI_3并产生第一输出信号SO_3。第二延迟模块520用来依据第二控制信号DC_4以延迟第二输入信号SI_4并产生第二输出信号SO_4。多工器570用来选择第一输出信号SO_3以及第二输出信号SO_4其中之一以输出至写入策略通道中。
需注意的是，参考延迟模块540、第一延迟模块510以及第二延迟模块520的实施方式分别与图1所示的第一参考延迟模块140、第一延迟模块110以及第二延迟模块120类似。也就是参考延迟模块540包含有参考粗延迟单元542以及虚拟延迟单元544，第一延迟模块510包含有第一延迟转换单元512、第一粗延迟单元514以及第一细延迟单元516，第二延迟模块520包含有第二延迟转换单元522、第二粗延迟单元524以及第二细延迟单元526。其余相关描述不再赘述。
此外，与图1所示的延迟电路100类似，延迟电路500也包含有相位侦测模块550，用以比较参考延迟信号DS_3、第一输出信号SO_3以及第二输出信号SO_4中的两个信号，以产生表示这两个信号的差异的比较结果RS。延迟电路500还包含有校正单元560，用来依据参考延迟信号DS_3以及第一输出信号SO_3以产生第一校正信号(OSC_3或是MMC_3)来控制第一延迟模块510。校正单元560还用来依据参考延迟信号DS_3以及第二输出信号SO_4以产生第二校正信号(OSC_4或是MMC_4)来控制第二延迟模块520。
当延迟电路500开始进行操作时，参考延迟模块540以及第一延迟模块510的第一细延迟单元516分别对参考信号RS_3进行延迟操作以分别产生参考延迟信号DS_3以及第一输出信号SO_3。因此，校正单元560产生第一校正信号(OSC_3或是MMC_3)来校正第一延迟模块510，以使得第一延迟模块510与参考延迟模块540具有相同的延迟。
在此状况下，第一延迟模块510通过参考延迟模块540来进行校准。因此，第一延迟模块510接收简单的周期性信号(参考信号RS_3)且由第一控制信号DC_3来控制。简单的周期性信号(参考信号RS_3)可避免第一延迟模块510与参考延迟模块540之间进行校准时被干扰。
在依据参考延迟模块540来校正(校准)第一延迟模块510的操作结束之后，第一延迟模块510依据第一控制信号DC_3以及第一校正信号(OSC_3或是MMC_3)开始延迟第一输入信号SI_3。同时，校正单元560继续使用相同的第一校正信号(OSC_3或是MMC_3)来控制第一延迟模块510，其中相同的第一校正信号(OSC_3或是MMC_3)为先前依据参考延迟模块540来校正第一延迟模块510时所使用的参考校正信号。因此，第一输出信号SO_3使用目标延迟来进行校正。
之后，第二延迟模块520校正第二输入信号SI_4以产生第二输出信号SO_4。此校正过程与第一输入信号SI_3的校正过程类似。也就是第二延迟模块520首先接收参考信号RS_3，其中参考信号RS_3根据与参考延迟模块540进行的校准操作而被校正，之后得到第二校正信号(OSC_4或是MMC_4)。之后第二延迟模块520利用第二校正信号(OSC_4或是MMC_4)来校正第二输入信号SI_4以产生第二输出信号SO_4。
在本实施方式中，若是第一延延迟模块510在进行校正，则多工器570选择第二延迟模块520的输出，反之若是第二延迟模块520在进行校正，则多工器570选择第一延迟模块510的输出。如此，同一时间就有一个延迟模块在做校正，另一个在做输出，这样便可达到在线校正的功能。
以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种延迟电路，包含有：
第一参考延迟模块，用来延迟参考信号并产生第一参考延迟信号；
第二参考延迟模块，用来依据参考控制信号以及该第一参考延迟信号以延迟该参考信号并产生第二参考延迟信号；以及
第一延迟模块，用来依据第一控制信号以及该第二参考延迟信号以延迟第一输入信号并产生第一输出信号。
2.如权利要求1所述的延迟电路，其特征在于，另包含有：
校正单元，用来依据该第一参考延迟信号以及该第二参考延迟信号以产生用来控制该第二参考延迟模块的参考校正信号。
3.如权利要求2所述的延迟电路，其特征在于，该校正单元依据该第二参考延迟信号以及该第一输出信号以产生用来控制该第一延迟模块的第一校正信号。
4.如权利要求1所述的延迟电路，其特征在于，当该第一延迟模块产生该第一输出信号时，该第二参考延迟模块接收该第一控制信号以产生该第二参考延迟信号。
5.如权利要求1所述的延迟电路，其特征在于，当该第一延迟模块产生该第一输出信号时，该第二参考延迟模块延迟第一粗延迟信号以产生该第二参考延迟信号。
6.如权利要求1所述的延迟电路，其特征在于，另包含有：
第二延迟模块，用来依据第二控制信号以及该第二参考延迟信号以延迟第二输入信号并产生第二输出信号。
7.一种延迟电路，包含有：
参考延迟模块，用来延迟参考信号并产生参考延迟信号；
第一延迟模块，用来依据第一控制信号、该参考信号以及该参考延迟信号以延迟第一输入信号并产生第一输出信号；
第二延迟模块，用来依据第二控制信号、该参考信号以及该参考延迟信号以延迟第二输入信号并产生第二输出信号；以及
多工器，用以选择该第一输出信号以及该第二输出信号其中之一以输出。
8.如权利要求7所述的延迟电路，其特征在于，另包含有：
校正单元，用来依据该参考延迟信号以及该第一输出信号以产生用来控制该第一延迟模块的第一校正信号。
9如权利要求8所述的延迟电路，其特征在于，该校正单元依据该参考延迟信号以及该第二输出信号来产生用来控制该第二延迟模块的第二校正信号。
10.如权利要求7所述的延迟电路，其特征在于，该第二延迟模块在产生该第二输出信号之前，接收用来被该参考延迟模块校正的该参考信号。
11.一种用来延迟信号的方法，包含有：
延迟参考信号并产生第一参考延迟信号；
依据参考控制信号以及该第一参考延迟信号以延迟该参考信号并产生第二参考延迟信号；以及
依据第一控制信号以及该第二参考延迟信号以延迟第一输入信号并产生第一输出信号。
12.如权利要求11所述的用来延迟信号的方法，其特征在于，另包含有：
依据该第一参考延迟信号以及该第二参考延迟信号以产生参考校正信号来控制延迟该参考信号且产生该第二参考延迟信号。
13.如权利要求12所述的用来延迟信号的方法，其特征在于，另包含有：
依据该第二参考延迟信号以及该第一输出信号以产生第一校正信号来控制延迟该第一输入信号且产生该第一输出信号。
14.如权利要求11所述的用来延迟信号的方法，其特征在于，当该第一输入信号被进行延迟操作以产生该第一输出信号时，该方法另包含有：
依据该第一控制信号以产生该第二参考延迟信号。
15.如权利要求11所述的用来延迟信号的方法，其特征在于，当该第一输入信号被进行延迟操作以产生该第一输出信号时，该方法另包含有：
延迟第一粗延迟信号以产生该第二参考延迟信号。
16.如权利要求11所述的用来延迟信号的方法，其特征在于，另包含有：
依据第二控制信号以及该第二参考延迟信号以延迟第二输入信号并产生第二输出信号。
17.一种用来延迟信号的方法，包含有：
延迟参考信号并产生参考延迟信号；
依据第一控制信号、该参考信号以及该参考延迟信号以延迟第一输入信号并产生第一输出信号；
依据第二控制信号、该参考信号以及该参考延迟信号以延迟第二输入信号并产生第二输出信号；以及
输出该第一输出信号以及该第二输出信号其中之一信号。
18.如权利要求17所述的用来延迟信号的方法，其特征在于，另包含有：
依据该参考延迟信号以及该第一输出信号以产生第一校正信号来控制延迟该第一输入信号且产生该第一输出信号。
19.如权利要求18所述的用来延迟信号的方法，其特征在于，另包含有：
依据该参考延迟信号以及该第二输出信号以产生第二校正信号来控制延迟该第二输入信号且产生该第二输出信号。
20.如权利要求17所述的用来延迟信号的方法，其特征在于，另包含有：
在产生该第二输出信号之前，接收用来被该参考延迟信号校正的该参考信号。
CNA2008101329400A 2008-02-19 2008-07-02 延迟电路以及延迟信号的方法 Pending CN101515797A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/033,018 US20090207901A1 (en) 2008-02-19 2008-02-19 Delay circuit and method capable of performing online calibration
US12/033,018 2008-02-19

Publications (1)

Publication Number Publication Date
CN101515797A true CN101515797A (zh) 2009-08-26

Family

ID=40955078

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101329400A Pending CN101515797A (zh) 2008-02-19 2008-07-02 延迟电路以及延迟信号的方法

Country Status (3)

Country Link
US (1) US20090207901A1 (zh)
CN (1) CN101515797A (zh)
TW (1) TW200937865A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013056398A1 (en) * 2011-10-21 2013-04-25 Telefonaktiebolaget L M Ericcson (Publ) Methods, processing device, computer programs, computer program products and antenna apparatus for calibration of antenna apparatus
CN103457581A (zh) * 2012-05-31 2013-12-18 晨星软件研发(深圳)有限公司 时钟脉冲信号与数据信号的边缘对准方法与相关装置
CN107566011A (zh) * 2016-06-30 2018-01-09 晨星半导体股份有限公司 回波消除电路、用于数字通信系统的接收器及回波消除方法
CN109799450A (zh) * 2018-12-27 2019-05-24 大唐微电子技术有限公司 一种逻辑电路延迟差异比较装置和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211812B1 (en) * 1982-12-10 2001-04-03 Alliedsignal Inc. Quiet radar method and apparatus
DE69130043T2 (de) * 1990-09-18 1999-04-15 Fujitsu Ltd Elektronische Anordnung mit einem Bezugsverzögerungsgenerator
US5581517A (en) * 1994-08-05 1996-12-03 Acuson Corporation Method and apparatus for focus control of transmit and receive beamformer systems
US5731726A (en) * 1995-05-25 1998-03-24 Hughes Electronics Controllable precision on-chip delay element
US6025745A (en) * 1997-06-24 2000-02-15 Digital Equipment Corporation Auto-calibrating digital delay circuit
US5838600A (en) * 1997-08-18 1998-11-17 Thomson Consumer Electronics DC gain invariant filter implementation
US5926047A (en) * 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6282210B1 (en) * 1998-08-12 2001-08-28 Staktek Group L.P. Clock driver with instantaneously selectable phase and method for use in data communication systems
US6157231A (en) * 1999-03-19 2000-12-05 Credence System Corporation Delay stabilization system for an integrated circuit
US6445661B1 (en) * 1999-08-11 2002-09-03 Oak Technology, Inc. Circuit, disk controller and method for calibrating a high precision delay of an input signal
US6529571B1 (en) * 1999-09-28 2003-03-04 National Semiconductor Corporation Method and apparatus for equalizing propagation delay
US6721114B1 (en) * 2001-05-09 2004-04-13 Marvell International, Ltd. Precompensation circuit for magnetic recording
US6671652B2 (en) * 2001-12-26 2003-12-30 Hewlett-Packard Devlopment Company, L.P. Clock skew measurement circuit on a microprocessor die
US7003686B2 (en) * 2002-05-20 2006-02-21 Hitachi Ltd. Interface circuit
TWI233107B (en) * 2002-11-08 2005-05-21 Mediatek Inc Full digital fine-delay signal generator
US20060158360A1 (en) * 2003-06-18 2006-07-20 Koninklijke Philips Electronics N.V. Digital to analog converter
US6812760B1 (en) * 2003-07-02 2004-11-02 Micron Technology, Inc. System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits
US7304883B2 (en) * 2004-06-09 2007-12-04 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7539078B2 (en) * 2006-08-22 2009-05-26 Atmel Corporation Circuits to delay a signal from a memory device
US8301790B2 (en) * 2007-05-30 2012-10-30 Randy Morrison Synchronization of audio and video signals from remote sources over the internet
KR100892646B1 (ko) * 2007-07-13 2009-04-09 주식회사 하이닉스반도체 반도체 메모리 장치의 로컬 스큐 감지회로
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013056398A1 (en) * 2011-10-21 2013-04-25 Telefonaktiebolaget L M Ericcson (Publ) Methods, processing device, computer programs, computer program products and antenna apparatus for calibration of antenna apparatus
CN103457581A (zh) * 2012-05-31 2013-12-18 晨星软件研发(深圳)有限公司 时钟脉冲信号与数据信号的边缘对准方法与相关装置
CN103457581B (zh) * 2012-05-31 2016-12-14 晨星软件研发(深圳)有限公司 时钟脉冲信号与数据信号的边缘对准方法与相关装置
CN107566011A (zh) * 2016-06-30 2018-01-09 晨星半导体股份有限公司 回波消除电路、用于数字通信系统的接收器及回波消除方法
CN109799450A (zh) * 2018-12-27 2019-05-24 大唐微电子技术有限公司 一种逻辑电路延迟差异比较装置和方法
CN109799450B (zh) * 2018-12-27 2021-01-12 大唐微电子技术有限公司 一种逻辑电路延迟差异比较装置和方法

Also Published As

Publication number Publication date
TW200937865A (en) 2009-09-01
US20090207901A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
US9030242B2 (en) Data output timing control circuit for semiconductor apparatus
KR100868014B1 (ko) 듀티 사이클 보정 회로 및 그 제어 방법
US8373462B2 (en) Delay lock loop and delay lock method
CN104135256A (zh) 一种带自校准功能的延时采样电路
US8552781B2 (en) Digital quadrature phase correction
US9727674B2 (en) Method of operating simulator compensating for delay and device for performing the same
US9058789B2 (en) Synchronous processing system and semiconductor integrated circuit
US8004336B2 (en) Semiconductor memory device and method for operating the same
US8736339B2 (en) Clock distribution circuit and method of forming clock distribution circuit
CN101515797A (zh) 延迟电路以及延迟信号的方法
CN103051337B (zh) 占空比校正装置及相关方法
CN105680818A (zh) 一种芯片片上电阻自校正电路及方法
JP2003216269A (ja) 半導体装置
CN105406838A (zh) 数字倍频电路及修正时钟占空比的方法
CN115412064A (zh) 延时调制电路、方法、芯片及服务器
US8542049B1 (en) Methods and delay circuits for generating a plurality of delays in delay lines
US20070258293A1 (en) Data output circuit for semiconductor memory apparatus
US11025239B2 (en) Static compensation of an active clock edge shift for a duty cycle correction circuit
JP2000091506A (ja) 半導体集積回路
US6759885B2 (en) Self-calibrating clock generator for generating process and temperature independent clock signals
US8710892B2 (en) Clock distribution circuit
CN206820737U (zh) 一种数模转换器的时序矫正数字电路
US20060214709A1 (en) Circuit arrangement for generating a synchronization signal
US20080272817A1 (en) Integrated Circuit on a Semiconductor Chip with a Phase Shift Circuit and a Method for Digital Phase Shifting
CN116991227A (zh) 一种获取高精度信号的装置、SoC芯片以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090826