TW200937865A - Delay circuit and method to delay a signal - Google Patents
Delay circuit and method to delay a signal Download PDFInfo
- Publication number
- TW200937865A TW200937865A TW097125228A TW97125228A TW200937865A TW 200937865 A TW200937865 A TW 200937865A TW 097125228 A TW097125228 A TW 097125228A TW 97125228 A TW97125228 A TW 97125228A TW 200937865 A TW200937865 A TW 200937865A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- delay
- delaying
- module
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000001934 delay Effects 0.000 claims abstract description 12
- 230000003111 delayed effect Effects 0.000 claims abstract description 7
- 239000013643 reference control Substances 0.000 claims abstract description 7
- 238000012937 correction Methods 0.000 claims description 47
- 238000006243 chemical reaction Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 102100025238 CD302 antigen Human genes 0.000 description 1
- 101100273718 Homo sapiens CD302 gene Proteins 0.000 description 1
- 101100496109 Mus musculus Clec2i gene Proteins 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 101150012655 dcl1 gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Pulse Circuits (AREA)
Description
200937865 九、發明說明: 【發明所屬之技術領域】 尤指一種可以進行線上 本發明係有關於㈣電路及其方法, 校正的延遲電路。 【先前技術】 時序控制是-種具有多種應用的重要技術,舉例而言,此技 ❹二^彻來正確地㈣轉峨之上升邊緣以及下降邊緣的發 ^間’以驅動雷射二極體在光碟片上寫入資料。 -般而言,時序控制包含有應用延遲操作至輸人訊號以產生 ,出峨’其中延遲操作_驗合邏輯來達成。然而,此方法 電路设计階段難以準確計算延遲量,此外,延遲量亦會因為製 程、溫度以及供應電_變異而有所變動,因此,提出一種可以 ❹精確地雜人訊舰料__方式是必需的課題。 【發明内容】 為解決上述無法精確地將輸人訊號輯所料_問題,本 發明提出複數種延遲電路以及延遲訊號的方法,可以精確地延 輸入訊號。 依據本發明之一實施例,延遲電路包含有第一參考延遲模 組、第二參考延遲模組以及第-延賴組。第—參考延遲模_ 200937865 遲參考訊號並產生第一參考延遲訊號,且第二參考延遲模組依據 參考控制訊號以及第一參考延遲訊號以延遲參考訊號並產生第二 參考延遲訊號。第一延遲模組依據第一控制訊號以及第二參考延 遲訊號以延遲第一輸入訊號並產生第一輸出訊號。 依據本發明之另一實施例,延遲電路包含有參考延遲模組、 第一延遲模組、第二延遲模組以及多工器。參考延遲模組係用來 ❸ 延遲參考訊號並產生參考延遲訊號。第一延遲模組係用來依據第 控制§fl號、參考訊號以及參考延遲訊號以延遲第一輸入訊號並 產生第一輸出訊號。第二延遲模組係用來依據第二控制訊號、參 考訊號以及參考延遲訊號以延遲第二輸入訊號並產生第二輸出訊 號。多工器係用來選擇第一輸出訊號以及第二輸出訊號其中之一 以輸出。 @ 依據本發明之另一實施例,用來延遲訊號的方法包含有:延 遲參考訊號並產生第一參考延遲訊號;依據參考控制訊號以及第 —參考延遲訊號以延遲參考訊號並產生第二參考延遲訊號;以及 依據第一控制訊號以及第二參考延遲訊號以延遲第一輸入訊號並 產生第一輸出訊號。 依據本發明之另一實施例,用來延遲訊號的方法包含有:延 遲參考訊號並產生參考延遲訊號;依據第一控制訊號、參考訊號 以及參考延遲訊號以延遲第一輸入訊號並產生第一輸出訊號;依 200937865 據第一控制訊號、參考訊號以及參考延遲訊號以延遲第二輸入訊 號並產生第二輸出訊號;以及輸出第一輸出訊號以及第二輸出訊 號其中之一訊號。 上述延遲電路以及延遲訊號的方法藉由産生的控制信號與參 考#號來延遲輸入信號,準確地計算了延遲量,並達到精確延遲 輸入§凡5虎的效果。 Ο 【實施方式】 第1圖為依據本發明一實施例之延遲電路100的示意圖。延 遲電路100包含有第一參考延遲模組140、第二參考延遲模組13〇 以及第一延遲模組110。第一參考延遲模組14〇係用來延遲參考訊 號RS一 1並產生第一參考延遲訊號dsj。第二參考延遲模組13〇 係用來依據參考控制訊號DC—C以及第一參考延遲訊號DSj以延 遲參考訊號RS一1並產生第二參考延遲訊號DS—2。第一延遲模組 ❹110係依據第一控制訊?虎DC—1以及第三參考延遲訊號Ds—2以延 遲第一輸入訊號SI一 1並產生第一輸出訊號s〇j。 延遲電路100 S包含有校正私跡用來依據第一參考延遲 讯號DS一1以及第二參考延遲訊號DS 2以產生來 ⑽―C或是MMC一C)來控制第二參考延遲模組 延遲電路觸開始操作時,參考粗延遲(r〇ughdday)單元142田 以及參考細延遲(fine delay)單元136分別對參考訊號⑷進行 8 200937865 延遲操作以分別產生第—參考延遲訊號DSj以及第二參考延遲 訊號DS—2。之後,校正單元10〇產生參考校正訊號(〇sc—c或 是MMC—C)來校正參考細延遲單元136,以使得參考細延遲單元 I36與參考粗延遲單元M2具有相同的延遲。 在此狀況下,第二參考延遲模組削係藉由第一參考延賴 ’且H0來進行权準’且為了達到好的校準效果,參考粗延遲單元 ❾ X及參考細延遲單70 136所處理的參考訊號RS—1應為簡單的 週期性訊號。 曰暫=言’當參考粗延遲單元142藉由正反器⑽Ρ·Ρ)或 ==喻e〇來實作叫生‘1Τ,的目標延遲(τ為基本單位 以產^Γ),’、且參考細延遲單元136 #由反向器 (invert:)來實作 向=:同T遲時’用來產生‘™標延遲所減 此遲訊號DS—1以及第二參考延遲訊號 的單/又正來决疋。—般而言,參考粗延遲單元142所產生 脈週期會大㈣遲(resl秦capacitor delay),其中時 產生的延遲(時脈週參考粗咖 延遲(一遲)來::=延遲單元136所產生的 需注意的是,參考校正訊號⑽一C以及顧C—C係分別用來 200937865 校^進彳伽之訊伽_(Qffset)⑽秘配㈤喊以 且,考控制喊DC 一 C係用來選擇偏移量校正或是不匹配校正。 在依據第—參考延遲模組⑽來校正第二參考延遲模組13〇 的㈣結束之後,第一延遲模組開始延遲第-輸入訊號SIJ。 =正早το 160因此依據第二參考延遲訊號ds—2以及第一輸出訊號 J以產生第-权正訊號(〇sc—j或是mmc—^以控制第一延 0 遲模組110。 田第延遲模'组110產生第一輸出訊號SO—1時’第二參考延 遲模組130接收第一控制訊號DCL1以及第一粗延遲訊號, 其中第-控制訊號DC」係用來控制參考細延遲單元i36以延遲 第粗延遲讯號SI一1,。亦即,第二參考延遲單元π〇接收第一控 制訊號DC—1以延遲第一粗延遲訊號…,以產生第二參考延遲訊 珍號DS—2。同日t ’权正單元16〇繼續使用相同的參考校正訊號 (0SC—C或疋MMC—C)來控制第二參考延遲模組13〇,其中參 考权正訊號(0SC-C或是刪C_C)係與先前依據第一參考延遲 模組140來校正第二參考延遲模組⑽時所使用的參考校正訊號 相同。 亦即,當延遲電路100校正第一輸入訊號SIJ時,第二參考 延遲模組130以及第一延遲模組11〇需要使用相同的控制訊號(亦 即第控制讯號DC—1 )以及相同的來源訊號(亦即第一粗延遲訊 10 200937865 號 SI—Γ)。 在延遲電路100中,多工器102以及104係分別用來選擇第 一控制訊號DC—1以及第一粗延遲訊號SI一 1’以輸入至第二來考延 .遲模組130。第一粗延遲虎SI_1 ’係由第一粗延遲單元114所產 生,之後被輸入至第二參考延遲模組130之參考細延遲單元 以及第一延遲模組11〇之第一細延遲單元116中。 〇 為了延遲更多的輸入訊號,延遲電路100另包含有第二延遲 模、’且120以依據苐一控制sK?虎DC一2以及第二參考延遲訊號d§ 2 來延遲第二輸入訊號SI—2並產生第二輸出訊號S〇—2。第二延遲 模組120依據校正單元ι60所產生的第二校正訊號(〇sc—2或是 MMC—2)來延遲第二輸入訊號si__2。 第二輸入訊號SI-2的延遲(或是校正)操作與第一輸入訊號 SI—1的延遲(或是校正)操作相似。此時,第二參考延遲模組 接收用以齡考細稍單元136進行輯操作之第二粗延遲訊號 SI-2’。第二粗延遲訊號SI一2,係由第二粗延遲單元124產生,之後 輸入至第二參考延遲模組130之參考細延遲單元136以及第二延 遲模組120之第二細延遲單元126中。 需注意的是’目為第二參考親峨Ds—2已經依據參考校正 、訊號(OSC—C或是MMC_C)進行校正,因此當延遲第二輸入訊 11 200937865 號SI—2 a夺’第二參考延遲訊號Ds—2可以直接被用來校正 出訊號S〇_2。 入雜解釋第i騎示之㈣f路·,第二參考延遲模組⑷ 包3有參考粗延遲單元142以及虛擬延遲單元(dummy delay unit) I44參考粗延遲單元⑷一般可以應用參考粗延遲(延遲量等於 基本早位延遲時間Τ的N倍,N為整數)至參考訊號RSJ以產 Ο 生第參考延遲訊號DSJ。虛擬延遲單元144係用以另外應用一 k遲至參考訊號把―i以產生第一參考延遲訊號ds—上,因此,大 體上可以將第二參考延遲模組14〇與第一參考延遲模組13〇的延 遲偏移量匹配。 除了參考細延遲單元136,第一參考延遲模組13〇另包含有參 考延遲轉換單元m。參考延遲轉換單元m依據參考控制訊號 ❹ C-C以及參考轉換關係以產生用以輸入至參考細延遲單元I% 中之參考細延遲控制訊號FDC一C。參考細延遲控制訊號FDC_C 之後被用來控制參考細延遲單元136以應用參考延遲至第一參考 讯號RS一1中,並由此產生第二參考延遲訊號ds_2。 在上述的參考轉換關係中’假設第一延遲的延遲量為χΐ*τ, 其中τ為基本單位延遲時間,X1為正數且具有第一部分Xla以及 第一部分Xlb。舉例而言,第一部分xia以及第二部分分別 • 為X1的整數部分以及小數部分。因此’參考轉換關係係藉由參考 12 200937865 細延遲單το 136所使用的反向器數量與小數部分的值(xlb)的比 值來進行調整。 相同地,第一延遲模組110以及第二延遲模組12〇分別包含 有第一延遲轉換單元112以及第二延遲轉換單元122。第一延遲轉 換單元112以及第二延遲轉換單元122的操作與參考延遲轉換單 凡132的操作類似。此外,第一延遲轉換單元112以及第二延遲 ❹轉換單元122分別產生第一粗延遲控制訊號肋(:—1以及第二粗延 遲控制訊號RDC—2 ’以分別㈣第一粗延遲單元114以及第二粗 延遲單元124。 亦即,第一延遲轉換單元112依據第一控制訊號]〇(:_ _1以及 參考轉換關係以產生用以輸入至第一細延遲單元116之第一細延 遲控制訊號FDC-1。之後,第一細延遲控制訊號FDC_1係用來控 ❹制第—細延遲單元116以應用延遲至第一粗延遲訊號§1」,以產生 第一輪出訊號so_i。同樣地,第二延遲轉換單元122亦產生用以 輪入至第二細延遲單元126之第二細延遲控制訊號FDC_2,至於 相關的操作在此不再贅述。 延遲電路100亦包含有相位偵測(phase細⑽㈣)模組150 , 用以比較第一參考延遲訊號DS—1、第二參考延遲訊號DS—2、第 一輪出訊號SO—1以及第二輸出訊號S0一2中之兩個訊號,以產生 • 表示這兩個訊號之差異的比較結果RS。之後校正單元16〇依據比 13 200937865 較結果Rs進行校正操作。 先第-參考_ w DS7=S顯不出第二參考延遲訊號Ds-2領 正訊號單元湖利用偏移量之參考校 .^ — 市·^考細延遲早元130的延遲偏移量。理相 ’ 此延遲(或疋校正)操作係當第—參考延遲訊號DSj之相 立一第一參考延遲峨Ds—2之她大體匹配時進行操作。
_在藉由相位偵測模組15〇比較第一參考延遲訊號心以及第 4考延遲訊號Ds_2賴式巾,校正單元會產生參考校正訊 虎(OSC一C或是MMC_C )。參考校正訊號包含有偏移量校正訊號 〇sc_c ’用以調整參考細延遲單元136之偏移量;或是不匹配校 正Λ唬MMC—c,用以調整參考延遲轉換單元132之參考轉換關 係。藉由相位偵測模組150比較第二參考延遲訊號0!5一2以及第一 輸出讯號S0J、以及比較第二參考延遲訊號DS—2以及第二輸出 汛號SO—2的模式與比較第一參考延遲訊號dsj以及第二參考延 遲訊號DS__2的模式相似,故於此不再贅述。 因此,延遲電路100可以應用於三種模式’此三種模式分別 比較第一參考延遲訊號DS_1與第二參考延遲訊號DS—2、第二參 考延遲訊號DS—2與第一輸出訊號S0__1、以及第二參考延遲訊號 DS—2與第一輸出訊號S0_2。對母一種模式而言’均有兩種校正 可以選擇(偏移量校正以及不匹配校正)。 200937865 在延遲電路100的操作期間,第一延遲模組1丨0以及第二延 遲模組120的操作並不會互相干擾,因此,延遲電路1〇〇可以進 行線上校正。 延遲電路100可以應用於許多裝置中。舉例而言,延遲電路 100可以用於光碟機中,此時兩個輸入訊號SIJ以及SI—2係用於 ❹ 寫入策略(write strategy,WSR)通道以控制光碟機之雷射二極體 的寫入功率,兩個控制訊號DC—1以及DC一2係由光碟機中之寫入 朿略電路所產生以分別控制輪人訊號Si—i以及si—2的延遲時間, 且兩個輸出訊號SO—ΐα及so—2分別輸出至寫入策略通道中以控 制雷射二極體的寫入功率。 " ^第2圖為第—延遲轉換單元112的示意圖。如第2圖所示, ^延遲轉換單元112包含乘法器施。假設第—延遲的延遲量為 X1*T’其中τ為基本單位延遲時間,幻為正數且具有第一部分 他以及第二部分Xlb。舉例而言,第—部分咖以及第二部分 X1的整數部分以及小數部分。因此,參考轉換關係係 、田^遲單疋136所使用的反向器數量與小數部分的值 所触触縣進行驢。其巾肌―1T代表延遲—個粗延遲⑼ 所須的細延遲數量。 。如第3圖所示,第 第3圖為第—粗延遲單S 114的示意圖 15 200937865 一粗延遲單元Π4包含有複數個正反器3〇2以及複數個多工器 304、306與308。習知此技藝者應可輕易地了解第一粗延遲單元 114中電路元件的操作,故於此不再贅述。 第4圖為第一細延遲單元116的示意圖。如第4圖所示,第 一細延遲單元116包含有偏移量處理單元402以及細延遲處理單 元404。偏移量處理單元4〇2係用來依據偏移量訊號 〇 來杈正第一粗延遲訊號SIJ,的延遲量。偏移量處理單元402係為 非必需(optional)的元件,亦即可以從第一細延遲單元116中移 除。細延遲處理單元404依據第一細延遲控制訊號FDCJ以產生 第一輸出訊號SO_l。 第5圖為依據本發明另一實施例之延遲電路5〇〇的示意圖。 延遲電路500包含有參考延遲模組54〇、第一延遲模組51〇、第二 ❹延遲模組520以及多工器570。參考延遲模組540係用來延遲參考 訊號RS—3並產生參考延遲訊號DS_3。第一延遲模組51〇係用來 依據第一控制訊號DC一3以延遲第一輸入訊號SI—3並產生第一輸 出訊號SO一3。第二延遲模組520係用來依據第二控制訊號DC_4 以延遲第二輸入訊號SI—4並產生第二輸出訊號s〇_心多工器570 係用來選擇第一輸出訊號S0_3以及第二輸出訊號s〇—4其中之一 以輸出至寫入策略通道中。 的注思的疋,參考延遲模組540、第一延遲模組51 〇以及第二 16 200937865 延遲模組520的實施方式分別與第1圖所示之第一參考延遲模組 140、第一延遲模組11〇以及第二延遲模組12〇類似。亦即參考延 遲模組540包含有參考粗延遲單元542以及虛擬延遲單元544,第 一延遲模組510包含有第一延遲轉換單元512、第一粗延遲單元 514以及第一細延遲單元516,第二延遲模組520包含有第二延遲 轉換單元522、第二粗延遲單元524以及第二細延遲單元526。其 餘相關描述不再贅述。 ❹ 此外’與弟1圖所示之延遲電路類似’延遲電路5〇〇亦 包含有相位偵測模組550,用以比較參考延遲訊號Ds—3、第一輸 出訊號SO—3以及第二輸出訊號S0_4中之兩個訊號,以產生表示 這兩個訊號之差異的比較結果!^。延遲電路5〇〇亦包含有校正單 元560,用來依據參考延遲訊號仍―3以及第一輸出訊號s〇」以 產生第一权正讯號(OSC—3或是MMC_3 )來控制第一延遲模組 ❹ 510。校正單元560亦用來依據參考延遲訊號DS—3以及第二輸出 Λ號SO—4以產生第一校正§fl號(〇SC_4或是MMC—4 )來控制第 二延遲模組520。 當延遲電路5〇〇開始進行操作時,參考延遲模組MO以及第 -延遲模組510之第-細延遲單元5!6分別對參考訊號rs—3進行 延遲操作以分別產生參考延遲訊號DS」以及第—輸出訊號 SO—3。因此,校正單元56〇產生第一校正訊號(〇sc」或是 MMC」)來校正第一延遲模組51〇,以使得第一延遲模組別與 17 200937865 參考延遲模組540具有相同的延遲。 在此狀況下,第一延遲模組51〇係藉由參考延遲模組54〇來 進行校準。因此,第一延遲模組51〇接收簡單的週期性訊號(參 考訊號RS—3)且由第一控制訊號DC—3來控制。簡單的週期性訊 號(參考號RS—3 )可避免第一延遲模組51〇與參考延遲模組 之間進行校準時被干擾。 ❹ ❹ 在依據參考延遲模組MO來校正(校準)帛一延遲模组训 的操作結束之後,第一延遲模組训依據第一控制訊號DC」以 及第-校正職(〇SC—3或是MMC—3)開錢遲第—輸入訊號 SL曰3。同日守’校正單元560繼續使用相同的第一校正訊號⑽C—: 或疋顧C—3)來控娜—延賴組別,其巾相同的第—校正气 ^⑽C—3献MMC—3)彳_前爾參輕賴_來校 第一延遲模組510時所使用的參考校正訊號。因此,第 讯號SO_3係使用目標延遲來進行校正。 ’ 輪出w 第二輸入訊號SL4以產生 类t Γ此校正過程係與第一輸入訊號w的校㈣ =R,、即弟二延遲模組520首先接收參考訊號RS 3,幹 後仔到紅校正峨(OSC—4或是MMC—4) 52〇利用第二校正訊號(osc—4或是MMc—4)來校綠延^ 18 200937865 號SI一4以產生第二輪出訊號s〇 4 即在本貫施例中,若是第一延遲模組51〇在進行校正工 态570選擇第二延遲模組52〇之輸 、 /、隹―日丨丨夕 』出反之右疋第—延遲模組520 ^ 工器570選擇第一延遲模組之輪出,如此 同-日截有-個延遲模組在做校正,另一個 可達到線上校正之功能。 &樣使 Ο 以上所祕為本伽之較佳實關’驗本發日种請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。明 & 【圖式簡單說明】 第1圖為依據本發明一實施例之延遲電路的示意圖。 第2圖為第一延遲轉換單元的示意圖。 第3圖為第一粗延遲單元的示意圖。 第4圖為第一細延遲單元的示意圖。 第5圖為依據本發明另一實施例之延遲電路的示意圖。 【主要元件符號說明】 100、500 延遲電~~ 102、104、304、306、308、570 多工器—'-- 110、510 第一延遲模組 112 、 512 第一延 19 200937865 114 、 514 第一粗延遲單元 116 、 516 第一細延遲單元 120 、 520 第二延遲模組 122 ' 522 第二延遲轉換單元 124 、 524 第二粗延遲單元 126 、 526 第二細延遲單元 130 第二參考延遲模組 132 參考延遲轉換單元 136 參考細延遲單元 140 第一參考延遲模組 142 、 542 參考粗延遲單元 144 、 544 虛擬延遲單元 150、550 相位偵測模組 160、560 校正單元 206 乘法器 302 正反器 402 偏移量處理單元 404 細延遲處理單元 540 參考延遲模組 20
Claims (1)
- 200937865 十、申請專利範圍: 1. 一種延遲電路,包含有: 一第一參考延遲模組’用來延遲一參考訊號並產生一第一參考 延遲訊號; -第二參考延賴組,縣依據—參考控制訊號以及該第一參 考延遲訊號以延遲該參考訊號並產生一第二參考延遲訊 號;以及 ❿ 一第一延遲模組’用來依據一第一控制訊號以及該第二參考延 遲δίΐ號以延遲一苐一輸入訊號並產生一第一輸出訊號。 2. 如申請專利範圍第1項所述之延遲電路,另包含有: 一校正單元,用來依據該第一參考延遲訊號以及該第二參考延 遲訊號以產生用來控制該第二參考延遲模組之一參考校 正訊號。 3. 如申請專利範圍第2項所述之延遲電路,其中該校正單元依據 該第二參考延遲訊號以及該第一輸出訊號以產生用來控制該 第一延遲模組之一第一校正訊號。 4. 如申請專利範圍第丨項所述之延遲電路,其中當該第一延遲模 組產生該第一輸出訊號時,該第二參考延遲模組接收該第一控 制訊號以産生該第二參考延遲訊號。 21 200937865 5.如申請專利範圍第4項所述之延遲電路,其中當該第一延遲模 組產生該第一輸出訊號時’該第二參考延遲模組延遲一第一粗 延遲讯號以產生該第二參考延遲訊號。 6·如申請專利範圍第1項所述之延遲電路,另包含有: 一第二延遲模組’用來依據一第二控制訊號以及該第二參考延 遲訊號以延遲一第二輸入訊號並產生一第二輸出訊號。 7_ —種延遲電路,包含有: 一參考延遲模組,用來延遲一參考訊號並產生一參考延遲訊 號; 一第一延遲模組,用來依據一第一控制訊號、該參考訊號以及 該參考延遲訊號以延遲一第一輸入訊號並產生一第一輸 出訊號; 一第二延遲模組,用來依據一第二控制訊號、該參考訊號以及 該參考延遲訊號以延遲一第二輸入訊號並產生—第二輸 出訊號;以及 一多工器,用以選擇該第一輸出訊號以及該第二輸出訊號其中 之一以輸出。 8.如申請專利範圍第7項所述之延遲電路,另包含有: 一校正單元’用來依據該參考延遲訊號以及該第一輪出訊號以 產生用來控制該第一延遲模組之一第一校正訊就。 22 200937865 9. 如申請專利範圍第8項所述之延遲電路,其中該校正單元依據 該參考延遲訊號以及該第二輸出訊號來產生用來控制該第二 延遲模組之一第二校正訊號。 10. 如申請專利範圍第7項所述之延遲電路,其中該第二延遲模組 在產生έ亥第一輸出訊號之前’接收用來被該參考延遲模組校正 之該參考訊號。 11. 一種用來延遲訊號的方法,包含有: 延遲一參考訊號並產生一第一參考延遲訊號; 依據一參考控制訊號以及該第一參考延遲訊號以延遲該參考 訊號並產生一第二參考延遲訊號;以及 依據一第一控制訊號以及該第二參考延遲訊號以延遲一第— 輸入訊號並產生一第一輸出訊號。 12. 如申請專利範圍第η項所述之用來延遲訊號的方法,另包含 有: 依據該第一參考延遲訊號以及該第二參考延遲訊號以產生— 參考校正訊號來控制延遲該參考訊號且產生該第二參考 延遲訊號。 13. 如申凊專利範圍第12項所述之用來延遲訊號的方法’另包含 23 200937865 有: 依據該第二參考延遲訊號以及該第一輸出訊號以產生一第一 校正訊號來控制延遲該第一輸入訊號且產生該第一輸出 訊號。 14. 如申請專利範圍第11項所述之用來延遲訊號的方法,其中當 該第一輸入訊號被進行延遲操作以產生該第一輸出訊號時,該 0 方法另包含有: 依據該第一控制訊號以産生該第二參考延遲訊號。 15. 如申請專利範圍第11項所述之用來延遲訊號的方法,其中當 該第一輸入訊號被進行延遲操作以產生該第一輸出訊號時,該 方法另包含有: 延遲一第一粗延遲訊號以產生該第二參考延遲訊號。 16. 如申請專利範圍第11項所述之用來延遲訊號的方法,另包含 有: 依據一第二控制訊號以及該第二參考延遲訊號以延遲一第二 輸入訊號並產生一第二輸出訊號。 17. —種用來延遲訊號的方法,包含有: 延遲一參考訊號並產生一參考延遲訊號; 依據一第一控制訊號、該參考訊號以及該參考延遲訊號以延遲 24 200937865 一第一輸入訊號並產生一第一輸出訊號; 依據一第二控制戒號、该參考訊號以及該參考延遲訊號以延遲 一第二輸入訊號並產生一第二輸出訊號;以及 輪出該第一輸出訊號以及該第二輸出訊號其中之一訊號。 18. 如申請專利範圍第17項所述之用來延遲訊號的方法,另包含 有: 依據該參考延遲訊號以及該第一輸出訊號以產生一第一校正 訊號來控制延遲該第一輸入訊號且產生該第一輸出訊號。 19. 如申請專利範圍第18項所述之用來延遲訊號的方法,另包含 有: 依據該參考延遲訊號以及邊第二輪出訊號以產生一第二校正 訊號來控制延遲該第二輸入訊號且產生該第二輸出訊號。 20. 如申請專利範圍第17項所述之用來延遲訊號的方法,另包含 有: 在產生該第二輸出訊號之前’接收用來被該參考延遲訊號校正 之該參考訊號。 十一、圖式: 25
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/033,018 US20090207901A1 (en) | 2008-02-19 | 2008-02-19 | Delay circuit and method capable of performing online calibration |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200937865A true TW200937865A (en) | 2009-09-01 |
Family
ID=40955078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097125228A TW200937865A (en) | 2008-02-19 | 2008-07-04 | Delay circuit and method to delay a signal |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090207901A1 (zh) |
CN (1) | CN101515797A (zh) |
TW (1) | TW200937865A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5869682B2 (ja) * | 2011-10-21 | 2016-02-24 | オプティス セルラー テクノロジー, エルエルシーOptis Cellular Technology,LLC | アンテナアレイシステムにおけるアンテナ装置のキャリブレーションのための方法、処理装置、コンピュータプログラム、及びアンテナ装置 |
CN103457581B (zh) * | 2012-05-31 | 2016-12-14 | 晨星软件研发(深圳)有限公司 | 时钟脉冲信号与数据信号的边缘对准方法与相关装置 |
CN107566011A (zh) * | 2016-06-30 | 2018-01-09 | 晨星半导体股份有限公司 | 回波消除电路、用于数字通信系统的接收器及回波消除方法 |
CN109799450B (zh) * | 2018-12-27 | 2021-01-12 | 大唐微电子技术有限公司 | 一种逻辑电路延迟差异比较装置和方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211812B1 (en) * | 1982-12-10 | 2001-04-03 | Alliedsignal Inc. | Quiet radar method and apparatus |
DE69130043T2 (de) * | 1990-09-18 | 1999-04-15 | Fujitsu Ltd | Elektronische Anordnung mit einem Bezugsverzögerungsgenerator |
US5581517A (en) * | 1994-08-05 | 1996-12-03 | Acuson Corporation | Method and apparatus for focus control of transmit and receive beamformer systems |
US5731726A (en) * | 1995-05-25 | 1998-03-24 | Hughes Electronics | Controllable precision on-chip delay element |
US6025745A (en) * | 1997-06-24 | 2000-02-15 | Digital Equipment Corporation | Auto-calibrating digital delay circuit |
US5838600A (en) * | 1997-08-18 | 1998-11-17 | Thomson Consumer Electronics | DC gain invariant filter implementation |
US5926047A (en) * | 1997-08-29 | 1999-07-20 | Micron Technology, Inc. | Synchronous clock generator including a delay-locked loop signal loss detector |
US6282210B1 (en) * | 1998-08-12 | 2001-08-28 | Staktek Group L.P. | Clock driver with instantaneously selectable phase and method for use in data communication systems |
US6157231A (en) * | 1999-03-19 | 2000-12-05 | Credence System Corporation | Delay stabilization system for an integrated circuit |
US6445661B1 (en) * | 1999-08-11 | 2002-09-03 | Oak Technology, Inc. | Circuit, disk controller and method for calibrating a high precision delay of an input signal |
US6529571B1 (en) * | 1999-09-28 | 2003-03-04 | National Semiconductor Corporation | Method and apparatus for equalizing propagation delay |
US6721114B1 (en) * | 2001-05-09 | 2004-04-13 | Marvell International, Ltd. | Precompensation circuit for magnetic recording |
US6671652B2 (en) * | 2001-12-26 | 2003-12-30 | Hewlett-Packard Devlopment Company, L.P. | Clock skew measurement circuit on a microprocessor die |
US7003686B2 (en) * | 2002-05-20 | 2006-02-21 | Hitachi Ltd. | Interface circuit |
TWI233107B (en) * | 2002-11-08 | 2005-05-21 | Mediatek Inc | Full digital fine-delay signal generator |
US20060158360A1 (en) * | 2003-06-18 | 2006-07-20 | Koninklijke Philips Electronics N.V. | Digital to analog converter |
US6812760B1 (en) * | 2003-07-02 | 2004-11-02 | Micron Technology, Inc. | System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits |
JPWO2005122177A1 (ja) * | 2004-06-09 | 2008-04-10 | 松下電器産業株式会社 | 半導体集積回路 |
US7539078B2 (en) * | 2006-08-22 | 2009-05-26 | Atmel Corporation | Circuits to delay a signal from a memory device |
US8301790B2 (en) * | 2007-05-30 | 2012-10-30 | Randy Morrison | Synchronization of audio and video signals from remote sources over the internet |
KR100892646B1 (ko) * | 2007-07-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 로컬 스큐 감지회로 |
US8725488B2 (en) * | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
-
2008
- 2008-02-19 US US12/033,018 patent/US20090207901A1/en not_active Abandoned
- 2008-07-02 CN CNA2008101329400A patent/CN101515797A/zh active Pending
- 2008-07-04 TW TW097125228A patent/TW200937865A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN101515797A (zh) | 2009-08-26 |
US20090207901A1 (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7990194B2 (en) | Apparatus and method for correcting duty cycle of clock signal | |
KR100954117B1 (ko) | 지연 고정 루프 장치 | |
US9030242B2 (en) | Data output timing control circuit for semiconductor apparatus | |
KR100868014B1 (ko) | 듀티 사이클 보정 회로 및 그 제어 방법 | |
TWI326981B (en) | Ditital delay locked loop capable of correcting duty cycle and its method | |
JP4649480B2 (ja) | 試験装置、クロック発生装置、及び電子デバイス | |
US10128853B2 (en) | Delay locked loop circuit and integrated circuit including the same | |
TW200307397A (en) | Digital DLL apparatus for correcting duty cycle and method thereof | |
JP2007228044A (ja) | デジタルdll回路 | |
JP2008282518A (ja) | Ddrメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用 | |
KR20080076615A (ko) | 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법 | |
JP2000332583A (ja) | 遅延信号生成装置および半導体試験装置 | |
JP2008199573A5 (zh) | ||
KR101036922B1 (ko) | 쿼드러쳐 위상 보정회로 | |
TW200937865A (en) | Delay circuit and method to delay a signal | |
KR20150007522A (ko) | 클럭 지연 검출회로 및 이를 이용하는 반도체 장치 | |
CN111492584A (zh) | 用于提供分频时钟的设备及方法 | |
EP1819050B1 (en) | Delay line calibration circuit comprising asynchronous arbiter element | |
JP2008217947A (ja) | 半導体記憶装置 | |
JP5375330B2 (ja) | タイミング調整回路、タイミング調整方法及び補正値算出方法 | |
TWI330260B (en) | Test apparatus for testing electronic device with different working frequencies | |
WO2004100372A1 (ja) | タイミング発生回路及びその方法 | |
JP2008172574A (ja) | クロック位相シフト回路 | |
KR100800139B1 (ko) | 디엘엘 장치 | |
KR20070021559A (ko) | 클럭 신호 드라이버 및 이를 구비하는 클럭 신호 제공 회로 |