CN103430338A - 光半导体封装、光半导体模块及它们的制造方法 - Google Patents

光半导体封装、光半导体模块及它们的制造方法 Download PDF

Info

Publication number
CN103430338A
CN103430338A CN2011800692045A CN201180069204A CN103430338A CN 103430338 A CN103430338 A CN 103430338A CN 2011800692045 A CN2011800692045 A CN 2011800692045A CN 201180069204 A CN201180069204 A CN 201180069204A CN 103430338 A CN103430338 A CN 103430338A
Authority
CN
China
Prior art keywords
optical semiconductor
light
space part
semiconductor package
light transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800692045A
Other languages
English (en)
Other versions
CN103430338B (zh
Inventor
广野聪
生驹学
井上直人
宫田毅
驹井和齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN103430338A publication Critical patent/CN103430338A/zh
Application granted granted Critical
Publication of CN103430338B publication Critical patent/CN103430338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/407—Optical elements or arrangements indirectly associated with the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Landscapes

  • Led Device Packages (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

光半导体封装（1A）具有插入件（10）、位于插入件（10）的主表面（10a）上并投射光的LED芯片（20）、和覆盖插入件（10）的主表面（10a）并且密封LED芯片（20）的透光性密封层（30）。在透光性密封层（30）的内部，围绕LED芯片（20）的光轴的筒状的空隙部（31）通过使用了脉宽为10-15秒以上10-11秒以下的超短脉冲激光的激光加工形成。由此，从LED芯片（20）出射的光在通过空隙部（31）和透光性密封层（30）形成的界面中的相当于空隙部（31）的内周面的部分的界面处被反射。

Description

光半导体封装、光半导体模块及它们的制造方法
技术领域
本发明涉及通过用透光性密封层密封以发光元件和受光元件为代表的光半导体元件而使其封装化的光半导体封装、具有该光半导体封装的光半导体模块以及它们的制造方法。
背景技术
近年来，伴随电子设备的小型化和薄型化的要求，表面安装器件受到关注。在包含以LED（Light Emitting Diode：发光二极管）芯片为代表的发光元件和以PD（PhotoDiode：光二极管）芯片为代表的受光元件等光半导体元件的光电传感器中也不例外，为了对光半导体封装进行表面安装化，研究了各种封装构造。
一般而言，在光电传感器中，除了上述装置的小型化和薄型化的要求以外，还要求使检测距离长距离化、以及能够检测更微小的部件。为了应对这些要求，即使在使光电传感器所具备的光半导体封装小型化和薄型化的情况下，也必须提高光的利用效率以能够投射或接收足够光量的光。
即，在光电传感器所具备的投光器中，需要以高取出效率从光半导体封装取出从发光元件射出的光，在光电传感器所具备的受光器中，需要以高取入效率将入射到光半导体封装的光取入到受光元件。
为了应对上述要求，例如在日本特开2009－141317号公报（专利文献1）中记载了如下技术：在对LED芯片或PD芯片进行密封的透光性密封层的内部以包围LED芯片或PD芯片的方式埋设金属制的反射器（反射板），从而通过在反射器的表面上反射光来实现光的取出效率或光的取入效率的提高。
此外，在日本特开2010－232275号公报（专利文献2）中记载了如下技术：通过朝向外侧延伸设置密封LED芯片的透光性密封层的表面的一部分而使该延伸设置的部分作为反射器发挥功能，从而通过在延伸设置的部分的界面上反射光来实现光的取出效率的提高。
此外，在日本特开2006－278675号公报（专利文献3）中记载了如下技术：在密封LED芯片的透光性密封层的内部埋设具有与该透光性密封层不同折射率的球状的构造体，由此利用经过该球状的构造体的光的折射和/或衍射来实现光的取出效率的提高。
现有技术文献
专利文献
专利文献1：日本特开2009-141317号公报
专利文献2：日本特开2010-232275号公报
专利文献3：日本特开2006-278675号公报
发明内容
发明所要解决的课题
但是，在如上述专利文献1记载那样利用金属制的反射器的情况下，产生制造成本由于部件个数增加并且制造工序繁杂化而增多的问题、以及难以高精度地管理反射器相对于LED芯片或PD芯片的组装位置精度的问题。而且，通常在LED芯片的表面连接有接合线以用于电连接，但为了防止该接合线的短路需要使接合线迂回以避开反射器，从而产生光半导体封装难以薄型化的问题。此外，难以将接合线形成为有高度的环形状，因此必然需要将反射器的高度设定得较低，在这样设定的情况下，通过反射器反射的光的光量减少，从而还产生不能预计光利用效率的充分提高的问题。
此外，在如上述专利文献2记载那样通过延伸设置透光性密封层的表面的一部分来形成相当于反射器的部分的情况下，不能与LED芯片接近配置该相当于反射器的部分，所以产生不能进行光的充分控制，因此光的利用效率没有充分提高的问题，并且需要使用模具等进行相当于反射器的部分的透光性密封层的形状加工，从而产生难以高精度地管理组装位置精度的问题。而且，该相当于反射器的部分的界面是在外部露出的结构，因此在该部分附着杂质的情况下等还产生不能得到期望的反射特性的问题。
此外，在如上述专利文献3记载那样在透光性密封层的内部埋设具有与该透光性密封层不同折射率的球状的构造体的情况下，仅利用球状构造体的表面的折射，所以产生不能进行光的充分控制，因此光的利用效率没有充分提高的问题，并产生高精度地管理该球状的构造体相对于LED芯片的组装位置精度非常困难的问题。
因此，本发明是为了解决上述问题而完成的，其目的在于提供一种可容易地制造，能够小型且薄型地构成，并且能够充分实现光的利用效率的提高的光半导体封装、具有该光半导体封装的光半导体模块以及它们的制造方法。
用于解决课题的手段
基于本发明的光半导体封装具有：基材，其具有主表面；光半导体元件，其位于上述基材的上述主表面上，投射或接收光；以及透光性密封层，其覆盖上述基材的上述主表面并且密封上述光半导体元件，通过在上述透光性密封层的内部设置围绕上述光半导体元件的光轴的形状的空隙部，构成为上述光在由上述空隙部和上述透光性密封层形成的界面中的相当于上述空隙部的内周面的部分的界面处被反射。
此处，在“围绕光半导体元件的光轴的形状”中，只要是在整周范围内完全围绕光半导体元件的光轴的圆筒状、圆锥板状、方筒状、方锥板状等各种筒形状，或者不是在整周范围内完全围绕光半导体元件的光轴、而在其周向的一部分具有中断的部分那样的大致筒形状等，至少具有包围光半导体元件的光轴的部分的形状，则包含任何形状。
在基于上述本发明的光半导体封装中，优选的是，上述空隙部通过在上述透光性密封层照射脉宽为10-15秒以上10-11秒以下的超短脉冲激光而形成。
在基于上述本发明的光半导体封装中，优选的是，上述空隙部围绕上述光半导体元件。
在基于上述本发明的光半导体封装中，优选的是，上述空隙部具有随着沿上述透光性密封层的厚度方向远离上述光半导体元件其直径变大的大致圆锥板状的形状。
在基于上述本发明的光半导体封装中，相当于上述空隙部的内周面的部分的上述界面可以由相对于上述光半导体元件的光轴具有不同倾角的两个以上的面构成。
在基于上述本发明的光半导体封装中，可以在位于上述空隙部的内侧且与上述基材所处一侧相反侧的部分的上述透光性密封层中，还设置有与上述空隙部配置在同轴上的筒状的内侧附加空隙部。
在基于上述本发明的光半导体封装中，可以在位于上述空隙部的内侧且与上述基材所处一侧相反侧的部分的上述透光性密封层中，还设置有环带化地与上述空隙部配置在同轴上的多个筒状的环带状附加空隙部。
在基于上述本发明的光半导体封装中，可以在位于上述空隙部的内侧且与上述基材所处一侧相反侧的部分的上述透光性密封层中，还设置有阵列状地配置的多个筒状的阵列状附加空隙部。
在基于上述本发明的光半导体封装中，上述透光性密封层可以具有作为母材的透光性组合物、和分散配置到上述透光性组合物中的透光性填料，该情况下，优选的是，在位于上述空隙部的外侧的部分的上述透光性密封层中，还设置有与上述空隙部配置在同轴上的筒状的外侧附加空隙部。此外，该情况下，优选的是，相当于上述空隙部的内周面的部分的上述界面、与由上述外侧附加空隙部和上述透光性密封层形成的界面中的相当于上述外侧附加空隙部的内周面的部分的界面之间的距离比上述透光性填料的直径大。
基于本发明的光半导体模块构成为具有以下部件：基于上述本发明的光半导体封装；安装基板，其安装有上述光半导体封装；以及壳体，其固定有上述安装基板。此处，上述光半导体模块中包含所谓的光学式传感器。
基于本发明的光半导体封装的制造方法是用于制造基于上述本发明的光半导体封装的方法，其具有以下工序：将上述光半导体元件搭载到上述基材的上述主表面上；通过上述透光性密封层密封搭载在上述基材的上述主表面上的上述光半导体元件；以及在上述光半导体元件的密封后，通过将脉宽为10-15秒以上10-11秒以下的超短脉冲激光照射到上述透光性密封层而形成上述空隙部。
在基于上述本发明的光半导体封装的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的位置，并根据检测到的上述光半导体元件的位置来决定上述空隙部的形成位置或/和形状。
在基于上述本发明的光半导体封装的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的表面倾斜度，并根据检测到的上述光半导体元件的表面倾斜度来决定上述空隙部的形成位置或/和形状。
在基于上述本发明的光半导体封装的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的发光特性或受光特性，并根据检测到的上述光半导体元件的发光特性或受光特性来决定上述空隙部的形成位置或/和形状。
基于本发明的光半导体模块的制造方法是用于制造基于上述本发明的光半导体模块的方法，其具有以下工序：将上述光半导体元件搭载到上述基材的上述主表面上；利用上述透光性密封层密封搭载在上述基材的上述主表面上的上述光半导体元件；将上述基材安装到上述安装基板；将上述安装基板固定到上述外壳；以及在上述光半导体元件的密封后且将上述安装基板固定到了上述壳体后，通过将脉宽为10-15秒以上10-11秒以下的超短脉冲激光照射到上述透光性密封层而形成上述空隙部。此处，上述光半导体模块中包含所谓的光学式传感器。
在基于上述本发明的光半导体模块的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的位置，并根据检测到的上述光半导体元件的位置来决定上述空隙部的形成位置或/和形状。
在基于上述本发明的光半导体模块的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的表面倾斜度，并根据检测到的上述光半导体元件的表面倾斜度来决定上述空隙部的形成位置或/和形状。
在基于上述本发明的光半导体模块的制造方法中，优选的是，在形成上述空隙部的工序中，检测上述光半导体元件的发光特性或受光特性，并根据检测到的上述光半导体元件的发光特性或受光特性来决定上述空隙部的形成位置或/和形状。
发明的效果
根据本发明，能够提供一种能够容易地进行制造且能够小型且薄型地构成，并且能够充分实现光的利用效率的提高的光半导体封装、具有该光半导体封装的光半导体模块以及它们的制造方法。
附图说明
图1是本发明实施方式1中的光半导体封装的概略立体图。
图2是图1所示的光半导体封装的俯视图和剖视图。
图3是示出图1所示的光半导体封装中的光的路径的示意性剖视图。
图4是实施例的光半导体封装的概略图。
图5是第1变形例的光半导体封装的示意性剖视图。
图6是第2变形例的光半导体封装的示意性剖视图。
图7是第3变形例的光半导体封装的示意性剖视图。
图8是第4变形例的光半导体封装的示意性剖视图。
图9是第5变形例的光半导体封装的示意性剖视图。
图10是图9所示的光半导体封装的主要部分示意性放大剖视图。
图11是第6变形例的光半导体封装的示意性剖视图。
图12是第7变形例的光半导体封装的示意性剖视图。
图13是第8变形例的光半导体封装的示意性剖视图。
图14是第9变形例的光半导体封装的示意性剖视图。
图15是本发明实施方式2中的光半导体模块的分解立体图。
图16是示出用于实现本发明实施方式3中的光半导体封装的制造方法的制造装置的结构的图。
图17是示出用于实现本发明实施方式4中的光半导体封装的制造方法的制造装置的结构的图。
图18是示出用于实现本发明实施方式5中的光半导体封装的制造方法的制造装置的结构的图。
图19是通过采用本发明实施方式5中的光半导体封装的制造方法，以倾斜配置的方式对空隙部进行了激光加工的光半导体封装的剖视图。
图20是示出用于实现本发明实施方式6中的光半导体封装的制造方法的制造装置的结构的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。以下，在实施方式1中例示说明应用本发明的光半导体封装，在实施方式2中例示说明应用本发明的光半导体模块，在实施方式3至5中例示说明应用本发明的光半导体封装的制造方法，在实施方式6中例示说明应用本发明的光半导体模块的制造方法。此处，在实施方式2和6中，作为光半导体模块的代表例，例示说明作为光学式传感器的一种的光电传感器的投光器。另外，以下，对相同的或共同的部分在图中标注相同标号，并不会每次重复其说明。
（实施方式1）
图1是本发明实施方式1中的光半导体封装的概略立体图，图2是本实施方式中的光半导体封装的俯视图和剖视图。另外，图2（A）是光半导体封装的俯视图，图2（B）和图2（C）分别是沿着图1和图2（A）中示出的IIB－IIB线和IIC－IIC线的光半导体封装的剖视图。首先，参照这些图1和图2说明本实施方式中的光半导体封装的构造。
如图1和图2所示，本实施方式中的光半导体封装1A具有大致长方体形状的外形，构成为可表面安装到安装基板的电子部件。本实施方式中的光半导体封装1A被搭载到例如光电传感器的投光器或照明装置。
如图1和图2所示，光半导体封装1A主要具有作为基材的插入件10、作为光半导体元件的LED芯片20和透光性密封层30。光半导体封装1A是应用所谓的COB（Chip On Board：板上芯片）技术而将LED芯片20直接安装到插入件10的结构。
插入件10例如由俯视时大致矩形的平板状的印刷布线基板构成，优选的是由玻璃环氧基板等有机基板构成。作为插入件10，可适当利用其厚度为大约0.1mm～0.8mm左右的插入件。
在插入件10的主表面10a上形成有连接盘11、12。这些连接盘11、12是与设置于LED芯片20的一对电极（阳极电极和阴极电极）分别电连接的连接电极。此外，在插入件10的背面形成有一对连接盘13。这一对连接盘13成为将光半导体封装1A表面安装到安装基板时的连接电极。
此外，在插入件10中，设置有以从主表面10a到达背面的方式贯通的一对通孔14。这一对通孔14埋入有导电材料，分别将设置于插入件10的主表面10a的连接盘11、12和设置于插入件10的背面的一对连接盘13电连接。
LED芯片20是由于被通电而发光的发光元件，被配置在插入件10的主表面10a上。更详细地说，LED芯片20位于形成于插入件10的连接盘12上，通过软钎料层15被接合到连接盘12。软钎料层15将设置于LED芯片20背面的电极（例如阴极电极）和连接盘12电连接。
此外，在LED芯片20的表面，接合有设置成环状的接合线16的一端，接合线16的另一端被接合到设置在插入件10的主表面10a上的连接盘11。接合线16将设置于LED芯片20表面的电极（例如阳极电极）和连接盘11电连接。另外，作为接合线16，能够适当使用金线。
从LED芯片20出射的光从LED芯片20起成放射状地扩散。即，LED芯片20的出射光不仅从LED芯片20的表面侧发出，还从LED芯片20的侧面（周面）发出。
在插入件10的主表面10a上形成有透光性密封层30。透光性密封层30将上述LED芯片20、软钎料层15、接合线16等密封在其内部，由可透过从LED芯片20出射的光的材料构成。
透光性密封层30以高分子材料为原料例如使用铸型或浇注等形成。此处，作为使用的高分子材料，可适当利用环氧树脂、有机硅树脂、聚甲基丙烯酸酯、聚碳酸酯、环烯聚合物等。
在透光性密封层30的内部设置有空隙部31。空隙部31具有围绕LED芯片20的光轴OA的筒状的形状，优选的是还围绕LED芯片20。该空隙部31通过向透光性密封层30照射例如脉宽为10-15秒（1飞秒）以上10-11秒（10皮秒）以下的超短脉冲激光（以下为了方便也将其称作飞秒激光）而形成。
使用了飞秒激光的激光加工是通过向高分子构造体的内部照射飞秒激光而在照射该飞秒激光的部分引发折射率变化、空穴形成和黑色化等的加工，在本实施方式中，通过利用其中的空穴形成而在透光性密封层30的内部形成空隙部31。另外，关于具体的加工方法，将在后述的实施方式3至6中详细说明。
空隙部31优选的是如图所示，形成为其直径随着沿透光性密封层30的厚度方向远离LED芯片20而变大的大致圆锥板状的形状。为了形成该形状的空隙部31，例如可以沿着该形状扫描飞秒激光的照射位置。
图3是示出本实施方式的光半导体封装中的光的路径的示意性剖视图。接着，参照该图3说明本实施方式的光半导体封装中的光的路径。
如图3所示，在本实施方式的光半导体封装1A中，从LED芯片20出射的光透过透光性密封层30而从透光性密封层30的表面朝向外部投射。
此时，以相对于光轴OA具有预定角度以下的角度从LED芯片20出射的光朝向照射对象区域投射，但假如在透光性密封层30中未设置空隙部31的情况下，以具有比该预定角度大的角度从LED芯片20出射的光朝向照射对象区域外投射。朝向该照射对象区域外投射的光成为不被利用的光，因此成为光的取出效率下降的原因。
但是，在本实施方式的光半导体封装1A中，即使对于以具有比该预定角度大的角度从LED芯片20出射的光，其也在由筒状的空隙部31和透光性密封层30所形成的界面中的相当于空隙部31的内周面的部分的界面R1处被反射，反射后的光相对于光轴OA具有上述预定角度以下的角度，从而朝向照射对象区域投射。因此，上述界面R1作为对从LED芯片20出射的一部分光进行反射的反射面（反射器）发挥功能，聚光能力提高从而光的取出效率飞跃性提高。
此外，如上所述，如果构成为通过筒状的空隙部31围绕LED芯片20（即，如果使筒状的空隙部31的轴向端部延伸设置到与LED芯片20的侧面（周面）相对的位置），则能够通过上述界面R1反射从LED芯片20朝向侧方出射的光，因此还能够增加从光半导体封装1A朝向照射对象区域出射的光的光量。因此，从该观点出发，聚光能力也提高从而光的取出效率提高。
此外，如上所述，在本实施方式的光半导体封装1A中，使从LED芯片20出射的一部分光反射而变更其路径，因此与利用衍射或折射变更路径相比，光的路径控制的自由度增大。因此，设计自由度大幅度提高，还能够容易地制造与规格对应而进一步被最优化的光半导体封装。
此外，在本实施方式的光半导体封装1A中，作为反射器发挥功能的上述界面R1以埋设到透光性密封层30的内部的状态形成，因此能够与LED芯片20接近配置该界面R1从而能够实现上述取出效率的提高，并且与以往相比还能够使光半导体封装1A的厚度大幅度地薄型化和小型化。此外，空隙部31被埋设于透光性密封层30，因此该界面R1不会露出于外部，能够防止杂质的附着等，还能够再现性良好地得到期望的反射特性。
此外，在本实施方式的光半导体封装1A中，在空隙部31的形成时利用了使用飞秒激光的激光加工，因此能够通过适当设定其加工条件而使得接合线16不产生断线等破损。因此，不需要为了使得接合线16不与上述界面R1交叉而使其迂回，因此也不需要将接合线16形成为有高度的环形状，而能够形成为通常高度的环形状，其结果，能够不受接合线16的限制地自由设定上述界面R1的高度，能够同时实现光利用效率的提高和光半导体封装1A的薄型化。
而且，在本实施方式的光半导体封装1A中，不需要利用金属制的反射器等、使用其他部件构成反射器，因此能够实现部件个数的削减和组装工时的削减等，能够容易且价廉地制造光半导体封装。此外，在空隙部31的形成时利用了使用飞秒激光的激光加工，因此能够相对于LED芯片20高精度地定位形成上述界面R1，并且能够考虑LED芯片20的组装状态和元件特性的偏差等使该界面R1的形成位置和形状最佳化，因此不仅制造容易，而且在性能方面也能够实现改善。另外，关于该点，将在后述的本发明实施方式3至6中详细说明。
这样，通过设为本实施方式中的光半导体封装1A，可容易地制造且能够小型且薄型地构成，而且能够设为可充分实现光利用效率的提高的光半导体封装。因此，如果将该光半导体封装1A应用到光电传感器的投光器，则能够使检测距离长距离化，可进行更微小的部件的检测，且能够实现性能方面的改善。此外，如果将该光半导体封装1A应用到照明装置，则能够设为在正面观察的情况下是明亮的照明装置。
此处，如果对将本实施方式中的光半导体封装1A应用到光电传感器的投光器的情况进一步详细说明，则如上所述，能够在提高光利用效率的同时抑制向照射对象区域出射的光的扩散，因此能够降低配置于该照射对象区域的透镜的数值孔径。因此，使得能够容易地实现上述检测距离的长距离化，并且在应用到将来自投光器的光导入到光纤的所谓的纤维型光电传感器的情况下，光纤中的耦合效率也提高。
[实施例]
图4是依照本实施方式的实施例的光半导体封装的概略图。以下，参照该图4说明作为具体的设计事例的实施例。
图4所示的实施例示出了以下情况：利用空气中的发光特性是全角120°（半角60°）、发光面为□0.3mm的LED芯片（即一边的长度W＝0.3mm）作为LED芯片20，利用折射率为1.5的高分子材料作为透光性密封层30，将从透光性密封层30的表面出射的光的发光特性设计为全角60°（半角30°）。另外，在用折射率为1.5的上述透光性密封层30密封上述LED芯片20的情况下，LED芯片20的发光特性为全角70.5°（半角35.3°）。
此处，将通过在透光性密封层30的内部设置空隙部31而形成的界面R1相对于LED芯片20的光轴OA的倾角a设定为8°，将该界面R1的沿着光轴OA的轴向长度（此处，是界面R1的从与LED芯片20的表面相同高度的位置起到达透光性密封层30的表面附近的部分的长度L）设定为1.7mm，将该界面R1与LED芯片20之间的距离（此处，是与LED芯片20相同高度处的界面R1与LED芯片20的表面端部之间的距离D）设定为0.06mm。
该情况下，对于从LED芯片20的表面出射的光中的、相对于光轴OA的出射角b1为19.5°以下的光，在透光性密封层30的表面的出射角b2为30°以下。因此，对于该光，不在上述界面R1进行反射而全部从透光性密封层30的表面作为满足上述条件的光被出射。
另一方面，对于从LED芯片20的表面出射的光中的、相对于光轴OA的出射角b1大于19.5°且上述半角的35.3°以下的光，以入射角b3是大于62.7°的角度的方式入射到上述界面R1。此处，该入射角b3是临界角以上的角度，因此满足全反射条件，以入射角b3是大于62.7°的角度的方式入射到上述界面R1的光不透过界面R1而全部被反射。
以反射角b3是大于62.7°的角度的方式在该界面R1处进行反射后的光以入射角b4是小于19.3°的角度的方式入射到光透光性密封层30的表面，对于所入射的该光，在透光性密封层30的表面的出射角b5为29.7°以下。
因此，在本实施例的光半导体封装中，通过在透光性密封层30的内部以形成上述结构的界面R1的方式设置空隙部31，在空气中从LED芯片20以出射角60°以下出射的光（即LED芯片20的全角成分内的光）不会剩余而被转换为出射角30°以下的光（即全角60°以下的光），以从透光性密封层30的表面出射。这样，能够通过适当调节上述界面R1的形状、大小和配置位置等，飞跃性提升聚光能力，因此能够实现光利用效率的大幅度提高。
＜第1变形例＞
图5是基于本实施方式的第1变形例的光半导体封装的示意性剖视图。以下，参照该图5说明第1变形例的光半导体封装。
如图5所示，在该第1变形例的光半导体封装1B中，在透光性密封层30的内部，除了上述空隙部31以外，还设置有与该空隙部31不同的空隙部32。空隙部32具有围绕LED芯片20的光轴OA的筒状的形状，围绕LED芯片20。该空隙部32也与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成，如图所示，形成为大致圆锥板状的形状。
空隙部32设置成与空隙部31的靠LED芯片20侧的端部附近交叉，具有比空隙部31与LED芯片20的光轴OA所成的角大的倾角而倾斜形成。此处，通过筒状的空隙部32和透光性密封层30形成的界面中的相当于空隙部32的内周面的部分的界面R2作为反射从LED芯片20朝侧方出射的光（特别是从LED芯片20的侧面（周面）出射的光）的反射面（反射器）发挥功能。
如上所述，在该第1变形例的光半导体封装1B中，相当于空隙部31、32的内周面的部分的界面由相对于LED芯片20的光轴OA具有不同倾角的两个连续的界面R1、R2构成，通过将其中的界面R2的倾角设定为比界面R1的倾角大，能够使从LED芯片20朝向侧方出射的光被该界面R2反射而引导至透光性密封层30的表面。
因此，通过设为该第1变形例的光半导体封装1B，与设为上述本实施方式中的光半导体封装1A的情况相比，能够进一步增加朝向照射对象区域出射的光的光量，能够实现光取出效率的提高。另外，作为上述界面R2相对于光轴OA的倾角，优选设为45°左右。
＜第2变形例＞
图6是基于本实施方式的第2变形例的光半导体封装的示意性剖视图。另外，图6（A）是沿着包含LED芯片的光轴的平面剖切光半导体封装时的剖视图，图6（B）是沿着图6（A）中示出的VIB－VIB线的光半导体封装的剖视图。以下，参照该图6说明第2变形例的光半导体封装。
如图6所示，在该第2变形例的光半导体封装1C中，在透光性密封层30的内部，除了上述空隙部31以外，还设置有内侧附加空隙部33。内侧附加空隙部33具有围绕LED芯片20的光轴OA的筒状的形状。该内侧附加空隙部33也与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成，如图所示，形成为大致圆锥板状的形状。
内侧附加空隙部33设置于位于空隙部31的内侧且与插入件10所处一侧相反侧的部分的透光性密封层30（即靠近透光性密封层30的表面的部分），与空隙部31配置在同轴上。此处，通过筒状的内侧附加空隙部33和透光性密封层30形成的界面中的相当于内侧附加空隙部33的内周面的部分的界面R3作为反射从LED芯片20出射的一部分光的反射面（反射器）发挥功能。
该第2变形例的光半导体封装1C与上述本实施方式中的光半导体封装1A相比，特别适合于实现了透光性密封层30的厚度的进一步薄型化的情况。即，在上述本实施方式的光半导体封装1A中使透光性密封层30进一步薄型化的情况下，无法充分确保在LED芯片20的光轴OA的延伸方向上作为反射器发挥功能的界面R1的长度，特别是，对于从靠近LED芯片20的表面端部的部分起朝向从紧靠其的部分的界面R1远离的方向以比预定角度大的角度出射的光，其不在界面R1的任何部分反射，而到达透光性密封层30的表面，直接朝向照射对象区域外投射。与此相对，如果采用该第2变形例的光半导体封装1C那样的结构，则通过在作为反射器发挥功能的界面R1的内侧配设作为反射器发挥功能的又一界面R3，关于上述光，也能够使其在界面R3处反射而投射到照射对象区域。
因此，通过设为该第2变形例的光半导体封装1C，与设为上述本实施方式中的光半导体封装1A的情况相比，能够在不降低聚光能力的情况下实现进一步的薄型化和小型化。另外，在该第2变形例的光半导体封装1C中，例示了将内侧附加空隙部33设置在靠近透光性密封层30表面的部分的情况，但也可以将其配置到透光性密封层30的靠近插入件10的部分、或沿着光轴OA方向的透光性密封层30的大致中央部附近。
＜第3变形例＞
图7是基于本实施方式的第3变形例的光半导体封装的示意性剖视图。另外，图7（A）是沿着包含LED芯片的光轴的平面剖切光半导体封装时的剖视图，图7（B）是沿着图7（A）中示出的VIIB－VIIB线的光半导体封装的剖视图。以下，参照该图7说明第3变形例的光半导体封装。
如图7所示，在该第3变形例的光半导体封装1D中，在透光性密封层30的内部，除了上述空隙部31以外，还设置有环带状附加空隙部34。环带状附加空隙部34所包含的各个空隙部具有围绕LED芯片20的光轴OA的筒状的形状。该环带状附加空隙部34也与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成，如图所示，其各个空隙部形成为大致圆锥板状的形状。
环带状附加空隙部34设置于位于空隙部31的内侧且与插入件10所处一侧相反侧的部分的透光性密封层30（即靠近透光性密封层30的表面的部分），与空隙部31配置在同轴上。此处，通过环带状附加空隙部34和透光性密封层30形成的界面R4作为反射从LED芯片20出射的一部分光的反射面（反射器）发挥功能。
在该第3变形例的光半导体封装1D中，较多的光入射到通过设置上述环带状附加空隙部34而形成的多个界面R4，通过该界面R4对光进行多次反射而到达透光性密封层30的表面。因此，即使不一定以满足全反射条件的方式设置界面R4，也能够向照射对象区域投射较多的光。
因此，通过设为该第3变形例的光半导体封装1D，与设为上述本实施方式中的光半导体封装1A的情况相比，能够实现进一步的薄型化和小型化。另外，在该第3变形例的光半导体封装1D中，例示了将环带状附加空隙部34设置于靠近透光性密封层30表面的部分的情况，但也可以将其配置到透光性密封层30的靠近插入件10的部分、或沿着光轴OA方向的透光性密封层30的大致中央部附近。
＜第4变形例＞
图8是基于本实施方式的第4变形例的光半导体封装的示意性剖视图。另外，图8（A）是沿着包含LED芯片的光轴的平面剖切光半导体封装时的剖视图，图8（B）是沿着图8（A）中示出的VIIIB－VIIIB线的光半导体封装的剖视图。以下，参照该图8说明第4变形例的光半导体封装。
如图8所示，在该第4变形例的光半导体封装1E中，在透光性密封层30的内部，除了上述空隙部31以外，还设置有阵列状附加空隙部35。阵列状附加空隙部35所包含的各个空隙部具有筒状的形状。该阵列状附加空隙部35也与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成，如图所示，其各个空隙部形成为大致圆锥板状的形状。
阵列状附加空隙部35设置于位于空隙部31的内侧且与插入件10所处一侧相反侧的部分的透光性密封层30（即靠近透光性密封层30的表面的部分）。此处，通过阵列状附加空隙部35和透光性密封层30形成的界面R5作为反射从LED芯片20出射的一部分光的反射面（反射器）发挥功能。
在该第4变形例的光半导体封装1E中，较多的光入射到通过设置上述阵列状附加空隙部35而形成的多个界面R5，由该界面R5对光进行反射而到达透光性密封层30的表面。因此，能够向照射对象区域投射较多的光。
因此，通过设为该第4变形例的光半导体封装1E，与设为上述本实施方式中的光半导体封装1A的情况相比，能够实现进一步的薄型化和小型化。特别是如果使向多芯光纤投射光的纤维型光电传感器的投光器具备该第4变形例的光半导体封装1E，并与多芯光纤的各个芯对应配置上述阵列状附加空隙部35的各个，则光纤中的耦合效率也飞跃性提高。另外，在该第4变形例的光半导体封装1E中，例示了将阵列状附加空隙部35设置到靠近透光性密封层30表面的部分的情况，但也可以将其配置到透光性密封层30的靠近插入件10的部分、或沿着光轴OA方向的透光性密封层30的大致中央部附近。
＜第5变形例＞
图9是基于本实施方式的第5变形例的光半导体封装的示意性剖视图，图10是本变形例的光半导体封装的主要部分示意性放大剖视图。以下，参照这些图9和图10说明第5变形例的光半导体封装。
如图9所示，在该第5变形例的光半导体封装1F中，透光性密封层30具有作为母材的透光性组合物41、和分散配置在该透光性组合物41中的透光性填料42。此处，作为透光性组合物41，使用高分子材料作为原料，作为使用的高分子材料，可优选利用环氧树脂、有机硅树脂、聚甲基丙烯酸酯、聚碳酸酯、环烯聚合物等。此外，作为透光性填料42，优选利用玻璃填料。该透光性填料42被添加到透光性密封层30，主要是为了防止根据在透光性密封层30与插入件10以及LED芯片20之间的线膨胀系数差而在各种界面产生剥离、封装整体产生翘曲、或者接合线16产生断线的情况，由此光半导体封装的可靠性提高。
在透光性密封层30含有透光性填料42的情况下，在利用飞秒激光形成空隙部31时，在该透光性密封层30所包含的透光性组合物41的加工条件下，透光性填料42由于其材质的差异而没有被加工，不在该透光性填料42所处的部分形成空隙部31。因此，在通过设置空隙部31而形成的作为反射器发挥功能的界面R1上存在无数的孔，在该部分产生光不被反射而经过透光性填料42中透过的现象。
因此，在该第5变形例的光半导体封装1F中，在透光性密封层30的内部，除了上述空隙部31以外，还设置有外侧附加空隙部36。外侧附加空隙部36具有围绕LED芯片20的光轴OA的筒状的形状，优选的是围绕LED芯片20。该外侧附加空隙部36也与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成，如图所示，形成为大致圆锥板状的形状。
外侧附加空隙部36设置于位于空隙部31的外侧的部分的透光性密封层30，与空隙部31配置在同轴上。此处，通过筒状的外侧附加空隙部36和透光性密封层30形成的界面中的相当于外侧附加空隙部36的内周面的部分的界面R6作为反射从LED芯片20出射的一部分光的反射面（反射器）发挥功能。
通过采用上述那样的结构，如图10所示，在上述界面R1处不被反射而经过透光性填料42中而透过的大多光在位于上述界面R1的外侧的上述界面R6处进行反射。在该界面R6处进行反射的光中的至少一部分再次经过位于跨越空隙部31的位置处的透光性填料42中而再次返回到空隙部31的内侧。
因此，能够通过设为该第5变形例的光半导体封装1F，抑制在透光性密封层30含有透光性填料42的情况下产生的光取出效率的降低。另外，在接近地配置空隙部31和外侧附加空隙部36的情况下，位于跨越这双方的位置处的透光性填料42的存在概率变高，因此如图10所示，优选以上述界面R1与上述界面R6之间的距离A大于透光性填料42的直径B的方式配置空隙部31和外侧附加空隙部36。
＜第6变形例＞
图11是基于本实施方式的第6变形例的光半导体封装的示意性剖视图。以下，参照该图11说明第6变形例的光半导体封装。
如图11所示，该第6变形例的光半导体封装1G兼有上述第5变形例所示的特征型结构和第3变形例所示的特征性结构。即，在该第6变形例的光半导体封装1G中，透光性密封层30含有透光性填料42，在透光性密封层30的内部，除了空隙部R1，还设置有环带状附加空隙部34和外侧附加空隙部36。另外，环带状附加空隙部34设置于靠近透光性密封层30的表面的部分。
在透光性密封层30含有透光性填料42的情况下，基于透光性组合物41与透光性填料42的折射率差，在该界面处产生折射或衍射以及反射，透光性填料42的含有量越多，从LED芯片20出射的光越变为散射的状态。因此，为了使更多的光照射到照射对象区域，优选构成为使得更多的光到达透光性密封层30的表面，并且在该透光性密封层30的表面附近进行光路控制。
因此，通过采用如上述该第6变形例的光半导体封装1G那样的结构，满足所有这些条件，因此能够抑制在透光性密封层30含有透光性填料42的情况下产生的光取出效率的降低，能够成为可实现高聚光能力的薄型和小型的光半导体封装。
＜第7变形例＞
图12是基于本实施方式的第7变形例的光半导体封装的示意性剖视图。以下，参照该图12说明第7变形例的光半导体封装。
如图12所示，在该第7变形例的光半导体封装1H中，通过沿着光轴OA的延伸方向排列配置相对于LED芯片20的光轴OA具有不同倾角的多个筒状的空隙部，作为整体构成了具有筒状的形状的空隙部37。这多个空隙部例如分别通过将飞秒激光照射到透光性密封层30而形成。
如果采用这种结构，则能够通过适当调节各个空隙部的倾斜度、大小和配置位置等，将作为反射器发挥功能的界面R7的形状构成为虚拟曲面状等，从而光控制性的设计自由度提高。
＜第8变形例＞
图13是基于本实施方式的第8变形例的光半导体封装的示意性剖视图。以下，参照该图13说明第8变形例的光半导体封装。
如图13所示，在该第8变形例的光半导体封装1I中，设为了在透光性密封层30的表面设置凸透镜38的结构。此处，该凸透镜38在透光性密封层30的形成时一体设置，作为从LED芯片20出射的光的聚光透镜发挥功能。
如果采用这种结构，则能够利用通过设置筒状的空隙部31而形成的具有作为反射器的功能的界面R1和凸透镜38的组合，成为可实现更高的聚光能力的光半导体封装。此处，通过适当调节凸透镜38的形状、大小和配置位置以及空隙部31的倾斜度、大小和配置位置等，光控制性的设计自由度进一步提高。
＜第9变形例＞
图14是基于本实施方式的第9变形例的光半导体封装的示意性剖视图。以下，参照该图14说明第9变形例的光半导体封装。
如图14所示，在该第9变形例的光半导体封装1J中，设为了在透光性密封层30的表面附近设置菲涅尔透镜39的结构。此处，该菲涅尔透镜39在透光性密封层30的形成时一体设置，作为从LED芯片20出射的光的聚光透镜发挥功能。另外，该菲涅尔透镜39与空隙部31同样，例如通过将飞秒激光照射到透光性密封层30而形成。
如果采用这种结构，则能够利用通过设置筒状的空隙部31而形成的具有作为反射器的功能的界面R1和菲涅尔透镜39的组合，成为可实现更高的聚光能力的光半导体封装。此处，通过适当调节菲涅尔透镜39的形状、大小和配置位置以及空隙部31的倾斜度、大小和配置位置等，光控制性的设计自由度进一步提高。
（实施方式2）
图15是本发明实施方式2中的光半导体模块的分解立体图。接着，参照该图15说明本实施方式的光半导体模块。
如图15所示，本实施方式中的光半导体模块50具有光半导体封装1A、箱体51、盖52和安装基板53。光半导体封装1A是能够进行上述本发明实施方式1中说明的表面安装的电子部件，在透光性密封层30中形成有筒状的空隙部31。另外，本实施方式中的光半导体模块50例如是光电传感器的投光器。
如上所述，在光半导体封装1A的插入件10的背面设置有连接盘13，使用软钎料对该连接盘13和设置于安装基板53的表面的连接盘进行接合，由此将光半导体封装1A安装到安装基板53。安装有该光半导体封装1A的安装基板53被收纳并固定到箱体51的内部。在箱体51上安装盖52，由此封闭箱体51的开口。盖52由从光半导体封装1A投射的光可向外部透过的透光性的部件构成。作为构成该盖52的透光性的部件，从机械强度的观点出发，优选为例如聚碳酸酯制、丙烯制或聚芳酯制。
通过设为如以上所说明的光半导体模块50，可容易地制造且能够小型且薄型地构成，而且能够成为可充分实现光利用效率的提高的光半导体模块。
（实施方式3）
图16是示出用于实现本发明实施方式3中的光半导体封装的制造方法的制造装置的结构的图。接着，参照该图16说明本实施方式的光半导体封装的制造方法。
如图16所示，用于实现本实施方式中的光半导体封装的制造方法的制造装置100A是利用脉宽为10-15秒（1飞秒）以上10-11秒（10皮秒）以下的超短脉冲激光（飞秒激光）在光半导体封装的透光性密封层形成空隙部的激光加工装置。
制造装置100A具有照相机101、照明源108、激光源109、各种光学系统102～105和111～114、载置有工件1X的工作台106、运算处理部120、存储部121、显示部122、操作部123、图像控制器124、照明控制器125、激光控制器126、工作台控制器127以及工作台驱动机构128。
照相机101是用于拍摄载置在工作台106上的工件1X的单元，通过图像控制器124控制其动作。图像控制器124控制照相机101的动作，并且向运算处理部120输出所拍摄的图像的数据。另外，在照相机101上附属设置有成像透镜102和物镜105。此处，附属设置于照相机101的光学系统可以被无线远配置（共焦配置），也可以被有限远配置。此外，成像透镜102优选相比后述的半透半反镜103和介质镜104配置于更靠照相机101侧。
照明源108是用于对载置在工作台106上的工件1X照射照明光的单元，通过照明控制器125控制其动作。照明控制器125控制照明源108的动作。另外，在照明源108上附属设置有半透半反镜103，由此用于摄像的光线和用于照明的光线被同轴落射。
激光源109是用于对载置在工作台106上的工件1X照射激光200的单元，例如包含钛/蓝宝石晶体作为激光介质。从该激光源109发出的激光200是上述飞秒激光。激光源109由激光控制器126控制其动作。激光控制器126受理运算处理部120的运算结果的输入，并根据该输入控制激光源109的动作。
在激光源109上附属设置有ND滤光片111、衰减器112、电磁光闸113和光圈114。这些ND滤光片111、衰减器112、电磁光闸113和光圈114用于调整激光200的能量（脉冲能量）、加工模式和光束直径等。此外，在激光源109上附属设置有介质镜104，由此用于激光加工的激光和用于摄像的光线被同轴落射。另外，物镜105还作为从激光源109发出的激光200的物镜发挥功能。
工作台106是用于如上述那样载置工件1X并对其进行保持的保持单元，通过工作台驱动机构128在由X轴方向、Y轴方向和Z轴方向构成的平移3轴方向以及作为绕Z轴的旋转方向的θ方向上被驱动。工作台驱动机构128由工作台控制器127控制其动作。工作台控制器127受理运算处理部120的运算结果的输入，并根据该输入控制工作台驱动机构128的动作。
运算处理部120进行各种运算，并且对制造装置100A整体进行控制。存储部121是用于存储用于对照相机101、照明源108、激光源109和工作台106等进行驱动控制的各种程序以及对这些部件进行驱动控制时所需的各种信息等的单元。显示部122是用于显示制造装置100A的动作状态和加工处理的进展状况等的单元。操作部123是用于向制造装置100A输入命令的单元。
在本实施方式的光半导体封装的制造方法中，利用照相机101观察工件1X中的LED芯片的组装位置，根据该观察结果，决定应形成空隙部的位置，并控制激光源109和工作台106的驱动来进行激光加工，以在该位置形成空隙部。具体而言，例如采用以下的步骤。
首先，在工作台106上的观察区域内配置尚未形成空隙部的工件1X，通过驱动照明源108将照明光照射到工件1X，在该状态下使用照相机101进行图像识别。此时，工作台106沿着Z轴方向被驱动，从而将图像的焦点调整为对准LED芯片的表面，在对准焦点后拍摄图像并将该图像用作图像识别的对象。
接着，根据所拍摄的图像的图像数据，通过图像控制器124求出LED芯片的中心位置，并将该中心位置的信息输入到运算处理部120。运算处理部120根据存储部121所存储的激光200的加工轴的位置信息、和上述LED芯片的中心位置的信息计算这些位置信息的差分。将计算出的差分的信息输入到工作台控制器127，工作台控制器127通过根据该信息驱动工作台驱动机构128来使激光200的加工轴与LED芯片的中心位置一致。
然后，运算处理部120读出预先存储在存储部121中的加工程序，并根据该加工程序在控制激光源109和工作台106的驱动的同时进行激光加工。例如，在沿着X轴方向和Z轴方向使工作台106移动以使得激光200的焦点与希望形成空隙的初始位置一致后，通过在使工作台106沿θ方向旋转一次的同时进行激光照射来形成第1层的空隙部，接着沿X轴方向和Z轴方向使工作台106移动来变更希望形成空隙的初始位置，然后通过在使工作台106沿θ方向再旋转一次的同时进行激光照射来形成第2层的空隙部。通过重复该动作，形成期望形状的空隙部。
通过采用以上所说明的本实施方式中的光半导体封装的制造方法，能够根据图像识别精度、工作台驱动精度和激光加工精度，确保作为反射器发挥功能的界面相对于LED芯片的位置精度。因此，在组装部件时产生的组装误差一概不包含，与以往相比能够高精度地形成作为反射器发挥功能的上述界面。因此，能够在光半导体封装的透光性密封层的期望位置高精度地容易形成空隙部，能够价廉地制造高性能且性能偏差小的光半导体封装。
（实施方式4）
图17是示出用于实现本发明实施方式4中的光半导体封装的制造方法的制造装置的结构的图。接着，参照该图17说明本实施方式的光半导体封装的制造方法。
如图17所示，用于实现本实施方式中的光半导体封装的制造方法的制造装置100B与上述图16所示的制造装置100A相比，在工作台106上还具有测角工作台107。测角工作台107是用于在作为绕Y轴的旋转方向的α方向上驱动所载置的工件1X的单元，能够通过与工作台106组合来进行平移3轴方向和旋转2轴方向的工件1X的驱动。测角工作台107通过工作台驱动机构128控制其驱动。
在本实施方式的光半导体封装的制造方法中，利用照相机101观察工件1X中的LED芯片的组装位置，根据该观察结果，决定应形成空隙部的位置，并控制激光源109和工作台106的驱动来进行激光加工，以在该位置形成空隙部。此时，在本实施方式的光半导体封装的制造方法中，在倾斜配置LED芯片的表面的情况下校正该倾斜而进行激光加工。
具体而言，在上述实施方式3的光半导体封装的制造方法的步骤中，在图像识别时，以焦点对准LED芯片的表面的4个角中的3个角的方式驱动工作台106和测角工作台107，在将焦点对准到该3个角的状态下测量剩余的1个角与其他角之间的距离，并根据该距离求出LED芯片的表面倾斜度。之后，通过驱动测角工作台107校正该倾斜度，依照上述实施方式3中的光半导体封装的制造方法的步骤实施激光加工。
通过采用以上所说明的本实施方式中的光半导体封装的制造方法，除了在上述实施方式3中说明的效果以外，还能够得到可进一步高精度地形成作为反射器发挥功能的界面的效果。
（实施方式5）
图18是示出用于实现本发明实施方式5中的光半导体封装的制造方法的制造装置的结构的图，图19是以倾斜配置的方式对空隙部进行了激光加工的光半导体封装的剖视图。接着，参照这些图18和图19说明本实施方式中的光半导体封装的制造方法。
如图18所示，用于实现本实施方式中的光半导体封装的制造方法的制造装置100C与上述图17所示的制造装置100B相比，还具有用于对工件1X所包含的LED芯片进行发光驱动的LED用驱动器129。
在本实施方式的光半导体封装的制造方法中，利用照相机101观察工件1X中的LED芯片的组装位置，根据该观察结果，决定应形成空隙部的位置，并控制激光源109和工作台106的驱动来进行激光加工，以在该位置形成空隙部。此时，在本实施方式的光半导体封装的制造方法中，检测LED芯片的光轴的倾斜度，在其倾斜度不在允许范围的情况下，为了对其进行校正，以倾斜配置的方式对空隙部进行激光加工。
即，在倾斜配置LED芯片的表面的情况下，LED芯片的光轴也因此而被倾斜配置。通常，组装有光半导体封装的光半导体模块的壳体等结构部件和光半导体封装的定位大多以光半导体封装的插入件的背面为基准进行设计。因此，上述光轴的偏差只要没有被校正，则在光半导体模块中也表现为光轴的偏差。
因此，在本实施方式的光半导体封装的制造方法中，如图19所示，为了使得从光半导体封装投射的光的投射轴与插入件10的背面的法线方向一致，能够以调整作为反射器发挥功能的界面R1的倾角的方式形成筒状的空隙部31。
具体而言，在上述实施方式3的光半导体封装的制造方法的步骤中，在图像识别时，使用LED用驱动器129对LED20进行发光驱动，根据图像数据计算器其照射强度分布，并根据该照射强度分布求出LED芯片20的光轴OA的倾斜度。之后，适当调节工作台106和测角工作台107，同时实施激光加工，使得以与上述LED芯片20的光轴OA和光半导体封装的投光轴的倾斜量相当的量来倾斜地设置筒状的空隙部31。另外，可以预先构建此时的加工程序，以根据LED芯片20的光轴OA和光半导体封装的投光轴的倾斜量适当对其进行校准。
通过采用以上所说明的本实施方式中的光半导体封装的制造方法，除了在上述实施方式3中说明的效果以外，还能够得到可进一步高精度地形成作为反射器发挥功能的界面的效果。
（实施方式6）
图20是示出用于实现本发明实施方式6中的光半导体模块的制造方法的制造装置的结构的图。接着，参照该图20说明本实施方式的光半导体模块的制造方法。
如图20所示，用于实现本实施方式中的光半导体封装的制造方法的制造装置100D与上述图17所示的制造装置100B相同。在该制造装置100D中，仅在测角工作台107上载置工件50X（尚未形成空隙部的光半导体模块）的方面与制造装置100B不同。另外，在本实施方式中制造的光半导体模块例如是光电传感器的投光器。
在本实施方式的光半导体模块的制造方法中，利用照相机101观察工件50X中的LED芯片的组装位置，根据该观察结果，决定应形成空隙部的位置，并控制激光源109和工作台106的驱动来进行激光加工，以在该位置形成空隙部。此时，在本实施方式的光半导体模块的制造方法中，在倾斜配置LED芯片的表面的情况下校正该倾斜来进行激光加工，其具体步骤以上述本发明实施方式4中的光半导体封装的制造方法为基准。
通过采用以上所说明的本实施方式中的光半导体模块的制造方法，能够根据图像识别精度、工作台驱动精度和激光加工精度，确保作为反射器发挥功能的界面相对于LED芯片的位置精度。因此，在组装部件时产生的组装误差一概不包含，与以往相比能够高精度地形成作为反射器发挥功能的上述界面。因此，能够在光半导体封装的透光性密封层的期望位置高精度地容易形成空隙部，能够价廉地制造高性能且性能偏差小的光半导体模块。
另外，本实施方式中的光半导体模块的制造方法例示了在倾斜配置LED芯片的表面的情况下校正该倾斜（即，校正为水平配置LED芯片的表面）来进行激光加工的情况，但也可以检测LED芯片的光轴的倾斜度，在其倾斜度不在允许范围的情况下，为了对其进行校正，以倾斜配置的方式对空隙部进行激光加工。
通常，在将光半导体模块安装到外部设备等时，采用光半导体模块在外部设备等上的安装面（通常是位于投射光的投光面的相反侧的壳体背面，即在图20所示的情况下是工件50X的位于测角工作台107侧的面）作为基准面。因此，该基准面与LED芯片的光轴的垂直度非常重要。
因此，为了确保该基准面与LED芯片的光轴的垂直度，可以采用以在上述本发明实施方式5中说明的光半导体封装的制造方法为基准的制造方法制造光半导体模块。即，可以参照图20，通过使用LED用驱动器对例如载置在测角工作台107上的工件50X所包含的LED芯片进行发光驱动来求出光轴的倾斜度，之后，适当调节工作台106和测角工作台107，同时实施激光加工，以与LED芯片20的光轴的倾斜量相当的量倾斜地设置筒状的空隙部。
如果采用这种光半导体模块的制造方法，则能够价廉地制造高性能且性能偏差小的光半导体模块。
在以上所说明的本发明的实施方式1至6及其变形例中，例示说明了将本发明应用到LED封装和LED模块以及它们的制造方法的情况，但只要将指向性低的（即发光特性的全角宽的）光半导体发光元件设为光源，则无论是哪种光半导体封装和光半导体模块以及它们的制造方法，则都能够应用本发明。
此外，在以上所说明的本发明的实施方式1至6及其变形例中，例示说明了将本发明应用到了包含光半导体发光元件的光半导体封装和光半导体模块以及它们的制造方法的情况，但在包含以PD为代表的光半导体受光元件的光半导体封装和光半导体模块以及它们的制造方法中，也能够应用本发明。即，还能够将本发明应用到光电传感器的受光器等。
此外，在以上所说明的本发明的实施方式3至6中，例示说明了将工件单独置到工作台上并按照摄像、运算处理、激光加工的顺序处理工件的情况进行，但可以将多个工件载置到工作台上并用上述步骤单独对这多个工件进行处理，也可以将多个工件载置到工作台上并对全部工件进行摄像，对全部工件进行运算处理，之后对全部工件依次进行激光加工。此外，在光半导体封装的阶段中进行激光加工的情况、且将多个工件载置到工作台上的情况下，可以将切割后的光半导体封装载置多个到工作台上进行处理，也可以将切割前的光半导体封装组载置到工作台上进行处理，之后进行切割。
此外，在以上所说明的本发明的实施方式3至6中，例示了构成为在单一的制造装置中实施摄像、运算处理和激光加工的情况，但例如当然还能够用分离部件后的制造装置构成，从而缩短准备时间。
此外，在以上所说明的本发明的实施方式1至6及其变形例中示出的特征性结构当然能够在依照本发明的目的而允许的范围内相互组合。
由此，此次公开的上述各实施方式及其变形例在所有方面都是例示的、且没有限制性。本发明的技术范围由权利要求划定，并且包含与权利要求记载同等的意思和范围内的所有变更。
标号说明
1A～1J光半导体封装；1X工件；10插入件（基材）；10a主表面；11～13连接盘；14通孔；15软钎料层；16接合线；20LED芯片；30透光性密封层；31、32、37空隙部；33内侧附加空隙部；34环带状附加空隙部；35阵列状附加空隙部；36外侧附加空隙部；38凸透镜；39菲涅尔透镜；41透光性组合物；42透光性填料；50光半导体模块；50X工件；51箱体；52盖；53安装基板；100A～100D制造装置；101照相机；102成像透镜；103半透半反镜；104介质镜；105物镜；106工作台；107测角工作台；108照明源；109激光源；111ND滤光片；112衰减器；113电磁光闸；114光圈；120运算处理部；121存储部；122显示部；123操作部；124图像控制器；125照明控制器；126激光控制器；127工作台控制器；128工作台驱动机构；129LED用驱动器；200激光。

Claims (21)

1.一种光半导体封装，其具有：
基材，其具有主表面；
光半导体元件，其位于所述基材的所述主表面上，投射或接收光；以及
透光性密封层，其覆盖所述基材的所述主表面并且密封所述光半导体元件，
通过在所述透光性密封层的内部设置围绕所述光半导体元件的光轴的形状的空隙部，构成为所述光在由所述空隙部和所述透光性密封层形成的界面中的相当于所述空隙部的内周面的部分的界面处被反射。
2.根据权利要求1所述的光半导体封装，其中，
所述空隙部是通过在所述透光性密封层照射脉宽为10-15秒以上10-11秒以下的超短脉冲激光而形成的。
3.根据权利要求1或2所述的光半导体封装，其中，
所述空隙部围绕所述光半导体元件。
4.根据权利要求1～3中的任意一项所述的光半导体封装，其中，
所述空隙部具有随着沿所述透光性密封层的厚度方向远离所述光半导体元件其直径变大的大致圆锥板状的形状。
5.根据权利要求1～4中的任意一项所述的光半导体封装，其中，
相当于所述空隙部的内周面的部分的所述界面由相对于所述光半导体元件的光轴具有不同倾角的两个以上的面构成。
6.根据权利要求1～5中的任意一项所述的光半导体封装，其中，
在位于所述空隙部的内侧且与所述基材所处一侧相反侧的部分的所述透光性密封层中，还设置有与所述空隙部配置在同轴上的筒状的内侧附加空隙部。
7.根据权利要求1～6中的任意一项所述的光半导体封装，其中，
在位于所述空隙部的内侧且与所述基材所处一侧相反侧的部分的所述透光性密封层中，还设置有环带化地与所述空隙部配置在同轴上的多个筒状的环带状附加空隙部。
8.根据权利要求1～6中的任意一项所述的光半导体封装，其中，
在位于所述空隙部的内侧且与所述基材所处一侧相反侧的部分的所述透光性密封层中，还设置有阵列状地配置的多个筒状的阵列状附加空隙部。
9.根据权利要求1～8中的任意一项所述的光半导体封装，其中，
所述透光性密封层具有作为母材的透光性组合物、和分散配置到所述透光性组合物中的透光性填料，
在位于所述空隙部的外侧的部分的所述透光性密封层中，还设置有与所述空隙部配置在同轴上的筒状的外侧附加空隙部。
10.根据权利要求9所述的光半导体封装，其中，
相当于所述空隙部的内周面的部分的所述界面、与由所述外侧附加空隙部和所述透光性密封层形成的界面中的相当于所述外侧附加空隙部的内周面的部分的界面之间的距离比所述透光性填料的直径大。
11.一种光半导体模块，其具有：
权利要求1～10中的任意一项所述的光半导体封装；
安装基板，其安装有所述光半导体封装；以及
壳体，其固定有所述安装基板。
12.根据权利要求11所述的光半导体模块，其中，
所述光半导体模块是光学式传感器。
13.一种光半导体封装的制造方法，其是权利要求1～10中的任意一项所述的光半导体封装的制造方法，在该光半导体封装的制造方法中，具有以下工序：
将所述光半导体元件搭载到所述基材的所述主表面上；
利用所述透光性密封层密封搭载在所述基材的所述主表面上的所述光半导体元件；以及
在所述光半导体元件的密封后，通过将脉宽为10-15秒以上10-11秒以下的超短脉冲激光照射到所述透光性密封层而形成所述空隙部。
14.根据权利要求13所述的光半导体封装的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的位置，并根据检测到的所述光半导体元件的位置来决定所述空隙部的形成位置或/和形状。
15.根据权利要求13或14所述的光半导体封装的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的表面倾斜度，并根据检测到的所述光半导体元件的表面倾斜度来决定所述空隙部的形成位置或/和形状。
16.根据权利要求13～15中的任意一项所述的光半导体封装的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的发光特性或受光特性，并根据检测到的所述光半导体元件的发光特性或受光特性来决定所述空隙部的形成位置或/和形状。
17.一种光半导体模块的制造方法，其是权利要求11所述的光半导体模块的制造方法，在该光半导体模块的制造方法中，具有以下工序：
将所述光半导体元件搭载到所述基材的所述主表面上；
利用所述透光性密封层密封搭载在所述基材的所述主表面上的所述光半导体元件；
将所述基材安装到所述安装基板上；
将所述安装基板固定到所述壳体；以及
在所述光半导体元件的密封后且将所述安装基板固定到了所述壳体后，通过将脉宽为10-15秒以上10-11秒以下的超短脉冲激光照射到所述透光性密封层而形成所述空隙部。
18.根据权利要求17所述的光半导体模块的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的位置，并根据检测到的所述光半导体元件的位置来决定所述空隙部的形成位置或/和形状。
19.根据权利要求17或18所述的光半导体模块的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的表面倾斜度，并根据检测到的所述光半导体元件的表面倾斜度来决定所述空隙部的形成位置或/和形状。
20.根据权利要求17～19中的任意一项所述的光半导体模块的制造方法，其中，
在形成所述空隙部的工序中，检测所述光半导体元件的发光特性或受光特性，并根据检测到的所述光半导体元件的发光特性或受光特性来决定所述空隙部的形成位置或/和形状。
21.根据权利要求17～20中的任意一项所述的光半导体模块的制造方法，其中，
所述光半导体模块是光学式传感器。
CN201180069204.5A 2011-03-15 2011-03-22 光半导体封装、光半导体模块及它们的制造方法 Active CN103430338B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-056827 2011-03-15
JP2011056827A JP4962635B1 (ja) 2011-03-15 2011-03-15 光半導体パッケージおよび光半導体モジュールならびにこれらの製造方法
PCT/JP2011/056783 WO2012124147A1 (ja) 2011-03-15 2011-03-22 光半導体パッケージおよび光半導体モジュールならびにこれらの製造方法

Publications (2)

Publication Number Publication Date
CN103430338A true CN103430338A (zh) 2013-12-04
CN103430338B CN103430338B (zh) 2016-02-24

Family

ID=46506068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180069204.5A Active CN103430338B (zh) 2011-03-15 2011-03-22 光半导体封装、光半导体模块及它们的制造方法

Country Status (5)

Country Link
US (1) US9006750B2 (zh)
EP (1) EP2688115B1 (zh)
JP (1) JP4962635B1 (zh)
CN (1) CN103430338B (zh)
WO (1) WO2012124147A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895643A (zh) * 2015-02-13 2016-08-24 台医光电科技股份有限公司 光学传感模组、光学传感配件与光学传感装置
CN110383958A (zh) * 2017-02-01 2019-10-25 维迪科研究所 包括集成衍射结构的电子印刷电路板及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6253028B2 (ja) * 2013-01-31 2017-12-27 パナソニックＩｐマネジメント株式会社 電子回路装置
EP2866065A1 (en) * 2013-10-22 2015-04-29 CCS Technology, Inc. Multi-core optical fiber
JP2016535937A (ja) * 2013-11-07 2016-11-17 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄを取り囲む全内部反射レイヤを伴うｌｅｄのためのサブストレート
JP6472596B2 (ja) 2014-02-13 2019-02-20 日亜化学工業株式会社 発光装置及びその製造方法
JP2017168469A (ja) * 2014-08-04 2017-09-21 パナソニックＩｐマネジメント株式会社 発光装置の製造方法、発光装置、および発光装置の製造装置
JP6492587B2 (ja) * 2014-11-29 2019-04-03 日亜化学工業株式会社 発光装置
JP6828288B2 (ja) * 2016-06-30 2021-02-10 三菱電機株式会社 発光装置
JP6443429B2 (ja) * 2016-11-30 2018-12-26 日亜化学工業株式会社 パッケージ及びパッケージの製造方法、発光装置及び発光装置の製造方法
JP2018152402A (ja) * 2017-03-10 2018-09-27 シチズン電子株式会社 発光装置
CN112136071B (zh) 2018-02-26 2023-08-11 凯利博成像和诊断公司 用于对体外组织进行宏观和微观成像的系统和方法
US20200075816A1 (en) * 2018-08-30 2020-03-05 Oregon State University Micro-led apparatus with enhanced illumination, and method for forming such
CN114096860B (zh) * 2019-07-16 2024-06-11 Ａｇｃ株式会社 透明传感检测设备、夹层玻璃以及透明传感检测设备的制造方法
JP7283489B2 (ja) * 2021-01-20 2023-05-30 三菱電機株式会社 発光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134988A1 (en) * 1999-12-17 2002-09-26 Hiroki Ishinaga A chip-type light-emitting device with case
US20090251897A1 (en) * 2008-04-08 2009-10-08 Ushiodenki Kabushiki Kaisha Led light source device
JP2010128111A (ja) * 2008-11-26 2010-06-10 Furukawa Electric Co Ltd:The 低損失光ファイバ、光ファイバアレイ、コネクタ構造および低損失光ファイバの作製方法
US20100295079A1 (en) * 2009-05-19 2010-11-25 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
JP2011042732A (ja) * 2009-08-20 2011-03-03 Kaneka Corp Ｌｅｄ封止剤

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0672263U (ja) 1993-03-23 1994-10-07 ローム株式会社 Ｌｅｄランプ
JP3552791B2 (ja) * 1995-06-13 2004-08-11 松下電器産業株式会社 電子部品実装方法及び装置
JP2000269551A (ja) * 1999-03-18 2000-09-29 Rohm Co Ltd チップ型発光装置
JP2002261333A (ja) * 2001-03-05 2002-09-13 Toyoda Gosei Co Ltd 発光装置
JP2004200207A (ja) * 2002-12-16 2004-07-15 Matsushita Electric Works Ltd 発光装置
JP2006066657A (ja) * 2004-08-27 2006-03-09 Kyocera Corp 発光装置および照明装置
JP5149483B2 (ja) * 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP2006278675A (ja) 2005-03-29 2006-10-12 Toshiba Corp 半導体発光装置
JP2007258776A (ja) * 2006-03-20 2007-10-04 Kyocera Corp 高周波モジュール
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
JP2008300554A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp 半導体装置
JP4525804B2 (ja) * 2007-11-16 2010-08-18 オムロン株式会社 光半導体パッケージおよびこれを備えた光電センサ
CN102006964B (zh) * 2008-03-21 2016-05-25 Imra美国公司 基于激光的材料加工方法和系统
JP2010108952A (ja) * 2008-10-28 2010-05-13 Kyocera Corp 発光装置及びこれを用いた照明装置
JP5465452B2 (ja) 2009-03-26 2014-04-09 株式会社キーエンス 光ファイバ型光電センサの本体ユニット及び光ファイバ型光電センサ
JP2011023621A (ja) * 2009-07-17 2011-02-03 Sharp Corp 発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134988A1 (en) * 1999-12-17 2002-09-26 Hiroki Ishinaga A chip-type light-emitting device with case
US20090251897A1 (en) * 2008-04-08 2009-10-08 Ushiodenki Kabushiki Kaisha Led light source device
JP2010128111A (ja) * 2008-11-26 2010-06-10 Furukawa Electric Co Ltd:The 低損失光ファイバ、光ファイバアレイ、コネクタ構造および低損失光ファイバの作製方法
US20100295079A1 (en) * 2009-05-19 2010-11-25 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
JP2011042732A (ja) * 2009-08-20 2011-03-03 Kaneka Corp Ｌｅｄ封止剤

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895643A (zh) * 2015-02-13 2016-08-24 台医光电科技股份有限公司 光学传感模组、光学传感配件与光学传感装置
CN105895643B (zh) * 2015-02-13 2018-12-21 台医光电科技股份有限公司 光学传感模组、光学传感配件与光学传感装置
CN110383958A (zh) * 2017-02-01 2019-10-25 维迪科研究所 包括集成衍射结构的电子印刷电路板及其制造方法

Also Published As

Publication number Publication date
EP2688115A4 (en) 2014-11-12
US9006750B2 (en) 2015-04-14
EP2688115A1 (en) 2014-01-22
CN103430338B (zh) 2016-02-24
WO2012124147A1 (ja) 2012-09-20
JP4962635B1 (ja) 2012-06-27
JP2012195371A (ja) 2012-10-11
US20140042478A1 (en) 2014-02-13
EP2688115B1 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
CN103430338B (zh) 光半导体封装、光半导体模块及它们的制造方法
CN104106135B (zh) 光电模块、尤其是闪光灯模块及其制造方法
TWI601244B (zh) 光電模組和包含該光電模組的用品
TWI584452B (zh) 可回焊之光電模組
US8587778B2 (en) Light irradiation apparatus, component image pickup apparatus, and component mounting apparatus
US20130284906A1 (en) Opto-electronic modules and methods of manufacturing the same and appliances and devices comprising the same
TW201349467A (zh) 光電模組
WO2005053041A1 (ja) 発光ダイオードチップを用いた発光装置
TWI707483B (zh) 發射可變強度分布的光線的光電模組
CN110556368A (zh) 光电传感器及其制备方法
JP2015119010A (ja) 照明装置および撮影装置
KR102486332B1 (ko) 표면발광 레이저패키지 및 이를 포함하는 광 모듈
CN114650357B (zh) 光学元件模块及相机模块
JP2015118981A (ja) 光源ユニット、照明装置および撮影装置
CN102768581A (zh) 输入模块及其基座及基座的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant